KR20110069375A - 발광다이오드 어레이 및 그 제조방법 - Google Patents

발광다이오드 어레이 및 그 제조방법 Download PDF

Info

Publication number
KR20110069375A
KR20110069375A KR1020090126084A KR20090126084A KR20110069375A KR 20110069375 A KR20110069375 A KR 20110069375A KR 1020090126084 A KR1020090126084 A KR 1020090126084A KR 20090126084 A KR20090126084 A KR 20090126084A KR 20110069375 A KR20110069375 A KR 20110069375A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
wiring
substrate
semiconductor layer
Prior art date
Application number
KR1020090126084A
Other languages
English (en)
Inventor
한재호
김성태
김제원
이수열
하해수
김재윤
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020090126084A priority Critical patent/KR20110069375A/ko
Publication of KR20110069375A publication Critical patent/KR20110069375A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광다이오드 어레이 및 그 제조방법에 관한 것으로서, 본 발명의 일 측면은, 기판과, 상기 기판 상에 형성되며, 각각 n형 및 p형 반도체층과 그 사이에 형성된 활성층을 갖는 복수의 발광다이오드 셀 및 상기 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층을 다른 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층과 전기적으로 연결하는 배선 구조를 포함하며, 상기 배선 구조는 상기 기판의 상면 및 상기 발광다이오드 셀의 측면과 이격 배치되되 상기 기판과의 사이에는 에어 갭이 개재되도록 형성된 적어도 하나의 브리지 배선을 구비하는 것을 특징으로 하는 발광다이오드 어레이를 제공한다.
본 발명에 따르면, 교류 전원 등에서 사용되기에 적합한 발광다이오드 어레이에서, 안정성과 신뢰성이 우수한 셀 간의 배선 구조를 갖는 발광다이오드 어레이 및 이러한 배선 구조를 효율적으로 구현할 수 있는 발광다이오드 어레이의 제조방법을 얻을 수 있다.
발광다이오드, 어레이, 모놀리식, 교류전압, 배선, LED

Description

발광다이오드 어레이 및 그 제조방법{LIGHT EMITTING DIODE ARRAY AND METHOD OF MANUFACTURING THE SAME}
본 발명은 발광다이오드 어레이에 관한 것으로서, 특히, 발광다이오드의 직렬 또는 병렬과 같은 다양한 연결형태에 적합한 배선구조를 갖는 모놀리식 발광다이오드 어레이 및 그 제조방법에 관한 것이다.
반도체 발광다이오드(이하, '발광다이오드' 또는 'LED'라 함)는 출력 및 효율이나 신뢰성 측면에서 광원으로서 유익한 장점을 가지므로, 최근 들어 조명장치 또는 디스플레이 장치의 백라이트를 대체할 수 있는 고출력, 고효율 광원으로서 활발히 연구 개발되고 있다.
일반적으로 발광다이오드는 낮은 직류전류에서 구동된다. 따라서, 정규전압(교류 220V)에서 발광다이오드를 구동하기 위해서는 낮은 DC 출력전압을 공급하는 추가적인 회로(예, AC/DC 컨버터)가 요구된다. 그러나, 이러한 추가적인 회로의 도입은 발광다이오드 모듈의 구성을 복잡하게 할 뿐만 아니라, 그 효율성 및 신뢰성을 저하시킬 수 있다. 또한, 복잡한 구조로 인해 개별 발광다이오드 실장 및 조립 과정에서 오류가 발생될 수 있으며, 이 경우에 높은 역 바이어스 전압에 의해 발광다이오드 소자가 파괴될 수 있다. 이러한 문제를 해결하기 위해서, AC 전압에도 구동가능한 배선연결을 갖는 LED 어레이가 제안되고 있다.
이러한 LED 어레이를 구현하기 위해서는 발광다이오드 셀을 전기적으로 연결하는 배선 공정이 필요하다. 발광다이오드 셀 간의 배선 공정의 경우, 발광다이오드 셀을 분리한 후 서로 인접한 전극을 연결하도록 도전성 물질을 증착하는 방법을 일반적으로 이용한다. 하지만, 단락을 방지하기 위해서는 배선 구조 하부에는 절연막이 반드시 배치될 필요가 있으나, 발광다이오드 셀의 단차 구조로 인해 일정한 두께의 절연막을 형성하기가 어려운 문제가 있다. 이에 따라, 높은 인가 전압에서 동작 시 절연막의 파손에 의하여 신뢰성이 저하될 수 있다.
본 발명은 일 목적은 교류 전원 등에서 사용되기에 적합한 발광다이오드 어레이에서, 비교적 간단하게 구현될 수 있으면서도 안정성과 신뢰성이 우수한 셀 간의 배선 구조를 갖는 발광다이오드 어레이를 제공하는 것에 있다.
본 발명의 다른 목적은 상기와 같은 발광다이오드 어레이를 용이하며 효율적으로 얻을 수 있는 제조방법을 제공하는 것에 있다.
상기 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은,
기판과, 상기 기판 상에 형성되며, 각각 n형 및 p형 반도체층과 그 사이에 형성된 활성층을 갖는 복수의 발광다이오드 셀 및 상기 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층을 다른 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층과 전기적으로 연결하는 배선 구조를 포함하며, 상기 배선 구조는 상기 기판의 상면 및 상기 발광다이오드 셀의 측면과 이격 배치되되 상기 기판과의 사이에는 에어 갭이 개재되도록 형성된 적어도 하나의 브리지 배선을 구비하는 것을 특징으로 하는 발광다이오드 어레이를 제공한다.
본 발명의 일 실시 예에서, 상기 브리지 배선을 도금 배선일 수 있다.
이 경우, 상기 브리지 배선에서 상기 기판을 향하는 면에 형성된 시드 금속 층을 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 기판은 전기 절연성 기판일 수 있다.
본 발명의 일 실시 예에서, 상기 브리지 배선은 상기 발광다이오드 셀과 연결되어 상기 기판에 대하여 수직하게 형성된 제1 영역과 상기 제1 영역과 연결되며 상기 기판에 대하여 수평하게 형성된 제2 영역을 가질 수 있다.
이 경우, 상기 제2 영역은 상기 기판의 상면을 기준으로 상기 발광다이오드 셀보다 높은 위치에 형성되는 것이 바람직하다.
본 발명의 일 실시 예에서, 상기 기판 상면에서 테두리 영역에 형성되며 상기 기판을 기준으로 상기 브리지 배선의 높이보다 더 큰 두께를 갖는 보호층을 더 포함할 수 있다.
이 경우, 상기 보호층은 상기 브리지 배선과 동일한 물질로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 배선 구조 중 적어도 하나는 상기 발광다이오드 셀의 n형 반도체층과 다른 발광다이오드 셀의 p형 반도체층을 연결할 수 있다.
본 발명의 일 실시 예에서, 상기 배선 구조 중 적어도 하나는 상기 발광다이오드 셀의 n형 반도체층과 다른 발광다이오드 셀의 n형 반도체층을 연결할 수 있다.
본 발명의 일 실시 예에서, 상기 배선 구조 중 적어도 하나는 상기 발광다이오드 셀의 p형 반도체층과 다른 발광다이오드 셀의 p형 반도체층을 연결할 수 있 다.
본 발명의 일 실시 예에서, 상기 발광다이오드 셀은 교류 전원에서 구동되도록 서로 전기적으로 연결될 수 있다.
본 발명의 일 실시 예에서, 상기 복수의 발광다이오드 셀 중 적어도 2개는 외부 전원이 인가될 수 있도록 본딩 패드를 구비할 수 있다.
이 경우, 상기 본딩 패드는 상기 발광다이오드 셀에서 상기 p형 반도체층 상에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 기판과 상기 브리지 배선 사이 공간에 형성되며 상기 발광다이오드 셀과 전기적으로 연결된 배선층을 더 포함할 수 있다.
이 경우, 상기 배선층은 상기 기판의 표면에 형성될 수 있다.
또한, 상기 배선층은 상기 브리지 배선과 접속되도록 형성될 수 있으며, 이 경우, 상기 복수의 발광다이오드 셀은 전기적으로 서로 병렬 연결될 수 있다.
본 발명의 다른 측면은,
기판과, 상기 기판 상에 형성되며, 각각 n형 및 p형 반도체층과 그 사이에 형성된 활성층을 갖는 복수의 발광다이오드 셀 및 상기 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층을 다른 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층과 전기적으로 연결하는 배선 구조를 포함하며, 상기 배선 구조는 상기 기판의 상면과 상기 발광다이오드 셀의 측면과 이격 배치되어 브리지 형태를 이루는 적어도 하나의 도금 배선을 구비하는 것을 특징으로 하는 발광다이오드 어레이를 제공 한다.
본 발명의 또 다른 측면은,
기판 상에 순차적으로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시켜 발광 적층체를 형성하는 단계와, 상기 발광 적층체를 선택적으로 식각하여 복수의 발광다이오드 셀로 분리하는 단계와, 상기 기판 및 상기 복수의 발광다이오드 셀을 덮되, 제1 및 제2 도전형 반도체층 중 적어도 하나를 노출시키는 마스크를 형성하는 단계 및 하나의 발광다이오드 셀이 다른 발광다이오드 셀과 전기적으로 연결되도록 상기 마스크에 의하여 노출된 반도체층들을 도전성 물질로 연결하여 배선 구조를 형성하는 단계를 포함하는 발광다이오드 어레이 제조방법을 제공한다.
본 발명의 일 실시 예에서, 상기 배선 구조를 형성하는 단계는 도금에 의하여 실행될 수 있다.
이 경우, 상기 마스크를 형성하는 단계 후에 적어도 상기 배선 구조가 형성될 영역에 시드 금속층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 배선 구조를 형성하는 단계 후 상기 시드 금속층을 제거하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 배선 구조를 형성하는 단계 후에 상기 마스크를 제거하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 배선 구조가 상기 발광다이오드 셀 사이 영 역에만 형성되도록 상기 배선 구조를 형성하는 단계 전에 상기 발광구조물 상에 제2 마스크를 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 교류 전원 등에서 사용되기에 적합한 발광다이오드 어레이에서, 안정성과 신뢰성이 우수한 셀 간의 배선 구조를 갖는 발광다이오드 어레이 및 이러한 배선 구조를 효율적으로 구현할 수 있는 발광다이오드 어레이의 제조방법을 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1 및 도 2는 각각 본 발명의 일 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 단면도 및 평면도이다. 이 경우, 배선 구조에 대한 설명에 초 점을 맞추기 위하여, 도 1에서는 2개의 발광다이오드 셀(C1, C2)만을 나타내었다.
도 1 및 도 2를 참조하면, 본 실시 형태에 따른 발광다이오드 어레이(100)는 기판(101) 상에 복수의 발광다이오드 셀(C1, C2)을 구비하며, 발광다이오드 셀(C1, C2) 간의 배선 구조로서 브리지 배선(105)을 채용하였다. 발광다이오드 셀(C1, C2)은 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)이 순차적으로 적층된 발광구조물로서, 통상적인 성장 순서를 고려할 때, 제1 및 제2 도전형 반도체층(102, 104)은 각각 n형 및 p형 반도체층일 수 있으나, 이에 제한되는 것은 아니다.
기판(101)은 전기 절연성 기판을 사용할 수 있으며, 이에 의하여, 발광다이오드 셀(C1, C2)을 전기적으로 분리될 수 있다. 다만, 도전성 기판을 사용할 경우라도 그 위에 절연막을 증착하여 사용할 수 있을 것이다. 이 경우, 기판(101)은 반도체 단결정을 성장시키기 위한 성장 기판일 수 있으며, 이를 고려하였을 때, 사파이어 기판이 사용될 수 있다. 사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å 및 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 반도체를 성장하기 위한 기판으로 유용하게 사용된다. 물론, 형태에 따라서는 SiC, GaN, ZnO, MgAl2O4, MgO, LiAlO2 및 LiGaO2 등으로 이루어진 기판도 사용이 가능하다.
제1 및 제2 도전형 반도체층(102, 104)은 질화물 반도체, 즉, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑 된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 이 경우, 제1 및 제2 도전형 반도체층(102, 104)은 당 기술 분야에서 공지된 MOCVD, HVPE 공정 등으로 성장될 수 있다. 제1 및 제2 도전형 반도체층(102, 104) 사이에 형성된 활성층(103)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1 - xN(0≤x≤1)으로 이루어질 수 있다. 이 경우, 활성층(103)은 양자장벽층 및 양자우물층이 서로 교대로 적층 된 다중 양자우물(MQW) 구조, 예컨대, InGaN/GaN 구조로 이루어질 수 있다.
상술한 바와 같이, 배선 구조(105)에 의하여 발광다이오드 셀(C1, C2)은 전기적으로 연결되며, 예컨대, 도 1에 도시된 것과 같이, 제1 발광다이오드 셀(C1)의 제1 도전형 반도체층(102)과 제2 발광다이오드 셀(C2)의 제2 도전형 반도체층(104)이 서로 연결될 수 있다. 또한, 제1 발광다이오드 셀(C1)의 제2 도전형 반도체층(104)은 다른 발광다이오드 셀의 제1 도전형 반도체층과 연결될 수 있다(도 2 참조). 이러한 연결은 발광다이오드 셀 간의 n-p 연결 방식에 해당하며, 교류 구동 회로에 이용될 수 있다. 다만, n-p 연결 방식 외에, 후술할 바와 같이, 동일한 극성의 반도체층(n-n 연결, p-p 연결)이 서로 연결될 수 있다.
본 실시 형태의 경우, 배선 구조(105, 이하, '브리지 배선 구조'라고도 칭함)는 발광다이오드 셀(C1, C2)의 표면이나 기판의 상면을 따라 형성되기보다는 기판(101)으로부터 이격 배치되어 브리지 형태를 이루며, 이러한 브리지 배선(105)과 기판(101) 사이에는 에어 갭(107)이 개재된다. 브리지 배선(105)을 이용할 경우, 단락 방지를 위한 절연막을 발광다이오드 셀(C1, C2)의 표면이나 기판(101)의 상면에 형성시킬 필요가 없다. 따라서, 도 1에 도시된 것과 같이, 메사 식각 등에 의하여 발광다이오드 셀(C1, C2)이 단차 구조를 갖는 경우, 균일한 두께의 절연막을 형성하기 어려운 문제를 해결할 수 있어 신뢰성이 높은 배선 구조의 구현이 가능하다.
브리지 배선(105)은 그 형상 면에서, 기판(101)의 상면에 대하여 수직인 부분과 수평인 부분으로 나뉠 수 있다. 구체적으로, 상기 수직인 부분은 발광다이오드 셀(C1, C2)과 연결된 제1 영역에 해당하며, 상기 수평인 부분은 상기 제1 영역들을 연결시키는 연결부(제2 영역)에 해당한다. 이 경우, 상기 제2 영역은 기판(101)의 상면을 기준으로 발광다이오드 셀(C1, C2)보다 높은 위치에 형성되는 것이 바람직하며, 브리지 배선(105)과 발광다이오드 셀(C1, C2)의 접촉을 방지하여 안정성과 신뢰성을 더욱 향상될 수 있다.
후술할 바와 같이, 브리지 배선(105)은 도금에 의하여 형성하는 것이 바람직하며, 도금 공정에 의하여 두꺼운 폭을 가질 수 있으므로, 고 전류 동작 조건에서 유익하게 이용될 수 있다. 도금에 의한 배선 구조(105)를 얻기 위하여, 브리지 배선 구조(105)에서 기판(101)을 향하는 면과 제1 및 제2 도전형 반도체층(102, 104)과 접촉하는 영역에는 시드 금속층(106)이 형성될 수 있다. 다만, 도금을 이용하지 않는 경우에는 시드 금속층(106)이 필요 없으며, 또한, 도금을 이용할 경우라도 브리지 배선(105) 형성 후에 시드 금속층(106)이 제거될 수 있다. 한편, 도 2에서는 발광다이오드 셀 간의 연결만이 표현되어 있으나, 발광다이오드 셀의 적어도 2개에는 외부 전원이 인가될 수 있으며, 이를 도 3을 참조하여 구체적으로 설명한다.
도 3은 본 발명의 다른 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 평면도이며, 도 4는 도 3의 발광다이오드 어레이에 해당하는 회로도이다. 도 3을 참조하면, 본 실시 형태에 따른 반도체 발광소자(200)는 앞선 실시 형태와 같이, 복수의 발광다이오드 셀을 구비하며, 각각의 발광다이오드 셀은 제1 도전형 반도체층(202), 활성층(미도시) 및 제2 도전형 반도체층(204)이 순차적으로 적층된 구조이다. 또한, 발광다이오드 셀 간의 전기 연결을 위한 배선 구조로서, 브리지 배선(205)이 이용된다.
도 1의 실시 형태와 차이로는 발광다이오드 셀의 개수가 12개로 증가 되었으 며, 발광다이오드 셀 중 2개에는 본딩 패드(208a, 208b)가 형성되었다는 것이다. 본딩 패드(208a, 208b)는 와이어 본딩 등을 통하여 외부 전원을 인가하기 위한 것이다. 이러한 전기 연결 방식에 의하여, 도 4의 회로도와 같이, 교류 전원에서 구동이 가능한 발광다이오드 어레이를 얻을 수 있다. 즉, 본딩 패드(208a, 208b) 양단에 교류 전원을 인가할 경우, 순 방향 및 역 방향의 전기 신호 각각에 대하여 6개의 발광다이오드 셀이 교대로 발광할 수 있다. 이 경우, 발광다이오드 셀의 개수나 전기 연결 방식은 다양하게 변경될 수 있을 것이다.
도 5 및 도 6은 각각 도 3의 실시 형태에서 변형된 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 평면도 및 단면도이다. 본 실시 형태에 따른 발광다이오드 어레이(200`)는 도 4의 실시 형태에서, 보호층(209)이 더 구비된 구조이다. 보호층(209)은 기판(201) 상면에서 테두리 영역에 형성되며, 발광다이오드 셀과 배선 구조(205)를 보호하는 기능을 한다. 이를 위하여, 보호층(209)은 두께는 브리지 배선(205)의 높이보다 크게 형성됨이 바람직하며, 브리지 배선(205)과 동일한 물질로, 예컨대, 도금에 의하여 용이하게 형성될 수 있다.
한편, 상술한 바와 같이, 발광다이오드 셀 간의 연결은 n-p 연결 외에 n-n 및 p-p 연결이 있으며, n-n 및 p-p 연결에 의하여 더욱 다양한 종류의 교류 구동 회로를 구현할 수 있다. 도 7은 본 발명의 다른 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 단면도이며, 도 8은 n-n 및 p-p 연결의 추가에 의하여 구현될 수 있는 회로도이다. 도 7을 참조하면, 본 실시 형태에 따른 반도체 발광소자(300)는 앞선 실시 형태와 같이, 복수의 발광다이오드 셀을 구비하며, 각각의 발광다이오드 셀은 제1 도전형 반도체층(302), 활성층(303) 및 제2 도전형 반도체층(304)이 순차적으로 적층된 구조이다. 또한, 발광다이오드 셀 간의 전기 연결을 위한 배선 구조로서, 브리지 배선(305)이 이용되며, 브리지 배선(305)과 기판(307) 사이에는 에어 갭(307)이 개재된다. 이 경우, 브리지 배선(305)은 도금 배선이 채용될 수 있으며, 필요에 따라, 시드 금속층(306)이 추가로 이용될 수 있다.
본 실시 형태의 경우, 전기 연결 구조로서 n-n 연결 및 p-p 연결 구조를 가지며, 이를 설명하기 위하여, 도 7에서는 3개의 발광다이오드 셀(C1, C2, C3)을 도시하였다. 구체적으로, 제1 및 제2 발광다이오드 셀(C1, C2)은 n-n 연결로서, 제1 발광다이오드 셀(C1)의 제1 도전형 반도체층(302)과 제2 발광다이오드 셀(C2)의 제1 도전형 반도체층(302)과 연결되며, 제2 발광다이오드 셀(C2)의 제2 도전형 반도체층(304)과 제3 발광다이오드 셀(C3)의 제2 도전형 반도체층(304)과 연결된다. 이러한 n-n 연결 및 p-p 연결 구조는 도 8에 도시된 회로도와 같이, 사다리망 회로에 이용될 수 있다. 도 8의 사다리망 회로의 경우, 순방향 및 역방향의 전기 신호에 대하여 각각 8개의 발광다이오드 셀이 발광할 수 있어 앞선 실시 형태에서보다 효율적이다.
도 9는 본 발명의 다른 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 평면도이며, 도 10은 도 9에서 C1 및 C2 셀 간의 연결 관계를 나타낸 단면도이다. 도 11은 도 9의 발광다이오드 어레이에 해당하는 개략적인 회로도이다.
도 9 및 도 10을 참조하면, 본 실시 형태에 따른 반도체 발광소자(400)는 앞선 실시 형태와 같이, 기판(401) 상에 배열된 복수의 발광다이오드 셀을 구비하며, 발광다이오드 셀 간의 전기 연결을 위한 배선 구조로서, 브리지 배선(405)이 이용된다. 앞선 실시 형태와 차이로는 브리지 배선(405)과 기판(401) 사이에 발광다이오드 셀의 전기 연결을 위한 추가 배선 구조로서 배선층(409)이 개재된다는 것이다. 구체적으로, 배선층(409)은 기판(401) 표면에 형성되어 각각의 발광다이오드 셀과 연결될 수 있으며, 금속 등의 도전 물질로 형성된다. 도 9의 경우, 설명의 편의를 위하여, 각각의 발광다이오드 셀은 발광구조물의 개략적인 형상과 n형 및 p형 전극만을 나타내었다. 브리지 배선(405)과 기판(401) 사이 공간을 배선층(409)을 위한 공간으로 이용함으로써 보다 효율적인 배선 설계가 가능하게 된다.
이를 구체적으로 설명하면, 도 9에 도시된 것과 같이, 기판(401) 상면에 형성된 p형 및 n형 본딩 패드(408a, 408b)에 각각의 발광다이오드 셀은 공통적으로 연결되며, 이에 따라, 도 11에 도시된 것과 같이, 서로 간에 전기적으로 병렬 연결이 구현될 수 있다. 이러한 병렬 연결 구조를 얻기 위하여, 도 10에 도시된 것과 같이, 배선층(409)는 브리지 배선(405)과 전기적으로 접속되도록 형성될 수 있다. 본 실시 형태와 같이, 다수의 발광다이오드 셀이 병렬로 연결된 어레이 구조의 경 우, DC 전원 하에서 고출력 광원으로 유용하게 사용될 수 있을 것이다.
이하, 상기와 같은 구조를 갖는 발광다이오드 어레이의 제조방법을 설명한다. 도 12 내지 16은 본 발명의 일 실시 형태에 따른 발광다이오드 어레이의 제조방법을 개략적으로 나타낸 공정별 단면도로서, 2개의 발광다이오드 셀 간의 n-p 연결을 기준으로 설명한 것이며, 이는 다른 연결 구조에도 동일하게 적용될 수 있을 것이다.
우선, 도 12에 도시된 것과 같이, 기판(101) 상에 순차적으로 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)을 MOCVD, HVPE 등의 방법을 이용하여 성장시킴으로써 발광적층체를 형성한다. 다음으로, 도 13에 도시된 것과 같이, 상기 발광적층체를 선택적으로 제거하여 셀 간 분리를 함으로써, 복수의 발광다이오드 셀을 형성한다. 이 경우, 셀 간 분리 공정은 ICP-RIE 등과 같은 건식 식각 공정을 이용할 수 있으며, 발광다이오드 셀의 측면이 경사지도록 형성될 수 있다. 이후, 배선 구조가 형성될 영역, 예컨대, 제1 발광다이오드 셀(C1)의 제1 도전형 반도체층(102)의 상면 중 일부와 제2 발광다이오드 셀(C2)의 제2 도전형 반도체층(104)의 상면 중 일부를 제외하고, 마스크(PR1)을 형성한다. 마스크(PR1)로서, 적절한 형상의 감광성 레지스트를 이용할 수 있다.
다음으로, 도 14에 도시된 것과 같이, 시드 금속층(106)을 마스크(PR1)의 표 면과 이전 단계에서 노출된 제1 및 제2 도전형 반도체층(102, 104)의 상면에 형성한다. 시드 금속층(106)은 이후 형성될 배선 구조를 위한 것이며, 만약, 도금을 이용하지 않는다면 본 공정은 생략될 수 있을 것이다. 이후, 도 15에 도시된 것과 같이, 배선 구조를 형성할 영역을 제외하고 제2 마스크(PR2)를 형성한다. 구체적으로, 제2 마스크(PR2)는 발광다이오드 셀의 상부에 형성하여, 배선 구조가 발광다이오드 셀 사이 영역에 형성되도록 할 수 있다. 다만, 제2 마스크(PR2) 형성 단계는 본 발명에서 반드시 요구되는 공정은 아니며, 경우에 따라 생략되거나 적절한 다른 공정으로 변경될 수 있다.
다음으로, 도 16에 도시된 것과 같이, 배선 구조(105)를 형성한다. 배선 구조(105)는 시드 금속층(106) 상에 도금을 이용하여 형성될 수 있으며, 앞서 형성된 마스크들(PR1, PR2)의 형상에 따라 브리지 형태로 구현된다. 배선 구조(105)는 도금에 의하여 충분한 두께로 형성될 수 있으며, 고 전류 동작 조건에서 유익하게 이용될 수 있다. 이후, 마스크들(PR1, PR2)을 제거하는 공정이 추가로 실행될 수 있으며, 이에 의하여, 도 1에 도시된 것과 같이, 발광다이오드 셀들을 전기적으로 연결하는 에어 갭을 갖는 브리지 배선 구조(105)가 구현될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다 는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
도 1 및 도 2는 각각 본 발명의 일 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 단면도 및 평면도이다.
도 3은 본 발명의 다른 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 평면도이며, 도 4는 도 3의 발광다이오드 어레이에 해당하는 회로도이다.
도 5 및 도 6은 각각 도 3의 실시 형태에서 변형된 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 평면도 및 단면도이다.
도 7은 본 발명의 다른 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 평면도이며, 도 8은 n-n 및 p-p 연결의 추가에 의하여 구현될 수 있는 회로도이다.
도 9는 본 발명의 다른 실시 형태에 따른 발광다이오드 어레이를 개략적으로 나타내는 평면도이며, 도 10은 도 9에서 C1 및 C2 셀 간의 연결 관계를 나타낸 단면도이다. 도 11은 도 9의 발광다이오드 어레이에 해당하는 개략적인 회로도이다.
도 12 내지 16은 본 발명의 일 실시 형태에 따른 발광다이오드 어레이의 제조방법을 개략적으로 나타낸 공정별 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101: 기판 102: 제1 도전형 반도체층
103: 활성층 104: 제2 도전형 반도체층
105: 브리지 배선 106: 시드 금속층
107: 에어 갭 208a, 208b: 본딩 패드
209: 보호층 409: 배선층

Claims (25)

  1. 기판;
    상기 기판 상에 형성되며, 각각 n형 및 p형 반도체층과 그 사이에 형성된 활성층을 갖는 복수의 발광다이오드 셀; 및
    상기 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층을 다른 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층과 전기적으로 연결하는 배선 구조;를 포함하며,
    상기 배선 구조는 상기 기판의 상면 및 상기 발광다이오드 셀의 측면과 이격 배치되되 상기 기판과의 사이에는 에어 갭이 개재되도록 형성된 적어도 하나의 브리지 배선을 구비하는 것을 특징으로 하는 발광다이오드 어레이.
  2. 제1항에 있어서,
    상기 브리지 배선을 도금 배선인 것을 특징으로 하는 발광다이오드 어레이.
  3. 제2항에 있어서,
    상기 브리지 배선에서 상기 기판을 향하는 면에 형성된 시드 금속층을 더 포함하는 것을 특징으로 하는 발광다이오드 어레이.
  4. 제1항에 있어서,
    상기 기판은 전기 절연성 기판인 것을 특징으로 하는 발광다이오드 어레이.
  5. 제1항에 있어서,
    상기 브리지 배선은 상기 발광다이오드 셀과 연결되어 상기 기판에 대하여 수직하게 형성된 제1 영역과 상기 제1 영역과 연결되며 상기 기판에 대하여 수평하게 형성된 제2 영역을 갖는 것을 특징으로 하는 발광다이오드 어레이.
  6. 제5항에 있어서,
    상기 제2 영역은 상기 기판의 상면을 기준으로 상기 발광다이오드 셀보다 높은 위치에 형성된 것을 특징으로 하는 발광다이오드 어레이.
  7. 제1항에 있어서,
    상기 기판 상면에서 테두리 영역에 형성되며 상기 기판을 기준으로 상기 브리지 배선의 높이보다 더 큰 두께를 갖는 보호층을 더 포함하는 것을 특징으로 하 는 발광다이오드 어레이.
  8. 제7항에 있어서,
    상기 보호층은 상기 브리지 배선과 동일한 물질로 이루어진 것을 특징으로 하는 발광다이오드 어레이.
  9. 제1항에 있어서,
    상기 배선 구조 중 적어도 하나는 상기 발광다이오드 셀의 n형 반도체층과 다른 발광다이오드 셀의 p형 반도체층을 연결하는 것을 특징으로 하는 발광다이오드 어레이.
  10. 제1항에 있어서,
    상기 배선 구조 중 적어도 하나는 상기 발광다이오드 셀의 n형 반도체층과 다른 발광다이오드 셀의 n형 반도체층을 연결하는 것을 특징으로 하는 발광다이오드 어레이.
  11. 제1항에 있어서,
    상기 배선 구조 중 적어도 하나는 상기 발광다이오드 셀의 p형 반도체층과 다른 발광다이오드 셀의 p형 반도체층을 연결하는 것을 특징으로 하는 발광다이오드 어레이.
  12. 제1항에 있어서,
    상기 발광다이오드 셀은 교류 전원에서 구동되도록 서로 전기적으로 연결된 것을 특징으로 하는 발광다이오드 어레이.
  13. 제1항에 있어서,
    상기 복수의 발광다이오드 셀 중 적어도 2개는 외부 전원이 인가될 수 있도록 본딩 패드를 구비하는 것을 특징으로 하는 발광다이오드 어레이.
  14. 제13항에 있어서,
    상기 본딩 패드는 상기 발광다이오드 셀에서 상기 p형 반도체층 상에 형성된 것을 특징으로 하는 발광다이오드 어레이.
  15. 제1항에 있어서,
    상기 기판과 상기 브리지 배선 사이 공간에 형성되며 상기 발광다이오드 셀과 전기적으로 연결된 배선층을 더 포함하는 것을 특징으로 하는 발광다이오드 어레이.
  16. 제15항에 있어서,
    상기 배선층은 상기 기판의 표면에 형성된 것을 특징으로 하는 발광다이오드 어레이.
  17. 제15항에 있어서,
    상기 배선층은 상기 브리지 배선과 접속되도록 형성된 것을 특징으로 하는 발광다이오드 어레이.
  18. 제17항에 있어서,
    상기 복수의 발광다이오드 셀은 전기적으로 서로 병렬 연결된 것을 특징으로 하는 발광다이오드 어레이.
  19. 기판;
    상기 기판 상에 형성되며, 각각 n형 및 p형 반도체층과 그 사이에 형성된 활성층을 갖는 복수의 발광다이오드 셀; 및
    상기 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층을 다른 발광다이오드 셀의 n형 반도체층 또는 p형 반도체층과 전기적으로 연결하는 배선 구조;를 포함하며,
    상기 배선 구조는 상기 기판의 상면과 상기 발광다이오드 셀의 측면과 이격 배치되어 브리지 형태를 이루는 적어도 하나의 도금 배선을 구비하는 것을 특징으로 하는 발광다이오드 어레이.
  20. 기판 상에 순차적으로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시켜 발광 적층체를 형성하는 단계;
    상기 발광 적층체를 선택적으로 식각하여 복수의 발광다이오드 셀로 분리하는 단계;
    상기 기판 및 상기 복수의 발광다이오드 셀을 덮되, 제1 및 제2 도전형 반도체층 중 적어도 하나를 노출시키는 마스크를 형성하는 단계; 및
    하나의 발광다이오드 셀이 다른 발광다이오드 셀과 전기적으로 연결되도록 상기 마스크에 의하여 노출된 반도체층들을 도전성 물질로 연결하여 배선 구조를 형성하는 단계;
    를 포함하는 발광다이오드 어레이 제조방법.
  21. 제20항에 있어서,
    상기 배선 구조를 형성하는 단계는 도금에 의하여 실행되는 것을 특징으로 하는 발광다이오드 어레이 제조방법.
  22. 제21항에 있어서,
    상기 마스크를 형성하는 단계 후에 적어도 상기 배선 구조가 형성될 영역에 시드 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 어레이 제조방법.
  23. 제22항에 있어서,
    상기 배선 구조를 형성하는 단계 후 상기 시드 금속층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 어레이 제조방법.
  24. 제20항에 있어서,
    상기 배선 구조를 형성하는 단계 후에 상기 마스크를 제거하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 어레이 제조방법.
  25. 제20항에 있어서,
    상기 배선 구조가 상기 발광다이오드 셀 사이 영역에만 형성되도록 상기 배선 구조를 형성하는 단계 전에 상기 발광구조물 상에 제2 마스크를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 어레이 제조방법.
KR1020090126084A 2009-12-17 2009-12-17 발광다이오드 어레이 및 그 제조방법 KR20110069375A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090126084A KR20110069375A (ko) 2009-12-17 2009-12-17 발광다이오드 어레이 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090126084A KR20110069375A (ko) 2009-12-17 2009-12-17 발광다이오드 어레이 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110069375A true KR20110069375A (ko) 2011-06-23

Family

ID=44401212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126084A KR20110069375A (ko) 2009-12-17 2009-12-17 발광다이오드 어레이 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110069375A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044421A (ja) * 2019-09-12 2021-03-18 日亜化学工業株式会社 発光装置の製造方法および発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044421A (ja) * 2019-09-12 2021-03-18 日亜化学工業株式会社 発光装置の製造方法および発光装置

Similar Documents

Publication Publication Date Title
KR101891257B1 (ko) 반도체 발광장치 및 그 제조방법
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
KR101926361B1 (ko) 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
US7897982B2 (en) Light emitting device having common N-electrode
US20130020554A1 (en) Semiconductor light emitting device and light emitting apparatus
KR101926358B1 (ko) 반도체 발광장치 및 조명장치
KR20140006485A (ko) 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조 방법
KR20150092415A (ko) 질화물 반도체 발광소자
KR101158071B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
US10147760B2 (en) Light-emitting devices
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20130087767A (ko) 발광 소자
KR20120016830A (ko) 반도체 발광 소자 및 발광 장치
US20050127388A1 (en) Light-emitting device and forming method thereof
US12002842B2 (en) Light emitting device and manufacturing method thereof
KR20110069375A (ko) 발광다이오드 어레이 및 그 제조방법
KR101601625B1 (ko) 발광다이오드 어레이 및 그 제조방법
KR20140047871A (ko) 반도체 소자 및 및 그것을 제조하는 방법
KR100891800B1 (ko) 발광소자 어레이 제조방법 및 발광소자 어레이
US10014259B2 (en) Light emitting device, light emitting device package comprising light emitting device, and light emitting apparatus comprising light emitting device package
KR20120028567A (ko) 멀티셀 어레이를 갖는 반도체 발광장치
KR101603773B1 (ko) 복수개의 발광셀들을 갖는 발광 다이오드
KR100972980B1 (ko) 반도체 발광 장치 및 그 제조 방법
WO2016108422A1 (en) Vertical light emitting diode with v-pit current spreading member and manufacturing method of the same
KR102619665B1 (ko) 발광 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid