KR20110067014A - 반도체 소자 및 그의 제조방법 - Google Patents

반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR20110067014A
KR20110067014A KR1020110051679A KR20110051679A KR20110067014A KR 20110067014 A KR20110067014 A KR 20110067014A KR 1020110051679 A KR1020110051679 A KR 1020110051679A KR 20110051679 A KR20110051679 A KR 20110051679A KR 20110067014 A KR20110067014 A KR 20110067014A
Authority
KR
South Korea
Prior art keywords
region
trench
substrate
oxidation promoting
active region
Prior art date
Application number
KR1020110051679A
Other languages
English (en)
Other versions
KR101338575B1 (ko
Inventor
히로시 야마모토
미츠루 요시카와
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020110051679A priority Critical patent/KR101338575B1/ko
Publication of KR20110067014A publication Critical patent/KR20110067014A/ko
Application granted granted Critical
Publication of KR101338575B1 publication Critical patent/KR101338575B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트렌치 상부 모서리 부위에서 게이트 절연막이 얇게 형성되는 현상을 방지하여 균일한 두께를 갖는 게이트 절연막을 형성할 수 있는 반도체 소자 및 그의 제조방법을 제공하기 위한 것으로, 이를 위해, 본 발명은 활성영역을 정의하는 트렌치가 형성된 기판과, 상기 트렌치에 매립된 소자 분리막과, 상기 활성영역 상에 게이 절연막 성장시 상기 트렌치의 상부 모서리 부위에서의 산화를 촉진하기 위해 상기 트렌치의 상부 모서리 부위에 형성된 산화촉진영역을 포함한다.

Description

반도체 소자 및 그의 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 제조 기술에 관한 것으로서, 특히 반도체 소자의 게이트 형성방법, 더욱 상세하게는 트렌치형(trench type) 소자 분리막 형성방법에 관한 것이다.
반도체 소자가 고집적화되어 감에 따라 소자 분리 영역을 감소시키기 위한 기술 개발이 활발히 진행되고 있다. 소자 분리 영역의 평탄도와 정밀한 디자인 룰(design rule) 등의 이유로 고집적도를 갖는 차세대 소자의 소자 분리 기술로서 얕은 트렌치 소자 분리(Shallow Trench Isolation, 이하 STI라 함) 공정이 개발되었다.
도 1은 일반적인 MOS(Metal Oxide Semiconductor) 트랜지스터의 게이트를 도시한 평면도이다. 도 2a 내지 도 2h는 종래기술에 따른 STI 공정을 설명하기 위해 도시한 공정 단면도로서, 도 1에 도시된 I-I' 절취선을 따라 도시한 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 기판(100) 상에 패드 산화막(102)과 패드 질화막(104)을 형성한다.
이어서, 도 2b에 도시된 바와 같이, 패드 질화막(104) 상에 트렌치 형성용 식각 마스크(106)를 형성한다.
이어서, 도 2c에 도시된 바와 같이, 식각 마스크(106)를 이용한 식각공정을 실시하여 기판(100) 내에 트렌치(108)를 형성한다. 이 과정에서 패드 질화막(104), 패드 산화막(102) 및 기판(100)이 일부 식각되어 패드 질화막 패턴(104A), 패드 산화막 패턴(102A), 그리고 자신의 내부에 트렌치(108)가 형성된 기판(100A)이 형성된다.
이어서, 도 2d에 도시된 바와 같이, 식각 마스크(106, 도 2c참조)를 제거한다.
이어서, 트렌치(108) 내부면에 측벽 보호막(110)을 형성한다.
이어서, 도 2e에 도시된 바와 같이, 트렌치(108)가 매립되도록 절연막(112)을 증착한다.
이어서, 도 2f에 도시된 바와 같이, 절연막(112, 도 2e참조)을 연마한 후 패드 질화막 패턴(104A, 도 2e참조)을 제거하여 트렌치(108) 내부에 소자 분리막(112A)을 형성한다.
이어서, 도 2g에 도시된 바와 같이, 패드 산화막 패턴(102A, 도 2f참조)을 식각하여 제거한다. 이 과정에서 소자 분리막(112B)과 측벽 보호막 패턴(110A) 또한 일부 식각된다.
이어서, 도 1 및 도 2h에 도시된 바와 같이, 기판(100B)의 활성영역(101) 상에 게이트 절연막(114)과 게이트 도전막(116)을 형성한다. 이때, 게이트 절연막(114)은 산소(O2) 분위기에서 실시되는 산화공정을 통해 활성영역(101)을 산화시켜 형성한다.
그러나, 종래기술에 따른 반도체 소자의 STI 공정에서는 다음과 같은 문제점이 발생된다.
도 2d에서, 측벽 보호막(110)은 산화공정을 통해 트렌치(108)의 내측벽을 산화시켜 형성한다. 이때, 기판(100B) 내에 존재하는 불순물이 측벽 보호막(110)에 흡수되기 때문에 트렌치(108)의 상부 모서리 부위(120, 도 2h참조)의 불순물 농도가 변화한다. 기판(100B) 내의 불순물 농도는 게이트 절연막(114)의 성장에 영향을 미친다.
따라서, 도 2h에서 게이트 절연막(114)을 성장시킬 때 트렌치(108) 상부 모서리 부위에서 도 3과 같이 게이트 절연막의 성장이 목표치 두께보다 얇아지게 된다. 이로 인해, 게이트 절연막의 균일한 성장을 얻을 수 없어 도 4와 같이 항복전압(Breakdown Voltage)이 감소하게 되고, GOI(Gate Oxide Integrity) 특성이 저하된다.
더욱이, 트렌치(108)의 상부 모서리 부위(120)의 불순물 농도 변화에 의해서 원래 채널보다 문턱전압이 낮은 기생 트랜지스터(parasitic transistor)가 형성된다. 이로 인해 트랜지스터의 오프(OFF) 동작시 누설전류(OFF leakage current)가 증가된다. 이것은 스위칭(switching) 소자로 동작하는 트랜지스터의 성능 저하와 문턱전압 미스매칭(mismatching) 저하를 의미한다. 그리고, 도 5와 같이 SPICE 모델로는 표현할 수 없는 I-V 곡선 특성을 보이기 때문에 제품에서 동작불량이 발생하게 된다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 트렌치 상부 모서리 부위에서 게이트 절연막이 얇게 형성되는 현상을 방지하여 균일한 두께를 갖는 게이트 절연막을 형성할 수 있는 반도체 소자 및 그 제조방법을 제공하는 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 활성영역을 정의하는 트렌치가 형성된 기판과, 상기 트렌치에 매립된 소자 분리막과, 상기 활성영역 상에 게이트 절연막 성장시 상기 트렌치의 상부 모서리 부위에서의 산화를 촉진하기 위해 상기 트렌치의 상부 모서리 부위에 형성된 산화촉진영역을 포함한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 내에 트렌치를 형성하여 활성영역을 정의하는 단계와, 상기 트렌치 내에 소자 분리막을 형성하는 단계와, 상기 트렌치 상부 모서리 부위에 산화촉진영역을 형성하는 단계와, 상기 활성영역을 산화시켜 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 도전막을 형성하는 단계를 포함한다.
이상에서 설명한 구성을 포함하는 본 발명에 의하면, 트렌치 상부 모서리 부위에 산화촉진영역을 형성함으로써 후속 게이트 절연막 형성공정시 성장이 취약한 트렌치 상부 모서리 부위에서의 성장을 증대시켜 전체적으로 균일한 두께를 갖는 게이트 절연막을 형성할 수 있다. 따라서, 항복전압을 포함한 GOI 특성과 I-V 특성을 개선시킬 수 있다.
도 1은 종래기술에 따른 반도체 소자를 도시한 도면.
도 2a 내지 도 2h는 종래기술에 따른 반도체 소자의 제조방법을 도시한 공정 단면도.
도 3은 종래기술에 따른 반도체 소자의 단면을 도시한 도면.
도 4는 종래기술에 따른 반도체 소자의 GOI 평가 결과 특성 그래프.
도 5는 종래기술에 따른 반도체 소자의 I-V 특성 그래프.
도 6은 본 발명의 실시예1에 따른 반도체 소자의 평면도.
도 7은 도 6에 도시된 I-I', Ⅱ-Ⅱ' 절취선을 따라 도시한 단면도.
도 8a 내지 도 8e는 본 발명의 실시예1에 따른 반도체 소자의 제조방법을 도시한 공정 단면도.
도 9는 본 발명의 실시예2에 따른 반도체 소자의 평면도.
도 10은 도 9에 도시된 I-I', Ⅱ-Ⅱ' 절취선을 따라 도시한 단면도.
도 11는 본 발명의 실시예3에 따른 반도체 소자의 평면도.
도 12는 도 11에 도시된 I-I', Ⅱ-Ⅱ' 절취선을 따라 도시한 단면도.
도 13은 본 발명의 실시예들을 적용한 반도체 소자의 단면을 도시한 도면.
도 14는 본 발명의 실시예들을 적용한 반도체 소자의 GOI 평가 결과 특성 그래프.
도 15는 본 발명의 실시예들을 적용한 반도체 소자의 I-V 특성 그래프.
이하, 본 발명의 가장 바람직한 실시예들을 첨부한 도면을 참조하여 구체적으로 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마공정을 통해 일부가 변형된 것을 의미한다.
실시예1
도 6은 본 발명의 실시예1에 따른 반도체 소자를 설명하기 위하여 도시한 평면도이고, 도 7은 도 6에 도시된 I-I' 및 Ⅱ-Ⅱ' 절취선을 따라 도시한 단면도이다.
도 6 및 도 7을 참조하면, 본 발명의 실시예1에 따른 반도체 소자는 트렌치(203)가 형성된 기판(200A)과, 트렌치(203)의 상부 모서리 부위에 형성된 산화촉진영역(207)을 포함한다.
산화촉진영역(207)은 후속 게이트 절연막(208)을 형성하기 위한 산화공정시 특정 부위, 즉 트렌치(203) 상부 모서리 부위에서 산화율(성장율)을 증대시키기 위해 형성된다. 산화촉진영역(207)은 기판(200A)과 동일 도전형 또는 서로 다른 도전형의 불순물 이온이 주입되어 형성될 수 있다. 또한, 산화촉진영역(207)은 기판(200A)과 동일 도전형의 불순물 이온이 주입되어 형성되는 경우 산화율을 더욱 증대시키기 위해 기판(200A)의 불순물 농도보다 높은 농도로 형성될 수 있다. 예컨대, 산화촉진영역(207)은 기판(200A)에 웰(미도시)이 형성된 경우 웰의 농도보다 높은 농도로 형성된다. 또한, 산화촉진영역(207)은 기판(200A)의 상면으로부터 트렌치(203)보다 얕은 깊이로 형성된다.
본 발명의 실시예1에 따른 반도체 소자는 트렌치(203)에 매립된 소자 분리막(205B)과, 기판(200A)을 산화시켜 형성된 게이트 절연막(208)과, 게이트 절연막(208) 상에 형성된 게이트 도전막(209)을 더 포함한다. 이때, 게이트 절연막(208)은 트렌치(203)에 의해 정의된 활성영역 상에 형성된다. 또한, 게이트 도전막(209)의 양측으로 노출되는 활성영역에 형성된 소스 및 드레인 영역(210)을 더 포함한다.
활성영역은 박스 형태(box type)를 갖는다. 게이트 도전막(209)은 활성영역을 직교하는 방향으로 형성된다. 바람직하게는 활성영역의 단축방향으로 형성된다. 산화촉진영역(207)은 활성영역의 외곽을 둘러싸도록 형성된다. 이때, 산화촉진영역(207)은 활성영역뿐만 아니라 소자 분리막(205B) 내에도 형성될 수 있다. 이 경우 활성영역과 소자 분리막(205B) 사이에 형성된 측벽 보호막(204A)에도 주입되어 형성된다.
또한, 산화촉진영역(207)은 게이트 도전막(209)과 활성영역이 중첩되는 영역에 형성될 수 있다. 이때, 산화촉진영역(207)은 활성영역뿐만 아니라 소자 분리막(205B) 내에도 형성될 수 있다. 이 경우 산화촉진영역(207)은 활성영역과 소자 분리막(205B) 사이에 형성된 측벽 보호막(204A)에도 형성된다. 이외에, 산화촉진영역(207)은 소자 분리막(205B)을 제외한 활성영역 내에만 선택적으로 형성될 수도 있다.
이하, 본 발명의 실시예1에 따른 반도체 소자의 제조방법을 설명하기로 한다.
도 8a 내지 도 8e는 본 발명의 실시예1에 따른 반도체 소자의 제조방법을 도시한 공정 단면도이다.
먼저, 도 8a에 도시된 바와 같이, 기판(200)을 준비한다. 기판(200)은 반도체 기판으로서, Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어진 그룹 중에서 선택된 어느 하나로 형성한다. 또한, 기판(200)은 p형 또는 n형을 갖는다.
이어서, 기판(200) 내에 웰을 형성한 후 채널영역에 문턱전압 조절용 이온주입 공정을 실시한다.
이어서, 기판(200) 상에 완충막으로 기능하는 패드 산화막(201)과 하드 마스크로 기능하는 패드 질화막(202)을 형성한다. 패드 산화막(201)은 패드 질화막(202) 증착공정시 기판(200)의 표면이 손상되는 것을 방지하기 위해 형성한다. 패드 산화막(201)은 산화공정을 통해 형성한다. 예컨대, 실리콘산화막으로 형성한다. 패드 질화막(202)은 증착공정시 기판(200)에 가해지는 스트레스(stress)를 최소화하기 위해 LPCVD(Low Pressure Chemical Vapor Deposition) 공정으로 형성한다. 예컨대, 패드 질화막(202)은 실리콘질화막으로 형성한다. 이외, 질화막(실리콘질화막), 산화막(실리콘산화막) 및 산화질화막(실리콘산화질화막, SiON)이 적층된 적층 구조로 형성할 수도 있다.
이어서, 도 8b에 도시된 바와 같이, 식각공정을 실시하여 트렌치(203)를 형성한다.
트렌치(203) 형성방법은 다음과 같다.
트렌치 형성용 식각 마스크(즉, 감광막 패턴)를 이용하여 패드 질화막 패턴(202A)을 형성한다. 그런 다음, 패드 질화막 패턴(202A)을 이용하여 패드 산화막 패턴(201A)을 형성한다. 그리고, 순차적으로 식각공정을 통해 기판(200A)을 일부 식각하여 기판(200A) 내에 복수 개의 트렌치(203)를 형성한다. 이때, 식각공정은 가능한 트렌치(203)의 내부면, 즉 식각면이 수직 프로파일(vertical profile)을 갖도록 건식식각공정으로 실시한다. 예컨대, 건식식각공정은 플라즈마 식각(plasma etch) 장비를 이용한다. 또한, 브롬화수소(HBr) 또는 염소(Cl2) 가스를 식각가스로 사용하거나, 브롬화수소, 염소 및 산소가 혼합된 혼합가스(HBr/Cl2/O2)를 사용할 수 있다.
이어서, 도 8c에 도시된 바와 같이, 트렌치(203) 내부면에 측벽 보호막(204)을 형성한다. 측벽 보호막(204)은 트렌치(203) 내부면, 즉 식각면을 라운딩(rounding)처리하여 모서리 부위에서 전계가 집중되는 것을 방지하기 위해 산화공정으로 형성한다. 예컨대, 건식산화 또는 습식산화공정을 실시하여 실리콘산화막으로 형성한다.
이어서, 트렌치(203)가 매립되도록 소자 분리막(205)을 형성한다. 이때, 소자 분리막(205)은 높은 종횡비에서도 매립 특성이 우수한 HDP-CVD(High Density Plasma-Chemical Vapor Deposition) 방식을 이용한 USG(Un-doped Silicate Glass)막(이하, HDP막이라 함)으로 형성하거나, 상기 HDP막과 SOD(Spin On Dielectric)막의 적층 구조로 형성할 수 있다. 이때, SOD막은 PSZ(polisilazane)막을 사용할 수 있다. 이외에도, 스핀 코팅(spin coating) 방식으로 형성할 수 있는 물질은 모두 사용할 수 있다. 또한, BPSG(BoronPhosphoSilicate Glass), PSG(PhosphoSilicate Glass), TEOS(Tetra Ethyle Ortho Silicate) 또는 이들의 적층막으로 형성할 수 있다.
이어서, 도 8d에 도시된 바와 같이, 패드 질화막 패턴(202A, 도 8c참조)을 선택적으로 제거한다. 이때, 패드 질화막 패턴(202A) 제거공정은 인산용액(H3PO4)을 사용한다.
이어서, 세정공정을 실시할 수 있다. 이때, 세정공정은 파티클(particle)과 같은 이물질을 제거하기 위해 BOE(Buffered Oxide Etchant) 용액 또는 DHF(Diluted HF) 용액을 사용한다.
한편, 패드 질화막 패턴(202A) 제거공정과 세정공정에 의해 소자 분리막(205A) 또한 일정 두께 식각되어 패드 산화막(201A) 높이로 리세스(recess)될 수있다.
이어서, 트렌치(203)의 상부 모서리 부위에 산화촉진영역(207)을 형성한다. 산화촉진영역(207)은 기판(200A)과 동일 도전형 또는 서로 다른 도전형의 불순물 이온을 주입시켜 형성한다. 또한, 기판(200A)의 불순물 농도보다 높은 농도로 형성한다. 또한, 산화촉진영역(207)은 기판(200A)의 상면으로부터 트렌치(203)보다 얕은 깊이로 형성한다. 이때, 산화촉진영역(207)은 이온주입공정(ion implantation) 또는 확산공정(diffusion)으로 실시할 수 있다. 예컨대, 이온주입공정은 3족 원소인 붕소(B), 5족 원소인 인(P), 비소(As) 이온을 이용하여 실시한다. 확산공정은 불순물 가스인 B2H6를 사용하여 붕소(B) 확산을 형성하고, 또는 PH4를 사용하여 인(P) 확산을 형성한다. 이때, 활성운송가스로는 아르곤 가스(Ar)와 질소 가스(N2)를 사용한다.
이어서, 도 8e에 도시된 바와 같이, 패드 산화막(201A, 도 8d참조)을 제거한다. 이 과정에서, 소자 분리막(205B) 또한 일정 깊이 리세스되어 기판(200A)의 상면보다 낮아질 수 있다.
이어서, 기판(200A) 상에 게이트 절연막(208)을 형성한다. 이때, 게이트 절연막(208)은 기판(200A)을 산화시켜 형성한다. 예컨대 실리콘산화막으로 형성한다. 또한, 실리콘산화막을 형성한 후 질소(N2) 가스를 이용한 열처리 공정을 실시하여 실리콘산화막과 기판(200A) 계면에 질화층을 더 형성할 수도 있다. 그 제조방법으로는 건식 산화, 습식 산화공정 또는 라디컬 이온(radical ion)을 이용한 산화 공정을 이용할 수도 있으나, 특성 측면에서 라디컬 이온을 이용한 산화 공정 대신에 건식 산화, 습식 산화공정으로 실시하는 것이 바람직하다.
이어서, 게이트 절연막(208) 상에 게이트 도전막(209)을 형성한다. 이때,게이트 도전막(209)은 다결정실리콘막, 전이 금속 또는 희토류 금속 중 선택된 어느 하나의 물질로 형성할 수 있다. 바람직하게는 게이트 절연막(208)과의 계면 특성이 우수하고, 금속에 비해 식각이 용이한 다결정실리콘막으로 형성한다. 예컨대, 다결정실리콘막은 LPCVD 방식으로 형성한다. 소스 가스로는 SiH4 가스를 사용하고, 도핑 가스로는 PH3을 사용한다. 또한, 전이 금속으로는 철(Fe), 코발트(Co), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 몰리브덴(Mo) 또는 티타늄(Ti) 등을 사용한다. 또한, 희토류 금속으로는 어븀(Er), 이터륨(Yb), 사마륨(Sm), 이트륨(Y), 란탄(La), 세륨(Ce), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 톨륨(Tm) 및 루테튬(Lu) 등을 사용한다.
실시예2
도 9는 본 발명의 실시예2에 따른 반도체 소자를 설명하기 위하여 도시한 평면도이고, 도 10은 도 9에 도시된 I-I' 및 Ⅱ-Ⅱ' 절취선을 따라 도시한 단면도이다.
도 9 및 도 10을 참조하면, 본 발명의 실시예2에 따른 반도체 소자는 실시예1과 동일한 구성을 갖는다. 다만, 도 6에 도시된 바와 같이 실시예1에서는 산화촉진영역(207)이 활성영역의 외곽을 둘러싸도록 형성되었으나 실시예2에서는 산화촉진영역(304)이 게이트 도전막(306)과 활성영역이 중첩되는 영역에 바 형태(bar type)로 국부적으로 형성된다. 이때, 산화촉진영역(304)은 활성영역과 소자 분리막(303) 내에 형성된다.
산화촉진영역(304)을 제외한 다른 구성요소들은 실시예1과 동일한 구성으로 이루어짐에 따라 그에 대한 구체적인 설명은 전술한 내용으로 대신하기로 한다. 그리고, 도 9 및 도 10에 도시되었으나 미설명된 '302'는 측벽 보호막, '303'은 소자 분리막, '305'는 게이트 절연막, '307'는 소스 및 드레인 영역, '308'은 접합영역이다.
실시예3
도 11은 본 발명의 실시예3에 따른 반도체 소자를 설명하기 위하여 도시한 평면도이고, 도 12은 도 11에 도시된 I-I' 및 Ⅱ-Ⅱ' 절취선을 따라 도시한 단면도이다.
도 11 및 도 12를 참조하면, 본 발명의 실시예3에 따른 반도체 소자에서는 실시예2와 같이 산화촉진영역(404)이 게이트 도전막(406)과 활성영역이 중첩되는 영역에 바 형태로 국부적으로 형성된다. 다만, 산화촉진영역(404)이 활성영역 내에만 형성된다.
산화촉진영역(404)을 제외한 다른 구성요소들은 실시예1과 동일한 구성으로 이루어진다. 따라서, 구체적인 설명은 전술한 내용으로 대신하기로 한다. 그리고, 도 10 및 도 11에 도시되었으나 미설명된 '401'는 트렌치, '402'는 측벽 보호막, '403'은 소자 분리막, '405'는 게이트 절연막, '407'는 소스 및 드레인 영역, '408'은 접합영역이다.
이하, 본 발명의 실시예1 내지 실시예3에 따른 작용 효과에 대해 설명하기로 한다.
도 13은 본 발명의 실시예들을 통해 제조된 반도체 소자의 단면을 도시한 ㄷ단면도이다. 도 14는 GOI 평가 결과(GOI evaluation result) 특성 그래프이다. 도 15는 Id-Vg(드레인 전류-게이트 전압) 특성 그래프이다.
도 13을 참조하면, 트렌치 상부 모서리 부위(원형 안 참조)에서 게이트 절연막이 균일한 두께로 형성된 것을 확인할 수 있다. 이는, 게이트 절연막이 산화촉진영역에 의해 상대적으로 취약한 트렌치 상부 모서리 부위에서도 안정적으로 성장됨을 의미한다.
또한, 도 14에 도시된 GOI 평가 결과 특성 그래프에서와 같이 종래기술(Before)에서보다 본 발명의 실시예들을 적용하는 경우(After) GOI 특성이 크게 개선된 것을 확인할 수 있다. 즉, 본 발명의 실시예들을 적용하는 경우에는 항복전압이 종래기술에 비해 월등히 개선된 것을 알 수 있다. 또한, 도 15와 같이 본 발명의 실시예들을 적용하는 경우에는 종래기술(도 5참조)에 비해 이상적인 V-I 곡선을 얻을 수 있다.
상기에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
100, 100A, 100B, 200, 200A, 300, 400 : 기판
101 : 활성영역
102, 201 : 패드 산화막
104, 202 : 패드 질화막
106 : 트렌치 마스크
108, 203, 301, 401 : 트렌치
112 : 절연막
112A, 112B, 205, 205A, 205B, 303, 403 : 소자 분리막
114, 208, 305, 405 : 게이트 절연막
116, 209, 306, 406 : 게이트 도전막
110, 204, 302, 402 : 측벽 보호막
207, 304, 404 : 산화촉진영역
210, 307, 407 : 소스 및 드레인 영역
211, 308, 408 : 접합영역

Claims (36)

  1. 활성영역을 정의하는 트렌치가 형성된 기판;
    상기 트렌치에 매립된 소자 분리막; 및
    상기 활성영역 상에 게이트 절연막 성장시 상기 트렌치의 상부 모서리 부위에서의 산화를 촉진하기 위해 상기 트렌치의 상부 모서리 부위에 형성된 산화촉진영역;을 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 산화촉진영역은 상기 기판과 동일 도전형의 불순물 이온이 주입되어 형성된 반도체 소자.
  3. 제 2 항에 있어서,
    상기 산화촉진영역은 상기 기판보다 높은 농도로 형성된 반도체 소자.
  4. 제 3 항에 있어서,
    상기 산화촉진영역은 인(P), 붕소(B) 또는 비소(As) 중 선택된 어느 하나의 이온이 주입되어 형성된 반도체 소자.
  5. 제 1 항에 있어서,
    상기 산화촉진영역은 상기 기판과 서로 다른 도전형의 불순물 이온으로 형성된 반도체 소자.
  6. 제 1 항에 있어서,
    상기 게이트 절연막 상에 형성된 게이트 도전막을 더 포함하는 반도체 소자.
  7. 제 1 항에 있어서,
    상기 트렌치와 상기 소자 분리막 사이에 상기 트렌치의 내부면을 산화시켜 형성된 측벽 보호막을 더 포함하는 반도체 소자.
  8. 제 1 항에 있어서,
    상기 소자 분리막은 상기 기판의 상면보다 낮게 형성된 반도체 소자.
  9. 제 6 항에 있어서,
    상기 활성영역은 박스 형태(box type)를 갖는 반도체 소자.
  10. 제 9 항에 있어서,
    상기 게이트 도전막은 상기 활성영역을 직교하는 방향으로 형성된 반도체소자.
  11. 제 10 항에 있어서,
    상기 산화촉진영역은 상기 활성영역을 둘러싸도록 형성된 반도체 소자.
  12. 제 11 항에 있어서,
    상기 산화촉진영역은 상기 활성영역과 상기 소자 분리막 내에 형성된 반도체 소자.
  13. 제 10 항에 있어서,
    상기 산화촉진영역은 상기 게이트 도전막과 상기 활성영역이 중첩되는 영역에 바 형태(bar type)로 형성된 반도체 소자.
  14. 제 13 항에 있어서,
    상기 산화촉진영역은 상기 활성영역과 상기 소자 분리막 내에 형성된 반도체 소자.
  15. 제 13 항에 있어서,
    상기 산화촉진영역은 상기 활성영역 내에 형성된 반도체 소자.
  16. 제 6 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 산화촉진영역은 상기 기판과 동일 도전형의 불순물 이온이 주입되어 형성된 반도체 소자.
  17. 제 16 항에 있어서,
    상기 산화촉진영역은 상기 기판보다 높은 농도로 형성된 반도체 소자.
  18. 제 17 항에 있어서,
    상기 산화촉진영역은 인(P), 붕소(B) 또는 비소(As) 중 선택된 어느 하나의 이온이 주입되어 형성된 반도체 소자.
  19. 제 6 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 산화촉진영역은 상기 기판과 서로 다른 도전형의 불순물 이온을 주입시켜 형성된 반도체 소자.
  20. 기판 내에 트렌치를 형성하여 활성영역을 정의하는 단계;
    상기 트렌치 내에 소자 분리막을 형성하는 단계;
    상기 트렌치 상부 모서리 부위에 산화촉진영역을 형성하는 단계;
    상기 활성영역을 산화시켜 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 게이트 도전막을 형성하는 단계;를 포함하는 반도체 소자의 제조방법.
  21. 제 20 항에 있어서,
    상기 산화촉진영역은 상기 기판과 동일 도전형의 불순물 이온으로 형성하는 반도체 소자의 제조방법.
  22. 제 21 항에 있어서,
    상기 산화촉진영역은 상기 기판보다 높은 농도로 형성하는 반도체 소자의 제조방법.
  23. 제 22 항에 있어서,
    상기 불순물 이온으로는 인(P), 붕소(B) 또는 비소(As) 중 선택된 어느 하나의 이온을 사용하는 반도체 소자의 제조방법.
  24. 제 20 항에 있어서,
    상기 산화촉진영역은 상기 기판과 서로 다른 도전형의 불순물 이온으로 형성하는 반도체 소자의 제조방법.
  25. 제 20 항에 있어서,
    상기 활성영역은 박스 형태(box type)로 형성하는 반도체 소자의 제조방법.
  26. 제 20 항에 있어서,
    상기 게이트 도전막은 상기 활성영역을 직교하는 방향으로 형성하는 반도체 소자의 제조방법.
  27. 제 26 항에 있어서,
    상기 산화촉진영역은 상기 활성영역을 둘러싸도록 형성하는 반도체 소자의 제조방법.
  28. 제 27 항에 있어서,
    상기 산화촉진영역은 상기 활성영역과 상기 소자 분리막 내에 형성하는 반도체 소자의 제조방법.
  29. 제 20 항에 있어서,
    상기 산화촉진영역은 상기 게이트 도전막과 상기 활성영역이 중첩되는 영역에 바 형태(bar type)로 형성하는 반도체 소자의 제조방법.
  30. 제 29 항에 있어서,
    상기 산화촉진영역은 상기 활성영역과 상기 소자 분리막 내에 형성하는 반도체 소자의 제조방법.
  31. 제 29 항에 있어서,
    상기 산화촉진영역은 상기 활성영역 내에 형성하는 반도체 소자의 제조방법.
  32. 제 25 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 산화촉진영역은 상기 기판과 동일 도전형의 불순물 이온을 주입시켜 형성하는 반도체 소자의 제조방법.
  33. 제 32 항에 있어서,
    상기 산화촉진영역은 상기 기판보다 높은 농도로 형성하는 반도체 소자의 제조방법.
  34. 제 33 항에 있어서,
    상기 불순물 이온으로는 인(P), 붕소(B) 또는 비소(As) 중 선택된 어느 하나의 이온을 사용하는 반도체 소자의 제조방법.
  35. 제 25 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 산화촉진영역은 상기 기판과 서로 다른 도전형의 불순물 이온을 주입시켜 형성하는 반도체 소자의 제조방법.
  36. 제 20 항에 있어서,
    상기 트렌치를 형성하는 단계 후,
    상기 트렌치의 내부면을 산화시켜 측벽 보호막을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법.
KR1020110051679A 2011-05-30 2011-05-30 반도체 소자 및 그의 제조방법 KR101338575B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110051679A KR101338575B1 (ko) 2011-05-30 2011-05-30 반도체 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110051679A KR101338575B1 (ko) 2011-05-30 2011-05-30 반도체 소자 및 그의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083998A Division KR20100025291A (ko) 2008-08-27 2008-08-27 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20110067014A true KR20110067014A (ko) 2011-06-20
KR101338575B1 KR101338575B1 (ko) 2013-12-06

Family

ID=44399644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110051679A KR101338575B1 (ko) 2011-05-30 2011-05-30 반도체 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101338575B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436215B1 (ko) * 2012-04-24 2014-09-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 노치를 갖는 게이트 전극 및 노치를 갖는 게이트 전극을 형성하는 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143624A (en) 1998-10-14 2000-11-07 Advanced Micro Devices, Inc. Shallow trench isolation formation with spacer-assisted ion implantation
US6599810B1 (en) * 1998-11-05 2003-07-29 Advanced Micro Devices, Inc. Shallow trench isolation formation with ion implantation
JP3877672B2 (ja) 2002-11-20 2007-02-07 沖電気工業株式会社 半導体装置の製造方法
US20070145495A1 (en) 2005-12-27 2007-06-28 Intel Corporation Method of fabricating a MOSFET transistor having an anti-halo for modifying narrow width device performance

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436215B1 (ko) * 2012-04-24 2014-09-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 노치를 갖는 게이트 전극 및 노치를 갖는 게이트 전극을 형성하는 방법
US9263272B2 (en) 2012-04-24 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrodes with notches and methods for forming the same
US9905426B2 (en) 2012-04-24 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrodes with notches and methods for forming the same
US10510542B2 (en) 2012-04-24 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrodes with notches and methods for forming the same
US11456176B2 (en) 2012-04-24 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrodes with notches and methods for forming the same
US12009214B2 (en) 2012-04-24 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrodes with notches and methods for forming the same

Also Published As

Publication number Publication date
KR101338575B1 (ko) 2013-12-06

Similar Documents

Publication Publication Date Title
US7981783B2 (en) Semiconductor device and method for fabricating the same
US10777551B2 (en) Integrated semiconductor device and method for manufacturing the same
KR101057651B1 (ko) 반도체 소자의 제조방법
US20200058789A1 (en) Semiconductor structure and associated fabricating method
KR20100006342A (ko) Ldmos 소자 및 ldmos 소자의 제조 방법
US8338908B2 (en) Semiconductor device
US10319827B2 (en) High voltage transistor using buried insulating layer as gate dielectric
US8431465B2 (en) Semiconductor device and method for fabricating the same
US9859365B2 (en) High voltage device and method for fabricating the same
US9196728B2 (en) LDMOS CHC reliability
KR20120123766A (ko) 반도체 소자 및 반도체 소자의 제조 방법
TWI523115B (zh) A semiconductor structure forming method and a semiconductor structure
KR100718248B1 (ko) 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법
US6562697B1 (en) Methods of implanting ions into different active areas to provide active areas having increased ion concentrations adjacent to isolation structures
US7863144B2 (en) Semiconductor device and method for manufacturing the device
KR101338575B1 (ko) 반도체 소자 및 그의 제조방법
KR20110079021A (ko) 반도체 소자 및 그의 제조방법
KR101035584B1 (ko) 반도체 소자 및 그의 제조방법
KR100466207B1 (ko) 반도체 소자의 제조 방법
KR100731092B1 (ko) 고전압 반도체소자 및 그 제조방법
KR20090012831A (ko) 비휘발성 메모리 소자의 제조방법
CN102569075A (zh) Ldmos器件及其制造方法
KR20050002069A (ko) 진성반도체를 이용한 트렌치 소자분리방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 7