KR20110066479A - 액정 표시장치와 그 제조방법 - Google Patents

액정 표시장치와 그 제조방법 Download PDF

Info

Publication number
KR20110066479A
KR20110066479A KR1020090123158A KR20090123158A KR20110066479A KR 20110066479 A KR20110066479 A KR 20110066479A KR 1020090123158 A KR1020090123158 A KR 1020090123158A KR 20090123158 A KR20090123158 A KR 20090123158A KR 20110066479 A KR20110066479 A KR 20110066479A
Authority
KR
South Korea
Prior art keywords
voltage supply
liquid crystal
stabilization
common voltage
forming
Prior art date
Application number
KR1020090123158A
Other languages
English (en)
Other versions
KR101649231B1 (ko
Inventor
김영도
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090123158A priority Critical patent/KR101649231B1/ko
Publication of KR20110066479A publication Critical patent/KR20110066479A/ko
Application granted granted Critical
Publication of KR101649231B1 publication Critical patent/KR101649231B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 스토리지 온 커먼(Storage On Command) 구조나 IPS(In Plane Switching) 구조의 액정패널에 공급된 공통전압 레벨을 안정화시킴으로써 영상의 표시 불량을 방지하고 표시 화질을 향상시킬 수 있도록 한 액정 표시장치와 그 제조방법에 관한 것으로, 영상 표시영역과 비표시영역으로 구분되는 액정패널을 구비한 액정 표시장치에 있어서, 상기 액정 패널의 어느 한 기판에는 상기의 영상 표시영역에 서로 교차하도록 형성되어 각각의 화소 셀 영역을 정의하는 복수의 게이트 및 데이터 라인; 상기 각 화소 셀 영역의 일부 영역들과 상기의 비표시영역의 일부 영역에 상기 각 게이트 라인과 함께 형성된 공통전압 공급패턴; 상기 비표시 영역의 공통전압 공급패턴과 적어도 하나의 절연막을 사이에 두고 중첩되도록 형성된 복수의 안정화 패턴; 및 상기 공통전압 공급패턴과 상기 복수의 안정화 패턴이 각각의 커패시터를 이루도록 적어도 하나의 컨택 홀을 통해 상기 각 안정화 패턴에 직류 전압을 공급하는 직류 전압 공급라인을 구비한 것을 특징으로 한다.
Figure P1020090123158
스토리지 온 커먼(Storage On Command), 공통전압 공급패턴

Description

액정 표시장치와 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING OF THE SAME}
본 발명은 액정 표시장치에 관한 것으로, 스토리지 온 커먼(Storage On Command) 구조나 IPS(In Plane Switching) 구조의 액정패널에 공급된 공통전압 레벨을 안정화시킴으로써 영상의 표시 불량을 방지하고 표시 화질을 향상시킬 수 있도록 한 액정 표시장치와 그 제조방법에 관한 것이다.
일반적으로, 액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광 투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정 표시장치는 화소영역들이 매트릭스 형태로 배열된 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 복수의 게이트 라인과 복수의 데이터 라인이 교차하게 배열되고, 각 게이트 라인과 데이터 라인이 수직교차하여 정의되는 각 영역에는 화소 셀이 위치하게 된다. 여기서, 화소 셀 각각에는 전계를 인가하기 위한 화소전극과 공통전극이 형성된다. 그리고, 각 화소전극은 스위칭 소자인 박막트랜지스터(TFT; Thin Film Transistor)와 접속된다. TFT는 게이트 라인의 스캔펄스에 의해 턴-온 되어, 데이터 라인의 데이터 신호가 각 화소전극에 충전되도록 한다. 여기서, 화소 셀 각각에는 스토리지 커패시터가 형성된다. 스토리지 커패시터는 화소 셀의 화소전극과 전단 게이트 라인 사이에 형성되거나, 화소 셀의 화소전극과 스토리지 라인 사이에 형성되어, 화소 셀에 충전된 데이터 전압을 다음 데이터 전압이 충전되기 전까지 유지시키게 된다.
최근에는 공통전압 레벨 변동에 따른 영향을 최소화하고 표시 영상의 화질을 향상시키기 위해 스토리지 온 커먼(Storage On Command) 구조 즉, 스토리지 커패시터가 각 화소 셀의 화소전극과 스토리지 라인 사이에 형성된 구조의 액정패널이 대두되고 있다.
각 화소 셀의 화소전극과 스토리지 라인 즉, 각 화소 셀의 화소전극과 공통전압 공급라인의 사이에 스토리지 커패시터가 형성되는 구조에서는 공통전압 레벨 변동을 최소화함으로써 그 전압레벨을 최대한 안정화시키는 것이 매우 중요하다. 이는 화소전극과 공통전극 간의 수평전계에 의해 액정이 구동되는 IPS(In Plane Switching) 구조의 액정패널에서도 마찬가지로 그 중요성이 강조되고 있다.
하지만, 상기의 스토리지 온 커먼 구조나 IPS 구조의 액정패널은 게이트 및 데이터 라인이나 화소 전극과 함께 공통전압 공급라인까지 하부 기판에 형성되는 구조이기 때문에 게이트 및 데이터 라인 등이 소정부분 중첩되는 공통전압 공급라인은 게이트 및 데이터 전압 등의 영향을 받을 수밖에 없다. 이에, 최근에는 게이트 및 데이터 전압 등의 영향을 최소화하여 공통전압 레벨을 더욱 안정화시킬 수 있는 방안이 요구되고 있는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 스토리지 온 커먼 구조나 IPS 구조의 액정패널에 공급된 공통전압 레벨을 안정화시킴으로써 영상의 표시 불량을 방지하고 표시 화질을 향상시킬 수 있도록 한 액정 표시장치와 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치는 영상 표시영역과 비표시영역으로 구분되는 액정패널을 구비한 액정 표시장치에 있어서, 상기 액정 패널의 어느 한 기판에는 상기의 영상 표시영역에 서로 교차하도록 형성되어 각각의 화소 셀 영역을 정의하는 복수의 게이트 및 데이터 라인; 상기 각 화소 셀 영역의 일부 영역들과 상기의 비표시영역의 일부 영역에 상기 각 게이트 라인과 함께 형성된 공통전압 공급패턴; 상기 비표시 영역의 공통전압 공급패턴과 적어도 하나의 절연막을 사이에 두고 중첩되도록 형성된 복수의 안정화 패턴; 및 상기 공통전압 공급패턴과 상기 복수의 안정화 패턴이 각각의 커패시터를 이루도록 적어도 하나의 컨택 홀을 통해 상기 각 안정화 패턴에 직류 전압을 공급하는 직류 전압 공급라인을 구비한 것을 특징으로 한다.
상기 복수의 안정화 패턴 각각은 상기 각 게이트 및 데이터 라인과는 중첩되지 않도록 상기 비표시영역의 공통전압 공급패턴 일부분에만 각각 중첩되도록 형성된 것을 특징으로 한다.
상기 복수의 안정화 패턴은 상기 각 데이터 라인 형성시 상기 각각의 데이터 라인과 함께 데이터 라인 형성물질로 형성된 것을 특징으로 한다.
상기 적어도 하나의 컨택 홀을 통해 상기 각 안정화 패턴과 상기 직류전압 공급라인을 전기적으로 연결시키는 복수의 전극패턴을 더 구비한 것을 특징으로 한다.
상기 복수의 안정화 패턴은 상기 각 화소 셀의 화소전극 형성시 상기의 화소전극과 함께 화소전극 형성물질로 형성된 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 영상 표시영역과 비표시영역으로 구분되는 액정패널을 구비한 액정 표시장치의 제조 방법에 있어서, 상기 액정 패널의 어느 한 기판상에 각각의 화소 셀 영역을 정의하도록 복수의 게이트 및 데이터 라인을 형성함과 아울러 상기 각 게이트 라인 형성시 상기 비표시 영역에 직류 전압 공급라인을 형성하는 단계; 상기 각 화소 셀 영역의 일부 영역들과 상기의 비표시영역의 일부 영역에 상기 각 게이트 라인과 함께 공통전압 공급패턴을 형성하는 단계; 상기 비표시 영역의 공통전압 공급패턴과 적어도 하나의 절연막을 사이에 두고 중첩되도록 복수의 안정화 패턴을 형성하는 단계; 및 상기 공통전압 공급패턴과 상기 복수의 안정화 패턴이 각각의 커패시터를 이루도록 적어도 하나의 컨택 홀을 형성하여 상기 각 안정화 패턴에 직류 전압이 공급되도록 하는 단계를 포함한 것을 특징으로 한다.
상기 복수의 안정화 패턴 각각은 상기 각 게이트 및 데이터 라인과는 중첩되지 않도록 상기 비표시영역의 공통전압 공급패턴 일부분에만 각각 중첩되도록 형성 된 것을 특징으로 한다.
상기 복수의 안정화 패턴은 상기 각 데이터 라인 형성시 상기 각각의 데이터 라인과 함께 데이터 라인 형성물질로 형성된 것을 특징으로 한다.
상기 각 안정화 패턴에 직류 전압이 공급되도록 하는 단계는 상기 각 화소 셀의 화소전극 형성시 상기 적어도 하나의 컨택 홀을 통해 상기 각 안정화 패턴과 상기 직류전압 공급라인을 전기적으로 연결시키도록 복수의 전극패턴을 형성시키는 단계를 더 포함한 것을 특징으로 한다.
상기 복수의 안정화 패턴은 상기 각 화소 셀의 화소전극 형성시 상기의 화소전극과 함께 화소전극 형성물질로 형성된 것을 특징으로 한다.
상기와 같은 특징들을 갖는 본 발명의 실시 예에 따른 액정 표시장치와 그 제조방법은 스토리지 온 커먼 구조나 IPS 구조의 액정패널에 공급된 공통전압 레벨을 안정화시킴으로써 영상의 표시 불량을 방지하고 표시 화질을 향상시킬 수 있다.
이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치와 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치를 나타낸 구성도이다.
도 1에 도시된 액정 표시장치는 영상 표시영역(AD)에 복수의 화소 셀을 구비하여 형성된 액정패널(PA); 액정패널(PA)에 구비된 복수의 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 드라이버(3); 및 복수의 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 드라이버(4a,4b); 외부로부터 입력된 영상 데이터를 정렬하여 데이터 드라이버(4a,4b)에 공급함과 아울러 상기 게이트 및 데이터 드라이버(3,4a,4b)를 제어하는 타이밍 컨트롤러(8)를 구비한다.
액정패널(PA)은 영상 표시영역(AD)과 영상 비표시영역(ND)으로 구분되는데, 영상 표시영역(AD)에는 복수의 화소 셀들이 형성되어 영상을 표시하게 되고, 영상 비표시영역(ND)에는 데이터 회로필름(6a,6b)이 부착되거나 게이트 드라이버(3)가 형성되기도 한다.
영상 표시영역(AD)에는 복수의 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)에 의해 정의되는 매트릭스 영역에 화소 셀들이 형성된다. 여기서, 각각의 화소 셀들은 박막 트랜지스터(TFT; Thin Film Transistor) 및 TFT와 접속된 액정 커패시터(Clc)를 구비한다. 액정 커패시터(Clc)는 TFT와 접속된 화소전극, 화소전극과 액정을 사이에 두고 대면하는 공통전극으로 구성된다. TFT는 각각의 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 각각의 데이터 라인(DL1 내지 DLm)으로부터의 영상신호를 화소전극에 공급한다. 액정 커패시터(Clc)는 화소전극에 공급된 영상신호와 공통전극에 공급된 공통전압의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광 투과율을 조절함으로써 계조를 구현한다. 그리고, 액정 커패시터(Clc)에는 스토리지 커패시터(Cst)가 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 스토리지 커패시터(Cst)는 각 화소전극이 스토리지 라 인 즉, 공통전압 공급라인과 절연막을 사이에 두고 중첩되어 형성된다. 다시 말해, 액정패널(PA)은 스토리지 온 커먼 구조 또는 IPS 구조를 가질 수 있다.
데이터 드라이버(4a,4b)는 액정패널(PA)의 어느 한 측과 적어도 하나의 소스 인쇄회로기판(8a,8b) 사이에 각각 구비되어 데이터 라인들(DL1 내지 DLm)을 집적회로를 포함하게 된다. 이러한, 데이터 드라이버(4a,4b)는 타이밍 컨트롤러(8)로부터의 데이터 제어신호 예를 들어, 소스 스타트 신호(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOE; Source Output Enable) 신호 등을 이용하여 타이밍 컨트롤러(8)로부터 정렬된 영상 데이터를 아날로그 전압 즉, 영상신호로 변환 출력한다.
게이트 구동부(3)는 액정패널(PA)과 일체로 액정패널(PA)의 영상 비표시 영역(ND)에 형성되며 이와 달리, 집적회로 형태로 액정패널(PA) 어느 한 측면에 마련될 수도 있다. 이러한, 게이트 구동부(3)는 상기 타이밍 컨트롤러(8)로부터의 게이트 제어신호 예를 들어, 게이트 스타트 신호(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable) 신호 등을 이용하여 각 게이트 라인(GL1 내지 GLn)에 스캔펄스 또는 게이트 로우 전압을 순차 공급한다.
도 2는 도 1에 도시된 액정패널의 A 영역을 보다 구체적으로 나타낸 도면이다.
도 2에 도시된 바와 같이, 액정패널(PA)의 하부 기판에는 상기의 영상 표시영역(AD)에서 서로 교차하도록 형성된 복수의 게이트 및 데이터 라인(GL1 내지 GLn, DL1 내지 DLm); 상기의 비표시 영역(ND) 및 영상 표시영역(AD)의 화소 셀 영역에 각각 대응되도록 각각의 상기 각 게이트 라인(GL1 내지 GLn)과 함께 형성된 공통전압 공급패턴(PVcom); 상기 비표시 영역(ND)의 공통전압 공급패턴(PVcom)과 적어도 하나의 절연막을 사이에 두고 중첩되도록 형성된 복수의 안정화 패턴(PDa); 및 상기 공통전압 공급패턴(PVcom)과 상기 복수의 안정화 패턴(PDa)이 각각의 커패시터를 이루도록 적어도 하나의 컨택 홀(CT)을 통해 상기 각 안정화 패턴(PDa)에 직류 전압을 공급하는 복수의 전극패턴(PP)을 구비한다.
공통전압 공급패턴(PVcom)은 액정패널(PA)의 비표시영역(ND) 및 화소 셀 영역의 일부 영역에 각각 대응되도록 형성되는데, 이때 공통전압 공급패턴(PVcom)은 상기 각 게이트 라인(GL1 내지 GLn)과 함께 게이트 형성물질(VG)로 형성될 수 있다. 이러한 공통전압 공급패턴(PVcom)은 표시영역(AD)의 화소 셀 영역 외에도 영상 표시영역(AD)의 주변부를 둘러싸도록 비표시영역(ND)에 최대한의 면적으로 형성되어, 최소한의 저항값을 가지고 공통전압(Vcom)을 각 화소 셀로 공급하도록 구성된다.
공통전압 공급패턴(PVcom)은 서로 교차되도록 형성되는 복수의 게이트 및 데이터 라인(GL1 내지 GLn, DL1 내지 DLm)과 소정 부분씩 중첩될 수 밖에 없으나, 각 게이트 및 데이터 라인(GL1 내지 GLn, DL1 내지 DLm)과는 최소한의 면적으로만 중첩되도록 형성됨이 바람직하다. 이에, 각 게이트 및 데이터 라인(GL1 내지 GLn, DL1 내지 DLm)과 중첩되는 영역의 공통전압 공급패턴(PVcom)에는 복수의 개구부(GG)가 형성되기도 하며, 도 2의 각 데이터 라인(DL1 내지 DL3) 중첩 영역에 도 시된 바와 같이 그 형성 폭이 최대한 줄여지게 형성될 수 있다.
복수의 안정화 패턴(PDa)은 비표시 영역(ND)에서 상기의 공통전압 공급패턴(PVcom)과 적어도 하나의 절연막을 사이에 두고 소정 부분씩 중첩되도록 형성된다. 여기서, 각각의 복수의 안정화 패턴(PDa)은 각 게이트 및 데이터 라인(GL1 내지 GLn, DL1 내지 DLm)과는 중첩되지 않도록 형성되어야 하므로 공통전압 공급패턴(PVcom)의 일정 부분에만 중첩되도록 형성된다.
복수의 안정화 패턴(PDa)은 상기 각 데이터 라인(DL1 내지 DLm) 형성시 각각의 데이터 라인(DL1 내지 DLm)과 함께 데이터 형성물질(SD) 즉, 데이터 라인 형성물질(SD)로 형성될 수 있다. 이와 같이, 공통전압 공급패턴(PVcom)과 적어도 하나의 절연막을 사이에 두고 소정 부분씩 중첩되도록 형성된 각각의 안정화 패턴(PDa)은 공통전압 공급패턴(PVcom)과 함께 복수의 커패시터 구조를 가지게 된다. 이러한 커패시터 구조에 대해서는 이 후 첨부된 도면들을 참조하여 좀 더 구체적으로 설명하기로 한다.
복수의 전극패턴(PP)은 공통전압 공급패턴(PVcom)과 복수의 안정화 패턴(PDa)들 각각이 커패시터를 이룰 수 있도록 각각의 컨택 홀(CT)을 통해 각 안정화 패턴(PDa)에 직류 전압을 공급하게 된다. 이러한, 복수의 전극패턴(PP)은 안정화 패턴(PDa)에 형성된 컨택홀(CT)과 직류 전압을 공급라인(ST)에 형성된 컨택홀(CT)이 전기적으로 연결되도록 형성되어 직류 전압을 공급라인(ST)으로부터의 직류 전압이 각각의 안정화 패턴(PDa)으로 공급되도록 한다. 여기서, 복수의 전극패턴(PP)은 각 화소 셀 영역에 형성되는 화소 전극과 함께 화소전극 형성물질(PX)로 형성될 수 있다.
한편, 직류 전압을 공급라인(ST)의 경우는 게이트 드라이버(3)에 형성되는 GSP 신호 전송라인이 될 수 있는데, GSP 신호 전송라인의 경우 매 프레임의 시작 기간에만 게이트 온 레벨의 전압이 공급되고, 나머지 기간 동안에는 게이트 오프 레벨의 전압이 계속 공급된다. 따라서 영상이 표시되는 기간 내내 복수의 안정화 패턴(PDa)들 각각에는 게이트 오프 레벨의 직류 전압이 공급될 수 있다.
이와 같이, 공통전압 공급패턴(PVcom)과 복수의 안정화 패턴(PDa)들 각각이 커패시터를 이룰 수 있도록 각 안정화 패턴(PDa)에 직류 전압을 공급하게 되면, 공통전압 공급패턴(PVcom)으로 공급된 공통전압(Vcom)의 레벨이 각 안정화 패턴(PDa)에 의해 형성된 복수의 커패시터 및 그 커패시터 전압들에 의해 보다 안정화될 수 있다.
도 3은 도 2에 도시된 I-I' 영역의 단면을 나타낸 단면도이다.
도 3을 참조하여 본 발명의 액정패널(PA) 형성 과정을 설명하면, 먼저 액정패널(PA)의 하부 기판(2)에는 게이트 형성물질이 증착 및 패터닝됨으로써, 각 게이트 라인(GL1 내지 GLn)과 함께 공통전압 공급패턴(PVcom)이 형성된다. 이때, 하부 기판(2)의 게이트 구동부(3) 형성 영역에는 별도의 직류전압 공급라인(ST)이 형성될 수 있다. 그리고, 공통전압 공급패턴(PVcom)을 포함한 하부 기판(2)의 전면에는 제 1 절연막(G)이 증착된다.
이 후, 각 화소 셀의 TFT 형성 영역에는 TFT를 형성하기 위한 반도체 층 형성물질과 오믹 접촉층 형성물질 등이 형성된다. 그리고 각 화소 셀 영역을 포함한 하부 기판(2)의 전면에는 데이터 형성물질(SD) 즉, TFT의 소스/드레인 형성물질이 순차적으로 증착된 후 패터닝 됨으로써 TFT의 소스/드레인과 함께 복수의 데이터 라인(DL1 내지 DLm) 및 복수의 안정화 패턴(PDa)이 형성된다. 여기서, 각각의 복수의 안정화 패턴(PDa)은 각 게이트 및 데이터 라인(GL1 내지 GLn, DL1 내지 DLm)과는 중첩되지 않도록 형성되어야 하므로 공통전압 공급패턴(PVcom)의 일정 부분에만 중첩되도록 형성된다.
다음으로, 상기 복수의 데이터 라인(DL1 내지 DLm) 및 안정화 패턴(PDa)을 포함한 하부 기판(2)의 전면에 보호막으로 활용되는 제 2 절연막(B)을 형성한 다음, 직류전압 공급라인(ST)과 각 안정화 패턴(PDa)의 일부 영역들이 노출되도록 컨 택홀(CT)을 형성한다. 이때, 각 화소 셀의 TFT에도 각각의 컨택 홀(CT)이 형성되어 각 TFT의 드레인 전극이 소정 영역 노출된다.
이 후, 하부 기판(10) 상에 PPECVD(Plasma Enhanced Chemical Vapor Deposion) 또는 스퍼터링 등의 증착 방법으로 ITO, IZO, AZO 또는 그 등가 물질을 증착하고 이를 패터닝하여 복수의 전극패턴(PP)을 형성한다. 화소 셀 영역에서는 상기의 전극패턴(PP) 형성 물질(PX)과 동일한 물질로 화소 전극이 형성된다.
이와 같이 복수의 전극패턴(PP)은 안정화 패턴(PDa)에 형성된 컨택홀(CT)과 직류 전압을 공급라인(ST)에 형성된 컨택홀(CT)이 전기적으로 연결되도록 형성되어 직류 전압을 공급라인(ST)으로부터의 직류 전압이 각각의 안정화 패턴(PDa)으로 공급되도록 한다. 이에, 공통전압 공급패턴(PVcom)과 적어도 하나의 절연막을 사이에 두고 소정 부분씩 중첩되도록 형성된 각각의 안정화 패턴(PDa)은 공통전압 공급 패턴(PVcom)과 함께 복수의 커패시터 구조를 가지게 된다.
도 4는 도 1에 도시된 액정패널의 A 영역을 보다 구체적으로 나타낸 다른 도면이다.
도 4의 경우는 도 2에서 데이터 형성물질(SD)로 형성되었던 안정화 패턴(PDa)들과 달리 화소전극 형성물질(PX)로 안정화 패턴(PDa)들이 형성된 일 예를 나타낸다. 이 경우, 안정화 패턴(PDa)들의 구성을 제외한 나머지 구성들은 도 2에 도시된 구조와 동일하므로, 도 2와 동일 부호를 갖는 구성요소들에 대한 설명은 앞서 상술한 설명으로 대신하기로 한다.
공통전압 공급패턴(PVcom)의 경우는 상기에서 상술한 바와 같이, 액정패널(PA)의 비표시 영역(ND) 및 표시영역(AD)의 화소 셀 영역에 각각 대응되도록 형성된다. 이 때 공통전압 공급패턴(PVcom)은 상기 각 게이트 라인(GL1 내지 GLn)과 함께 게이트 형성물질(VG)로 형성될 수 있다. 이러한 공통전압 공급패턴(PVcom)은 표시영역(AD)의 화소 셀 영역 외에도 영상 표시영역(AD)의 주변부를 둘러싸도록 비표시영역(ND)에 최대한의 면적으로 형성되어, 최소한의 저항값을 가지고 공통전압(Vcom)을 각 화소 셀로 공급하도록 구성된다.
복수의 안정화 패턴(PDa)은 비표시 영역(ND)에서 상기의 공통전압 공급패턴(PVcom)과 복수의 절연막(또는 보호막)을 사이에 두고 소정 부분씩 중첩되도록 형성된다. 각각의 복수의 안정화 패턴(PDa)은 각 게이트 및 데이터 라인(GL1 내지 GLn, DL1 내지 DLm)과는 중첩되지 않도록 형성되어야 하므로 공통전압 공급패턴(PVcom)의 일정 부분에만 중첩되도록 형성된다. 이러한, 복수의 안정화 패 턴(PDa)은 각 화소 셀의 화소전극 형성시 화소전극과 함께 화소전극 형성물질(PX)로 형성될 수 있다. 이와 같이, 공통전압 공급패턴(PVcom)과 복수의 절연막을 사이에 두고 소정 부분씩 중첩되도록 형성된 각각의 안정화 패턴(PDa)은 공통전압 공급패턴(PVcom)과 함께 복수의 커패시터 구조를 가지게 된다.
상기의 안정화 패턴(PDa)들과 전기적으로 연결되는 직류 전압을 공급라인(ST)의 경우는 게이트 드라이버(3)에 형성되는 GSP 신호 전송라인이 될 수 있는데, GSP 신호 전송라인의 경우 매 프레임의 시작 기간에만 게이트 온 레벨의 전압이 공급되고, 나머지 기간 동안에는 게이트 오프 레벨의 전압이 계속 공급된다. 따라서, 영상이 표시되는 기간 내내 복수의 안정화 패턴(PDa)들 각각에는 게이트 오프 레벨의 직류 전압이 공급될 수 있다.
도 5는 도 4에 도시된 E-E' 영역의 단면을 나타낸 단면도이다.
도 5를 참조하여 본 발명의 액정패널(PA) 형성 과정을 설명하면, 먼저 액정패널(PA)의 하부 기판(2)에는 게이트 형성물질이 증착 및 패터닝됨으로써, 각 게이트 라인(GL1 내지 GLn)과 함께 공통전압 공급패턴(PVcom)이 형성된다. 이 때 하부 기판(2)의 게이트 구동부(3) 형성 영역에는 별도의 직류전압 공급라인(ST)이 형성될 수 있다. 그리고 공통전압 공급패턴(PVcom)을 포함한 하부 기판(2)의 전면에는 제 1 절연막(G)이 증착된다.
이 후, 각 화소 셀의 TFT 형성 영역에는 TFT를 형성하기 위한 반도체 층 형성물질과 오믹 접촉층 형성물질 등이 형성되며, 하부 기판(2)의 전면에는 TFT의 소스/드레인 형성물질이 순차적으로 증착된 후 패터닝 됨으로써, TFT의 소스/드레인 과 함께 복수의 데이터 라인(DL1 내지 DLm)이 형성된다.
다음으로, 상기 복수의 데이터 라인(DL1 내지 DLm)을 포함한 하부 기판(2)의 전면에 보호막으로 활용되는 제 2 절연막(B)을 형성한 다음, 직류전압 공급라인(ST)의 일부 영역들이 노출되도록 복수의 컨택홀(CT)을 형성한다. 이 때 각 화소 셀의 TFT에도 각각의 컨택 홀(CT)이 형성되어 각 TFT의 드레인 전극이 소정 영역 노출된다.
이 후, 하부 기판(10) 상에 PPECVD(Plasma Enhanced Chemical Vapor Deposion) 또는 스퍼터링 등의 증착 방법으로 ITO, IZO, AZO 또는 그 등가 물질을 증착하고 이를 패터닝하여 복수의 안정화 패턴(PDa)을 형성한다. 여기서, 복수의 안정화 패턴(PDa)은 상기 노출된 직류전압 공급라인(ST)과 전기적으로 접속되어, 각 게이트 및 데이터 라인(GL1 내지 GLn, DL1 내지 DLm)과는 중첩되지 않도록 공통전압 공급패턴(PVcom)의 일정 부분에만 중첩되도록 형성된다. 한편, 화소 셀 영역에서는 상기의 안정화 패턴(PDa) 형성 물질(PX)과 동일한 물질로 화소 전극이 형성된다.
이 경우, 복수의 안정화 패턴(PDa)은 직류전압 공급라인(ST)과 전기적으로 연결되도록 형성되어 직류 전압을 공급라인(ST)으로부터 직류 전압을 공급받는다. 이에, 공통전압 공급패턴(PVcom)과 적어도 하나의 절연막을 사이에 두고 소정 부분씩 중첩되도록 형성된 각각의 안정화 패턴(PDa)은 공통전압 공급패턴(PVcom)과 함께 복수의 커패시터 구조를 가지게 된다.
이상에서 상술한 바와 같이, 공통전압 공급패턴(PVcom)과 복수의 안정화 패 턴(PDa)들 각각이 커패시터를 이룰 수 있도록 각 안정화 패턴(PDa)에 직류 전압을 공급하게 되면, 공통전압 공급패턴(PVcom)으로 공급된 공통전압(Vcom)의 레벨이 각 안정화 패턴(PDa)에 의해 형성된 복수의 커패시터 및 그 커패시터 전압들에 의해 보다 안정화될 수 있다.
이상 설명한 내용을 통해 당 업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치를 나타낸 구성도.
도 2는 도 1에 도시된 액정패널의 A 영역을 보다 구체적으로 나타낸 도면.
도 3은 도 2에 도시된 I-I' 영역의 단면을 나타낸 단면도.
도 4는 도 1에 도시된 액정패널의 A 영역을 보다 구체적으로 나타낸 다른 도면.
도 5는 도 4에 도시된 E-E' 영역의 단면을 나타낸 단면도.
＊도면의 주요 부분에 대한 부호의 간단한 설명＊
3: 게이트 드라이버 4a,4b: 데이터 드라이버
8a,8b: 인쇄 회로기판 8: 타이밍 컨트롤러
PA: 액정패널 ND: 비표시 영역
AD: 표시영역 PVcom: 공통전압 공급패턴
PDa: 안정화 패턴(PDa) ST: 직류 전압을 공급라인

Claims (10)

  1. 영상 표시영역과 비표시영역으로 구분되는 액정패널을 구비한 액정 표시장치에 있어서,
    상기 액정 패널의 어느 한 기판에는
    상기의 영상 표시영역에 서로 교차하도록 형성되어 각각의 화소 셀 영역을 정의하는 복수의 게이트 및 데이터 라인;
    상기 각 화소 셀 영역의 일부 영역들과 상기의 비표시영역의 일부 영역에 상기 각 게이트 라인과 함께 형성된 공통전압 공급패턴;
    상기 비표시 영역의 공통전압 공급패턴과 적어도 하나의 절연막을 사이에 두고 중첩되도록 형성된 복수의 안정화 패턴; 및
    상기 공통전압 공급패턴과 상기 복수의 안정화 패턴이 각각의 커패시터를 이루도록 적어도 하나의 컨택 홀을 통해 상기 각 안정화 패턴에 직류 전압을 공급하는 직류 전압 공급라인을 구비한 것을 특징으로 하는 액정 표시장치.
  2. 제 1 항에 있어서,
    상기 복수의 안정화 패턴 각각은
    상기 각 게이트 및 데이터 라인과는 중첩되지 않도록 상기 비표시영역의 공통전압 공급패턴 일부분에만 각각 중첩되도록 형성된 것을 특징으로 하는 액정 표시장치.
  3. 제 2 항에 있어서,
    상기 복수의 안정화 패턴은
    상기 각 데이터 라인 형성시 상기 각각의 데이터 라인과 함께 데이터 라인 형성물질로 형성된 것을 특징으로 하는 액정 표시장치.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 컨택 홀을 통해 상기 각 안정화 패턴과 상기 직류전압 공급라인을 전기적으로 연결시키는 복수의 전극패턴을 더 구비한 것을 특징으로 하는 액정 표시장치.
  5. 제 2 항에 있어서,
    상기 복수의 안정화 패턴은
    상기 각 화소 셀의 화소전극 형성시 상기의 화소전극과 함께 화소전극 형성물질로 형성된 것을 특징으로 하는 액정 표시장치.
  6. 영상 표시영역과 비표시영역으로 구분되는 액정패널을 구비한 액정 표시장치의 제조 방법에 있어서,
    상기 액정 패널의 어느 한 기판상에 각각의 화소 셀 영역을 정의하도록 복수의 게이트 및 데이터 라인을 형성함과 아울러 상기 각 게이트 라인 형성시 상기 비 표시 영역에 직류 전압 공급라인을 형성하는 단계;
    상기 각 화소 셀 영역의 일부 영역들과 상기의 비표시영역의 일부 영역에 상기 각 게이트 라인과 함께 공통전압 공급패턴을 형성하는 단계;
    상기 비표시 영역의 공통전압 공급패턴과 적어도 하나의 절연막을 사이에 두고 중첩되도록 복수의 안정화 패턴을 형성하는 단계; 및
    상기 공통전압 공급패턴과 상기 복수의 안정화 패턴이 각각의 커패시터를 이루도록 적어도 하나의 컨택 홀을 형성하여 상기 각 안정화 패턴에 직류 전압이 공급되도록 하는 단계를 포함한 것을 특징으로 하는 액정 표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 복수의 안정화 패턴 각각은
    상기 각 게이트 및 데이터 라인과는 중첩되지 않도록 상기 비표시영역의 공통전압 공급패턴 일부분에만 각각 중첩되도록 형성된 것을 특징으로 하는 액정 표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 복수의 안정화 패턴은
    상기 각 데이터 라인 형성시 상기 각각의 데이터 라인과 함께 데이터 라인 형성물질로 형성된 것을 특징으로 하는 액정 표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 각 안정화 패턴에 직류 전압이 공급되도록 하는 단계는
    상기 각 화소 셀의 화소전극 형성시 상기 적어도 하나의 컨택 홀을 통해 상기 각 안정화 패턴과 상기 직류전압 공급라인을 전기적으로 연결시키도록 복수의 전극패턴을 형성시키는 단계를 더 포함한 것을 특징으로 하는 액정 표시장치의 제조방법.
  10. 제 7 항에 있어서,
    상기 복수의 안정화 패턴은
    상기 각 화소 셀의 화소전극 형성시 상기의 화소전극과 함께 화소전극 형성물질로 형성된 것을 특징으로 하는 액정 표시장치의 제조방법.
KR1020090123158A 2009-12-11 2009-12-11 액정 표시장치 KR101649231B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090123158A KR101649231B1 (ko) 2009-12-11 2009-12-11 액정 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090123158A KR101649231B1 (ko) 2009-12-11 2009-12-11 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20110066479A true KR20110066479A (ko) 2011-06-17
KR101649231B1 KR101649231B1 (ko) 2016-08-18

Family

ID=44399306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090123158A KR101649231B1 (ko) 2009-12-11 2009-12-11 액정 표시장치

Country Status (1)

Country Link
KR (1) KR101649231B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139131A (ko) * 2014-06-02 2015-12-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20170001878A (ko) * 2015-06-26 2017-01-05 삼성디스플레이 주식회사 표시 장치
CN113948050A (zh) * 2021-10-25 2022-01-18 福州京东方光电科技有限公司 一种显示屏电压调节方法、显示器及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006739A (ko) * 1997-06-09 1999-01-25 조안 엠. 젤사 유리 용융로에서의 유독성 방출을 감축하는 방법인 수분 강화 정제공정
KR20060134717A (ko) * 2005-06-23 2006-12-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
KR20060134718A (ko) * 2005-06-23 2006-12-28 엘지.필립스 엘시디 주식회사 액정표시소자
KR20070038851A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 박막 트랜지스터 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006739A (ko) * 1997-06-09 1999-01-25 조안 엠. 젤사 유리 용융로에서의 유독성 방출을 감축하는 방법인 수분 강화 정제공정
KR20060134717A (ko) * 2005-06-23 2006-12-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
KR20060134718A (ko) * 2005-06-23 2006-12-28 엘지.필립스 엘시디 주식회사 액정표시소자
KR20070038851A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 박막 트랜지스터 기판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139131A (ko) * 2014-06-02 2015-12-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20170001878A (ko) * 2015-06-26 2017-01-05 삼성디스플레이 주식회사 표시 장치
KR20220075207A (ko) * 2015-06-26 2022-06-07 삼성디스플레이 주식회사 표시 장치
CN113948050A (zh) * 2021-10-25 2022-01-18 福州京东方光电科技有限公司 一种显示屏电压调节方法、显示器及电子设备

Also Published As

Publication number Publication date
KR101649231B1 (ko) 2016-08-18

Similar Documents

Publication Publication Date Title
US7907106B2 (en) Liquid crystal display and driving method thereof
KR102009388B1 (ko) 액정 디스플레이 장치
JP5797897B2 (ja) タッチスクリーンパネル一体型液晶表示装置
JP5758514B2 (ja) 液晶表示装置
EP2975453B1 (en) Pixel array of liquid crystal display
JP5134861B2 (ja) 液晶表示装置
US8378354B2 (en) Liquid crystal display panel for common voltage compensation and manufacturing method of the same
US20150138471A1 (en) Array substrate and liquid crystal display
CN107817631B (zh) 一种液晶面板
KR101828066B1 (ko) 표시장치
US10424260B2 (en) Display device
US20140291686A1 (en) Array substrate, method for fabricating the same and display device
US20160363825A1 (en) Liquid crystal display
US9477105B2 (en) Display device
WO2016090724A1 (zh) 阵列基板及显示装置
US9123589B2 (en) Display substrate including an auxiliary electrode
US20120086895A1 (en) Display substrate and display device including the same
US20120242640A1 (en) Liquid crystal display device and method of driving the same
JP2017146767A (ja) 表示装置
KR101649231B1 (ko) 액정 표시장치
KR101178913B1 (ko) 액정표시장치
KR20160021316A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20100008691A (ko) 액정표시장치
KR20080086273A (ko) 박막 트랜지스터를 갖는 액정표시장치 및 그 제조방법
US20140333594A1 (en) Display driving circuit, display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 4