KR20110066365A - Element having circuit pattern and buried printed circuit board using same and each fabrication method thereof - Google Patents

Element having circuit pattern and buried printed circuit board using same and each fabrication method thereof Download PDF

Info

Publication number
KR20110066365A
KR20110066365A KR1020090122983A KR20090122983A KR20110066365A KR 20110066365 A KR20110066365 A KR 20110066365A KR 1020090122983 A KR1020090122983 A KR 1020090122983A KR 20090122983 A KR20090122983 A KR 20090122983A KR 20110066365 A KR20110066365 A KR 20110066365A
Authority
KR
South Korea
Prior art keywords
circuit pattern
layer
circuit
copper
insulating layer
Prior art date
Application number
KR1020090122983A
Other languages
Korean (ko)
Other versions
KR101673593B1 (en
Inventor
윤성운
서영욱
이상명
안치희
김진수
남명화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090122983A priority Critical patent/KR101673593B1/en
Publication of KR20110066365A publication Critical patent/KR20110066365A/en
Application granted granted Critical
Publication of KR101673593B1 publication Critical patent/KR101673593B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE: A circuit pattern forming member, embedded printed circuit board using the same, and method for manufacturing the same are provided to eliminate a conductive material filling process and a surface polishing process which need high technologies, thereby reducing defects of a circuit. CONSTITUTION: A Cu layer and a photosensitive agent are formed on a base board to form a member(S1). A circuit pattern is formed on the photosensitive agent(S2). A first circuit pattern is formed by isotropic etching. An etching mask is peeled off. Plating preprocessing is performed. A secondary circuit pattern is formed by electroplating. A circuit forming layer and an inner layer circuit are laminated by a press. An insulating layer is formed between the circuit forming layer and the inner layer circuit.

Description

회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법{ELEMENT HAVING CIRCUIT PATTERN AND BURIED PRINTED CIRCUIT BOARD USING SAME AND EACH FABRICATION METHOD THEREOF}ELEMENT HAVING CIRCUIT PATTERN AND BURIED PRINTED CIRCUIT BOARD USING SAME AND EACH FABRICATION METHOD THEREOF}

본 발명은, 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법에 관한 것이다.The present invention relates to a circuit pattern forming member, a buried printed circuit board using the same, and a manufacturing method thereof.

인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 인쇄회로 기판 (line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.A printed circuit board (PCB) is a printed circuit board formed of a conductive material such as copper on an electrically insulating board, and refers to a board immediately before mounting an electronic component. That is, it means a circuit board which fixed the mounting position of each component, and printed and fixed the circuit line which connects components on the flat surface in order to mount many electronic components of various types densely on a flat plate.

최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서 CSP(Chip-Sized Package) 실장 또는 와이어 본딩 (wire bonding) 실장을 대신하여 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있다. 인쇄회로기판에 반도체 칩을 직접 실장하기 위하여, 반도체의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 필요하다.As a technology to cope with the recent high density of semiconductor chips and high signal transmission speed, there is a demand for a technology for directly mounting a semiconductor chip on a printed circuit board instead of CSP (Chip-Sized Package) or wire bonding. Is growing. In order to directly mount a semiconductor chip on a printed circuit board, it is necessary to develop a high density and high reliability printed circuit board capable of coping with a higher density of semiconductors.

고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체 칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.The requirements for high density and high reliability printed circuit boards are closely related to the specifications of semiconductor chips, and there are many problems such as miniaturization of circuits, high electrical characteristics, high speed signal transmission structure, high reliability, and high functionality. There is a need for a printed circuit board technology capable of forming a fine circuit pattern and a micro via hole corresponding to the requirements.

고밀도 패턴의 신뢰성을 향상시키기 위한 방법으로 비아홀 및 회로패턴을 절연층 내에 매립시키는 구조에 대한 기술이 주류를 이루고 있다.As a method for improving the reliability of the high-density pattern, a technique for the structure of embedding the via hole and the circuit pattern in the insulating layer is mainstream.

비아홀 및 회로패턴을 매립시키는 방법에는 크게 두 가지가 사용되고 있다.Two methods are widely used for filling via holes and circuit patterns.

첫째는 회로패턴을 먼저 구현한 후 절연층에 함침 시킨 후, 회로를 구현하기 위해 사용했던 시드층을 제거하여 최종 회로를 형성하는 방법이 존재한다.First, there is a method of forming a final circuit by first implementing a circuit pattern, impregnating an insulating layer, and then removing a seed layer used to implement a circuit.

둘째는 회로패턴 형상과 동일한 양각 패턴이 그려진 금형을 제작하여 절연층에 음각패턴을 구현한 후, 그 음각패턴을 도전물질로 채운 후 표면 연마를 통해 최종 회로패턴을 형성시키는 방법이다.The second method is to form a mold having an embossed pattern having the same shape as the circuit pattern, to implement the intaglio pattern on the insulating layer, and then fill the intaglio pattern with a conductive material to form a final circuit pattern by surface polishing.

첫번째 방법은 매립된 패턴을 구현하기 위해서는 대응되는 회로패턴을 미리 제작해야 하고, 그 패턴은 일회성으로 한정되게 된다. 또한, 이와 같이 미리 제작된 회로패턴은 등방성 에칭으로 인해 회로패턴의 바닥부에서 위쪽으로 갈수록 두께가 줄어든다. 그 결과, 피치를 줄일 경우 회로패턴의 상부가 무너지기 때문에 파인한 회로형성에 한계가 있었다.In the first method, in order to implement a buried pattern, a corresponding circuit pattern must be manufactured in advance, and the pattern is limited to one-time. In addition, the pre-fabricated circuit pattern is reduced in thickness from the bottom of the circuit pattern upward due to isotropic etching. As a result, when the pitch is reduced, the upper part of the circuit pattern collapses, so that there is a limit to the fine circuit formation.

또한, 상기 일회성 회로패턴 제작의 문제를 해결하기 위해, 두번째 방법이 고려되고 있다. 몰드에 의한 방법은 몰드 한 개를 통해, 같은 사양의 회로 다수를 제작할 수 있게 하였다. Also, in order to solve the problem of fabricating the one-time circuit pattern, the second method is considered. The mold method allows one to manufacture many circuits of the same specification through one mold.

그러나 몰드에 의해 음각 패턴을 제작하였을 때는, 도전 물질로 음각패턴을 채우는데 고 난이도의 기술을 필요로 하게 되고, 또한 표면 연마를 사용하게 되어, 회로의 정밀도가 떨어지게 된다.However, when the intaglio pattern is produced by the mold, it is required to have a high level of difficulty in filling the intaglio pattern with a conductive material, and surface polishing is used, thereby reducing the precision of the circuit.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 회로가 절연층에 매립된 형태로 고밀도 및 신뢰성이 향상된 인쇄회로기판 제공하며, 회로 형성시 사용되는 공법을 일반적이고 가격이 싼 공정을 이용하고 기존공정의 도전 물질을 충진하는 단계를 생략하는 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a printed circuit board having improved density and reliability in a form in which a circuit is embedded in an insulating layer, and a method used for forming a circuit in general and at a cost. It is to provide a method using this inexpensive process and omitting the step of filling the conductive material of the existing process.

본 발명에 따른 회로패턴 형성 부재는, 베이스 기판상에 형성된 회로패턴층을 포함하되, 상기 회로패턴층은 상부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성된 것을 특징으로 한다.The circuit pattern forming member according to the present invention includes a circuit pattern layer formed on a base substrate, wherein the circuit pattern layer is composed of a copper circuit pattern portion narrowing toward an upper portion and a plating portion plated to surround the narrow portion. It is done.

또한, 본 발명에 따른 회로패턴 형성 부재를 이용한 매립형 인쇄회로기판은, 베이스 기판상에 형성된 절연층; 및 상기 절연층의 상, 하면에 각각 매립된 제 1, 제 2 회로패턴층을 포함하되, 상기 제 1회로패턴층은 하부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성되거나, 상기 제 2회로패턴층은 상부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성된 것을 특징으로 한다.In addition, the buried printed circuit board using the circuit pattern forming member according to the present invention, the insulating layer formed on the base substrate; And first and second circuit pattern layers embedded in upper and lower surfaces of the insulating layer, respectively, wherein the first circuit pattern layer is plated to surround the narrow portion and the copper circuit pattern portion that is narrowed toward the lower portion. The second circuit pattern layer may be formed of a copper circuit pattern portion that narrows toward the upper portion and a plated portion that is plated to surround the narrow portion.

또한, 본 발명에 따른 회로패턴 형성 부재를 제조하는 방법은, (a) 베이스 기판상에 형성된 구리층상에 감광제를 형성한 후, 포토리소그래피 공정을 통해, 회로패턴에 대응하는 구리층 부분을 노출하는 단계; (b) 상기 노출된 구리층을 등방성 에칭하여, 상부로 갈수록 좁아지는 구리 회로패턴부를 형성하는 단계; (c) 상기 감광제를 박리하는 단계; (d) 상기 구리 회로패턴부의 좁은 부분을 도금하여, 제 1회로패턴층을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, a method of manufacturing a circuit pattern forming member according to the present invention is to (a) form a photosensitive agent on a copper layer formed on a base substrate, and then expose a copper layer portion corresponding to the circuit pattern through a photolithography process. step; (b) isotropically etching the exposed copper layer to form a copper circuit pattern portion that narrows toward the top; (c) peeling off the photosensitive agent; (d) plating the narrow portion of the copper circuit pattern portion to form a first circuit pattern layer.

여기서, 상기 (b) 단계는, 염화철, 염화동, 알칼리 중 하나 이상의 약품을 사용하여 등방성 에칭 후, 세정 및 건조시켜, 상부로 갈수록 좁아지는 구리 회로패턴부를 형성할 수도 있다.Here, the step (b), after isotropic etching using one or more chemicals of iron chloride, copper chloride, alkali, may be washed and dried to form a copper circuit pattern portion narrowing toward the top.

그리고 상기 (c) 단계와 (d) 단계 사이에, 상기 구리회로패턴층의 표면에 조도를 형성하거나 이물질을 제거하는 단계를 더 포함할 수도 있다.The method may further include forming roughness on the surface of the copper circuit pattern layer or removing foreign matter between the steps (c) and (d).

또한, 본 발명에 따른 매립형 인쇄회로기판을 제조하는 방법은, (a) 전술한 인쇄회로패턴 형성 부재 방법에 의해 제조된 부재를, 절연기판상에 제 2회로패턴이 형성된 내층회로와 절연층을 사이에 두고 제 1, 제 2회로패턴이 대향하도록 정렬하는 단계; (b) 상기 부재와 상기 내층회로를 서로 압착하여, 상기 절연층상에 상기 제 1, 제 2회로패턴을 매립하는 단계; (c) 상기 부재의 베이스 기판을 제거하는 단계를 포함하는 것을 특징으로 한다.In addition, the method for manufacturing a buried printed circuit board according to the present invention, (a) a member manufactured by the above-described printed circuit pattern forming member method, the inner layer circuit and the insulating layer having a second circuit pattern formed on the insulating substrate. Arranging the first and second circuit patterns so as to face each other; (b) compressing the member and the inner layer circuits to embed the first and second circuit patterns on the insulating layer; (c) removing the base substrate of the member.

여기서, 상기 매립형 인쇄회로기판 제조 방법은, (e) 상기 절연층을 천공하여 비아홀을 형성하는 단계; 및 (f) 상기 비아홀을 도금하여, 상기 제 1회로패턴과 제 2회로패턴을 전기적으로 연결하는 단계를 더 포함할 수도 있다.Here, the buried printed circuit board manufacturing method includes (e) forming a via hole by drilling the insulating layer; And (f) plating the via hole to electrically connect the first circuit pattern and the second circuit pattern.

본 발명에 의해, 기존의 검증된 공정을 활용하여 생산비용을 절감하며, 고난이도의 기술을 필요로 하는 도전물질 충진 단계를 생략할 수 있다. 또한, 충진된 도전 물질을 표면 연마하는 단계를 제거하여 회로 불량률을 감소시킬 수 있다.According to the present invention, it is possible to reduce the production cost by utilizing the existing proven process, it is possible to omit the step of filling the conductive material that requires a high level of technology. In addition, the circuit polishing rate can be reduced by eliminating the step of surface polishing the filled conductive material.

또한, 본 발명에 의해 제작된 회로패턴은 구리 회로패턴부의 좁은 부분을 도금층으로 커버함으로써, 전체 회로패턴의 폭이 바닥에서부터 점차 좁아지지 않아 파인패턴을 형성할 수 있다.In addition, the circuit pattern produced by the present invention covers the narrow portion of the copper circuit pattern portion with a plating layer, so that the width of the entire circuit pattern does not gradually become narrow from the bottom, thereby forming a fine pattern.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, a circuit pattern forming member, a buried printed circuit board using the same, and a method of manufacturing each thereof will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다. 또한, 회로는 회로패턴 또는 회로패턴층을 줄여 지칭되는 것으로 규정한다.In the description of the embodiments, "on" and "under" include both directly and "indirectly" formed through other components. The reference to the above or below will be described with reference to the drawings, and the size of each component in the drawings may be exaggerated for the purpose of description and does not mean the size to which the circuit is actually applied. The pattern layer is referred to as being shortened.

도 1 은 본 발명의 바람직한 일 실시형태에 따른 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판의 제조 방법의 순서를 나타내는 블록도이다.1 is a block diagram showing a procedure of a circuit pattern forming member and a method of manufacturing a buried printed circuit board using the same according to a preferred embodiment of the present invention.

또한, 도 2 는 도 1의 각 단계에 대응하는 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판의 제조 순서의 단면도이다.2 is a cross-sectional view of a manufacturing process of a circuit pattern forming member corresponding to each step of FIG. 1 and a buried printed circuit board using the same.

도 1 및 도 2를 참조하면, 베이스 기판 (110) 위에 Cu 층 (120) 및 감광제 (130)가 순차로 형성된 부재를 준비한다 (S1). 여기서, 베이스 기판 (110)은 구리 기판일 수도 있으며, 감광제 (130)는 DFR (Dry Film Resist) 또는 PR (Photo Resist)일 수도 있다. 또한, 베이스 기판 (110)과 구리층 (120) 사이에 시드층이 더 형성될 수도 있다.1 and 2, a member in which a Cu layer 120 and a photosensitive agent 130 are sequentially formed on a base substrate 110 is prepared (S1). Here, the base substrate 110 may be a copper substrate, and the photoresist 130 may be a dry film resist (DFR) or a photo resist (PR). In addition, a seed layer may be further formed between the base substrate 110 and the copper layer 120.

그 후, 감광제 (130)에 회로패턴을 형성한다 (S2). 회로패턴은 형성하려고 하는 인쇄회로기판의 회로패턴 형상으로 노광, 현상하여 에칭 마스크 (135)를 형성한다. 그 다음, 등방성 에칭을 통한 1차 회로패턴 (140)을 형성한다 (S3) (구리 회로패턴부라고 지칭할 수도 있음). 구체적으로는, 노광, 현상된 소재에 구리 전용부식약품, 예를 들어, 염화철, 염화동, 알칼리 등의 약품을 사용하여 구현하고자 하는 회로폭을 회로의 바닥부를 기준으로 구리층 (120)을 등방성 부식한다. 그 후, 세정 및 건조하여 1차 회로패턴 (140)을 형성한다. 1차 회로패턴 (140)은 도시된 바와 같이, 등방성 에칭으로 인해 상부로 갈수록 좁아져서, 뾰족한 형태가 된다. Thereafter, a circuit pattern is formed on the photosensitive agent 130 (S2). The circuit pattern is exposed and developed in the shape of the circuit pattern of the printed circuit board to be formed to form an etching mask 135. Next, a primary circuit pattern 140 is formed through isotropic etching (S3) (may be referred to as a copper circuit pattern portion). Specifically, isotropic corrosion of the copper layer 120 based on the bottom of the circuit is a circuit width to be implemented using a copper-specific corrosion agent, for example, iron chloride, copper chloride, alkali, etc. on the exposed and developed material. do. Thereafter, the first circuit pattern 140 is formed by washing and drying. As shown, the primary circuit pattern 140 becomes narrower toward the top due to isotropic etching, and thus becomes a pointed shape.

그 다음, 에칭 마스크 (135)를 박리하고 도금 전처리 공정을 수행한다 (S4). 전처리 공정은 소프트 에칭 또는 연마 공정을 통해 1차 회로패턴 (140)의 표면에 조도를 형성하거나 이물질을 제거한다. 또한, 전술한 S1 단계에서, 시드층을 포함하는 경우, 박리하기 전에 시드층을 제거하는 단계가 포함된다. Next, the etching mask 135 is peeled off and the plating pretreatment process is performed (S4). The pretreatment process forms roughness on the surface of the primary circuit pattern 140 or removes foreign matter through a soft etching or polishing process. In addition, in the above-described step S1, when the seed layer is included, the step of removing the seed layer before peeling is included.

그 후, 1차 회로패턴 (140)에 전극을 걸어 전해 도금을 통해 2차 회로패턴 (150)을 형성한다 (S5). 더욱 상세하게는, 1차 회로패턴 (140)의 상부로 갈수록 좁아지는 부분을 감싸도록 도금부를 형성함으로써, 1차 회로패턴 (140)의 뾰족한 부분을 넓히는 것이다. Thereafter, the electrode is applied to the primary circuit pattern 140 to form the secondary circuit pattern 150 through electrolytic plating (S5). More specifically, by forming a plating portion to surround a portion that becomes narrower toward the upper portion of the primary circuit pattern 140, the pointed portion of the primary circuit pattern 140 is widened.

그 결과, 2차 회로패턴 (150)에 의해, 최종 회로가 형성된다. 따라서, 파인패턴을 형성하기에 적합하지 않은 1차 회로회로패턴 (140)의 형태를 최종 회로패턴에 적합하도록 형성할 수 있다.As a result, the final circuit is formed by the secondary circuit pattern 150. Therefore, the shape of the primary circuit pattern 140, which is not suitable for forming the fine pattern, can be formed to be suitable for the final circuit pattern.

본 단계까지가 인쇄회로기판에 사용되는 회로패턴 형성 부재이다. 기존의 검증된 공정인 화학약품을 이용한 에칭을 활용하여 생산비용을 절감하며, 고난이도의 기술을 필요로 하는 도전물질 충진 단계를 생략한다. 또한, 충진된 도전 물질을 표면 연마하는 단계를 생략함을 알 수 있다.Up to this step is a circuit pattern forming member used for a printed circuit board. It reduces production costs by using the etching process using chemicals, which is an existing proven process, and omits the step of filling the conductive material, which requires a high level of technology. It can also be seen that the step of surface polishing the filled conductive material is omitted.

이하, 이러한 회로패턴 형성 부재를 이용하여 매립형 인쇄회로기판을 제조하는 공정을 설명한다.Hereinafter, a process of manufacturing a buried printed circuit board using the circuit pattern forming member will be described.

전술한 공정에 의해 제조된 회로패턴 형성부재를 절연층 (160)을 사이에 두고 내층회로와 정렬한다. 여기서 사용되는 내층회로를 형성하기 위해 S1 내지 S5 단계를 이용할 수도 있다. 또한, 정렬시에는 베이스 기판 (110) 및 절연기판 (170)이 외각으로 향하며, 회로패턴 형성부재의 회로패턴 (150)과 내층회로의 회로패턴 (180)이 마주보도록 정렬한다. 그 후, 회로패턴 형성부재와 내층회로를 프레스로 압착하여 각각의 회로패턴 (150 및 180)을 절연층에 매립한다 (S7). 그 후, 베이스 기판 (110)을 제거하여 매립형 인쇄회로기판을 완성한다 (S8).The circuit pattern forming member manufactured by the above process is aligned with the inner circuit with the insulating layer 160 interposed therebetween. Steps S1 to S5 may be used to form the inner layer circuit used herein. In addition, during the alignment, the base substrate 110 and the insulating substrate 170 face the outer shell, and the circuit pattern 150 of the circuit pattern forming member and the circuit pattern 180 of the inner layer circuit face each other. Thereafter, the circuit pattern forming member and the inner layer circuit are pressed into a press to embed the respective circuit patterns 150 and 180 in the insulating layer (S7). Thereafter, the base substrate 110 is removed to complete the buried printed circuit board (S8).

도 3은 비아홀을 통해 상·하 회로패턴이 전기적으로 연결된 매립형 인쇄회로기판의 제조 단면도이다.3 is a cross-sectional view illustrating a buried printed circuit board in which upper and lower circuit patterns are electrically connected through via holes.

도 3을 참조하면, 도 2의 S8 단계에 의해 노출된 회로패턴 (150) 상에 감광제 (190)를 형성한다 (S1). 그 후, 포토리소그래피 공정을 통해, 노광, 현상하여 천공하고자 하는 부분의 감광제 (190) 부분을 제거한다 (S2). 그리고 절연층 (160)을 천공하여 비아홀 (200)을 형성하고, 절연기판 (170) 상의 회로패턴 (180) 중 일부를 노출시킨다 (S3). 그 다음, 비아홀 (200) 내부를 도금 (210)으로 충진하여 상, 하 회로패턴 (150 및 180)이 전기적으로 연결한 후 (S4). 감광제 (190)를 제거한다 (S5). 이에 의해 상·하 회로패턴 (150 및 180)이 전기적으로 연결된 매립형 인쇄회로기판을 고난이도의 충진 기술 및 표면 연마 과정 없이 제조할 수 있다.Referring to FIG. 3, the photosensitive agent 190 is formed on the circuit pattern 150 exposed by the step S8 of FIG. 2 (S1). Thereafter, through the photolithography process, the photosensitive agent 190 portion of the portion to be exposed and developed to be punctured is removed (S2). In addition, the via layer 200 is formed by drilling the insulating layer 160, and a portion of the circuit pattern 180 on the insulating substrate 170 is exposed (S3). Next, the via hole 200 is filled with plating 210, and the upper and lower circuit patterns 150 and 180 are electrically connected to each other (S4). The photosensitive agent 190 is removed (S5). As a result, the embedded printed circuit board to which the upper and lower circuit patterns 150 and 180 are electrically connected can be manufactured without a high level of filling technique and surface polishing process.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

도 1 은 본 발명의 바람직한 일 실시형태에 따른 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판의 제조 방법의 순서를 나타내는 블록도1 is a block diagram showing a procedure of a circuit pattern forming member and a method of manufacturing a buried printed circuit board using the same according to a preferred embodiment of the present invention.

도 2 는 도 1의 각 단계에 대응하는 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판의 제조 순서의 단면도FIG. 2 is a cross-sectional view of a manufacturing process of a circuit pattern forming member corresponding to each step of FIG. 1 and a buried printed circuit board using the same;

도 3은 비아홀을 통해 상·하 회로패턴이 전기적으로 연결된 매립형 인쇄회로기판의 제조 단면도3 is a cross-sectional view of a buried printed circuit board in which upper and lower circuit patterns are electrically connected through via holes.

<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]

110: 베이스 기판 120: 구리층110: base substrate 120: copper layer

130, 190: 감광제 135: 에칭 마스크130, 190 photoresist 135: etching mask

140: 1차 회로패턴 150: 2차 회로패턴140: primary circuit pattern 150: secondary circuit pattern

160: 절연층 170: 절연기판160: insulating layer 170: insulating substrate

180: 절연기판상의 회로패턴 200: 비아홀180: circuit pattern on the insulating substrate 200: via hole

210: 비아홀 도금층210: via hole plating layer

Claims (7)

베이스 기판상에 형성된 회로패턴층을 포함하되,Including a circuit pattern layer formed on the base substrate, 상기 회로패턴층은 상부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성된 것을 특징으로 하는 회로패턴 형성 부재.The circuit pattern layer is a circuit pattern forming member comprising a copper circuit pattern portion narrowing toward the upper portion and a plating portion plated to surround the narrow portion. 베이스 기판상에 형성된 절연층; 및An insulating layer formed on the base substrate; And 상기 절연층의 상, 하면에 각각 매립된 제 1, 제 2 회로패턴층을 포함하되,The first and second circuit pattern layer embedded in the upper and lower surfaces of the insulating layer, respectively, 상기 제 1회로패턴층은 하부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성되거나,The first circuit pattern layer is composed of a copper circuit pattern portion narrowing toward the lower portion and a plating portion plated to surround the narrow portion, 상기 제 2회로패턴층은 상부로 갈수록 좁아지는 구리 회로패턴부와 상기 좁은 부분을 감싸도록 도금된 도금부로 구성된 것을 특징으로 하는 매립형 인쇄회로기판.The second circuit pattern layer is a buried printed circuit board, characterized in that consisting of a copper circuit pattern portion narrowing toward the upper portion and a plated portion plated to surround the narrow portion. (a) 베이스 기판상에 형성된 구리층상에 감광제를 형성한 후, 포토리소그래피 공정을 통해, 회로패턴에 대응하는 구리층 부분을 노출하는 단계;(a) forming a photoresist on the copper layer formed on the base substrate, and then exposing a portion of the copper layer corresponding to the circuit pattern through a photolithography process; (b) 상기 노출된 구리층을 등방성 에칭하여, 상부로 갈수록 좁아지는 구리 회로패턴부를 형성하는 단계;(b) isotropically etching the exposed copper layer to form a copper circuit pattern portion that narrows toward the top; (c) 상기 감광제를 박리하는 단계;(c) peeling off the photosensitive agent; (d) 상기 구리 회로패턴부의 좁은 부분을 도금하여, 제 1회로패턴층을 형성하는 단계를 포함하는 것을 특징으로 하는 회로패턴 형성 부재 제조 방법.(d) plating the narrow portion of the copper circuit pattern portion to form a first circuit pattern layer. 제 3항에 있어서,The method of claim 3, 상기 (b) 단계는,In step (b), 염화철, 염화동, 알칼리 중 하나 이상의 약품을 사용하여 등방성 에칭 후, 세정 및 건조시켜, 상부로 갈수록 좁아지는 구리 회로패턴부를 형성하는 단계인 것을 특징으로 하는 회로패턴 형성 부재 제조 방법.A method of manufacturing a circuit pattern forming member, comprising isotropic etching with at least one chemical agent of iron chloride, copper chloride, and alkali, followed by washing and drying to form a copper circuit pattern portion that narrows toward the top. 제 3항에 있어서,The method of claim 3, 상기 (c) 단계와 (d) 단계 사이에,Between steps (c) and (d), 상기 구리회로패턴부의 표면에 조도를 형성하거나 이물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 회로패턴 형성 부재 제조 방법.Forming a roughness or removing foreign matter on the surface of the copper circuit pattern portion further comprising a circuit pattern forming member manufacturing method. (a) 제 3항에 의해 제조된 부재를, 절연기판상에 제 2회로패턴이 형성된 내층회로와 절연층을 사이에 두고 제 1, 제 2회로패턴이 대향하도록 정렬하는 단계(a) arranging the member manufactured according to claim 3 so that the first and second circuit patterns face each other with the inner layer circuit having the second circuit pattern formed on the insulating substrate and the insulating layer interposed therebetween. (b) 상기 부재와 상기 내층회로를 서로 압착하여, 상기 절연층상에 상기 제 1, 제 2회로패턴을 매립하는 단계;(b) compressing the member and the inner layer circuits to embed the first and second circuit patterns on the insulating layer; (c) 상기 부재의 베이스 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 매립형 인쇄회로 기판 제조 방법.(c) removing the base substrate of the member. 제 6항에 있어서,The method of claim 6, 상기 매립형 인쇄회로기판 제조 방법은,The buried printed circuit board manufacturing method, (d) 상기 절연층을 천공하여 비아홀을 형성하는 단계; 및(d) perforating the insulating layer to form via holes; And (e) 상기 비아홀을 도금하여, 상기 제 1회로패턴과 제 2회로패턴을 전기적으로 연결하는 단계를 더 포함하는 것을 특징으로 하는 매립형 인쇄회로 기판 제조 방법.(e) plating the via hole, and electrically connecting the first circuit pattern and the second circuit pattern to each other.
KR1020090122983A 2009-12-11 2009-12-11 Element having circuit pattern and buried printed circuit board using same and each fabrication method thereof KR101673593B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090122983A KR101673593B1 (en) 2009-12-11 2009-12-11 Element having circuit pattern and buried printed circuit board using same and each fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122983A KR101673593B1 (en) 2009-12-11 2009-12-11 Element having circuit pattern and buried printed circuit board using same and each fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20110066365A true KR20110066365A (en) 2011-06-17
KR101673593B1 KR101673593B1 (en) 2016-11-08

Family

ID=44399212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122983A KR101673593B1 (en) 2009-12-11 2009-12-11 Element having circuit pattern and buried printed circuit board using same and each fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101673593B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323345A (en) * 1999-05-11 2000-11-24 Tdk Corp High-frequency electronic parts and its manufacture
JP3137186B2 (en) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション Interlayer connection structure, multilayer wiring board, and method for forming them
JP2001223243A (en) * 2000-02-14 2001-08-17 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic equipment
KR20090022737A (en) * 2007-08-31 2009-03-04 삼성전기주식회사 Fabricating method of multi layer printed circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137186B2 (en) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション Interlayer connection structure, multilayer wiring board, and method for forming them
JP2000323345A (en) * 1999-05-11 2000-11-24 Tdk Corp High-frequency electronic parts and its manufacture
JP2001223243A (en) * 2000-02-14 2001-08-17 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic equipment
KR20090022737A (en) * 2007-08-31 2009-03-04 삼성전기주식회사 Fabricating method of multi layer printed circuit board

Also Published As

Publication number Publication date
KR101673593B1 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
TWI413461B (en) Method of manufacturing wiring board
KR100733253B1 (en) High density printed circuit board and manufacturing method thereof
JP5350830B2 (en) Multilayer wiring board and manufacturing method thereof
US9099313B2 (en) Embedded package and method of manufacturing the same
US20100252304A1 (en) Wiring board and method of manufacturing the same
US20110198114A1 (en) Multilayer Wiring Substrate, and Method of Manufacturing the Same
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
JP2007324559A (en) Multilayer circuit board with fine pitch and fabricating method thereof
TW201446084A (en) Printed circuit board and method for manufacturing same
KR20140018027A (en) Printed circuit board and method of manufacturing a printed circuit board
KR100732385B1 (en) Manufacturing method of package substrate
JP5640667B2 (en) Circuit board manufacturing method
KR101039774B1 (en) Method of fabricating a metal bump for printed circuit board
KR101186879B1 (en) Leadframe and method of manufacturig same
KR101582547B1 (en) Semiconductor package for embedding semiconductor chip and the method for manufacturing the same
KR20140021914A (en) Method of manufacturing a printed circuit board
TWI691243B (en) Manufacturing method for printed circuit board
KR102141102B1 (en) Method for manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
KR101673593B1 (en) Element having circuit pattern and buried printed circuit board using same and each fabrication method thereof
KR101136389B1 (en) Printed circuit board and method for manufacturing same
KR101006887B1 (en) Method of manufacturing print circuit board
KR20070007406A (en) Printed circuit board with embedded coaxial cable and manufacturing method thereof
KR101179716B1 (en) Printed Circuit Board AND Manufacturing Method for Printed Circuit Board
KR101086837B1 (en) Element having circuit pattern and buried printed circuit board using same and each fabrication method thereof
KR101465361B1 (en) Interposer substrate and method of manufacturing the interposer substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant