KR20110062766A - 영상 표시 장치의 프레임 레이트 컨트롤 디더링 회로 및 방법 - Google Patents

영상 표시 장치의 프레임 레이트 컨트롤 디더링 회로 및 방법 Download PDF

Info

Publication number
KR20110062766A
KR20110062766A KR1020090119596A KR20090119596A KR20110062766A KR 20110062766 A KR20110062766 A KR 20110062766A KR 1020090119596 A KR1020090119596 A KR 1020090119596A KR 20090119596 A KR20090119596 A KR 20090119596A KR 20110062766 A KR20110062766 A KR 20110062766A
Authority
KR
South Korea
Prior art keywords
frame
mode
frc
outputting
information
Prior art date
Application number
KR1020090119596A
Other languages
English (en)
Inventor
문명국
김화영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090119596A priority Critical patent/KR20110062766A/ko
Publication of KR20110062766A publication Critical patent/KR20110062766A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern

Abstract

본 발명은 3차원/BFI 모드에서 FRC 디더링 방식의 적용으로 인한 화질 열화를 방지할 수 있는 영상 표시 장치의 FRC 디더링 회로 및 방법에 관한 것으로, 본 발명의 FRC 디더링 회로는 표시 특징이 서로 다른 제1 프레임과 제2 프레임을 번갈아 출력하는 특정 영상 모드와 노멀 영상 모드를 판단하여 모드 신호를 출력하는 모드 검출기와; 상기 특정 영상 모드를 위한 입력 데이터에 대한 제1 프레임 정보를 생성하여 출력하는 제1 프레임 판단부와; 상기 노멀 영상 모드를 위한 제2 프레임 정보를 생성하여 출력하는 제2 프레임 판단부와;상기 모드 신호에 따라 상기 제1 및 제2 프레임 정보 중 하나를 선택하여 출력하는 멀티플렉서와; 상기 입력 데이터 대한 화소 위치 정보를 생성하여 출력하는 위치 판단부와;상기 선택된 프레임 정보에 응답하여 미리 설정된 다수의 프레임 레이트 컨트롤(이하, FRC) 패턴 중 하나의 FRC 패턴을 선택하고, 선택된 FRC 패턴에서 상기 화소 위치 정보와 상기 입력 데이터로부터 분리된 하위 비트에 따라 디더값을 선택하여 출력하는 FRC 패턴 선택부와; 상기 선택된 디더값으로 상기 입력 데이터로부터 분리된 상위 비트를 보정하여 출력하는 데이터 보정부를 구비한다.
FRC 디더링(Frame Rate Control Dithering), 3D, BFI(Black Frame Insertion)

Description

영상 표시 장치의 프레임 레이트 컨트롤 디더링 회로 및 방법{FRAME RATE CONTROL DITHERING CIRCUIT OF VIDEO DISPALY DEVICE AND METHOD THEREOF}
본 발명은 영상 표시 장치에 관한 것으로, 특히 영상 모드에 따라 적응적으로 프레임 레이트 컨트롤 디더링(Frame Rate Control Dithering; 이하 FRC 디더링) 방법을 제어하여 화질을 향상시킬 수 있는 영상 표시 장치의 FRC 디더링 회로 및 방법에 관한 것이다.
최근 영상 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED) 표시 장치, 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 등을 포함하는 평판 표시 장치가 주로 이용되고 있다.
액정 표시 장치는 굴절율 및 유전율 등의 이방성을 갖는 액정의 전기적 및 광학적 특성을 이용한 화소 매트릭스를 통해 영상을 표시하는 액정 패널과, 액정 패널을 구동하는 구동 회로와, 액정 패널에 광을 조사하는 백라이트 유닛을 구비한다. 액정 표시 장치의 각 화소는 데이터 신호에 따른 액정 배열 방향의 가변으로 편광판을 투과하는 광 투과율을 조절함으로써 계조를 구현한다.
액정 표시 장치는 원가 절감을 위해 외부로부터 입력되는 영상 데이터의 비트 수 보다 데이터 처리 능력이 낮은 데이터 드라이버를 이용할 수 있다. 예를 들면, 액정 표시 장치로 입력되는 영상 데이터가 8비트인 경우 8비트 보다 낮은 6비트 데이터 처리 능력을 갖는 데이터 드라이버를 이용하면 원가를 절감할 수 있다. 다만, 데이터 드라이버가 6비트 데이터의 처리 능력을 갖더라도 액정 표시 장치가 8비트 해당하는 계조를 표현할 수 있도록 FRC 디더링 방법이 적용되고 있다. FRC 디더링 방법은 입력 데이터에서 데이터 드라이버가 처리할 수 있는 상위 비트만 취한 영상 데이터를, 나머지 하위 비트에 기초한 FRC 디더 패턴을 이용하여 계조별 및 프레임별로 다르게 보정함으로써 휘도 미세 조정으로 계조 표현력을 증가시킬 수 있다. 이를 위하여, 액정 표시 장치는 계조별 및 프레임별로 서로 다른 다수의 FRC 패턴을 미리 저장하여 FRC 디더링 방법에 이용하고 있다.
최근 액정 표시 장치는 사용자에게 2차원 영상 뿐만 아니라 입체감 있는 3차원 영상도 제공할 수 있다. 입체 안경을 이용하는 3차원 액정 표시 장치는 사용자가 좌측 눈으로 볼 수 있는 좌안 영상과 우측 눈으로 볼 수 있는 우안 영상을 번갈아 액정 표시 장치에 표시한다. 사용자는 액정 표시 장치에 표시된 우안 영상 및 좌안 영상을 입체용 안경을 통해 시청하고 우안 영상 및 좌안 영상을 머리속에서 합성함으로써 입체감을 느끼게 된다. 입체 안경을 이용한 3차원 표시 방식은 2차원 영상을 표시하는 기존의 액정 표시 장치를 그대로 이용할 수 있다.
그런데, 3차원 모드에 FRC 디더링 방식을 적용하는 경우 액정 표시 장치는 좌안 프레임과 우안 프레임을 번갈아 표시하는 반면에 FRC 패턴은 프레임 단위로 적용되므로, 노멀 모드와 대비하여 3차원 모드에서 좌안 프레임과 우안 프레임 각각에 적용되는 FRC 패턴의 수가 1/2로 감소하여 계조 표현력이 감소하거나 FRC 노이즈가 발생함으로써 화질 열화가 발생하게 된다.
또한 액정 표시 장치는 액정의 느린 응답 속도 및 홀드 타입(Hold Type) 구동 특성 등의 이유로 동영상 재생시 이전 프레임의 잔상으로 인한 모션 블러(Motion Blur) 현상이 발생한다. 액정 표시 장치는 모션 블러를 해결하는 방법 중 하나로 실제 프레임 사이에 블랙 프레임을 삽입하여 이전 프레임의 잔상을 제거하는 블랙 프레임 삽입(Black Frame Insertion; 이하 BFI) 방식을 이용한다.
그러나, BFI 모드에 FRC 디더링 방식을 적용하는 경우 액정 표시 장치는 실제 프레임과 블랙 프레임을 번갈아 표시하는 반면에 FRC 패턴은 프레임 단위로 적용되므로, 노멀 모드와 대비하여 BFI 모드에서 실제 프레임에 적용되는 FRC 패턴의 수가 1/2로 감소하여 계조 표현력이 감소하거나 FRC 노이즈가 발생함으로써 화질 열화가 발생하게 된다.
이러한 3차원/BFI 모드에서 FRC 디더링 방식의 적용으로 인한 화질 열화 문제는 전술한 액정 표시 장치 이외에도 OLED 표시 장치, 플라즈마 디스플레이 패널 등과 같은 다른 영상 표시 장치에서도 동일하게 발생할 수 있다.
한편, 3차원/BFI 모드에서 화질 열화를 해결하기 위해 단순히 FRC 패턴의 개수를 증가시키는 경우 메모리 및 로직 회로의 크기가 증가하여 원가가 상승되는 문제점이 있다.
따라서, 종래의 영상 표시 장치에서는 3차원/BFI 모드에 FRC 디더링 적용할 때 노멀 모드와 동일한 개수의 FRC 패턴을 이용하면서도 화질 열화를 방지하기 위한 FRC 디더링 방식이 요구된다. 나아가 종래의 영상 표시 장치는 FRC 디더링 방식의 호환성을 위하여 3차원/BFI 모드와 노멀 모드를 자동 감지하여 영상 모드에 따라 적응적으로 제어될 수 있는 FRC 디더링 방식이 요구된다.
본 발명이 해결하고자 하는 과제는 3차원/BFI 모드에서 FRC 디더링 방식의 적용으로 인한 화질 열화를 방지할 수 있는 영상 표시 장치의 FRC 디더링 회로 및 방법을 제공하는 것이다.
또한, 본 발명의 해결하고자 하는 다른 과제는 3차원/BFI 모드와 노멀 모드를 자동 판단하여 영상 모드에 따라 적응적으로 FRC 디더링 방식을 제어할 수 있는 영상 표시 장치의 FRC 디더링 회로 및 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 영상 표시 장치의 FRC 디더링 회로는 표시 특징이 서로 다른 제1 프레임과 제2 프레임을 번갈아 출력하는 특정 영상 모드와 노멀 영상 모드를 판단하여 모드 신호를 출력하는 모드 검출기와; 상기 특정 영상 모드를 위한 입력 데이터에 대한 제1 프레임 정보를 생성하여 출력하는 제1 프레임 판단부와; 상기 노멀 영상 모드를 위한 제2 프레임 정보를 생성하여 출력하는 제2 프레임 판단부와;상기 모드 신호에 따라 상기 제1 및 제2 프레임 정보 중 하나를 선택하여 출력하는 멀티플렉서와; 상기 입력 데이터 대한 화소 위치 정보를 생성하여 출력 하는 위치 판단부와;상기 선택된 프레임 정보에 응답하여 미리 설정된 다수의 프레임 레이트 컨트롤(이하, FRC) 패턴 중 하나의 FRC 패턴을 선택하고, 선택된 FRC 패턴에서 상기 화소 위치 정보와 상기 입력 데이터로부터 분리된 하위 비트에 따라 디더값을 선택하여 출력하는 FRC 패턴 선택부와; 상기 선택된 디더값으로 상기 입력 데이터로부터 분리된 상위 비트를 보정하여 출력하는 데이터 보정부를 구비한다.
상기 특정 영상 모드는 좌안 영상 프레임과 우안 영상 프레임을 번갈아 출력하는 3차원 모드이거나, 실제 영상 프레임과 블랙 프레임을 번갈아 출력하는블랙 프레임 삽입 모드이다.
상기 모드 검출기는 수직 동기 신호의 프레임 주기를 기준 클럭으로 카운트하여 검출하고, 검출한 프레임 주기를 미리 설정된 임계치와 비교하여 상기 특정 영상 모드와 노멀 영상 모드를 판단한다. 상기 모드 검출기는 상기 검출한 프레임 주기가 상기 임계치 보다 작으면 상기 특정 영상 모드로 판단하고, 상기 임계치 보다 크면 상기 노멀 영상 모드로 판단하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
상기 제1 프레임 판단부는 2 프레임 단위로 증가하는 카운트 값을 상기 제1프레임 정보로 출력하고, 상기 FRC 패턴 선택부는 상기 멀티플렉서로부터 상기 제1 프레임 정보가 선택되어 입력되면 상기 다수의 FRC 패턴을 상기 2 프레임 단위로 번갈아가면서 선택한다.
상기 제2 프레임 판단부는 1 프레임 단위로 증가하는 카운트 값을 상기 제2 프레임 정보로 출력하고, 상기 FRC 패턴 선택부는 상기 멀티플렉서로부터 상기 제2 프레임 정보가 선택되어 입력되면 상기 다수의 FRC 패턴을 상기 한 프레임 단위로 번갈아가면서 선택한다.
상기 FRC 디더링 회로는 액정 표시 장치에 적용되거나, 유기 발광 다이오드 표시 장치에 적용된다.
본 발명의 실시예에 따른 영상 표시 장치의 FRC 디더링 방법은 표시 특징이 서로 다른 제1 프레임과 제2 프레임을 번갈아 출력하는 특정 영상 모드와 노멀 영상 모드를 판단하여 모드 신호를 출력하는 단계와; 상기 특정 영상 모드를 위한 입력 데이터에 대한 제1 프레임 정보를 생성하여 출력하는 단계와; 상기 노멀 영상 모드를 위한 제2 프레임 정보를 생성하여 출력하는 단계와; 상기 모드 신호에 따라 상기 제1 및 제2 프레임 정보 중 하나를 선택하여 출력하는 단계와; 상기 입력 데이터 대한 화소 위치 정보를 생성하여 출력하는 단계와; 상기 선택된 프레임 정보에 응답하여 미리 설정된 다수의 FRC 패턴 중 하나의 FRC 패턴을 선택하고, 선택된 FRC 패턴에서 상기 화소 위치 정보와 상기 입력 데이터로부터 분리된 하위 비트에 따라 디더값을 선택하여 출력하는 단계와; 상기 선택된 디더값으로 상기 입력 데이터로부터 분리된 상위 비트를 보정하여 출력하는 단계를 포함한다.
본 발명에 따른 영상 표시 장치의 FRC 디더링 회로 및 방법은 노멀 모드와 3차원/BFI 모드를 자동 판단하여 3차원/BFI 모드에서는 2 프레임 단위로 FRC 패턴을 변경 적용하고, 노멀 모드에서는 한 프레임 단위로 FRC 패턴을 변경 적용한다. 이 에 따라, 3차원/BFI 모드에서도 노멀 모드와 동일한 개수의 FRC 패턴을 모두 적용하여 계조 표현력을 향상시킴으로써 화질을 향상시킬 수 있다. 또한, 노멀 모드와 동일한 개수의 FRC 패턴을 이용하므로 메모리 및 로직 회로 증가로 인한 원가 상승을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1 내지 도 2b는 본 발명의 실시 예에 따른 영상 표시 장치의 영상 모드에 따른 FRC 디더링 방법을 설명하기 위한 타이밍도이다.
도 1을 참조하면, 본 발명에 따른 FRC 디더링 방법은 노멀 모드에서는 한 프레임 단위로 다수의 FRC 패턴을 번갈아가면서 적용하고, 3차원 모드 또는 BFI 모드에서는 2 프레임 단위로 다수의 FRC 패턴을 번갈아가면서 적용한다. 예를 들어 FRC 디더링 방법에서 프레임별로 서로 다른 4개의 FRC 패턴(P0 내지 P3)을 이용하는 경우 노멀 모드에서는 4개의 FRC 패턴(P0 내지 P3)이 한 프레임 단위로 번갈아가면서 4개의 프레임(Fn 내지 Fn+3, 여기서 n은 정수)에 각각 적용되고, 4개의 FRC 패턴(P0 내지 P3)은 4 프레임 주기로 반복 적용된다.
좌안 영상의 프레임과 우안 영상의 프레임을 번갈아 표시하는 3차원 모드에서는 4개의 FRC 패턴(P0 내지 P3)이 2개의 프레임 단위로 번갈아가면서 8개의 프레임(Fn 내지 Fn+7)에 각각 적용된다. 4개의 FRC 패턴(P0 내지 P3)은 8 프레임 주기로 반복 적용되며, 4개의 FRC 패턴(P0 내지 P3) 각각은 2 프레임 동안 적용된다. 이에 따라, 3차원 모드에서도 노멀 모드와 같이 좌안 영상의 프레임과 우안 영상의 프레임 각각에 4개의 FRC 패턴(P0 내지 P3)이 모두 적용되므로 적용 FRC 패턴 수 감소로 인한 화질 열화를 방지할 수 있다.
또한, 실제 프레임 사이에 블랙 프레임을 삽입하는 BFI 모드에서도 상기 3차원 모드와 동일하게 4개의 FRC 패턴(P0 내지 P3)이 2개의 프레임 단위로 번갈아가면서 8개의 프레임(Fn 내지 Fn+7)에 각각 적용된다. 4개의 FRC 패턴(P0 내지 P3)은 8 프레임 주기로 반복 적용되며, 4개의 FRC 패턴(P0 내지 P3) 각각은 2 프레임 동안 적용된다. 이에 따라, BFI 모드에서도 노멀 모드와 같이 실제 영상 프레임에 4개의 FRC 패턴(P0 내지 P3)이 모두 적용되므로 적용 FRC 패턴 수 감소로 인한 화질 열화를 방지할 수 있다.
따라서, 본 발명에 따른 3차원 모드에 적용된 FRC 디더링 방법은 좌안 영상 및 우안 영상 각각에 노멀 모드와 동일한 개수의 FRC 패턴을 모두 적용할 수 있다. 또한 본 발명에 따른 BFI 모드에 적용된 FRC 디더링 방법은 블랙 프레임과 교번하는 실제 영상 프레임에 노멀 모드와 동일한 개수의 FRC 패턴을 모두 적용할 수 있다. 따라서, 본 발명에 따른 FRC 디더링 방법은 3차원/BFI 모드에서도 노멀 모드와 동일 개수의 FRC 패턴을 이용하여 화질을 향상시킬 수 있다.
도 2a를 참조하면, 노멀 모드에서의 FRC 디더링 방법은 다수의 FRC 패턴(P0 내지 P3)을 한 프레임 단위로 적용하기 위하여 수직 동기 신호(Vsync)를 카운트한 프레임 수를 한 프레임 단위로 1씩 증가시킨다. 도 2b를 참조하면, 3차원/BFI 모드에서의 FRC 디더링 방법은 다수의 FRC 패턴(P0 내지 P3)을 2 프레임 단위로 적용하 기 위하여 프레임 카운트 수를 2 프레임 단위로 1씩 증가시킨다. 프레임 수는 수직 동기 신호(Vsync) 외에도 데이터 이네이블 신호(DE)를 카운트하여 이용할 수 있다. 다시 말하여, 본 발명에 따른 FRC 디더링 방법은 노멀 모드인지 3차원/BFI 모드인지에 따라 프레임 수를 카운트하는 방법을 변경함으로써 해당 영상 모드에 적합하게 적용될 수 있다. 이를 위하여, 본 발명에 따른 FRC 디더링 방법은 프레임 주파수, 즉 프레임 주기를 검출하여 노멀 모드인지 3차원/BFI 모드 인지를 자동 판단하고 그 판단 결과에 따라 프레임 수를 카운트하는 방법, 즉 프레임 카운터를 변경한다. 일반적으로 3차원/BFI 모드는 노멀 모드 보다 프레임 주파수가 증가하므로, 즉 3차원/BFI 모드는 노멀 모드 보다 프레임의 주기가 감소하므로, 프레임의 주기를 카운트하여 미리 설정된 임계치와 비교함으로써 그 비교 결과에 따라 영상 모드를 판별할 수 있다.
도 3은 본 발명의 실시예에 따른 영상 표시 장치의 FRC 디더링 회로를 나타낸 블록도이다.
도 3에 도시된 FRC 디더링 회로(10)는 입력 동기 신호를 이용하여 3차원/BFI 모드를 위한 제1 프레임 정보(FC1)를 생성하는 제1 프레임 판단부(12)와, 입력 동기 신호를 이용하여 노멀 모드를 위한 제2 프레임 정보(FC2)를 생성하는 제2 프레임 판단부(14)와, 입력 동기 신호를 이용하여 영상 모드를 검출하는 모드 검출기(18)와, 모드 검출기(18)로부터의 모드 신호(MS)에 따라 제1 및 제2 프레임 판단부(12, 14)의 출력을 선택하는 멀티플렉서(이하 MUX; 16)와, 입력 동기 신호를 이용하여 현재 데이터의 위치 정보(PC)를 생성하는 위치 판단부(20)와, MUX(16)로부 터의 프레임 정보(FC) 및 위치 판단부(20)로부터의 화소 위치 정보(PC)와 입력 데이터(Ri, Gi, Bi)의 하위 비트 데이터(Lr, Lg, Lb)에 기초하여 미리 저장된 다수의 FRC 패턴으로부터 디더값(Dr, Dg, Db)을 선택하여 출력하는 FRC 패턴 선택부(22)와, FRC 패턴 선택부(22)로부터의 디더값(Dr, Dg, Db)을 이용하여 입력 데이터(Ri, Gi, Bi)의 상위 비트 데이터(Ur, Ug, Ub)를 보정하여 출력 데이터(Ro, Go, Bo)로 공급하는 데이터 보정부(24)를 구비한다.
제1 프레임 판단부(12)는 다수의 입력 동기 신호(Vsync, Hsync, DE, DCLK)중 일부를 이용하여 현재 입력되는 데이터(Ri, Gi, Bi)에 대한 제1 프레임 정보(FC1)를 생성하여 3차원/BFI 모드용으로 출력한다. 제1 프레임 판단부(12)는 3차원/BFI 모드용이므로 수직 동기 신호(Vsync)를 도트 클럭(DCLK)으로 카운트하여 도 2b와 같이 2 프레임 단위로 1씩 증가시킨 카운트 값을 입력 데이터(Ri, Gi, Bi)에 대한 제1 프레임 정보(FC1)로 생성하여 MUX(16)로 출력한다.
제2 프레임 판단부(14)는 다수의 입력 동기 신호(Vsync, Hsync, DE, DCLK) 중 일부를 이용하여 현재 입력 데이터(Ri, Gi, Bi)에 대한 제2 프레임 정보(FC2)를 생성하여 노멀 모드용으로 출력한다. 제2 프레임 판단부(14)는 노멀 모드용이므로 수직 동기 신호(Vsync)를 도트 클럭(DCLK)으로 카운트하여 도 2a와 같이 한 프레임 단위로 1씩 증가시킨 카운트 값을 현재 입력 데이터(Ri, Gi, Bi)에 대한 제2 프레임 정보(FC2)로 생성하여 MUX(16)로 출력한다.
MUX(16)는 모드 검출기(18)로부터의 모드 신호(MS)에 응답하여 제1 및 제2 프레임 판단부(12, 14) 중 하나의 출력을 선택하여 FRC 디더 패턴 선택부(22)로 공 급한다. MUX(16)는 모드 검출기(18)로부터의 모드 신호(MS)가 3차원/BFI 모드를 지시하면 제1 프레임 판단부(12)의 제1 프레임 정보(FC1)를 선택하고, 노멀 모드를 지시하면 제2 프레임 판단부(14)의 제2 프레임 정보(FC2)를 선택하여 FRC 패턴 선택부(22)로 공급한다
위치 판단부(20)는 다수의 입력 동기 신호(Vsync, Hsync, DE, DCLK) 중 일부를 이용하여 현재 입력 데이터(Ri, Gi, Bi)에 대한 화소 위치 정보(PC)를 생성하여 FRC 패턴 선택부(22)로 출력한다. 위치 판단부(20)는 미도시된 라인 카운터 및 컬럼 카운터를 구비한다. 위치 판단부(20)의 라인 카운터는 수평 동기 신호(Hsync) 또는 데이터 이네이블 신호(DE)를 도트 클럭(DCLK)으로 카운트하여 한 수평 라인 단위로 1씩 증가시킨 카운트 값을 현재 입력 데이터(Ri, Gi, Bi)에 대한 라인 위치 정보로 출력한다. 또한 위치 판단부(20)의 도트 카운터는 데이터 인에이블 신호(DE)의 인에이블 기간을 도트 클럭(DCLK)으로 카운트하여 한 컬럼 라인(또는 화소) 단위로 1씩 증가시킨 카운트 값을 현재 입력 데이터(Ri, Gi, Bi)에 대한 컬럼 위치 정보로 출력한다. 따라서, 위치 판단부(20)는 현재 입력 데이터(Ri, Gi, Bi)에 대한 라인 및 컬럼 위치 정보를 포함하는 화소 위치 정보(PC)를 FRC 패턴 선택부(22)로 출력하게 된다.
모드 검출기(18)는 다수의 입력 동기 신호(Vsync, Hsync, DE, DCLK) 중 일부를 이용하여 프레임 주기를 검출하여 영상 모드를 판단한다. 모드 검출기(18)는 도 4와 같이 수직 동기 신호(Vsync)를 외부로부터의 기준 클럭(RLCK)으로 카운트하여 프레임 주기를 검출하고, 검출된 프레임 주기를 임계치(TH)와 비교하여 영상 모드 를 판단한다. 예를 들면, 도 4와 같이 수직 동기 신호(Vsync)는 노멀 모드에서는 60Hz 주파수로 구동되는 반면, 3차원/BFI 모드는 120Hz 주파수로 구동된다. 카운트값을 줄이기 위하여 외부 오실레이터에서 생성된 클럭을 4분주하여 기준 클럭(RCLK)으로 이용한다. 모드 검출기(180)는 수직 동기 신호(Vsync)의 주기를 기준 클럭(CLKr)으로 카운트하고 주기 카운트 값을 미리 설정된 임계치(TH)와 비교하여 주기 카운트 값이 임계치(TH) 보다 크면 노멀 모드로 판단하고, 임계치(TH) 보다 작으면 3차원/BFI 모드로 판단한다. 임계치(TH)는 노멀 모드에서의 수직 동기 신호(Vsync)의 주기 카운트 값 N(여기서 N은 정수)과, 3차원/BFI 모드에서의 수직 동기 신호(Vsync)의 주기 카운트 값 M(여기서 M은 정수; M<N) 사이의 중간값으로 설정되며, 설계자에 의해 변경 가능하다. 모드 검출기(180)는 노멀 모드로 판단되면 로우 논리의 모드 신호(MS)를 출력하여 MUX(16)가 제2 프레임 정보(FC2)를 출력하도록 제어하고, 3차원/BFI 모드로 판단되면 하이 논리의 모드 신호(MS)를 출력하여 MUX(16)가 제1 프레임 정보(FC1)를 출력하도록 제어한다.
FRC 패턴 선택부(22)는 현재 입력 데이터(Ri, Gi, Bi)에 대한 MUX(16)로부터의 프레임 정보(FC)와 위치 판단부(20)로부터의 화소 위치 정보(PC)와, 입력 데이터(Ri, Gi, Bi)로부터 분리된 하위 비트 데이터(Lr, Lg, Lb)를 이용하여 미리 저장된 다수의 FRC 패턴으로부터 디더값(Dr, Dg, Db)을 선택하여 데이터 보정부(24)로 출력한다. FRC 패턴 선택부(22)의 내부 또는 외부 메모리에는 설계자에 의해 계조별 및 프레임별로 미리 설정된 다수의 FRC 패턴이 저장된다.
예를 들면, 도 5와 같이 4 프레임 주기를 갖는 FRC 패턴(P0 내지 P3) 각각은 계조별로 4×4 화소 크기를 갖는 다수의 디더링 블록을 포함하여 프레임별로 저장된다. 구체적으로, FRC 패턴(P0 내지 P3) 각각은 입력 데이터의 하위 3비트에 해당하는 계조값 000, 001(1/8), 010(2/8), 011(3/8), 100(4/8), 101(5/8), 110(6/8), 111(7/8)에 따라 디더값이 "1"(검은색)인 화소수가 증가하도록 설정된 다수의 디더링 블록을 포함한다. 그리고, FRC 패턴(P0 내지 P3)은 동일 계조값에 대한 디더링 블록에서 디더값이 "1"인 화소들의 위치가 프레임별로 다르게 설정된다. 여기서 디더링 블록의 크기는 4×4 화소 크기로 한정되지 않으며 8×8, 8×32, 16×32, 24×32, 32×32, 16×40, 16×44 등의 크기로 설계자의 필요에 따라 다양하게 변경될 수 있고, 각 디더링 블록내에서 디더값 "1"의 위치도 설계자의 필요에 따라 다양하게 변경될 수 있으며, FRC 패턴(P0 내지 P3)의 수도 설계자의 필요에 따라 다양하게 변경될 수 있다. 이러한 FRC 패턴(P0 내지 P3)의 적용에 의해 입력 데이터(Ri, Gi, Bi)의 하위 비트(Lr, Lg, Lb)가 공간적 및 시간적으로 분산되어 휘도를 미세 조정하므로 계조 표현력을 향상시킬 수 있다.
FRC 패턴 선택부(22)는 MUX(16)로부터의 프레임 정보(FC)에 응답하여 다수의 FRC 패턴(P0 내지 P3) 중 하나를 선택하고, 입력 데이터(Ri, Gi, Bi)의 하위 비트(Lr, Lg, Lb)에 응답하여 다수의 디더링 블록 중 하나를 선택하며, 위치 판단부(20)로부터의 화소 위치 정보(PC)에 응답하여 입력 데이터(Ri, Gi, Bi)의 위치에 해당하는 디더값(Dr, Dg, Db)를 선택하여 데이터 보정부(24)로 출력한다. 3차원/BFI 모드에서는 제1 프레임 판단부(12)로부터 MUX(16)를 경유하여 입력된 제1 프레임 정보(FC1)에 응답하여 FRC 패턴(P0 내지 P3)를 2프레임 단위로 번갈아가면서 선택한다. 노멀 모드에서는 제2 프레임 판단부(14)로부터 MUX(16)를 경유하여 입력된 제2 프레임 정보(FC2)에 응답하여 FRC 패턴(P0 내지 P3)를 한 프레임 단위로 번갈아가면서 선택한다.
데이터 보정부(24)는 입력 데이터(Ri,Gi,Bi)에서 하위 비트 데이터(Lr, Lg, Lb)와 분리된 상위 비트 데이터(Ur, Ug, Ub)에 FRC 패턴 선택부(22)로부터의 디더값(Dr, Dg, Db)를 각각 가산함으로써 상위 비트 데이터(Ur, Ug, Ub)를 보정하고, 보정된 상위 비트 데이터(Ur, Ug, Ub)를 출력 데이터(Ro, Go, Bo)로 출력한다.
예를 들어, 소스 데이터(R, G, B) 각각이 8비트인 경우 FRC 디더링 회로(10)는 전단에 위치하는 비트 변환부를 통해 9비트로 각각 확장된 입력 데이터(Ri, Gi, Bi)를 입력한다. 9비트로 확장된 입력 데이터(Ri, Gi, Bi) 각각은 상위 6비트 데이터(Ur, Ug, Ub)와 하위 3비트 데이터(Lr, Lg, Lb)로 분리되고, 분리된 하위 3비트 데이터(Lr, Lg, Lb)는 FRC 패턴 선택부(22)로 공급되고, 분리된 상위 6비트 데이터(Ur, Ug, Ub)는 데이터 보정부(24)로 공급된다. 데이터 보정부(24)는 FRC 패턴 선택부(22)에서 선택된 1비트씩의 디더값(Dr,Dg,Db)을 상위 6비트 데이터(Ur, Ug, Ub)와 각각 가산하여 상위 6비트 데이터(Ur, Ug, Ub)를 보정하고, 보정된 상위 6비트 데이터(Ur, Ug, Ub)를 6비트씩의 출력 데이터(Ro, Go, Bo)로 출력한다.
이와 같이, FRC 디더링 회로(10)는 노멀 모드와 3차원/BFI 모드를 자동 판단하여 영상 모드에 따라 프레임 정보(FC)를 변경함으로써 3차원/BFI 모드에서도 노멀 모드와 동일한 개수의 FRC 패턴을 모두 적용할 수 있다. 따라서, 3차원/BFI 모드에서도 노멀 모드와 동일 개수의 FRC 패턴을 적용하여 계조 표현력을 향상시킬 수 있다.
도 6은 본 발명의 실시예에 따른 FRC 디더링 회로가 적용된 액정 표시 장치를 나타낸 블록도이다.
도 6에 도시된 액정 표시 장치는 영상을 표시하는 액정 패널(112)과, 액정 패널(112)의 데이터 라인(DL)을 구동하는 데이터 드라이버(108)와, 액정 패널(112)의 게이트 라인(GL)을 구동하는 게이트 드라이버(110)와, 입력 영상 데이터를 영상 모드에 적합하게 FRC 디더링하여 출력하는 FRC 디더링 회로(10)와, FRC 디더링 회로(10)로부터의 출력 데이터를 정렬하여 데이터 드라이버(108)에 공급함과 아울러 FRC 디더링 회로(10)를 경유하여 입력된 다수의 동기 신호를 이용하여 데이터 드라이버(108) 및 게이트 드라이버(110)의 구동을 제어하는 타이밍 컨트롤러(106)를 구비한다.
FRC 디더링 회로(10)는 입력 동기 신호를 이용하여 영상 모드를 검출하고,영상 모드에 따라 다르게 생성된 입력 데이터에 대한 제1 및 제2 프레임 정보 중 하나를 검출된 영상 모드에 응답하여 선택하며, 선택된 프레임 정보를 이용하여 FRC 패턴을 선택한다. 또한 FRC 디더링 회로(10)는 입력 데이터에 대한 화소 위치 정보 및 입력 데이터의 하위 비트에 대응하는 디더값을 선택된 FRC 패턴에서 선택하고, 선택한 디더값으로 입력 데이터 상위 비트를 보정하여 출력함으로써, 입력 데이터 보다 비트수가 감소된 출력 데이터를 타이밍 컨트롤러(106)로 출력한다. 이때, 입력 데이터의 하위 비트가 FRC 패턴을 통한 디더링에 의해 공간적으로 분산되고, FRC에 의해 시간적으로 분산되어서 출력 데이터의 계조 표현력을 향상시킨다.
구체적으로, FRC 디더링 회로(10)는 도 3과 같이 수직 동기 신호(Vsync)를 기준 클럭(RCLK)으로 카운트하여 프레임 주기를 검출하고 검출된 프레임 주기를 임계치와 비교하여 3차원/BFI 모드인지 노멀 모드인지를 판단한다. FRC 디더링 회로(10)는 3차원/BFI 모드로 판단되면 2프레임 단위로 카운트 값이 증가하는 제1 프레임 정보(FC1)에 응답하여 다수의 FRC 패턴(P0 내지 P3)이 2 프레임 단위로 번갈아가면서 적용되고, 노멀 모드로 판단되면 한 프레임 단위로 카운트 값이 증가하는 제2 프레임 정보(FC2)에 응답하여 다수의 FRC 패턴(P0 내지 P3)이 한 프레임 단위로 번갈아가면서 적용된다. 이에 따라, FRC 디더링 회로(10)는 3차원/BFI 모드에서도 노멀 모드한 동일한 개수를 FRC 패턴(P0 내지 P3)을 이용하여 계조 표현력을 향상시킬 수 있다.
타이밍 컨트롤러(106)는 FRC 디더링 회로(10)로부터의 출력 데이터를 정렬하여 데이터 드라이버(108)로 출력한다. 또한, 타이밍 컨트롤러(106)는 FRC 디더링 회로(10)로부터의 다수의 동기신호를 이용하여 데이터 드라이버(108)의 구동 타이밍을 제어하는 데이터 제어 신호와, 게이트 드라이버(110)의 구동 타이밍을 제어하는 게이트 제어 신호를 생성하여 출력한다. 타이밍 컨트롤러(106)는 FRC 디더링 회로(10)를 내장하기도 한다.
데이터 드라이버(108)는 타이밍 컨트롤러(106)로부터의 데이터 제어 신호에 응답하여 타이밍 컨트롤러(106)로부터의 디지털 영상 데이터를 감마 전압을 이용하여 아날로그 데이터 신호(화소 전압 신호)로 변환하여서 액정 패널(112)의 다수의 데이터 라인(DL)으로 공급한다.
게이트 드라이버(110)는 타이밍 컨트롤러(106)의 게이트 제어 신호에 응답하여 액정 패널(112)의 다수의 게이트 라인(GL)을 순차 구동한다.
액정 패널(112)은 다수의 화소들이 배열된 화소 매트릭스를 통해 영상을 표시한다. 각 화소는 데이터 신호에 따른 액정 배열의 가변으로 광투과율을 조절하는 적, 녹, 청 서브화소의 조합으로 원하는 색을 구현한다. 각 서브화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)와 병렬 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압(Vcom)과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다. 스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 충전된 전압을 안정적으로 유지시킨다.
사용자가 입체 안경을 이용하여 3차원 영상을 볼 수 있는 3차원 모드인 경우 액정 패널(112)은 데이터 드라이버(108)로부터 공급되는 좌안 영상 프레임과 우안 영상 프레임을 번갈아 표시한다. 이에 따라 사용자는 액정 패널(112)에 표시되는 우안 영상 및 좌안 영상을 입체용 안경을 통해 시청하고 우안 영상 및 좌안 영상을 머리속에서 합성함으로써 입체감을 느끼게 된다.
BFI 모드인 경우 액정 패널(112)은 데이터 드라이버(108)로부터 공급되는 실제 영상 프레임과 블랙 프레임을 번갈아 표시하여 모션 블러를 억제한다.
한편, 본 발명에서는 FRC 디더링 회로가 액정 표시 장치에 적용된 경우만을 설명하였지만 액정 표시 장치로만 한정되지 않으며 유기 발광 다이오드 표시 장치, 플라즈마 디스플레이 패널 등과 같은 다른 영상 표시 장치에도 적용될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 본 발명의 실시 예에 따른 FRC 디더링 방법에서 영상 모드에 따른 FRC 패턴의 적용 방식을 나타낸 타이밍도.
도 2a는 노멀 모드에서의 FRC 패턴 적용 방식을, 도 2b는 3차원/BFI 모드에서의 FRC 패턴 적용 방식을 나타낸 타이밍도.
도 3은 본 발명의 실시예에 따른 영상 표시 장치의 FRC 디더링 회로를 나타낸 블록도.
도 4는 도 3에 도시된 모드 검출기의 구동 파형도.
도 5는 도 3에 도시된 FRC 패턴 선택부에 저장된 FRC 패턴의 일 예를 나타낸 도면.
도 6은 본 발명의 실시예에 따른 FRC 디더링 회로가 적용된 액정 표시 장치를 나타낸 도면.

Claims (16)

  1. 표시 특징이 서로 다른 제1 프레임과 제2 프레임을 번갈아 출력하는 특정 영상 모드와 노멀 영상 모드를 판단하여 모드 신호를 출력하는 모드 검출기와;
    상기 특정 영상 모드를 위한 입력 데이터에 대한 제1 프레임 정보를 생성하여 출력하는 제1 프레임 판단부와;
    상기 노멀 영상 모드를 위한 제2 프레임 정보를 생성하여 출력하는 제2 프레임 판단부와;
    상기 모드 신호에 따라 상기 제1 및 제2 프레임 정보 중 하나를 선택하여 출력하는 멀티플렉서와;
    상기 입력 데이터 대한 화소 위치 정보를 생성하여 출력하는 위치 판단부와;
    상기 선택된 프레임 정보에 응답하여 미리 설정된 다수의 프레임 레이트 컨트롤(이하, FRC) 패턴 중 하나의 FRC 패턴을 선택하고, 선택된 FRC 패턴에서 상기 화소 위치 정보와 상기 입력 데이터로부터 분리된 하위 비트에 따라 디더값을 선택하여 출력하는 FRC 패턴 선택부와;
    상기 선택된 디더값으로 상기 입력 데이터로부터 분리된 상위 비트를 보정하여 출력하는 데이터 보정부를 구비하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
  2. 청구항 1에 있어서,
    상기 특정 영상 모드는 좌안 영상 프레임과 우안 영상 프레임을 번갈아 출력하는 3차원 모드인 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
  3. 청구항 1에 있어서,
    상기 특정 영상 모드는 실제 영상 프레임과 블랙 프레임을 번갈아 출력하는 블랙 프레임 삽입 모드인 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
  4. 청구항 2 및 3 중 어느 한 청구항에 있어서,
    상기 모드 검출기는
    수직 동기 신호의 프레임 주기를 기준 클럭으로 카운트하여 검출하고, 검출한 프레임 주기를 미리 설정된 임계치와 비교하여 상기 특정 영상 모드와 노멀 영상 모드를 판단하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
  5. 청구항 4에 있어서,
    상기 모드 검출기는 상기 검출한 프레임 주기가 상기 임계치 보다 작으면 상기 특정 영상 모드로 판단하고, 상기 임계치 보다 크면 상기 노멀 영상 모드로 판단하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
  6. 청구항 2 및 3 중 어느 한 청구항에 있어서,
    상기 제1 프레임 판단부는 2 프레임 단위로 증가하는 카운트 값을 상기 제1 프레임 정보로 출력하고,
    상기 FRC 패턴 선택부는 상기 멀티플렉서로부터 상기 제1 프레임 정보가 선택되어 입력되면 상기 다수의 FRC 패턴을 상기 2 프레임 단위로 번갈아가면서 선택하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
  7. 청구항 2 및 3 중 어느 한 청구항에 있어서,
    상기 제2 프레임 판단부는 1 프레임 단위로 증가하는 카운트 값을 상기 제2프레임 정보로 출력하고,
    상기 FRC 패턴 선택부는 상기 멀티플렉서로부터 상기 제2 프레임 정보가 선택되어 입력되면 상기 다수의 FRC 패턴을 상기 한 프레임 단위로 번갈아가면서 선택하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
  8. 청구항 2 및 3 중 어느 한 청구항에 있어서,
    상기 FRC 디더링 회로는 액정 표시 장치에 적용되는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
  9. 청구항 2 및 3 중 어느 한 청구항에 있어서,
    상기 FRC 디더링 회로는 유기 발광 다이오드 표시 장치에 적용되는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 회로.
  10. 표시 특징이 서로 다른 제1 프레임과 제2 프레임을 번갈아 출력하는 특정 영상 모드와 노멀 영상 모드를 판단하여 모드 신호를 출력하는 단계와;
    상기 특정 영상 모드를 위한 입력 데이터에 대한 제1 프레임 정보를 생성하여 출력하는 단계와;
    상기 노멀 영상 모드를 위한 제2 프레임 정보를 생성하여 출력하는 단계와;
    상기 모드 신호에 따라 상기 제1 및 제2 프레임 정보 중 하나를 선택하여 출력하는 단계와;
    상기 입력 데이터 대한 화소 위치 정보를 생성하여 출력하는 단계와;
    상기 선택된 프레임 정보에 응답하여 미리 설정된 다수의 FRC 패턴 중 하나의 FRC 패턴을 선택하고, 선택된 FRC 패턴에서 상기 화소 위치 정보와 상기 입력 데이터로부터 분리된 하위 비트에 따라 디더값을 선택하여 출력하는 단계와;
    상기 선택된 디더값으로 상기 입력 데이터로부터 분리된 상위 비트를 보정하여 출력하는 단계를 포함하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 방법.
  11. 청구항 10에 있어서,
    상기 특정 영상 모드는 좌안 영상 프레임과 우안 영상 프레임을 번갈아 출력하는 3차원 모드인 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 방법.
  12. 청구항 10에 있어서,
    상기 특정 영상 모드는 실제 영상 프레임과 블랙 프레임을 번갈아 출력하는블랙 프레임 삽입 모드인 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 방법.
  13. 청구항 11 및 12 중 어느 한 청구항에 있어서,
    상기 모드 신호를 출력하는 단계는
    수직 동기 신호의 프레임 주기를 기준 클럭으로 카운트하여 검출하고, 검출한 프레임 주기를 미리 설정된 임계치와 비교하여 상기 특정 영상 모드와 노멀 영상 모드를 판단하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 방법.
  14. 청구항 13에 있어서,
    상기 검출한 프레임 주기가 상기 임계치 보다 작으면 상기 특정 영상 모드로 판단하고, 상기 임계치 보다 크면 상기 노멀 영상 모드로 판단하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 방법.
  15. 청구항 11 및 12 중 어느 한 청구항에 있어서,
    상기 제1 프레임 정보는 2 프레임 단위로 증가하는 카운트 값이고,
    상기 제1 프레임 정보가 선택되면 상기 다수의 FRC 패턴을 상기 2 프레임 단위로 번갈아가면서 선택하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 방법.
  16. 청구항 11 및 12 중 어느 한 청구항에 있어서,
    상기 제2 프레임 정보는 1 프레임 단위로 증가하는 카운트 값이고,
    상기 제2 프레임 정보가 선택되면 상기 다수의 FRC 패턴을 상기 한 프레임 단위로 번갈아가면서 선택하는 것을 특징으로 하는 영상 표시 장치의 FRC 디더링 방법.
KR1020090119596A 2009-12-04 2009-12-04 영상 표시 장치의 프레임 레이트 컨트롤 디더링 회로 및 방법 KR20110062766A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090119596A KR20110062766A (ko) 2009-12-04 2009-12-04 영상 표시 장치의 프레임 레이트 컨트롤 디더링 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090119596A KR20110062766A (ko) 2009-12-04 2009-12-04 영상 표시 장치의 프레임 레이트 컨트롤 디더링 회로 및 방법

Publications (1)

Publication Number Publication Date
KR20110062766A true KR20110062766A (ko) 2011-06-10

Family

ID=44396894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090119596A KR20110062766A (ko) 2009-12-04 2009-12-04 영상 표시 장치의 프레임 레이트 컨트롤 디더링 회로 및 방법

Country Status (1)

Country Link
KR (1) KR20110062766A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102572498A (zh) * 2012-02-10 2012-07-11 福建华映显示科技有限公司 图像处理方法及其装置
CN103377629A (zh) * 2012-04-24 2013-10-30 乐金显示有限公司 液晶显示器及其帧速率控制方法
KR101439741B1 (ko) * 2013-02-15 2014-09-17 경희대학교 산학협력단 디스플레이의 구동장치 및 그 구동방법
US9165529B2 (en) 2012-02-08 2015-10-20 Samsung Display Co., Ltd. Stereoscopic image display apparatus and a stereoscopic image display system having the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165529B2 (en) 2012-02-08 2015-10-20 Samsung Display Co., Ltd. Stereoscopic image display apparatus and a stereoscopic image display system having the same
CN102572498A (zh) * 2012-02-10 2012-07-11 福建华映显示科技有限公司 图像处理方法及其装置
CN103377629A (zh) * 2012-04-24 2013-10-30 乐金显示有限公司 液晶显示器及其帧速率控制方法
KR101352253B1 (ko) * 2012-04-24 2014-01-17 엘지디스플레이 주식회사 액정표시장치와 그 ｆｒｃ 방법
US8847868B2 (en) 2012-04-24 2014-09-30 Lg Display Co., Ltd. Liquid crystal display and frame rate control method thereof
KR101439741B1 (ko) * 2013-02-15 2014-09-17 경희대학교 산학협력단 디스플레이의 구동장치 및 그 구동방법

Similar Documents

Publication Publication Date Title
CN109903725B (zh) 能够根据操作频率改变亮度的显示设备
US8610705B2 (en) Apparatus and method for driving liquid crystal display device
KR101521519B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US8350796B2 (en) Display device, liquid crystal monitor, liquid crystal television receiver, and display method
KR101374425B1 (ko) 액정표시장치와 그 도트 인버젼 제어방법
KR20140108957A (ko) 액정 표시 장치 및 영상 신호 처리 방법
KR102583828B1 (ko) 액정 표시 장치 및 이의 구동 방법
JP5110788B2 (ja) 表示装置
US8847868B2 (en) Liquid crystal display and frame rate control method thereof
CN105074807A (zh) 与降低的刷新率相关联的显示器亮度变化的补偿方法
US9978302B2 (en) Liquid crystal display
JP2005352483A (ja) 液晶表示装置及びその駆動方法
KR20090067950A (ko) 액정표시장치와 그 구동방법
KR20150015681A (ko) 표시 장치 및 그것의 구동 방법
CN101281714A (zh) 显示装置
KR20110062766A (ko) 영상 표시 장치의 프레임 레이트 컨트롤 디더링 회로 및 방법
KR101363204B1 (ko) 액정표시장치와 그 구동방법
KR101365896B1 (ko) 액정표시장치 및 그의 구동방법
KR102421475B1 (ko) 표시장치와 그 과구동 방법 및 장치
KR20070078551A (ko) 액정 표시 장치 및 그 구동 방법
KR20170005210A (ko) 표시장치 및 그 구동방법
KR101528927B1 (ko) 액정표시장치와 그 구동방법
KR20100005978A (ko) 액정 표시장치의 구동장치와 그 구동방법
CN101620821B (zh) 图像显示装置及方法、电子装置、液晶tv、液晶监视装置
JP6340931B2 (ja) 電気光学パネルの駆動方法、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination