KR20110061136A - In plane switching mode liquid crystal display device - Google Patents

In plane switching mode liquid crystal display device Download PDF

Info

Publication number
KR20110061136A
KR20110061136A KR1020090117683A KR20090117683A KR20110061136A KR 20110061136 A KR20110061136 A KR 20110061136A KR 1020090117683 A KR1020090117683 A KR 1020090117683A KR 20090117683 A KR20090117683 A KR 20090117683A KR 20110061136 A KR20110061136 A KR 20110061136A
Authority
KR
South Korea
Prior art keywords
layer
data line
light leakage
common electrode
liquid crystal
Prior art date
Application number
KR1020090117683A
Other languages
Korean (ko)
Other versions
KR101637876B1 (en
Inventor
박승렬
노소영
김진필
김선우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090117683A priority Critical patent/KR101637876B1/en
Publication of KR20110061136A publication Critical patent/KR20110061136A/en
Application granted granted Critical
Publication of KR101637876B1 publication Critical patent/KR101637876B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136218Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

PURPOSE: An in-plane switching mode liquid crystal display device is provided to increase the luminance of a liquid crystal display device and to increase the aperture ratio. CONSTITUTION: A liquid crystal layer is formed between a first substrate and a second substrate. A gate line(110) and a dataline(130) are arranged in order to cross with each other on the first substrate. A thin film transistor is formed in the area in which the gate line and the data line cross. A pixel electrode(145) is connected to the thin film transistor. Common electrodes are parallel arranged with the pixel electrode.

Description

횡전계 방식 액정표시장치{In Plane Switching mode Liquid Crystal Display Device}Transverse electric field type liquid crystal display device {In Plane Switching mode Liquid Crystal Display Device}

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 횡전계 방식 액정표시장치에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a transverse electric field type liquid crystal display device.

액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices have a wide range of applications ranging from notebook computers, monitors, spacecrafts, aircrafts, etc. to the advantages of low power consumption and low power consumption.

액정표시장치는 하부기판, 상부기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다. The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates, and the arrangement of the liquid crystal layers is adjusted according to whether an electric field is applied, and thus the light transmittance is adjusted to display an image. .

이와 같은 액정표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, IPS(In Plane Switching) 모드, VA(Vertical Alignment)모드 등 다양하게 개발되어 있다. Such liquid crystal display devices have been developed in various ways such as twisted nematic (TN) mode, in plane switching (IPS) mode, and vertical alignment (VA) mode according to a method of controlling the arrangement of the liquid crystal layer.

상기 IPS 모드는 전계를 형성하는 전극들을 동일한 기판 상에 평행하게 배열함으로써 수평방향의 전계를 통해 액정층의 배열을 조절하는 방식으로서, 이와 같 은 IPS 모드의 액정표시장치를 횡전계 방식 액정표시장치라고도 칭한다. The IPS mode is a method of controlling the arrangement of the liquid crystal layer through a horizontal electric field by arranging the electrodes forming the electric field in parallel on the same substrate. Also called.

이하, 도면을 참조로 종래의 횡전계 방식 액정표시장치에 대해서 설명하기로 한다. Hereinafter, a conventional transverse electric field type liquid crystal display device will be described with reference to the drawings.

도 1a 및 도 1b는 종래의 횡전계 방식 액정표시장치의 개략적인 단면도이다. 도 1a 및 도 1b는 횡전계 방식 액정표시장치의 원리를 설명하기 위한 것으로서, 도 1a는 전계가 인가되지 않은 상태를 도시한 것이고, 도 1b는 전계를 인가한 상태를 도시한 것이다. 1A and 1B are schematic cross-sectional views of a conventional transverse electric field type liquid crystal display device. 1A and 1B are for explaining the principle of a transverse electric field type liquid crystal display device. FIG. 1A shows a state in which an electric field is not applied, and FIG. 1B shows a state in which an electric field is applied.

도 1a 및 도 1b에서 알 수 있듯이, 종래의 횡전계 방식 액정표시장치는 하부 기판(10), 상부 기판(20), 및 양 기판(10, 20) 사이에 형성된 액정층(30)을 포함하여 이루어진다. As shown in FIGS. 1A and 1B, a conventional transverse electric field type liquid crystal display device includes a lower substrate 10, an upper substrate 20, and a liquid crystal layer 30 formed between both substrates 10 and 20. Is done.

상기 하부 기판(10)의 일면에는 수평방향으로 전계를 형성하기 위해서 공통전극(12) 및 화소 전극(14)이 소정 간격으로 서로 평행하게 배열되어 있다. On one surface of the lower substrate 10, the common electrode 12 and the pixel electrode 14 are arranged in parallel with each other at predetermined intervals to form an electric field in the horizontal direction.

또한, 상기 하부 기판(10)의 일면 및 상기 상부 기판(20)의 일면에는 액정층(30)의 초기배향을 위해서 하부 배향막(16) 및 상부 배향막(26)이 각각 형성되어 있다. 상기 하부 배향막(16) 및 상부 배향막(26)은 소정의 러빙 방향으로 배향되어 있다. In addition, a lower alignment layer 16 and an upper alignment layer 26 are formed on one surface of the lower substrate 10 and one surface of the upper substrate 20 for initial alignment of the liquid crystal layer 30. The lower alignment layer 16 and the upper alignment layer 26 are aligned in a predetermined rubbing direction.

또한, 상기 하부 기판(10)의 타면 및 상기 상부 기판(20)의 타면에는 하부 편광판(18) 및 상부 편광판(28)이 각각 형성되어 있다. 상기 하부 편광판(18) 및 상부 편광판(28)은 그 광축이 서로 직교하도록 형성되어 있다. In addition, the lower polarizing plate 18 and the upper polarizing plate 28 are formed on the other surface of the lower substrate 10 and the other surface of the upper substrate 20, respectively. The lower polarizer 18 and the upper polarizer 28 are formed such that their optical axes are perpendicular to each other.

이와 같은 횡전계 방식 액정표시장치가 동작하는 원리에 대해서 설명하면 하 기와 같다. The principle of operation of such a transverse electric field type liquid crystal display device will be described below.

도 1a에서 알 수 있듯이, 상기 공통 전극(12)과 화소 전극(14) 사이에 전계가 인가되지 않으면, 상기 액정층(30)은 초기 배열상태를 유지하게 된다. 이때, 아래에서 입사되는 광은 상기 하부 편광판(18)을 투과한 후 상기 액정층(30)을 통과하면서 편광방향의 회전이 이루어지지 않게 되고 그에 따라 상기 하부 편광판(18)과 광축이 직교하는 상기 상부 편광판(28)은 투과하지 못하게 된다. 따라서, 화상은 블랙 상태가 된다. As shown in FIG. 1A, when no electric field is applied between the common electrode 12 and the pixel electrode 14, the liquid crystal layer 30 maintains an initial arrangement. In this case, the light incident from below passes through the lower polarizing plate 18 and then passes through the liquid crystal layer 30 so that rotation of the polarization direction is not performed. Accordingly, the lower polarizing plate 18 and the optical axis are perpendicular to each other. The upper polarizer 28 does not transmit. Thus, the image is in a black state.

도 1b에서 알 수 있듯이, 상기 공통 전극(12)과 화소 전극(14) 사이에 전계가 인가되면, 상기 액정층(30)은 그 배열상태가 변경된다. 구체적으로는, 상기 하부 기판(10) 부근에서는 상기 공통 전극(12)과 화소 전극(14) 사이의 전계방향으로 액정층(30)이 회전하게 되지만, 상기 상부 기판(20) 부근에서는 전계의 영향이 적어 액정층(30)이 회전하지 않게 된다. 이때, 아래에서 입사되는 광은 상기 하부 편광판(18)을 투과한 후 상기 액정층(30)을 통과하면서 편광방향의 회전이 이루어지고 그에 따라 상기 하부 편광판(18)과 광축이 직교하는 상기 상부 편광판(28)을 투과하게 된다. 따라서, 화상은 화이트 상태가 된다. As shown in FIG. 1B, when an electric field is applied between the common electrode 12 and the pixel electrode 14, the arrangement state of the liquid crystal layer 30 is changed. Specifically, the liquid crystal layer 30 rotates in the electric field direction between the common electrode 12 and the pixel electrode 14 in the vicinity of the lower substrate 10, but the influence of the electric field in the vicinity of the upper substrate 20. This decreases the liquid crystal layer 30 from rotating. In this case, the light incident from below passes through the lower polarizing plate 18 and passes through the liquid crystal layer 30 to be rotated in the polarization direction, whereby the upper polarizing plate having an optical axis perpendicular to the lower polarizing plate 18. It passes through (28). Thus, the image is in a white state.

그러나, 이와 같은 횡전계 방식 액정표시장치는 개구율이 감소하여 휘도가 저하되는 문제점이 있는데, 그에 대해서 이하에서 구체적으로 설명하기로 한다. However, such a transverse electric field type liquid crystal display has a problem that the aperture ratio decreases and thus the luminance decreases, which will be described in detail below.

도 2a는 종래의 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 단면에 해당하는 종래의 횡전계 방식 액정표시장치의 단면도이다. FIG. 2A is a schematic plan view of a lower substrate of a conventional transverse electric field liquid crystal display device, and FIG. 2B is a cross-sectional view of a conventional transverse electric field liquid crystal display device corresponding to a cross section of the line I-I of FIG. 2A.

도 2a 및 도 2b에서 알 수 있듯이, 하부 기판(10)에는 게이트 라인(11), 데이터 라인(13), 공통 전극(12), 및 화소 전극(14)이 형성되어 있다. As shown in FIGS. 2A and 2B, a gate line 11, a data line 13, a common electrode 12, and a pixel electrode 14 are formed on the lower substrate 10.

상기 게이트 라인(11)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(13)은 세로 방향으로 배열되어 있으며, 상기 게이트 라인(11)과 데이터 라인(13)이 교차하는 영역에는 스위칭 소자로서 박막 트랜지스터(T)가 형성되어 있다. The gate line 11 is arranged in a horizontal direction, the data line 13 is arranged in a vertical direction, and a thin film transistor as a switching element in a region where the gate line 11 and the data line 13 intersect. (T) is formed.

상기 공통 전극(12)은 가로 방향으로 배열되는 공통 라인(12a)에서 분지되어 있고, 상기 화소 전극(14)은 상기 박막 트랜지스터(T)와 연결되면서 상기 공통 전극(12)과 평행하도록 배열되어 있다. The common electrode 12 is branched from a common line 12a arranged in the horizontal direction, and the pixel electrode 14 is arranged to be parallel to the common electrode 12 while being connected to the thin film transistor T. .

설명되지 않은 도면부호 15는 전극들을 절연하기 위한 절연층이다. Reference numeral 15, which is not explained, is an insulating layer for insulating the electrodes.

한편, 액정표시장치에서 화상이 표시되는 영역은 화소 영역이기 때문에, 화소 영역 이외의 영역, 예를 들어 상기 게이트 라인(11), 데이터 라인(13) 및 상기 박막 트랜지스터(T) 형성 영역으로 광이 누설되는 것을 방지해야 하고, 그를 위해서 상부 기판(20)에는 차광층(22)이 형성되어 있다. On the other hand, since the region where the image is displayed in the liquid crystal display device is a pixel region, light is transmitted to a region other than the pixel region, for example, the gate line 11, the data line 13, and the thin film transistor T forming region. It should be prevented from leaking, and the light shielding layer 22 is formed in the upper substrate 20 for that purpose.

그러나, 이와 같이 상부 기판(20)에 차광층(22)이 형성됨으로써 광 누설이 방지되기는 하지만, 그로 인해서 액정표시장치의 개구율이 감소하게 되어 결국 휘도가 저하되는 문제점이 발생한다. However, although the light blocking layer 22 is formed on the upper substrate 20 as described above, light leakage is prevented. However, the aperture ratio of the liquid crystal display is reduced, resulting in a problem that the luminance is lowered.

특히, 종래의 횡전계 방식 액정표시장치의 경우 상기 데이터 라인(13) 근방에서 빛샘이 심하게 발생하고 그로 인해서 도 2b와 같이 데이터 라인(13)의 좌우로 상당히 넓은 폭에 대응하는 영역까지 상기 차광층(22)이 형성되게 되어 액정표시장 치의 개구율 감소 폭이 커지게 된다. In particular, in the conventional transverse electric field type liquid crystal display device, light leakage occurs severely in the vicinity of the data line 13, and thus the light blocking layer is extended to a region corresponding to a substantially wide width to the left and right of the data line 13 as shown in FIG. 2B. (22) is formed so that the opening ratio reduction width of the liquid crystal display device is increased.

이와 관련하여 부연 설명하면, 상기 공통 전극(12)과 화소 전극(14) 사이에 전계가 인가되지 않으면 액정이 러빙방향으로 배열된 상태를 유지하고 그에 따라 화상이 블랙 상태가 되지만, 상기 공통 전극(12)과 화소 전극(14) 사이에 전계가 인가되면 액정이 전계방향으로 그 배열이 변경되고 그에 따라 화상이 화이트 상태가 된다. In this regard, if the electric field is not applied between the common electrode 12 and the pixel electrode 14, the liquid crystal is maintained in the rubbing direction and thus the image becomes black. When an electric field is applied between 12) and the pixel electrode 14, the arrangement of the liquid crystal is changed in the electric field direction and thus the image becomes white.

한편, 상기 데이터 라인(12)은 상기 공통 전극(12) 및 화소 전극(14)과 동일한 방향으로 배열되어 있기 때문에 전계 인가시 상기 데이터 라인(12)의 좌우에서도 수평 전계가 발생하고 그에 따라 그 영역에서도 액정의 배열이 변경되어 화상이 화이트 상태가 되어 빛샘이 심하게 발생하게 된다. 전술한 바와 같이 상기 데이터 라인(12) 형성 영역은 화소 영역이 아니므로 그 영역으로 광이 누설되는 것을 차단해야 하는데, 이와 같이 데이터 라인(12)의 좌우에서 빛샘이 심하게 발생하기 때문에 빛샘 방지를 위해서 도 2b와 같이 차광층(22)의 폭을 크게 형성해야 하고, 그로 인해서 액정표시장치의 개구율이 감소되어 결국 휘도를 저하시키게 되는 것이다. On the other hand, since the data line 12 is arranged in the same direction as the common electrode 12 and the pixel electrode 14, a horizontal electric field is generated on the left and right sides of the data line 12 when an electric field is applied, and accordingly, the area is Also, the arrangement of the liquid crystals is changed so that the image becomes white and light leakage occurs severely. As described above, since the data line 12 formation region is not a pixel region, light leakage must be blocked to the region. Thus, since light leakage occurs severely on the left and right sides of the data line 12 to prevent light leakage. As shown in FIG. 2B, the width of the light shielding layer 22 should be large, thereby decreasing the aperture ratio of the liquid crystal display device, thereby lowering the luminance.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 개구율을 증가시킴으로써 휘도가 개선된 횡전계 방식 액정표시장치를 제공하는 것을 목적으로 한다. The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a transverse electric field type liquid crystal display device having improved luminance by increasing the aperture ratio.

본 발명은 상기 목적을 달성하기 위해서, 제1 기판 및 제2 기판; 상기 제1 기판 및 제2 기판 사이에 형성된 액정층; 상기 제1 기판 상에 서로 교차하도록 배열된 게이트 라인 및 데이터 라인; 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터; 상기 박막 트랜지스터와 연결되는 화소 전극; 상기 화소 전극과 평행하게 배열된 공통 전극; 및 상기 데이터 라인과 오버랩되도록 형성되어 빛샘을 방지하는 역할을 하는 빛샘 방지층을 포함하여 이루어진 횡전계 방식 액정표시장치를 제공한다. The present invention, in order to achieve the above object, a first substrate and a second substrate; A liquid crystal layer formed between the first substrate and the second substrate; A gate line and a data line arranged to cross each other on the first substrate; A thin film transistor formed at an area where the gate line and the data line cross each other; A pixel electrode connected to the thin film transistor; A common electrode arranged in parallel with the pixel electrode; And a light leakage prevention layer formed to overlap the data line and preventing light leakage.

상기 빛샘 방지층은 상기 데이터 라인과 전기적으로 연결될 수 있으며, 이때, 상기 빛샘 방지층은 소정 영역에 돌출부가 구비되어 있고, 상기 데이터 라인은 상기 빛샘 방지층의 돌출부에 대응하는 위치에 돌출부가 구비되어 있으며, 상기 빛샘 방지층의 돌출부와 상기 데이터 라인의 돌출부가 서로 연결될 수 있다. 또한, 상기 빛샘 방지층과 상기 데이터 라인 사이에 반도체층이 형성되어 있고, 상기 반도체층은 상기 빛샘 방지층의 돌출부와 상기 데이터 라인의 돌출부가 형성된 영역 이외의 영역에 형성될 수 있다. The light leakage preventing layer may be electrically connected to the data line. In this case, the light leakage prevention layer may include a protrusion at a predetermined area, and the data line may have a protrusion at a position corresponding to the protrusion of the light leakage prevention layer. The protrusion of the light leakage preventing layer and the protrusion of the data line may be connected to each other. In addition, a semiconductor layer may be formed between the light leakage preventing layer and the data line, and the semiconductor layer may be formed in a region other than a region in which a protrusion of the light leakage prevention layer and a protrusion of the data line are formed.

상기 빛샘 방지층은 상기 데이터 라인의 폭보다 큰 폭으로 상기 데이터 라인과 동일한 방향으로 연장될 수 있다. The light leakage preventing layer may extend in the same direction as the data line with a width greater than that of the data line.

상기 빛샘 방지층은 상기 게이트 라인과 동일한 층에 형성될 수 있다. The light leakage preventing layer may be formed on the same layer as the gate line.

상기 공통 전극은 상기 데이터 라인에 인접한 하나의 화소의 최외곽 위치에 형성된 제1 공통 전극 및 상기 제1 공통 전극 사이에 형성된 제2 공통 전극을 포함하여 이루어지고, 상기 제1 공통 전극과 상기 제2 공통 전극은 서로 상이한 층에 형성될 수 있으며, 이때, 상기 제1 공통 전극은 상기 빛샘 방지층과 소정 영역에서 오버랩되도록 형성될 수 있다. 또한, 상기 제1 공통 전극은 상기 화소 전극과 동일한 층에 형성되고, 상기 제2 공통 전극은 상기 게이트 라인과 동일한 층에 형성될 수 있다. 또한, 상기 제2 기판 상에는 차광층이 형성되어 있고, 상기 차광층은 상기 제1 공통전극의 일부와 오버랩되도록 형성될 수 있다. The common electrode includes a first common electrode formed at an outermost position of one pixel adjacent to the data line and a second common electrode formed between the first common electrode, and the first common electrode and the second common electrode. The common electrode may be formed on different layers, and in this case, the first common electrode may be formed to overlap the light leakage preventing layer in a predetermined region. In addition, the first common electrode may be formed on the same layer as the pixel electrode, and the second common electrode may be formed on the same layer as the gate line. In addition, a light blocking layer may be formed on the second substrate, and the light blocking layer may be formed to overlap a portion of the first common electrode.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above has the following effects.

본 발명은 데이터 라인과 오버랩되도록 빛샘 방지층을 형성함으로써 데이터 라인 근방에서 빛샘이 방지된다. 이상과 같이, 본 발명은 하부 기판의 데이터 라인 근방에서 빛샘이 방지될 수 있기 때문에, 상부 기판에 형성되는 차광층의 폭을 줄일 수 있어 개구율이 증가 되고, 결국 액정표시장치의 휘도가 개선되는 효과가 있다. According to the present invention, light leakage is prevented in the vicinity of the data line by forming a light leakage prevention layer to overlap the data line. As described above, in the present invention, since light leakage can be prevented in the vicinity of the data line of the lower substrate, the width of the light shielding layer formed on the upper substrate can be reduced, and the aperture ratio is increased, and thus the brightness of the liquid crystal display device is improved. There is.

또한, 본 발명은 빛샘 방지층을 데이터 라인과 전기적으로 연결되도록 형성함으로써, 데이터 라인과 빛샘 방지층에 의한 기생 커패시턴스의 발생이 방지될 수 있고 라인의 저항도 감소될 수 있다. In addition, according to the present invention, by forming the light leakage preventing layer electrically connected to the data line, generation of parasitic capacitance by the data line and the light leakage preventing layer can be prevented and the resistance of the line can be reduced.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도로서, 서로 이웃하는 두 개의 화소만을 도시한 것이다. FIG. 3 is a schematic plan view of a lower substrate of a transverse electric field type liquid crystal display according to an exemplary embodiment of the present invention, showing only two pixels neighboring each other.

도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판은, 제1 기판(100), 게이트 라인(110), 공통 라인(120), 데이터 라인(130), 박막 트랜지스터(T), 화소 전극(145), 공통 전극(125a, 125b), 및 빛샘 방지층(118)을 포함하여 이루어진다. As can be seen in Figure 3, the lower substrate of the transverse electric field type liquid crystal display device according to an embodiment of the present invention, the first substrate 100, the gate line 110, the common line 120, the data line 130 , The thin film transistor T, the pixel electrode 145, the common electrodes 125a and 125b, and the light leakage preventing layer 118.

상기 게이트 라인(110)과 공통 라인(120)은 제1 방향, 구체적으로는 가로 방향으로 배열되어 있다. 상기 게이트 라인(110)과 공통 라인(120)은 서로 동일한 층에서 동일한 물질로 형성될 수 있다. The gate line 110 and the common line 120 are arranged in a first direction, specifically, in a horizontal direction. The gate line 110 and the common line 120 may be formed of the same material in the same layer.

상기 데이터 라인(130)은 상기 제1 방향과 상이한 제2 방향, 구체적으로는 세로 방향으로 배열되어 있다. 따라서, 상기 데이터 라인(130)은 가로 방향으로 배열되어 있는 상기 게이트 라인(110) 및 상기 공통 라인(120)과 각각 교차 된다. 상기 데이터 라인(130)은 도시된 바와 같이 곧은 직선 형태로 구성될 수도 있지만, 반드시 그에 한정되는 것은 아니고, 굽은 직선 형태로 구성될 수도 있다. The data lines 130 are arranged in a second direction different from the first direction, specifically, in the vertical direction. Therefore, the data line 130 crosses the gate line 110 and the common line 120 which are arranged in the horizontal direction, respectively. The data line 130 may be configured in a straight line shape as shown, but is not necessarily limited thereto, and may be configured in a curved straight line shape.

상기 박막 트랜지스터(T)는 상기 게이트 라인(110)과 상기 데이터 라인(130)이 교차하는 영역에 형성되며, 게이트 전극(112), 반도체층(115), 소스 전극(132), 및 드레인 전극(134)을 포함하여 이루어진다. The thin film transistor T is formed in an area where the gate line 110 and the data line 130 cross each other, and the gate electrode 112, the semiconductor layer 115, the source electrode 132, and the drain electrode ( 134).

상기 게이트 전극(112)은 상기 게이트 라인(110)에서 연장되어 구성된다. The gate electrode 112 extends from the gate line 110.

상기 소스 전극(132)은 상기 데이터 라인(130)에서 연장되어 구성되고, 상기 드레인 전극(134)은 상기 소스 전극(132)과 소정 간격으로 이격되어 구성된다. The source electrode 132 extends from the data line 130, and the drain electrode 134 is spaced apart from the source electrode 132 at predetermined intervals.

상기 반도체층(115)은 상기 게이트 전극(112)의 상측 및 상기 소스/드레인 전극(132, 134)의 하측, 즉, 상기 게이트 전극(112)과 상기 소스/드레인 전극(132, 134)의 사이의 층에 형성된다. The semiconductor layer 115 is disposed above the gate electrode 112 and below the source / drain electrodes 132 and 134, that is, between the gate electrode 112 and the source / drain electrodes 132 and 134. Is formed on the layer of.

상기 화소 전극(145)은 상기 박막 트랜지스터(T)의 드레인 전극(134)과 연결되어 있다. 구체적으로, 상기 화소 전극(145)은 소정의 콘택홀을 구비한 보호막 상에 형성되는데, 상기 콘택홀을 통해서 상기 드레인 전극(134)과 연결되어 있다. The pixel electrode 145 is connected to the drain electrode 134 of the thin film transistor T. In detail, the pixel electrode 145 is formed on a passivation layer having a predetermined contact hole, and is connected to the drain electrode 134 through the contact hole.

상기 공통 전극(125a, 125b)은 상기 공통 라인(120)과 연결되어 있으며, 상기 화소 전극(145)과 평행하게 배열되어 있다. The common electrodes 125a and 125b are connected to the common line 120 and arranged in parallel with the pixel electrode 145.

상기 화소 전극(145)과 상기 공통 전극(125a, 125b)은 상기 데이터 라인(130)과 동일하게 제2 방향, 즉, 세로 방향으로 서로 평행하게 배열되어 수평전계를 발생시키고, 그와 같은 수평전계에 의해서 액정층의 배열이 조절된다. The pixel electrode 145 and the common electrodes 125a and 125b are arranged in parallel with each other in a second direction, that is, in a vertical direction, similarly to the data line 130 to generate a horizontal electric field, and such a horizontal electric field. By the arrangement of the liquid crystal layer is controlled.

상기 공통 전극(125a, 125b)은 제1 공통 전극(125a)과 제2 공통 전극(125b)을 포함하여 이루어질 수 있다. 상기 제1 공통 전극(125a)은 상기 데이터 라인(130)에 가장 인접한 위치, 즉, 하나의 화소에서 최외곽에 해당하는 위치에 형성되고, 상기 제2 공통전극(125b)은 상기 제1 공통 전극(125a)들 사이의 위치에 형성된다. The common electrodes 125a and 125b may include a first common electrode 125a and a second common electrode 125b. The first common electrode 125a is formed at a position closest to the data line 130, that is, at a position corresponding to the outermost portion of one pixel, and the second common electrode 125b is formed on the first common electrode. It is formed at a position between the 125a.

상기 제1 공통 전극(125a)은 상기 공통 라인(120)과 상이한 층, 예를 들어 상기 화소 전극(145)과 동일한 층에 형성되며, 상기 제1 공통 전극(125a)의 일단이 상기 공통 라인(120)과 연결되도록 구성된다. 즉, 상기 제1 공통 전극(125a)과 상기 공통 라인(120) 사이에는 게이트 절연막과 보호막이 형성될 수 있는데, 이들 게이트 절연막과 보호막에 콘택홀이 형성되어 있어, 상기 콘택홀을 통해 상기 제1 공통 전극(125a)과 상기 공통 라인(120)이 연결될 수 있다. 이와 같은 제1 공통 전극(125a)은 상기 화소 전극(145)과 함께 수평전계를 발생시킴과 더불어 상기 데이터 라인(130)과 상기 화소 전극(145) 사이에 발생하는 크로스 토크(cross talk)를 방지하는 역할을 한다. 또한, 상기 제1 공통 전극(125a)은 상기 빛샘 방지층(118)과 소정 영역에서 오버랩되도록 형성될 수 있다. The first common electrode 125a is formed on a layer different from the common line 120, for example, the same layer as the pixel electrode 145, and one end of the first common electrode 125a is formed on the common line ( 120). That is, a gate insulating film and a passivation layer may be formed between the first common electrode 125a and the common line 120. Contact holes are formed in the gate insulating layer and the passivation layer, and the first hole is formed through the contact hole. The common electrode 125a and the common line 120 may be connected. The first common electrode 125a generates a horizontal electric field together with the pixel electrode 145 and prevents cross talk between the data line 130 and the pixel electrode 145. It plays a role. In addition, the first common electrode 125a may be formed to overlap the light leakage preventing layer 118 in a predetermined region.

상기 제2 공통 전극(125b)은 상기 공통 라인(120)과 동일한 층에 형성되며, 상기 공통 라인(120)으로부터 연장되어 구성된다. 이와 같은 제2 공통 전극(125b)은 상기 화소 전극(145)과 함께 수평전계를 발생시키는 역할을 한다. The second common electrode 125b is formed on the same layer as the common line 120 and extends from the common line 120. The second common electrode 125b serves to generate a horizontal electric field together with the pixel electrode 145.

상기 빛샘 방지층(118)은 상기 데이터 라인(130)과 오버랩되도록 형성되어 상기 데이터 라인(130) 근방에서 발생하는 빛샘을 방지하는 역할을 하는 것으로서, 상기 데이터 라인(130)의 폭보다 큰 폭으로 상기 데이터 라인(130)과 동일한 방향으로 연장되어 형성될 수 있다. The light leakage preventing layer 118 is formed to overlap the data line 130 to prevent light leakage occurring near the data line 130. The light leakage prevention layer 118 has a width larger than that of the data line 130. It may be formed extending in the same direction as the data line 130.

이와 같은 상기 빛샘 방지층(118)은 상기 게이트 라인(110) 및 공통 라인(120)과 동일한 층에 동일한 물질로 형성될 수 있고, 따라서, 도시된 바와 같이, 상기 빛샘 방지층(118)은 상기 데이터 라인(130)과 동일한 방향으로 연장되어 형성 되지만, 상기 게이트 라인(110) 및 상기 공통 라인(120)과는 연결되지 않도록 불연속적으로 형성된다. The light leakage preventing layer 118 may be formed of the same material on the same layer as the gate line 110 and the common line 120. Thus, as shown, the light leakage prevention layer 118 may be formed on the data line. It is formed extending in the same direction as 130, but is discontinuously formed so as not to be connected to the gate line 110 and the common line 120.

상기 빛샘 방지층(118)은 상기 데이터 라인(130)과 전기적으로 연결되도록 형성될 수 있다. 즉, 상기 빛샘 방지층(118)과 상기 데이터 라인(130) 사이에는 게이트 절연막이 형성될 수 있는데, 상기 게이트 절연막에 콘택홀이 형성되어 있어 상기 콘택홀을 통해 상기 빛샘 방지층(118)과 상기 데이터 라인(130)이 연결될 수 있다. 이와 같이, 상기 빛샘 방지층(118)이 상기 데이터 라인(130)과 전기적으로 연결될 경우, 상기 데이터 라인(130)과 상기 빛샘 방지층(118)에 의한 기생 커패시턴스의 발생이 방지될 수 있다. The light leakage preventing layer 118 may be formed to be electrically connected to the data line 130. That is, a gate insulating layer may be formed between the light leakage preventing layer 118 and the data line 130. A contact hole is formed in the gate insulating layer, so that the light leakage preventing layer 118 and the data line are formed through the contact hole. 130 may be connected. As such, when the light leakage preventing layer 118 is electrically connected to the data line 130, generation of parasitic capacitance by the data line 130 and the light leakage prevention layer 118 may be prevented.

이하에서는 도 4a 및 도 4b를 참조하여, 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치에 대해서 보다 구체적으로 설명하기로 한다. Hereinafter, a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4A and 4B.

도 4a는 도 3의 A-A라인의 단면에 해당하는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 개략적인 단면도이다. 4A is a schematic cross-sectional view of a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention, which corresponds to a cross section of the A-A line of FIG. 3.

도 4a에서 알 수 있듯이, 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치는 제1 기판(100), 제2 기판(200), 및 상기 제1 기판(100)과 제2 기판(200) 사이에 형성된 액정층(300)을 포함하여 이루어진다. As can be seen in FIG. 4A, a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention includes a first substrate 100, a second substrate 200, and the first substrate 100 and the second substrate 200. It comprises a liquid crystal layer 300 formed between.

상기 제1 기판(100) 상에는 게이트 전극(112) 및 제2 공통 전극(125b)이 형성되어 있다. The gate electrode 112 and the second common electrode 125b are formed on the first substrate 100.

상기 게이트 전극(112) 및 제2 공통 전극(125b)을 포함한 상기 제1 기판(100)의 전면에는 게이트 절연막(113)이 형성되어 있다. A gate insulating layer 113 is formed on an entire surface of the first substrate 100 including the gate electrode 112 and the second common electrode 125b.

상기 게이트 절연막(113) 상에는 반도체층(115)이 형성되어 있고, 상기 반도체층(115) 상에는 소스 전극(132) 및 드레인 전극(134)이 형성되어 있다. The semiconductor layer 115 is formed on the gate insulating layer 113, and the source electrode 132 and the drain electrode 134 are formed on the semiconductor layer 115.

상기 반도체층(115)은 상기 소스 전극(132) 및 드레인 전극(134)과 접촉하는 부분에 불순물이 도핑된 오믹콘택층이 구비되고, 상기 소스 전극(132) 및 드레인 전극(134)은 소정 간격으로 이격 형성된다. The semiconductor layer 115 includes an ohmic contact layer doped with an impurity in a portion in contact with the source electrode 132 and the drain electrode 134, and the source electrode 132 and the drain electrode 134 are provided at predetermined intervals. Spaced apart.

상기 소스 전극(132) 및 드레인 전극(134)을 포함한 상기 제1 기판(100)의 전면에는 보호막(137)이 형성되어 있다. 상기 보호막(137)에는 상기 드레인 전극(137)이 노출될 수 있도록 소정 영역에 콘택홀(138)이 구비되어 있다. A passivation layer 137 is formed on an entire surface of the first substrate 100 including the source electrode 132 and the drain electrode 134. The passivation layer 137 is provided with a contact hole 138 in a predetermined area so that the drain electrode 137 can be exposed.

상기 보호막(137) 상에는 화소 전극(145)이 형성되어 있다. 상기 화소 전극(145)은 상기 보호막(137)에 구비된 콘택홀(138)을 통해 상기 드레인 전극(134)과 연결되어 있다. The pixel electrode 145 is formed on the passivation layer 137. The pixel electrode 145 is connected to the drain electrode 134 through the contact hole 138 provided in the passivation layer 137.

상기 제2 기판(200) 상에는 차광층(210)이 형성되어 있다. 상기 차광층(210)은 화소 영역 이외의 영역으로 광이 누설되는 것을 차단하는 역할을 하는 것으로서, 매트릭스 구조로 형성되어 있다. The light blocking layer 210 is formed on the second substrate 200. The light blocking layer 210 serves to block leakage of light to a region other than the pixel region, and has a matrix structure.

상기 차광층(210) 사이에는 컬러필터층(230)이 형성되어 있다. 상기 컬러필터층(230)은 적색(R), 녹색(G), 및 청색(B)의 컬러필터층을 포함하여 이루어진다. The color filter layer 230 is formed between the light blocking layers 210. The color filter layer 230 includes a color filter layer of red (R), green (G), and blue (B).

상기 컬러 필터층(230) 상에는 기판 평탄화를 위한 오버코트층(250)이 형성되어 있다. An overcoat layer 250 is formed on the color filter layer 230 to planarize the substrate.

도 4b는 도 3의 B-B라인의 단면에 해당하는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 개략적인 단면도로서, 전술한 빛샘 방지층(118)이 형성 되는 데이터 라인(130) 근방에 해당하는 단면도이다. FIG. 4B is a schematic cross-sectional view of a transverse electric field type liquid crystal display device according to an exemplary embodiment corresponding to a cross section of the BB line of FIG. 3, near the data line 130 where the light leakage preventing layer 118 is formed. Corresponding cross section.

도 4b에서 알 수 있듯이, 제1 기판(100) 상에는 빛샘 방지층(118)이 형성되어 있다. 상기 빛샘 방지층(118)은 상기 도 4a에서 설명한 게이트 전극(112) 및 제2 공통 전극(125b)과 동일한 층에 동일한 물질로 형성된다. As shown in FIG. 4B, the light leakage preventing layer 118 is formed on the first substrate 100. The light leakage preventing layer 118 is formed of the same material on the same layer as the gate electrode 112 and the second common electrode 125b described with reference to FIG. 4A.

상기 빛샘 방지층(118) 상에는 게이트 절연막(113)이 형성되어 있다. 상기 게이트 절연막(113)은 상기 빛샘 방지층(118)이 노출될 수 있도록 소정 영역에 콘택홀(114)이 형성되어 있다. The gate insulating layer 113 is formed on the light leakage preventing layer 118. In the gate insulating layer 113, a contact hole 114 is formed in a predetermined region so that the light leakage preventing layer 118 is exposed.

상기 게이트 절연막(113) 상에는 데이터 라인(130)이 형성되어 있다. 상기 데이터 라인(130)은 상기 게이트 절연막(113)에 구비된 콘택홀(114)을 통해 상기 빛샘 방지층(118)과 연결되어 있다. The data line 130 is formed on the gate insulating layer 113. The data line 130 is connected to the light leakage preventing layer 118 through a contact hole 114 provided in the gate insulating layer 113.

상기 데이터 라인(130) 상에는 보호막(137)이 형성되어 있고, 상기 보호막(137) 상에는 제1 공통 전극(125a)이 형성되어 있다. 상기 제1 공통 전극(125a)은 상기 빛샘 방지층(118)과 소정 영역에서 오버랩되도록 형성될 수 있다. A passivation layer 137 is formed on the data line 130, and a first common electrode 125a is formed on the passivation layer 137. The first common electrode 125a may be formed to overlap the light leakage preventing layer 118 in a predetermined region.

제2 기판(200) 상에 차광층(210), 컬러필터층(230), 및 오버코트층(250)이 차례로 형성되어 있다. The light blocking layer 210, the color filter layer 230, and the overcoat layer 250 are sequentially formed on the second substrate 200.

여기서, 상기 차광층(210)은 전술한 바와 같이 광누설을 방지하는 역할을 하는 것인데, 상기 제1 기판(100) 상에 빛샘 방지층(118)이 형성되어 있기 때문에, 상기 차광층(210)이 비교적 작은 폭으로 형성될 수 있다. 즉, 상기 차광층(210)은 상기 빛샘 방지층(118)의 폭 보다 약간 큰 폭으로 형성되면 충분하고, 예를 들어 상기 제1 공통전극(125a)의 일부와 오버랩되도록 형성되면 충분하다. Here, the light blocking layer 210 serves to prevent light leakage as described above. Since the light leakage preventing layer 118 is formed on the first substrate 100, the light blocking layer 210 is formed. It can be formed with a relatively small width. That is, the light blocking layer 210 may be formed to have a width slightly larger than the width of the light leakage preventing layer 118, and may be formed to overlap a part of the first common electrode 125a, for example.

이상 설명한 각각의 구성들은 당업계에 공지된 다양한 재료를 당업계에 공지된 다양한 방법을 통해 패턴 형성할 수 있다. 이하에서는 각각의 구성들의 재료 및 패턴 형성 방법에 대한 예를 설명하지만, 반드시 그에 한정되는 것은 아니다. Each of the configurations described above can be patterned through various methods known in the art to a variety of materials known in the art. Hereinafter, examples of the material and the pattern forming method of the respective components will be described, but are not necessarily limited thereto.

상기 게이트 라인(110), 상기 공통 라인(120), 상기 데이터 라인(130), 이들 라인에 연결되는 전극들, 및 상기 빛샘 방지층(118)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The gate line 110, the common line 120, the data line 130, the electrodes connected to the lines, and the light leakage preventing layer 118 are formed of molybdenum (Mo), aluminum (Al), and chromium (Cr). ), Gold (Au), titanium (Ti), nickel (Ni), neodium (Nd), copper (Cu), or alloys thereof, and may be composed of a single layer or two or more layers of the metal or alloy. Can be done.

상기 게이트 절연막(113) 및 보호막(137)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있으며, 상기 산화막 또는 질화막의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The gate insulating layer 113 and the protective layer 137 may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx), and may be formed of a single layer or two or more layers of the oxide layer or nitride layer.

상기 반도체층(115)은 비정질 실리콘 또는 결정질 실리콘을 포함하여 이루어질 수 있다. 또한, 상기 반도체층(115)은 상기 소스 전극(132) 및 상기 드레인 전극(134)과 접촉하는 영역에 불순물이 도핑된 오믹콘택층을 구비할 수 있다. The semiconductor layer 115 may include amorphous silicon or crystalline silicon. In addition, the semiconductor layer 115 may include an ohmic contact layer doped with impurities in a region in contact with the source electrode 132 and the drain electrode 134.

상기 화소 전극(145)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명 도전물로 이루어질 수 있고, 상기 제1 공통 전극(125a)도 상기 화소 전극(145)과 마찬가지로 투명 도전물로 이루어질 수 있다. The pixel electrode 145 may be made of a transparent conductive material, such as indium tin oxide (ITO), indium zinc oxide (IZO), or zinc oxide (ZnO), and the first common electrode 125a may also be the pixel electrode 145. Like) can be made of a transparent conductive material.

이와 같은 각각의 구성 들은 포토 레지스트(PR)를 이용하여 노광, 현상 및 식각을 하는 소위 포토리소그라피(Photolithography) 공정을 통해 패턴 형성할 수 있다. 또한, 상기 포토리소그라피 공정 이외에, 금속물질의 페이스트를 이용하여 스크린 프린팅(screen printing), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(gravure offset printing), 리버스 오프셋 프린팅(reverse offset printing, 플렉소 프린팅(flexo printing), 또는 마이크로 콘택 프린팅(microcontact printing)과 같은 인쇄 공정을 통해 패턴 형성할 수도 있다. Each of these components may be patterned through a so-called photolithography process in which exposure, development, and etching are performed using photoresist (PR). Further, in addition to the photolithography process, screen printing, inkjet printing, gravure printing, gravure offset printing, reverse offset printing using reverse metal pastes The pattern may be formed through a printing process such as offset printing, flexo printing, or microcontact printing.

도 5는 본 발명의 다른 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도이고, 도 6a는 도 5의 A-A라인의 단면에 해당하는 본 발명의 다른 실시예에 따른 횡전계 방식 액정표시장치의 개략적인 단면도이고, 도 6b는 도 5의 B-B라인의 단면에 해당하는 본 발명의 다른 실시예에 따른 횡전계 방식 액정표시장치의 개략적인 단면도이다. FIG. 5 is a schematic plan view of a lower substrate of a transverse electric field liquid crystal display according to another exemplary embodiment of the present invention, and FIG. 6A is a transverse electric field method according to another exemplary embodiment of the present invention corresponding to a cross section taken along line AA of FIG. FIG. 6B is a schematic cross-sectional view of a transverse electric field type liquid crystal display device according to another exemplary embodiment of the present invention, which corresponds to a cross section of the BB line of FIG. 5.

이와 같은, 도 5, 도 6a 및 도 6b에 도시한 본 발명의 다른 실시예에 따른 횡전계 방식 액정표시장치는, 상기 빛샘 방지층(118)과 상기 데이터 라인(130) 사이에 반도체층(115)이 추가로 형성됨에 따라 상기 빛샘 방지층(118)과 상기 데이터 라인(130) 사이의 전기적 연결구조가 변경된 것을 제외하고 전술한 도 3, 도 4a 및 도 4b에 도시한 본 발명의 일 실시예에 다른 횡전계 방식 액정표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 동일한 구성에 대한 구체적인 설명은 생략하기로 한다. As described above, the transverse electric field type liquid crystal display device according to another exemplary embodiment of the present invention illustrated in FIGS. 5, 6A, and 6B includes a semiconductor layer 115 between the light leakage preventing layer 118 and the data line 130. This is further formed according to the embodiment of the present invention shown in FIGS. 3, 4A and 4B except that the electrical connection structure between the light leakage preventing layer 118 and the data line 130 is changed. It is the same as the transverse electric field type liquid crystal display device. Therefore, the same reference numerals are assigned to the same components, and detailed description of the same components will be omitted.

본 발명의 다른 실시예에 따르면, 반도체층(115)이 게이트 라인(110)과 데이터 라인(130)이 교차하는 영역에 형성되어 박막 트랜지스터를 구성함과 더불어 상기 데이터 라인(130)이 형성된 영역에까지 연장되어 형성된다. According to another embodiment of the present invention, the semiconductor layer 115 is formed in an area where the gate line 110 and the data line 130 cross each other to form a thin film transistor and to the area where the data line 130 is formed. It is formed to extend.

즉, 도 6a에서 알 수 있듯이, 상기 반도체층(115)은 게이트 절연막(113)과 소스/드레인 전극(132, 134) 사이에 형성되어 박막 트랜지스터를 구성하며, 도 6b에서 알 수 있듯이, 상기 반도체층(115)은 상기 게이트 절연막(113)과 데이트 라인(130) 사이에도 형성된다. That is, as shown in FIG. 6A, the semiconductor layer 115 is formed between the gate insulating layer 113 and the source / drain electrodes 132 and 134 to form a thin film transistor, and as shown in FIG. 6B, the semiconductor The layer 115 is also formed between the gate insulating layer 113 and the data line 130.

이와 같이, 반도체층(115)이 상기 게이트 절연막(113)과 데이터 라인(130) 사이에 형성되게 되면, 상기 게이트 절연막(113) 아래에 형성된 상기 빛샘 방지층(118)이 상기 데이터 라인(130)과 전기적으로 연결하기 위해서 그 구조상 변경이 필요하게 된다. As such, when the semiconductor layer 115 is formed between the gate insulating layer 113 and the data line 130, the light leakage preventing layer 118 formed under the gate insulating layer 113 may be formed with the data line 130. In order to make electrical connections, structural changes are necessary.

따라서, 도 5에서 알 수 있듯이, 상기 데이터 라인(130)은 소정 영역에 돌출부(130a)가 형성되어 있고, 상기 빛샘 방지층(118) 또한 상기 데이터 라인(130)의 돌출부(130a)에 대응하는 영역에 돌출부(118a)가 형성되어 있고, 상기 빛샘 방지층(118)의 돌출부(118a)와 상기 데이터 라인(130)의 돌출부(130a) 사이에 전기적 연결이 형성된다. Thus, as shown in FIG. 5, the data line 130 has a protrusion 130a formed in a predetermined region, and the light leakage preventing layer 118 also corresponds to the protrusion 130a of the data line 130. A protrusion 118a is formed at an upper portion thereof, and an electrical connection is formed between the protrusion 118a of the light leakage preventing layer 118 and the protrusion 130a of the data line 130.

구체적으로는, 도 6b에서 알 수 있듯이, 상기 반도체층(115)이 형성되지 않은 영역에 상기 빛샘 방지층(118)의 돌출부(118a)와 상기 데이터 라인(130)의 돌출부(130a)가 각각 형성되고, 게이트 절연막(113)에 형성된 콘택홀(114)을 통해서 상기 빛샘 방지층(118)의 돌출부(118a)와 상기 데이터 라인(130)의 돌출부(130a)가 전기적으로 연결된다. Specifically, as shown in FIG. 6B, protrusions 118a of the light leakage preventing layer 118 and protrusions 130a of the data line 130 are formed in regions where the semiconductor layer 115 is not formed. The protrusion 118a of the light leakage preventing layer 118 and the protrusion 130a of the data line 130 are electrically connected to each other through the contact hole 114 formed in the gate insulating layer 113.

다만, 상기 빛샘 방지층(118)의 폭을 크게 형성할 경우, 상기 데이터 라인(130)에만 돌출부(130a)를 형성하여 상기 데이터 라인(130)의 돌출부(130a)와 상 기 빛샘 방지층(118)을 전기적으로 연결할 수도 있지만, 이 경우는 빛샘 방지층(118)의 폭이 증가함에 따라 개구율이 감소될 수 있다. However, when the width of the light leakage preventing layer 118 is formed to be large, the protrusion 130a is formed only on the data line 130 so that the protrusion 130a and the light leakage preventing layer 118 of the data line 130 are formed. Although electrically connected, in this case, the aperture ratio may decrease as the width of the light leakage preventing layer 118 increases.

도 1a 및 도 1b는 종래의 횡전계 방식 액정표시장치의 개략적인 단면도이다. 1A and 1B are schematic cross-sectional views of a conventional transverse electric field type liquid crystal display device.

도 2a는 종래의 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 단면에 해당하는 종래의 횡전계 방식 액정표시장치의 단면도이다.FIG. 2A is a schematic plan view of a lower substrate of a conventional transverse electric field liquid crystal display device, and FIG. 2B is a cross-sectional view of a conventional transverse electric field liquid crystal display device corresponding to a cross section of the line I-I of FIG. 2A.

도 3은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도이고, 도 4a는 도 3의 A-A라인의 단면에 해당하는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 개략적인 단면도이고, 도 4b는 도 3의 B-B라인의 단면에 해당하는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 개략적인 단면도이다. 3 is a schematic plan view of a lower substrate of a transverse electric field type liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 4a is a transverse electric field method according to an embodiment of the present invention corresponding to a cross section taken along line AA of FIG. 3. FIG. 4B is a schematic cross-sectional view of a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention, which corresponds to a cross section of the BB line of FIG. 3.

도 5는 본 발명의 다른 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도이고, 도 6a는 도 5의 A-A라인의 단면에 해당하는 본 발명의 다른 실시예에 따른 횡전계 방식 액정표시장치의 개략적인 단면도이고, 도 6b는 도 5의 B-B라인의 단면에 해당하는 본 발명의 다른 실시예에 따른 횡전계 방식 액정표시장치의 개략적인 단면도이다. FIG. 5 is a schematic plan view of a lower substrate of a transverse electric field liquid crystal display according to another exemplary embodiment of the present invention, and FIG. 6A is a transverse electric field method according to another exemplary embodiment of the present invention corresponding to a cross section taken along line AA of FIG. FIG. 6B is a schematic cross-sectional view of a transverse electric field type liquid crystal display device according to another exemplary embodiment of the present invention, which corresponds to a cross section of the BB line of FIG. 5.

<도면의 주요부 구성에 대한 부호의 설명><Description of the code | symbol about the structure of the principal part of drawing>

110: 게이트 라인 115: 반도체층110: gate line 115: semiconductor layer

118: 빛샘 방지층 120: 공통 라인118: light leakage prevention layer 120: common line

125a, 125b: 제1, 제2 공통 전극125a and 125b: first and second common electrodes

130: 데이터 라인 145: 화소 전극 130: data line 145: pixel electrode

Claims (10)

제1 기판 및 제2 기판;A first substrate and a second substrate; 상기 제1 기판 및 제2 기판 사이에 형성된 액정층;A liquid crystal layer formed between the first substrate and the second substrate; 상기 제1 기판 상에 서로 교차하도록 배열된 게이트 라인 및 데이터 라인;A gate line and a data line arranged to cross each other on the first substrate; 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터;A thin film transistor formed at an area where the gate line and the data line cross each other; 상기 박막 트랜지스터와 연결되는 화소 전극;A pixel electrode connected to the thin film transistor; 상기 화소 전극과 평행하게 배열된 공통 전극; 및 A common electrode arranged in parallel with the pixel electrode; And 상기 데이터 라인과 오버랩되도록 형성되어 빛샘을 방지하는 역할을 하는 빛샘 방지층을 포함하여 이루어진 횡전계 방식 액정표시장치. And a light leakage prevention layer formed to overlap the data line to prevent light leakage. 제1항에 있어서, The method of claim 1, 상기 빛샘 방지층은 상기 데이터 라인과 전기적으로 연결되어 있는 것을 특징으로 하는 횡전계 방식 액정표시장치. The light leakage preventing layer is electrically connected to the data line. 제2항에 있어서, The method of claim 2, 상기 빛샘 방지층은 소정 영역에 돌출부가 구비되어 있고, 상기 데이터 라인은 상기 빛샘 방지층의 돌출부에 대응하는 위치에 돌출부가 구비되어 있으며, 상기 빛샘 방지층의 돌출부와 상기 데이터 라인의 돌출부가 서로 연결되어 있는 것을 특 징으로 하는 횡전계 방식 액정표시장치. The light leakage preventing layer is provided with a protrusion in a predetermined region, the data line is provided with a protrusion corresponding to the protrusion of the light leakage prevention layer, the protrusion of the light leakage prevention layer and the protrusion of the data line is connected to each other. Transverse electric field type liquid crystal display device. 제3항에 있어서, The method of claim 3, wherein 상기 빛샘 방지층과 상기 데이터 라인 사이에 반도체층이 형성되어 있고, 상기 반도체층은 상기 빛샘 방지층의 돌출부와 상기 데이터 라인의 돌출부가 형성된 영역 이외의 영역에 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치. And a semiconductor layer is formed between the light leakage preventing layer and the data line, wherein the semiconductor layer is formed in a region other than a region where a protrusion of the light leakage prevention layer and a protrusion of the data line are formed. 제1항에 있어서, The method of claim 1, 상기 빛샘 방지층은 상기 데이터 라인의 폭보다 큰 폭으로 상기 데이터 라인과 동일한 방향으로 연장되어 있는 것을 특징으로 하는 횡전계 방식 액정표시장치. And the light leakage preventing layer extends in the same direction as the data line with a width larger than the width of the data line. 제1항에 있어서, The method of claim 1, 상기 빛샘 방지층은 상기 게이트 라인과 동일한 층에 형성되어 있는 것을 특징으로 하는 횡전계 방식 액정표시장치. The light leakage preventing layer is formed on the same layer as the gate line. 제1항에 있어서, The method of claim 1, 상기 공통 전극은 상기 데이터 라인에 인접한 하나의 화소의 최외곽 위치에 형성된 제1 공통 전극 및 상기 제1 공통 전극 사이에 형성된 제2 공통 전극을 포함하여 이루어지고, 상기 제1 공통 전극과 상기 제2 공통 전극은 서로 상이한 층에 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치. The common electrode includes a first common electrode formed at an outermost position of one pixel adjacent to the data line and a second common electrode formed between the first common electrode, and the first common electrode and the second common electrode. The common electrode is a transverse electric field type liquid crystal display device, characterized in that formed on different layers. 제7항에 있어서, The method of claim 7, wherein 상기 제1 공통 전극은 상기 빛샘 방지층과 소정 영역에서 오버랩되도록 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치.And the first common electrode is overlapped with the light leakage preventing layer in a predetermined region. 제7항에 있어서, The method of claim 7, wherein 상기 제1 공통 전극은 상기 화소 전극과 동일한 층에 형성되고, 상기 제2 공통 전극은 상기 게이트 라인과 동일한 층에 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치. And the first common electrode is formed on the same layer as the pixel electrode, and the second common electrode is formed on the same layer as the gate line. 제7항에 있어서, The method of claim 7, wherein 상기 제2 기판 상에는 차광층이 형성되어 있고, 상기 차광층은 상기 제1 공통전극의 일부와 오버랩되도록 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치. A light blocking layer is formed on the second substrate, and the light blocking layer is formed to overlap a part of the first common electrode.
KR1020090117683A 2009-12-01 2009-12-01 In Plane Switching mode Liquid Crystal Display Device KR101637876B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090117683A KR101637876B1 (en) 2009-12-01 2009-12-01 In Plane Switching mode Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117683A KR101637876B1 (en) 2009-12-01 2009-12-01 In Plane Switching mode Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20110061136A true KR20110061136A (en) 2011-06-09
KR101637876B1 KR101637876B1 (en) 2016-07-08

Family

ID=44395663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117683A KR101637876B1 (en) 2009-12-01 2009-12-01 In Plane Switching mode Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR101637876B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110703526A (en) * 2019-10-30 2020-01-17 深圳市华星光电半导体显示技术有限公司 Liquid crystal display panel and liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025567A (en) * 1998-10-13 2000-05-06 윤종용 Liquid crystal display of in-plane method
KR20010106862A (en) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 IPS mode Liquid crystal display device and method for fabricating the same
KR20060116711A (en) * 2005-05-10 2006-11-15 미쓰비시덴키 가부시키가이샤 Liquid crystal display device and manufacturing method threrfor
KR20070103129A (en) * 2006-04-18 2007-10-23 엘지.필립스 엘시디 주식회사 An array substrate for in-plane switching mode lcd and method of fabricating of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025567A (en) * 1998-10-13 2000-05-06 윤종용 Liquid crystal display of in-plane method
KR20010106862A (en) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 IPS mode Liquid crystal display device and method for fabricating the same
KR20060116711A (en) * 2005-05-10 2006-11-15 미쓰비시덴키 가부시키가이샤 Liquid crystal display device and manufacturing method threrfor
KR20070103129A (en) * 2006-04-18 2007-10-23 엘지.필립스 엘시디 주식회사 An array substrate for in-plane switching mode lcd and method of fabricating of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110703526A (en) * 2019-10-30 2020-01-17 深圳市华星光电半导体显示技术有限公司 Liquid crystal display panel and liquid crystal display device

Also Published As

Publication number Publication date
KR101637876B1 (en) 2016-07-08

Similar Documents

Publication Publication Date Title
US8319928B2 (en) Liquid crystal display device and method of manufacturing the same
US9575353B2 (en) Liquid crystal display
KR20080071001A (en) Liquid crystal display panel and method of manufacturing the same
KR20130054780A (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP2008046599A (en) Display device
US20080017884A1 (en) Display substrate, display apparatus having the display substrate and method for manufacturing the display apparatus
US7751012B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR20100069430A (en) Liquid crystal display device controllable viewing angle and method of fabricating the same
KR20130026375A (en) Liquid crystal display device and method for manufacturing the same
KR102051563B1 (en) Liquid crystal display
KR102040084B1 (en) Display device
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR20100059508A (en) Pad array of liquid crystal display device
KR20130085859A (en) Liguif crystal display and manufacturing method thereof
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR100679100B1 (en) Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same
KR20110109047A (en) Liquid crystal display device and method for manufacturing the same
KR20110056621A (en) Thin film transistor substrate and method of manufacturing the same and liquid crystal display device and method of manufacturing the same
KR20120072817A (en) Liquid crystal display device
KR20080073573A (en) Liquid crystal panel and manufacturing method thereof
KR101637876B1 (en) In Plane Switching mode Liquid Crystal Display Device
KR102050512B1 (en) Liquid crystal display
KR101668993B1 (en) In Plane Switching mode Liquid Crystal Display Device
JP4593161B2 (en) Liquid crystal display
KR101785914B1 (en) In-Plane Switching Mode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4