KR101668993B1 - In Plane Switching mode Liquid Crystal Display Device - Google Patents

In Plane Switching mode Liquid Crystal Display Device Download PDF

Info

Publication number
KR101668993B1
KR101668993B1 KR1020090114491A KR20090114491A KR101668993B1 KR 101668993 B1 KR101668993 B1 KR 101668993B1 KR 1020090114491 A KR1020090114491 A KR 1020090114491A KR 20090114491 A KR20090114491 A KR 20090114491A KR 101668993 B1 KR101668993 B1 KR 101668993B1
Authority
KR
South Korea
Prior art keywords
line
liquid crystal
common
electrode
electric field
Prior art date
Application number
KR1020090114491A
Other languages
Korean (ko)
Other versions
KR20110057884A (en
Inventor
박승렬
노소영
김진필
김선우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090114491A priority Critical patent/KR101668993B1/en
Publication of KR20110057884A publication Critical patent/KR20110057884A/en
Application granted granted Critical
Publication of KR101668993B1 publication Critical patent/KR101668993B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133738Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homogeneous alignment
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136218Shield electrodes

Abstract

본 발명은, 기판 상에 제1 방향으로 교대로 배열된 게이트 라인 및 공통 라인; 상기 기판 상에 상기 제1 방향과 상이한 제2 방향으로 배열된 데이트 라인; 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터; 상기 공통 라인과 연결되는 공통 전극; 및 상기 박막 트랜지스터와 연결되는 화소 전극을 포함하여 이루어지고, 상기 공통 전극과 상기 화소 전극은 상기 제1 방향으로 서로 평행하게 교대로 배열되어 있는 것을 특징으로 하는 횡전계 방식 액정표시장치에 관한 것으로서, The present invention provides a liquid crystal display comprising: a gate line and a common line alternately arranged in a first direction on a substrate; A date line arranged on the substrate in a second direction different from the first direction; A thin film transistor formed in a region where the gate line and the data line cross each other; A common electrode connected to the common line; And a pixel electrode connected to the thin film transistor, wherein the common electrode and the pixel electrode are alternately arranged in parallel in the first direction. The transverse electric field type liquid crystal display device according to claim 1,

본 발명에 따르면, 데이터 라인 근방에서 발생하는 전계방향과 액정의 초기 배열방향, 즉 배향막의 러빙방향이 일치하게 되고, 그에 따라 데이터 라인 근방에 위치하는 액정층은 전계 인가 유무에 관계없이 그 배열상태가 일정하게 유지될 수 있어 데이터 라인 근방에서 빛샘이 방지될 수 있다. 이와 같이 하부 기판에서 빛샘이 방지되기 때문에 상부 기판에 형성되는 차광층의 폭을 줄일 수 있어 개구율이 증가 되고 결국 액정표시장치의 휘도가 개선되는 효과가 있다. According to the present invention, the electric field direction generated in the vicinity of the data line and the initial alignment direction of the liquid crystal, that is, the rubbing direction of the alignment film are made to coincide with each other, and accordingly the liquid crystal layer located near the data line, The light leakage can be prevented in the vicinity of the data line. Since the light leakage is prevented in the lower substrate, the width of the light shielding layer formed on the upper substrate can be reduced, thereby increasing the aperture ratio and improving the brightness of the liquid crystal display device.

횡전계, 개구율 Transverse electric field, aperture ratio

Description

횡전계 방식 액정표시장치{In Plane Switching mode Liquid Crystal Display Device}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display (LCD)

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 횡전계 방식 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device, and more particularly to a transverse electric field liquid crystal display device.

액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices have a wide variety of applications ranging from notebook computers, monitors, spacecrafts and aircraft to the advantages of low power consumption and low power consumption and being portable.

액정표시장치는 하부기판, 상부기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다. The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates. The arrangement of the liquid crystal layers is adjusted according to whether an electric field is applied or not, .

이와 같은 액정표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, IPS(In Plane Switching) 모드, VA(Vertical Alignment)모드 등 다양하게 개발되어 있다. Such a liquid crystal display device has been developed in various ways such as a TN (Twisted Nematic) mode, an IPS (In Plane Switching) mode and a VA (Vertical Alignment) mode according to a method of adjusting the arrangement of liquid crystal layers.

상기 IPS 모드는 전계를 형성하는 전극들을 동일한 기판 상에 평행하게 배열함으로써 수평방향의 전계를 통해 액정층의 배열을 조절하는 방식으로서, 이와 같 은 IPS 모드의 액정표시장치를 횡전계 방식 액정표시장치라고도 칭한다. In the IPS mode, the alignment of the liquid crystal layer is adjusted through the electric field in the horizontal direction by arranging the electrodes forming the electric field in parallel on the same substrate. The IPS mode liquid crystal display device is referred to as a transverse electric field liquid crystal display Quot;

이하, 도면을 참조로 종래의 횡전계 방식 액정표시장치에 대해서 설명하기로 한다. Hereinafter, a conventional transverse electric field type liquid crystal display device will be described with reference to the drawings.

도 1a 및 도 1b는 종래의 횡전계 방식 액정표시장치의 개략적인 단면도이다. 도 1a 및 도 1b는 횡전계 방식 액정표시장치의 원리를 설명하기 위한 것으로서, 도 1a는 전계가 인가되지 않은 상태를 도시한 것이고, 도 1b는 전계가 인가된 상태를 도시한 것이다. 1A and 1B are schematic cross-sectional views of a conventional transverse electric field type liquid crystal display device. 1A and 1B illustrate a principle of a transverse electric field type liquid crystal display device. FIG. 1A shows a state in which no electric field is applied, and FIG. 1B shows a state in which an electric field is applied.

도 1a 및 도 1b에서 알 수 있듯이, 종래의 횡전계 방식 액정표시장치는 하부 기판(10), 상부 기판(20), 및 양 기판(10, 20) 사이에 형성된 액정층(30)을 포함하여 이루어진다. 1A and 1B, a conventional transverse electric field type liquid crystal display device includes a lower substrate 10, an upper substrate 20, and a liquid crystal layer 30 formed between both substrates 10 and 20 .

상기 하부 기판(10)의 일면에는 수평방향으로 전계를 형성하기 위해서 공통전극(12) 및 화소 전극(14)이 소정 간격으로 서로 평행하게 배열되어 있다. On one surface of the lower substrate 10, a common electrode 12 and a pixel electrode 14 are arranged parallel to each other at a predetermined interval in order to form an electric field in a horizontal direction.

또한, 상기 하부 기판(10)의 일면 및 상기 상부 기판(20)의 일면에는 액정층(30)의 초기배향을 위해서 하부 배향막(16) 및 상부 배향막(26)이 각각 형성되어 있다. 상기 하부 배향막(16) 및 상부 배향막(26)은 소정의 러빙 방향으로 배향되어 있다. A lower alignment layer 16 and an upper alignment layer 26 are formed on one surface of the lower substrate 10 and one surface of the upper substrate 20 for initial alignment of the liquid crystal layer 30. The lower alignment film 16 and the upper alignment film 26 are oriented in a predetermined rubbing direction.

또한, 상기 하부 기판(10)의 타면 및 상기 상부 기판(20)의 타면에는 하부 편광판(18) 및 상부 편광판(28)이 각각 형성되어 있다. 상기 하부 편광판(18) 및 상부 편광판(28)은 그 광축이 서로 직교하도록 형성되어 있다. A lower polarizer plate 18 and an upper polarizer plate 28 are formed on the other surface of the lower substrate 10 and on the other surface of the upper substrate 20, respectively. The lower polarizer plate 18 and the upper polarizer plate 28 are formed such that their optical axes are perpendicular to each other.

이와 같은 횡전계 방식 액정표시장치가 동작하는 원리에 대해서 설명하면 하 기와 같다. The principle of operation of such a transverse electric field type liquid crystal display device is as follows.

도 1a에서 알 수 있듯이, 상기 공통 전극(12)과 화소 전극(14) 사이에 전계가 인가되지 않으면, 상기 액정층(30)은 초기 배열상태를 유지하게 된다. 이때, 아래에서 입사되는 광은 상기 하부 편광판(18)을 투과한 후 상기 액정층(30)을 통과하면서 편광방향의 회전이 이루어지지 않게 되고 그에 따라 상기 하부 편광판(18)과 광축이 직교하는 상기 상부 편광판(28)은 투과하지 못하게 된다. 따라서, 화상은 블랙 상태가 된다. 1A, if an electric field is not applied between the common electrode 12 and the pixel electrode 14, the liquid crystal layer 30 maintains an initial alignment state. At this time, the light incident from below passes through the lower polarizer plate 18, passes through the liquid crystal layer 30, is not rotated in the polarization direction, and accordingly, the optical axis of the lower polarizer plate 18 The upper polarizer 28 is not allowed to transmit. Thus, the image becomes black.

도 1b에서 알 수 있듯이, 상기 공통 전극(12)과 화소 전극(14) 사이에 전계가 인가되면, 상기 액정층(30)은 그 배열상태가 변경된다. 구체적으로는, 상기 하부 기판(10) 부근에서는 상기 공통 전극(12)과 화소 전극(14) 사이의 전계방향으로 액정층(30)이 회전하게 되지만, 상기 상부 기판(20) 부근에서는 전계의 영향이 적어 액정층(30)이 회전하지 않게 된다. 이때, 아래에서 입사되는 광은 상기 하부 편광판(18)을 투과한 후 상기 액정층(30)을 통과하면서 편광방향의 회전이 이루어지고 그에 따라 상기 하부 편광판(18)과 광축이 직교하는 상기 상부 편광판(28)을 투과하게 된다. 따라서, 화상은 화이트 상태가 된다. 1B, when an electric field is applied between the common electrode 12 and the pixel electrode 14, the alignment state of the liquid crystal layer 30 is changed. Specifically, in the vicinity of the lower substrate 10, the liquid crystal layer 30 rotates in the electric field direction between the common electrode 12 and the pixel electrode 14. However, in the vicinity of the upper substrate 20, The liquid crystal layer 30 does not rotate. At this time, the light incident from below is transmitted through the lower polarizer plate 18 and then passes through the liquid crystal layer 30 to be rotated in the polarization direction so that the upper polarizer plate 18, in which the optical axis is orthogonal to the lower polarizer plate 18, (28). Thus, the image is in the white state.

그러나, 이와 같은 횡전계 방식 액정표시장치는 개구율이 감소하여 휘도가 저하되는 문제점이 있는데, 그에 대해서 이하에서 구체적으로 설명하기로 한다. However, such a transverse electric field type liquid crystal display device has a problem that the aperture ratio is reduced and the luminance is lowered, which will be described in detail below.

도 2a는 종래의 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 단면에 해당하는 종래의 횡전계 방식 액정표시장치의 단면도이다. FIG. 2A is a schematic plan view of a lower substrate of a conventional transverse electric field type liquid crystal display device, and FIG. 2B is a sectional view of a conventional transverse electric field type liquid crystal display device corresponding to a cross section taken along the line I-I of FIG. 2A.

도 2a 및 도 2b에서 알 수 있듯이, 하부 기판(10)에는 게이트 라인(11), 데이터 라인(13), 공통 전극(12), 및 화소 전극(14)이 형성되어 있다. 2A and 2B, a gate line 11, a data line 13, a common electrode 12, and a pixel electrode 14 are formed on a lower substrate 10.

상기 게이트 라인(11)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(13)은 세로 방향으로 배열되어 있으며, 상기 게이트 라인(11)과 데이터 라인(13)이 교차하는 영역에는 스위칭 소자로서 박막 트랜지스터(T)가 형성되어 있다. The gate lines 11 are arranged in the horizontal direction and the data lines 13 are arranged in the vertical direction. In a region where the gate lines 11 and the data lines 13 intersect, (T) is formed.

상기 공통 전극(12)은 가로 방향으로 배열되는 공통 라인(12a)에서 분지되어 있고, 상기 화소 전극(14)은 상기 박막 트랜지스터(T)와 연결되면서 상기 공통 전극(12)과 평행하도록 배열되어 있다. The common electrode 12 is branched from a common line 12a arranged in a horizontal direction and the pixel electrode 14 is arranged in parallel with the common electrode 12 while being connected to the thin film transistor T .

설명되지 않은 도면부호 15는 전극들을 절연하기 위한 절연층이다. An unexplained reference numeral 15 is an insulating layer for insulating the electrodes.

한편, 액정표시장치에서 화상이 표시되는 영역은 화소 영역이기 때문에, 화소 영역 이외의 영역, 예를 들어 상기 게이트 라인(11), 데이터 라인(13) 및 상기 박막 트랜지스터(T) 형성 영역으로 광이 누설되는 것을 방지해야 하고, 그를 위해서 상부 기판(20)에는 차광층(22)이 형성되어 있다. On the other hand, since the region where the image is displayed in the liquid crystal display device is a pixel region, light is emitted to regions other than the pixel region, for example, the gate line 11, the data line 13, And the light shielding layer 22 is formed on the upper substrate 20 for that purpose.

그러나, 이와 같이 상부 기판(20)에 차광층(22)이 형성됨으로써 광 누설이 방지되기는 하지만, 그로 인해서 액정표시장치의 개구율이 감소하게 되어 결국 휘도가 저하되는 문제점이 발생한다. However, although the light leakage is prevented by forming the light shielding layer 22 on the upper substrate 20 as described above, the aperture ratio of the liquid crystal display device is reduced thereby causing a problem of lowering the luminance.

특히, 종래의 횡전계 방식 액정표시장치의 경우 상기 데이터 라인(13) 근방에서 빛샘이 심하게 발생하고 그로 인해서 도 2b와 같이 데이터 라인(13)의 좌우로 상당히 넓은 폭에 대응하는 영역까지 상기 차광층(22)이 형성되게 되어 액정표시장 치의 개구율 감소 폭이 커지게 된다. Particularly, in the case of the conventional transverse electric field type liquid crystal display device, light leakage occurs in the vicinity of the data line 13, and as a result, as shown in FIG. 2B, The aperture ratio of the liquid crystal display device is increased.

이와 관련하여 부연 설명하면, 상기 공통 전극(12)과 화소 전극(14) 사이에 전계가 인가되지 않으면 액정이 러빙방향으로 배열된 상태를 유지하고 그에 따라 화상이 블랙 상태가 되지만, 상기 공통 전극(12)과 화소 전극(14) 사이에 전계가 인가되면 액정이 전계방향으로 그 배열이 변경되어 블랙 상태가 유지되지 못하고 빛샘이 발생하게 된다. In other words, if an electric field is not applied between the common electrode 12 and the pixel electrode 14, the liquid crystal remains aligned in the rubbing direction and the image is black, 12 and the pixel electrode 14, the arrangement of the liquid crystal in the direction of the electric field is changed so that the black state is not maintained and light leakage occurs.

한편, 상기 데이터 라인(12)은 상기 공통 전극(12) 및 화소 전극(14)과 동일한 방향으로 배열되어 있기 때문에 전계 인가시 상기 데이터 라인(12)의 좌우에서도 수평 전계가 발생하고 그에 따라 그 영역에서도 액정의 배열이 변경되어 빛샘이 발생하게 된다. 전술한 바와 같이 상기 데이터 라인(12) 형성 영역은 화소 영역이 아니므로 그 영역으로 광이 누설되는 것을 차단해야 하는데, 이와 같이 데이터 라인(12)의 좌우에서 빛샘이 심하게 발생하기 때문에 빛샘 방지를 위해서 도 2b와 같이 차광층(22)의 폭을 크게 형성해야 하고, 그로 인해서 액정표시장치의 개구율이 감소되어 결국 휘도를 저하시키게 되는 것이다. Since the data lines 12 are arranged in the same direction as the common electrodes 12 and the pixel electrodes 14, a horizontal electric field is generated in the right and left of the data lines 12 when an electric field is applied, The arrangement of the liquid crystal is changed and light leakage occurs. As described above, since the area where the data line 12 is formed is not a pixel area, it is necessary to prevent light from leaking to the area. In this way, since light leakage occurs to the right and left of the data line 12, The width of the light-shielding layer 22 must be increased as shown in FIG. 2B, thereby decreasing the aperture ratio of the liquid crystal display device, thereby lowering the luminance.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 개구율을 증가시킴으로써 휘도가 개선된 횡전계 방식 액정표시장치를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a transverse electric field type liquid crystal display device having improved brightness by increasing an aperture ratio.

본 발명은 상기 목적을 달성하기 위해서, 기판 상에 제1 방향으로 교대로 배열된 게이트 라인 및 공통 라인; 상기 기판 상에 상기 제1 방향과 상이한 제2 방향으로 배열된 데이트 라인; 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터; 상기 공통 라인과 연결되는 공통 전극; 및 상기 박막 트랜지스터와 연결되는 화소 전극을 포함하여 이루어지고, 상기 공통 전극과 상기 화소 전극은 상기 제1 방향으로 서로 평행하게 교대로 배열되어 있는 것을 특징으로 하는 횡전계 방식 액정표시장치를 제공한다. In order to achieve the above object, the present invention provides a semiconductor device comprising: a gate line and a common line alternately arranged in a first direction on a substrate; A date line arranged on the substrate in a second direction different from the first direction; A thin film transistor formed in a region where the gate line and the data line cross each other; A common electrode connected to the common line; And a pixel electrode connected to the thin film transistor, wherein the common electrode and the pixel electrode are alternately arranged in parallel in the first direction.

상기 게이트 라인과 상기 공통 라인은 동일한 간격으로 교대로 배열될 수 있다. The gate lines and the common lines may be alternately arranged at equal intervals.

상기 데이터 라인은 제1 간격 및 상기 제1 간격보다 작은 제2 간격으로 교대로 배열될 수 있다. The data lines may be alternately arranged at a first spacing and a second spacing less than the first spacing.

상기 기판에는 액정의 초기 배향을 위한 배향막이 형성되어 있고, 상기 배향막은 상기 데이터 라인의 배열방향인 제2 방향과 교차하는 방향으로 러빙될 수 있고, 이때, 상기 배향막의 러빙 방향은 상기 데이터 라인 사이에서 생성되는 전계 방향과 동일할 수 있다. Wherein an orientation film for initial alignment of the liquid crystal is formed on the substrate and the orientation film can be rubbed in a direction intersecting with a second direction which is an arrangement direction of the data lines and a rubbing direction of the orientation film is formed between the data lines May be the same as the direction of the electric field generated in the substrate.

상기 박막 트랜지스터는 상기 게이트 라인의 일측 및 타측에 교대로 형성될 수 있다. The thin film transistor may be alternately formed on one side and the other side of the gate line.

상기 게이트 라인의 상부에는 빛샘을 방지할 수 있도록 상기 게이트 라인과 오버랩되는 플로우팅 구조물이 추가로 형성될 수 있고, 이때, 상기 플로우팅 구조물은 상기 화소 전극 또는 상기 공통 전극과 소정 영역에서 오버랩되도록 형성될 수 있다. A floating structure may be formed on the gate line so as to overlap the gate line so as to prevent light leakage. The floating structure may be formed to overlap with the pixel electrode or the common electrode in a predetermined region. .

상기 공통 라인의 상부에는 상기 공통 라인과 오버랩되도록 상기 화소 전극이 형성될 수 있다. And the pixel electrode may be formed on the common line so as to overlap the common line.

상기 공통 라인에는 제1 커패시터 전극이 연결되어 있고, 상기 화소 전극에는 제2 커패시터 전극이 연결되어 있으며, 상기 제2 커패시터 전극은 상기 박막 트랜지스터의 드레인 전극과 연결될 수 있다. A first capacitor electrode is connected to the common line, a second capacitor electrode is connected to the pixel electrode, and the second capacitor electrode is connected to the drain electrode of the thin film transistor.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.

본 발명에 따르면, 데이터 라인 근방에서 발생하는 전계방향과 액정의 초기 배열방향, 즉 배향막의 러빙방향이 일치하게 되고, 그에 따라 데이터 라인 근방에 위치하는 액정층은 전계 인가 유무에 관계없이 그 배열상태가 일정하게 유지될 수 있어 데이터 라인 근방에서 빛샘이 방지될 수 있다. According to the present invention, the electric field direction generated in the vicinity of the data line and the initial alignment direction of the liquid crystal, that is, the rubbing direction of the alignment film are made to coincide with each other, and accordingly the liquid crystal layer located near the data line, The light leakage can be prevented in the vicinity of the data line.

또한, 본 발명에 따르면, 게이트 라인과 오버랩되도록 플로우팅 구조물이 형성되기 때문에 게이트 라인 근방에서 빛샘이 방지될 수 있다. Further, according to the present invention, since the floating structure is formed so as to overlap with the gate line, light leakage can be prevented in the vicinity of the gate line.

또한, 본 발명에 따르면, 화소 전극 또는 최외곽 공통 전극이 공통 라인과 오버랩되도록 형성되기 때문에 공통 라인 근방에서 빛샘이 방지될 수 있다.Further, according to the present invention, since the pixel electrode or the outermost common electrode is formed so as to overlap with the common line, the light leakage can be prevented in the vicinity of the common line.

이상과 같이, 본 발명은 하부 기판의 데이터 라인, 게이트 라인 및 공통 라인 근방에서 빛샘이 방지될 수 있기 때문에, 상부 기판에 형성되는 차광층의 폭을 줄일 수 있어 개구율이 증가 되고, 결국 액정표시장치의 휘도가 개선되는 효과가 있다. As described above, since the light leakage can be prevented in the vicinity of the data line, the gate line, and the common line of the lower substrate, the width of the light shielding layer formed on the upper substrate can be reduced to increase the aperture ratio, There is an effect that the luminance of the display device is improved.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 개략적인 레이아웃이다.3 is a schematic layout of a lower substrate of a transverse electric field type liquid crystal display device according to an embodiment of the present invention.

도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판은, 기판(100), 게이트 라인(110), 공통 라인(120), 데이터 라인(130), 및 박막 트랜지스터(T1, T2)를 포함하여 이루어진다. 3, the lower substrate of the transverse electric field type liquid crystal display according to an embodiment of the present invention includes a substrate 100, a gate line 110, a common line 120, a data line 130, And thin film transistors T 1 and T 2 .

상기 게이트 라인(110)과 공통 라인(120)은 제1 방향, 구체적으로는 세로 방향으로 배열되어 있으며, 서로 교대로 배열되어 있다. 특히, 상기 게이트 라인(110)과 상기 공통 라인(120)은 동일한 간격(D)으로 교대로 배열되어 있다. 또한, 상기 게이트 라인(110)과 상기 공통 라인(120)은 동일한 층에서 동일한 물질로 이루어질 수 있다. The gate lines 110 and the common lines 120 are arranged in a first direction, specifically, a longitudinal direction, and are alternately arranged. In particular, the gate line 110 and the common line 120 are alternately arranged at the same interval D. In addition, the gate line 110 and the common line 120 may be formed of the same material in the same layer.

상기 데이터 라인(130)은 상기 제1 방향과 상이한 제2 방향, 구체적으로는 가로 방향으로 배열되어 있다. 따라서, 상기 데이터 라인(130)은 세로 방향으로 배열되어 있는 상기 게이트 라인(110) 및 상기 공통 라인(120)과 각각 교차 된다. The data lines 130 are arranged in a second direction different from the first direction, specifically in the horizontal direction. Accordingly, the data lines 130 intersect with the gate lines 110 and the common lines 120 arranged in the vertical direction, respectively.

또한, 상기 데이터 라인(130)은 제1 간격(d1) 및 상기 제1 간격(d1)보다 작은 제2 간격(d2)으로 교대로 배열되어 있다. In addition, the data lines 130 are alternately arranged in a first interval d1 and a second interval d2 that is smaller than the first interval d1.

이와 같이, 제1 간격(d1)으로 배열된 두 개의 데이터 라인(130)들, 및 그들과 교차하는 게이트 라인(110)과 공통 라인(120)의 조합에 의해서 화소 영역(Active Area: A/A)이 구성된다. As described above, the pixel area (Active Area: A / A) is formed by the combination of the two data lines 130 arranged at the first interval d1 and the gate line 110 and the common line 120 intersecting with them. ).

상기 박막 트랜지스터(T1, T2)는 상기 게이트 라인(110)에서 연장되는 게이트 전극, 상기 게이트 전극 위에 형성되는 반도체층, 상기 데이터 라인(130)에서 연장되는 소스 전극, 및 상기 소스 전극과 이격되는 드레인 전극을 포함하여 이루어지는데, 이와 같은 박막 트랜지스터(T1, T2)의 구체적인 형성 모습은 후술하는 도 5를 참조하면 용이하게 이해할 수 있을 것이다. The thin film transistors T 1 and T 2 may include a gate electrode extending from the gate line 110, a semiconductor layer formed on the gate electrode, a source electrode extending from the data line 130, The thin film transistors T 1 and T 2 may be formed in a specific manner by referring to FIG. 5 which will be described later.

상기 박막 트랜지스터(T1, T2)는 상기 게이트 라인(110)의 일측, 예를 들어 상기 게이트 라인(110)의 좌측에 형성되는 제1 박막 트랜지스터(T1)와 상기 게이트 라인(110)의 타측, 예를 들어 상기 게이트 라인(110)의 우측에 형성되는 제2 박막 트랜지스터(T2)를 포함하여 이루어지며, 상기 제1 박막 트랜지스터(T1)와 상기 제2 박막 트랜지스터(T2)는 교대로 형성된다. The thin film transistors T 1 and T 2 may include a first thin film transistor T 1 formed on one side of the gate line 110, for example, on the left side of the gate line 110, And a second thin film transistor T 2 formed on the other side of the gate line 110, for example, the right side of the gate line 110. The first thin film transistor T 1 and the second thin film transistor T 2 Are alternately formed.

상기 화소 영역(A/A)에는 공통 전극 및 화소 전극이 형성되어 있는데, 상기 공통 전극은 상기 공통 라인(120)과 연결되어 있고, 상기 화소 전극은 상기 박막 트랜지스터(T1, T2)의 드레인 전극과 연결되어 있다. 또한, 상기 공통 전극과 상기 화소 전극은 상기 제1 방향, 구체적으로는 세로 방향으로 서로 평행하게 교대로 배열되어 있다. 이와 같은 공통 전극과 화소 전극의 구체적인 형성 모습은 후술하는 도 5를 참조하면 용이하게 이해할 수 있을 것이다. There the pixel region (A / A), the common electrode and the pixel electrodes are formed, and the drain of the common electrode is connected to the common line 120, the pixel electrode and the thin film transistor (T 1, T 2) Electrode. In addition, the common electrode and the pixel electrode are alternately arranged in parallel in the first direction, specifically, in the longitudinal direction. A detailed formation of the common electrode and the pixel electrode will be easily understood with reference to FIG.

한편, 상기 기판(100)의 최상층에는 액정의 초기 배향을 위한 배향막이 형성되어 있는데, 상기 배향막은 상기 게이트 라인(110) 및 공통 라인(120)의 배열방향인 제1 방향, 예를 들어 세로 방향과 동일하거나 또는 상기 제1 방향과 소정의 예각을 이루는 방향으로 러빙되어 있다. 즉, 상기 배향막은 상기 데이터 라인(130)의 배열방향인 제2 방향, 예를 들어 가로 방향과 수직으로 교차하거나 또는 소정의 각을 이루면서 교차하는 방향으로 러빙되어 있다. On the other hand, an alignment layer for initial alignment of the liquid crystal is formed on the uppermost layer of the substrate 100. The alignment layer may be formed in a first direction that is an arrangement direction of the gate lines 110 and the common lines 120, Or rubbing in a direction forming a predetermined acute angle with the first direction. That is, the alignment layer is rubbed in the second direction which is the arrangement direction of the data lines 130, for example, the direction orthogonal to the transverse direction or the direction crossing the predetermined angle.

이와 같은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치에서 전계인가 유무에 따른 액정의 배열상태를 설명하면 하기와 같다. In the transverse electric field type liquid crystal display device according to one embodiment of the present invention, the arrangement of the liquid crystal according to whether an electric field is applied will be described below.

도 4a 및 도 4b는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치에서 전계 인가 유무에 따른 액정의 배열상태를 도시한 개략적인 모식도로서, 도 4a는 화소 영역(A/A)에서의 액정의 배열상태를 도시한 것이고, 도 4b는 데이터 라인(130) 근방에서의 액정의 배열상태를 도시한 것이다. FIGS. 4A and 4B are schematic diagrams showing alignment states of liquid crystals according to whether an electric field is applied in a transverse electric field type liquid crystal display device according to an embodiment of the present invention. FIG. FIG. 4B shows the alignment state of the liquid crystal in the vicinity of the data line 130. FIG.

도 4a에서 알 수 있듯이, 상기 화소 영역(A/A)에서는, 전계가 인가되지 않은 상태의 경우, 액정의 장축 방향이 상기 기판(100)의 배향막의 러빙방향, 예를 들어 세로 방향으로 배열되어 있지만, 전계가 인가된 상태의 경우, 액정의 장축방향이 상기 공통 전극과 화소 전극 사이의 전계방향, 예를 들면 가로 방향으로 배열되게 된다. 4A, when the electric field is not applied in the pixel region A / A, the liquid crystal molecules are aligned in the rubbing direction of the alignment layer of the substrate 100, for example, in the longitudinal direction However, when the electric field is applied, the long axis direction of the liquid crystal is arranged in the electric field direction between the common electrode and the pixel electrode, for example, in the horizontal direction.

그러나, 도 4b에서 알 수 있듯이, 상기 데이터 라인(130) 근방, 특히, 상기 제2 간격(d2)으로 배열된 데이타 라인(130) 사이의 영역에서는, 전계가 인가되지 않은 상태의 경우, 액정의 장축 방향이 상기 기판(100)의 배향막의 러빙방향, 예를 들면 세로 방향으로 배열되어 있고, 전계가 인가된 상태의 경우도, 액정의 장축방향이 상기 데이터 라인(130)들 사이의 전계방향, 예를 들면 세로 방향으로 배열되게 된다. 따라서, 상기 데이터 라인(130) 근방에서는 액정이 전계 인가 유무와 관계없이 초기 배향상태를 유지하기 때문에 빛샘 발생이 방지될 수 있다. However, as can be seen from FIG. 4B, in a region between the data lines 130 arranged in the vicinity of the data line 130, particularly the second gap d2, in the state where no electric field is applied, Even when the long axis direction is arranged in the rubbing direction of the orientation film of the substrate 100, for example, in the longitudinal direction, and the electric field is applied, the long axis direction of the liquid crystal is the electric field direction between the data lines 130, For example, in the longitudinal direction. Therefore, in the vicinity of the data line 130, since the liquid crystal maintains the initial alignment state irrespective of whether an electric field is applied or not, generation of light leakage can be prevented.

또한, 본 발명에 따르면, 상기 게이트 라인(110) 근방 및 상기 공통 라인(120) 근방에서의 빛샘 발생도 방지될 수 있는데, 그에 대해서는 후술하기로 한다. Also, according to the present invention, generation of light leakage in the vicinity of the gate line 110 and in the vicinity of the common line 120 can also be prevented, which will be described later.

도 5는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 하나의 화소의 평면도이고, 도 6a는 도 5의 A-A라인의 단면도이고, 도 6b는 도 5의 B-B라인의 단면도이고, 도 6c는 도 5의 C-C라인의 단면도이다. 5 is a plan view of one pixel of a lower substrate of a transverse electric field type liquid crystal display device according to an embodiment of the present invention, FIG. 6A is a sectional view of line AA of FIG. 5, And Fig. 6C is a cross-sectional view of the CC line of Fig.

도 5 및 도 6a 내지 도 6c에서 알 수 있듯이, 게이트 라인(110)과 공통 라인(120)이 제1 방향, 구체적으로는 세로 방향으로 배열되어 있다. 도 5에는 상기 게이트 라인(110)과 공통 라인(120)이 굽은 형태로 형성되는 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니다. 5 and 6A to 6C, the gate line 110 and the common line 120 are arranged in the first direction, specifically, the longitudinal direction. 5, the gate line 110 and the common line 120 are formed in a bent shape, but the present invention is not limited thereto.

또한, 상기 제1 방향과 상이한 제2 방향, 구체적으로는 가로 방향으로 데이터 라인(130)이 배열되어 있다. 따라서, 상기 데이터 라인(130)은 세로 방향으로 배열되어 있는 상기 게이트 라인(110) 및 상기 공통 라인(120)과 각각 교차 된다. In addition, the data lines 130 are arranged in a second direction different from the first direction, specifically, in the horizontal direction. Accordingly, the data lines 130 intersect with the gate lines 110 and the common lines 120 arranged in the vertical direction, respectively.

상기 게이트 라인(110)과 상기 데이터 라인(130)이 교차하는 영역에는 박막 트랜지스터(T)가 형성되어 있다. A thin film transistor T is formed in a region where the gate line 110 and the data line 130 intersect.

상기 박막 트랜지스터(T)는 게이트 전극(112), 반도체층(115), 소스 전극(132), 및 드레인 전극(134)을 포함하여 이루어진다. The thin film transistor T includes a gate electrode 112, a semiconductor layer 115, a source electrode 132, and a drain electrode 134.

상기 게이트 전극(112)은 상기 게이트 라인(110)에서 연장되어 구성된다. The gate electrode 112 extends from the gate line 110.

상기 소스 전극(132)은 상기 데이터 라인(130)에서 연장되어 구성되고, 상기 드레인 전극(134)은 상기 소스 전극(132)과 소정 간격으로 이격되어 구성된다. 상기 소스 전극(132)은 도 5에 도시된 바와 같이 'U'자 형상으로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다. The source electrode 132 is extended from the data line 130 and the drain electrode 134 is spaced apart from the source electrode 132 by a predetermined distance. The source electrode 132 may be formed in a U-shape as shown in FIG. 5, but it is not limited thereto.

상기 반도체층(115)은 상기 게이트 전극(112)의 상측 및 상기 소스/드레인 전극(132, 134)의 하측, 즉, 상기 게이트 전극(112)과 상기 소스/드레인 전극(132, 134)의 사이의 층에 형성된다. 또한, 상기 반도체층(115)은 상기 게이트 라인(110) 및 상기 데이터 라인(130)이 형성된 영역에까지 연장되어 형성될 수 있다. 즉, 도 6a에서 알 수 있듯이, 상기 반도체층(115)은 상기 데이터 라인(130) 아래에 형성될 수 있고, 도 6b에서 알 수 있듯이, 상기 반도체층(115)은 게이트 라인(110) 위에 형성될 수 있다. The semiconductor layer 115 is formed on the upper side of the gate electrode 112 and on the lower side of the source / drain electrodes 132 and 134, that is, between the gate electrode 112 and the source / drain electrodes 132 and 134 Lt; / RTI > In addition, the semiconductor layer 115 may extend to a region where the gate line 110 and the data line 130 are formed. 6A, the semiconductor layer 115 may be formed under the data line 130, and the semiconductor layer 115 may be formed on the gate line 110, as shown in FIG. 6B. .

상기 공통 라인(120)에는 공통 전극(125)이 연결되어 있고, 상기 박막 트랜지스터(T)의 드레인 전극(134)에는 화소 전극(145)이 연결되어 있다. A common electrode 125 is connected to the common line 120. A pixel electrode 145 is connected to a drain electrode 134 of the TFT.

상기 공통 전극(125)과 상기 화소 전극(145)은 제1 방향, 구체적으로는 세로 방향으로 서로 평행하게 교대로 배열되어 있다. 따라서, 이와 같은 평행하게 배열된 공통 전극(125)과 화소 전극(145) 사이에서 가로 방향으로 전계가 형성되고 그에 따라 액정의 배열이 변경된다. 이에 대해서는 도 4a를 참조하여 앞에서 설명한 바와 같다. The common electrode 125 and the pixel electrode 145 are alternately arranged in parallel in the first direction, specifically, the longitudinal direction. Therefore, an electric field is formed in the horizontal direction between the common electrode 125 and the pixel electrode 145 arranged in parallel, and the arrangement of the liquid crystal is changed accordingly. This is described above with reference to FIG. 4A.

상기 게이트 라인(110)과 공통 라인(120)이 굽은 형태로 형성됨에 따라 상기 공통 전극(125)과 상기 화소 전극(145)도 굽은 형태로 형성되지만, 반드시 그에 한정되는 것은 아니다. Since the gate line 110 and the common line 120 are formed in a curved shape, the common electrode 125 and the pixel electrode 145 are also formed in a bent shape, but the present invention is not limited thereto.

또한, 상기 공통 라인(120)에는 제1 커패시터 전극(121)이 연결되어 있고, 상기 드레인 전극(134)에는 소정의 콘택홀을 통해 제2 커패시터 전극(141)이 연결되어 있다. 이와 같은 상기 제1 커패시터 전극(121)과 상기 제2 커패시터 전극(141)은 도 6a에서 알 수 있듯이 서로 오버랩되도록 형성되어 있어 커패시터를 구성하게 된다. A first capacitor electrode 121 is connected to the common line 120 and a second capacitor electrode 141 is connected to the drain electrode 134 through a predetermined contact hole. As shown in FIG. 6A, the first capacitor electrode 121 and the second capacitor electrode 141 are formed to overlap with each other, thereby forming a capacitor.

특히, 상기 제2 커패시터 전극(141)은 상기 화소 전극(145)을 상기 드레인 전극(134)과 연결시키는 역할도 수행한다. 즉, 상기 화소 전극(145)은 상기 제2 커패시터 전극(141)을 통해서 상기 드레인 전극(134)과 연결된다. Particularly, the second capacitor electrode 141 also connects the pixel electrode 145 with the drain electrode 134. That is, the pixel electrode 145 is connected to the drain electrode 134 through the second capacitor electrode 141.

앞에서 도 4b를 참조하여 설명하였듯이, 상기 데이터 라인(130) 근방 영역에서는, 가로 방향의 전계가 형성되지 않고 오히려 세로 방향의 전계가 형성될 수 있 다. 따라서, 전계가 인가되지 않은 상태에서 세로 방향으로 배열된 액정의 장축 방향이 전계가 인가되어도 그 배열상태가 변경되지 않게 되고, 따라서 빛샘 발생이 방지될 수 있다. As described above with reference to FIG. 4B, in the vicinity of the data line 130, an electric field in the transverse direction is not formed but an electric field in the longitudinal direction can be formed. Therefore, even if an electric field is applied to the long axis direction of the liquid crystal arranged in the longitudinal direction in the state where the electric field is not applied, the arrangement state of the liquid crystal is not changed, and therefore, the occurrence of light leakage can be prevented.

이하에서는 상기 게이트 라인(110) 근방 및 상기 공통 라인(120) 근방에서의 빛샘 발생이 방지되는 점에 대해서 설명하기로 한다. Hereinafter, the occurrence of light leakage in the vicinity of the gate line 110 and in the vicinity of the common line 120 will be described.

도 5의 확대도에서 알 수 있듯이, 상기 게이트 라인(110) 근방에는 플로우팅(floating) 구조물(135)이 형성되어 있는데, 상기 플로우팅 구조물(135)은 상기 게이트 라인(110)의 상부에서 상기 게이트 라인(110)과 소정 영역이 오버랩되도록 형성되어 있다. 5, a floating structure 135 is formed in the vicinity of the gate line 110. The floating structure 135 is formed in the upper portion of the gate line 110, The gate line 110 and the predetermined region overlap each other.

이에 대해서 보다 구체적으로 설명하면, 도 6b에서 알 수 있듯이, 기판(100) 상에 게이트 라인(110)이 형성되어 있고, 상기 게이트 라인(110) 상에 게이트 절연막(113)이 형성되어 있고, 상기 게이트 절연막(113) 상에 반도체층(115)이 형성되어 있고, 상기 반도체층(115) 상에 플로우팅 구조물(135)이 형성되어 있다. 6B, a gate line 110 is formed on a substrate 100, a gate insulating film 113 is formed on the gate line 110, A semiconductor layer 115 is formed on the gate insulating layer 113 and a floating structure 135 is formed on the semiconductor layer 115.

상기 플로우팅 구조물(135)은 상기 게이트 라인(110)과 오버랩되면서 상기 게이트 라인(110)의 좌측 및 우측에 각각 형성될 수 있지만, 반드시 그에 한정되는 것은 아니고, 상기 좌측 및 우측에 형성된 플로우팅 구조물(135)이 서로 연결되도록 형성될 수도 있다. 이와 같은 플로우팅 구조물(135)은 다른 전극이나 라인과 연결되지 않고 플로우팅(floating) 상태로 형성되며, 상기 데이트 라인(130)과 동일한 층에 형성될 수 있다. The floating structure 135 may be formed on the left and right sides of the gate line 110 while being overlapped with the gate line 110. The floating structure 135 may be formed on the left and right sides of the floating structure (135) may be connected to each other. The floating structure 135 may be formed in a floating state without being connected to other electrodes or lines, and may be formed on the same layer as the data line 130.

또한, 상기 플로우팅 구조물(135) 상에는 보호막(137)이 형성되어 있고, 상 기 보호막(137) 상에는 화소 전극(145)이 형성되어 있다. 한편, 상기 화소 전극(145) 대신에 최외곽 공통 전극(125)이 상기 보호막(137) 상에 형성되도록 구성할 수도 있으며, 이 경우, 상기 최외곽 공통 전극(125)은 상기 화소 전극(145)과 동일한 층에 형성되며, 소정의 콘택홀을 통해 상기 공통 라인(120)과 연결되게 된다. A protective film 137 is formed on the floating structure 135 and a pixel electrode 145 is formed on the protective film 137. The outermost common electrode 125 may be formed on the protective layer 137 instead of the pixel electrode 145. In this case, the outermost common electrode 125 may be formed on the pixel electrode 145, And is connected to the common line 120 through a predetermined contact hole.

이와 같이 본 발명에 따르면, 상기 플로우팅 구조물(135)이 상기 게이트 라인(110)과 오버랩 되도록 형성되기 때문에 상기 게이트 라인(110) 근방에서 빛샘 발생이 방지될 수 있다. 특히, 상기 플로우팅 구조물(135)은 상기 화소 전극(145)과도 소정 영역에서 오버랩되도록 형성됨으로써, 상기 화소 전극(145)과 상기 게이트 라인(110) 사이에서 전계가 발생하는 것을 차단할 수 있다. 이 경우 게이트 라인(110) 근방에서의 액정이 배열이 전계 인가 유무에 관계없이 일정하게 유지되어 빛샘 발생이 방지될 수 있다. According to the present invention, since the floating structure 135 is formed to overlap with the gate line 110, light leakage can be prevented from occurring in the vicinity of the gate line 110. Particularly, the floating structure 135 is formed to overlap with the pixel electrode 145 in a predetermined region, thereby preventing an electric field from being generated between the pixel electrode 145 and the gate line 110. In this case, the liquid crystal in the vicinity of the gate line 110 can be kept constant regardless of the application or non-application of an electric field, and the occurrence of light leakage can be prevented.

또한, 도 5의 확대도에서 알 수 있듯이, 상기 공통 라인(120) 근방에서는 화소 전극(145)이 상기 공통 라인(120)의 상부에서 상기 공통 라인(120)과 소정 영역이 오버랩되도록 형성되어 있다. 5, the pixel electrode 145 is formed in the vicinity of the common line 120 so as to overlap with the common line 120 at a predetermined region above the common line 120 (see FIG. 5) .

이에 대해서 보다 구체적으로 설명하면, 도 6c에서 알 수 있듯이, 기판(100) 상에 공통 라인(120)이 형성되어 있고, 상기 공통 라인(120) 상에 게이트 절연막(113) 및 보호막(137)이 차례로 형성되어 있고, 상기 보호막(137) 상에 화소 전극(145)이 형성되어 있다. 6C, a common line 120 is formed on the substrate 100, and a gate insulating layer 113 and a protective layer 137 are formed on the common line 120 And a pixel electrode 145 is formed on the protective film 137. [

이와 같이 본 발명에 따르면, 상기 화소 전극(145)이 상기 공통 라인(120)과 오버랩되도록 형성되기 때문에 상기 공통 라인(120) 근방에서 빛샘 발생이 방지될 수 있다. 즉, 만약, 상기 화소 전극(145)과 상기 공통 라인(120)이 오버랩되지 않고 소정 간격으로 이격 형성될 경우에는 상기 화소 전극(145)과 상기 공통 라인(120) 사이의 이격 영역에서 빛샘이 발생할 수 있지만, 본 발명의 경우 상기 화소 전극(145)이 상기 공통 라인(120)과 오버랩되도록 형성되기 때문에 양자 사이의 이격 영역이 존재하지 않아 빛샘 발생이 방지될 수 있다. As described above, since the pixel electrode 145 is formed to overlap the common line 120, the generation of light leakage can be prevented in the vicinity of the common line 120. That is, if the pixel electrode 145 and the common line 120 are spaced apart from each other at a predetermined distance without overlapping, light leakage occurs in the spacing region between the pixel electrode 145 and the common line 120 However, since the pixel electrode 145 is formed to overlap with the common line 120 in the present invention, the light leakage can be prevented because no spacing region exists between the pixel electrode 145 and the common line 120.

이상은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판에 대해서 설명하였는데, 상기 하부 기판 위에는 상부 기판이 형성되고, 상기 하부 기판과 상기 상부 기판 사이에 액정층이 형성된다. As described above, the lower substrate of the transverse electric field type liquid crystal display device according to the embodiment of the present invention has been described. The upper substrate is formed on the lower substrate, and the liquid crystal layer is formed between the lower substrate and the upper substrate.

상기 상부 기판은 도시하지는 않았지만, 화소 영역이 이외의 영역으로 광이 누설되는 것을 차단하기 위한 차광층이 형성되어 있고, 상기 차광층 사이에 적색(R), 녹색(G), 및 청색(B)의 컬러필터층이 형성되고, 상기 컬러필터층 상에 기판 평탄화를 위한 오버코트층이 형성된다. (R), green (G), and blue (B) light-emitting layers are formed between the light-shielding layers to prevent leakage of light to regions other than the pixel region, And an overcoat layer for substrate planarization is formed on the color filter layer.

특히, 전술한 바와 같이, 본 발명은 하부 기판에서 빛샘 발생이 방지되기 때문에 상기 상부 기판에 형성되는 차광층의 전체 면적을 줄일 수 있고, 그에 따라 개구율이 증가 되어 결국 휘도가 개선될 수 있다. In particular, as described above, since the generation of light leakage in the lower substrate is prevented, the entire area of the light shielding layer formed on the upper substrate can be reduced, and the aperture ratio can be increased, thereby improving the brightness.

이상 설명한 각각의 구성들은 당업계에 공지된 다양한 재료를 당업계에 공지된 다양한 방법을 통해 패턴 형성할 수 있다. 이하에서는 각각의 구성들의 재료 및 패턴 형성 방법에 대한 예를 설명하지만, 반드시 그에 한정되는 것은 아니다. Each of the structures described above can be patterned by various methods known in the art by various methods known in the art. Hereinafter, examples of materials and pattern forming methods of the respective structures will be described, but the present invention is not limited thereto.

상기 게이트 라인(110), 상기 공통 라인(120), 상기 데이터 라인(130), 상기 라인들 각각에 연결되는 전극들, 및 상기 플로우팅 구조물(135)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The floating structure 135 may include at least one of molybdenum (Mo), aluminum (Al), aluminum (Al), and the like. And may be made of chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), or an alloy thereof. It can be composed of multiple layers.

상기 게이트 절연막(113) 및 보호막(137)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어질 수 있으며, 상기 산화막 또는 질화막의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The gate insulating layer 113 and the passivation layer 137 may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx). The gate insulating layer 113 and the passivation layer 137 may be a single layer or two or more layers.

상기 반도체층(115)은 비정질 실리콘 또는 결정질 실리콘을 포함하여 이루어질 수 있다. 또한, 상기 반도체층(115)은 상기 소스 전극(132) 및 상기 드레인 전극(134)과 접촉하는 영역에 불순물이 도핑된 오믹콘택층을 구비할 수 있다. The semiconductor layer 115 may include amorphous silicon or crystalline silicon. The semiconductor layer 115 may include an ohmic contact layer doped with impurities in a region where the source electrode 132 and the drain electrode 134 are in contact with each other.

상기 화소 전극(145)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명 도전물로 이루어질 수 있고, 상기 최외곽 공통 전극(125)도 상기 화소 전극(145)과 마찬가지로 투명 도전물로 이루어질 수 있다. The pixel electrode 145 may be formed of a transparent conductive material such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), or ZnO (Zinc Oxide), and the outermost common electrode 125 may be formed of the pixel electrode 145 ) May be made of a transparent conductive material.

이와 같은 각각의 구성 들은 포토 레지스트(PR)를 이용하여 노광, 현상 및 식각을 하는 소위 포토리소그라피(Photolithography) 공정을 통해 패턴 형성할 수 있다. 또한, 상기 포토리소그라피 공정 이외에, 금속물질의 페이스트를 이용하여 스크린 프린팅(screen printing), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(gravure offset printing), 리버스 오프셋 프린팅(reverse offset printing, 플렉소 프린팅(flexo printing), 또는 마이크로 콘택 프린팅(microcontact printing)과 같은 인쇄 공정을 통해 패턴 형성할 수도 있다. Each of these structures can be patterned through a so-called photolithography process in which exposure, development, and etching are performed using a photoresist (PR). In addition to the photolithography process, a paste of a metal material may be used for screen printing, inkjet printing, gravure printing, gravure offset printing, reverse reverse printing, but may also be patterned through a printing process such as offset printing, flexo printing, or microcontact printing.

도 1a 및 도 1b는 종래의 횡전계 방식 액정표시장치의 개략적인 단면도이다. 1A and 1B are schematic cross-sectional views of a conventional transverse electric field type liquid crystal display device.

도 2a는 종래의 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도이고, 도 2b는 도 2a의 I-I라인의 단면에 해당하는 종래의 횡전계 방식 액정표시장치의 단면도이다.FIG. 2A is a schematic plan view of a lower substrate of a conventional transverse electric field type liquid crystal display device, and FIG. 2B is a sectional view of a conventional transverse electric field type liquid crystal display device corresponding to a cross section taken along the line I-I of FIG. 2A.

도 3은 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 개략적인 레이아웃이다.3 is a schematic layout of a lower substrate of a transverse electric field type liquid crystal display device according to an embodiment of the present invention.

도 4a 및 도 4b는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치에서 전계 인가 유무에 따른 액정의 배열상태를 도시한 개략적인 모식도이다.FIGS. 4A and 4B are schematic diagrams showing the arrangement states of liquid crystals according to whether an electric field is applied in a transverse electric field type liquid crystal display device according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 하나의 화소의 평면도이다.5 is a plan view of one pixel of a lower substrate of a transverse electric field type liquid crystal display according to an embodiment of the present invention.

도 6a는 도 5의 A-A라인의 단면도이고, 도 6b는 도 5의 B-B라인의 단면도이고, 도 6c는 도 5의 C-C라인의 단면도이다. 6A is a cross-sectional view taken along line A-A of FIG. 5, FIG. 6B is a cross-sectional view taken along line B-B of FIG. 5, and FIG. 6C is a cross-sectional view taken along line C-C of FIG.

<도면의 주요부 구성에 대한 부호의 설명>DESCRIPTION OF THE REFERENCE SYMBOLS

110: 게이트 라인 120: 공통 라인110: gate line 120: common line

125: 공통 전극 130: 데이터 라인125: common electrode 130: data line

135: 플로우팅 구조물 145: 화소 전극 135: Floating structure 145: Pixel electrode

Claims (10)

기판 상에 세로 방향으로 복수의 화소 영역들 사이의 경계에서 동일한 간격을 가지면서 교대로 배열된 게이트 라인 및 공통 라인;A gate line and a common line alternately arranged at equal intervals on a boundary between a plurality of pixel regions in a vertical direction on a substrate; 상기 기판 상에 가로 방향으로 배열된 데이터 라인;A data line arranged laterally on the substrate; 상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터;A thin film transistor formed in a region where the gate line and the data line cross each other; 상기 공통 라인과 연결되는 공통 전극;A common electrode connected to the common line; 상기 박막 트랜지스터와 연결되는 화소 전극 및A pixel electrode connected to the thin film transistor, 상기 데이터 라인의 배열 방향인 가로 방향과 교차하는 러빙 방향으로 러빙되어 있는 배향막을 포함하여 이루어지고, And an orientation film which is rubbed in a rubbing direction intersecting with a lateral direction which is an arrangement direction of the data lines, 상기 공통 전극과 상기 화소 전극은 상기 세로 방향으로 서로 평행하게 교대로 배열되어 있고,The common electrode and the pixel electrode are alternately arranged in parallel in the longitudinal direction, 상기 데이터 라인은 제 1 간격 및 상기 제 1 간격보다 작은 제 2 간격으로 교대로 배열되어 있고, The data lines are alternately arranged at a first interval and a second interval smaller than the first interval, 상기 제 1 간격으로 배열된 데이터 라인과 데이터 라인 사이 영역에서는 상기 화소 전극과 상기 공통 전극에 의해서 상기 러빙 방향과 교차하는 가로 방향의 수평 전계를 갖고,And a horizontal electric field in a horizontal direction crossing the rubbing direction by the pixel electrode and the common electrode in a region between the data line and the data line arranged at the first interval, 상기 제 2 간격으로 배열된 데이터 라인과 데이터 라인 사이 영역에서는 인접하는 데이터 라인에 의해서 상기 러빙 방향과 동일한 방향의 수평 전계를 갖게 되어 전계무인가시와 전계인가시에 액정의 배열방향이 상기 러빙 방향과 동일한 횡전계 방식 액정표시장치.A horizontal electric field in the same direction as the rubbing direction is provided by the adjacent data lines in the region between the data line and the data line arranged at the second interval so that the alignment direction of the liquid crystal is changed in the rubbing direction The same transverse electric field type liquid crystal display device. 삭제delete 삭제delete 삭제delete 삭제delete 제 1 항에 있어서, The method according to claim 1, 상기 박막 트랜지스터는 상기 게이트 라인의 일측 및 타측에 교대로 배치된 횡전계 방식 액정표시장치. Wherein the thin film transistors are alternately disposed on one side and the other side of the gate line. 제 1 항에 있어서, The method according to claim 1, 상기 게이트 라인의 상부에는 빛샘을 방지할 수 있도록 상기 게이트 라인과 오버랩되는 플로우팅 구조물이 추가로 구비된 횡전계 방식 액정표시장치. And a floating structure overlapping the gate line is additionally provided on the gate line so as to prevent light leakage. 제 7 항에 있어서, 8. The method of claim 7, 상기 플로우팅 구조물은 상기 화소 전극 또는 상기 공통 전극과 소정 영역에서 오버랩 되도록 마련된 횡전계 방식 액정표시장치. Wherein the floating structure overlaps the pixel electrode or the common electrode in a predetermined region. 제 1 항에 있어서, The method according to claim 1, 상기 공통 라인의 상부에는 상기 공통 라인과 오버랩 되도록 상기 화소 전극이 형성되어 있는 횡전계 방식 액정표시장치. And the pixel electrode is formed on the common line so as to overlap with the common line. 제 1 항에 있어서, The method according to claim 1, 상기 공통 라인에는 제 1 커패시터 전극이 연결되어 있고, 상기 화소 전극에는 제 2 커패시터 전극이 연결되어 있으며, 상기 제 2 커패시터 전극은 상기 박막 트랜지스터의 드레인 전극과 연결되어 있는 횡전계 방식 액정표시장치. Wherein the common line is connected to a first capacitor electrode, the pixel electrode is connected to a second capacitor electrode, and the second capacitor electrode is connected to a drain electrode of the thin film transistor.
KR1020090114491A 2009-11-25 2009-11-25 In Plane Switching mode Liquid Crystal Display Device KR101668993B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090114491A KR101668993B1 (en) 2009-11-25 2009-11-25 In Plane Switching mode Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090114491A KR101668993B1 (en) 2009-11-25 2009-11-25 In Plane Switching mode Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20110057884A KR20110057884A (en) 2011-06-01
KR101668993B1 true KR101668993B1 (en) 2016-10-25

Family

ID=44393449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114491A KR101668993B1 (en) 2009-11-25 2009-11-25 In Plane Switching mode Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR101668993B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504907B2 (en) 2011-03-07 2013-08-06 Ricoh Co., Ltd. Generating page and document logs for electronic documents

Also Published As

Publication number Publication date
KR20110057884A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
US8519396B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
US10809559B2 (en) Liquid crystal display device and method of fabricating the same
US20080180623A1 (en) Liquid crystal display device
KR20080071001A (en) Liquid crystal display panel and method of manufacturing the same
KR20130026375A (en) Liquid crystal display device and method for manufacturing the same
KR102040084B1 (en) Display device
KR20050058058A (en) Thin film transistor array substrate and fabricating method thereof
KR20080100692A (en) Liquid crystal display device and fabricating method thereof
KR20100059508A (en) Pad array of liquid crystal display device
KR20120130582A (en) An array substrate for In-Plane switching mode LCD
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR100679100B1 (en) Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same
US9304364B2 (en) Liquid crystal display having multiple patterned subpixel electrodes
KR20060131316A (en) Liquid crystal display panel of horizontal electronic fileld applying type and method of fabricating the same
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
KR20120015162A (en) Liquid crystal display device and method for fabricating the same
KR101668993B1 (en) In Plane Switching mode Liquid Crystal Display Device
KR101147267B1 (en) Thin Film Transistor Substrate of Horizontal Electronic Fileld and Method of Fabricating the same
JP4593161B2 (en) Liquid crystal display
KR20120132853A (en) Thin film transistor substrate and method of fabricating the same
KR101785914B1 (en) In-Plane Switching Mode
KR101637876B1 (en) In Plane Switching mode Liquid Crystal Display Device
KR101429921B1 (en) Liquid crystal display device
KR101953593B1 (en) Liquid crystal display device and method of fabricating the same
KR101255274B1 (en) The in-plane switching mode liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant