KR20110109047A - Liquid crystal display device and method for manufacturing the same - Google Patents

Liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
KR20110109047A
KR20110109047A KR1020100028595A KR20100028595A KR20110109047A KR 20110109047 A KR20110109047 A KR 20110109047A KR 1020100028595 A KR1020100028595 A KR 1020100028595A KR 20100028595 A KR20100028595 A KR 20100028595A KR 20110109047 A KR20110109047 A KR 20110109047A
Authority
KR
South Korea
Prior art keywords
electrode
slit
forming
gate
pixel
Prior art date
Application number
KR1020100028595A
Other languages
Korean (ko)
Inventor
송인덕
최선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100028595A priority Critical patent/KR20110109047A/en
Publication of KR20110109047A publication Critical patent/KR20110109047A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판 상에 서로 교차하도록 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인 및 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터; 상기 박막 트랜지스터의 드레인 전극과 연결되는 화소 전극; 및 상기 화소 전극과 함께 프린지 필드를 형성하기 위해서 그 내부에 슬릿이 구비된 공통 전극을 포함하여 이루어지고, 이때, 상기 공통 전극에 구비된 슬릿은 제1 방향으로 형성된 제1 슬릿 및 상기 제1 슬릿과 연통되며 상기 제1 방향과 상이한 제2 방향으로 형성된 제2 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치 및 그 제조방법에 관한 것으로서,
본 발명은 서로 상이한 방향으로 연장된 제1 슬릿 및 제2 슬릿을 포함하는 전체적으로 굽은 직선 형태의 슬릿을 공통 전극에 형성함으로써, 전계 인가시 하나의 화소 영역에서 액정층이 서로 상이한 방향으로 회전하게 되어 멀티 도메인(Multi-domain) 영역이 형성되고, 그에 따른 보상효과로 인해서 시야각 방향에서 컬러 쉬프트 현상이 감소되는 효과를 얻을 수 있다.The present invention provides a semiconductor device comprising: a gate line and a data line arranged on the substrate to cross each other to define a pixel region; A thin film transistor formed at an area where the gate line and the data line cross each other and including a gate electrode, a semiconductor layer, a source electrode, and a drain electrode; A pixel electrode connected to the drain electrode of the thin film transistor; And a common electrode having slits therein to form a fringe field together with the pixel electrode, wherein the slits provided in the common electrode are formed of a first slit and the first slit formed in a first direction. And a second slit formed in a second direction different from the first direction and in communication with the first direction.
The present invention forms an overall curved straight slit including a first slit and a second slit extending in different directions in the common electrode, thereby causing the liquid crystal layer to rotate in different directions in one pixel area when an electric field is applied. A multi-domain area is formed, and due to the compensation effect, color shift phenomenon in the viewing angle direction can be reduced.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and Method for manufacturing the same}Liquid crystal display device and method for manufacturing the same

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 프린지 필드 스위칭(Fringe Field Switching: FFS) 모드 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a fringe field switching (FFS) mode liquid crystal display device.

액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices have a wide range of applications ranging from notebook computers, monitors, spacecrafts, aircrafts, etc. to the advantages of low power consumption and low power consumption.

액정표시장치는 하부기판, 상부기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다. The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates, and the arrangement of the liquid crystal layers is adjusted according to whether an electric field is applied, and thus the light transmittance is adjusted to display an image. .

이와 같은 액정표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다. Such liquid crystal display devices have been developed in various ways, such as twisted nematic (TN) mode, vertical alignment (VA) mode, in plane switching (IPS) mode, and fringe field switching (FFS) mode. have.

그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 화소 전극과 공통 전극을 배치하여 상기 화소 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다. 특히, 상기 IPS 모드는 상기 화소 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식인데, 이와 같은 IPS 모드는 상기 화소 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다. In the IPS mode and the FFS mode, a pixel electrode and a common electrode are disposed on a lower substrate to adjust the arrangement of the liquid crystal layer by an electric field between the pixel electrode and the common electrode. In particular, the IPS mode is a method of controlling the arrangement of the liquid crystal layer by generating a transverse electric field between both electrodes by alternately arranging the pixel electrode and the common electrode in parallel. Since the arrangement of the liquid crystal layer is not controlled at the portion, there is a disadvantage in that light transmittance is reduced in the region.

이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 상기 FFS 모드이다. 상기 FFS 모드는 상기 화소 전극과 상기 공통 전극을 절연층을 사이에 두고 이격 형성시키되 하나의 전극은 판(plate) 형상으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다. The FFS mode is designed to solve the shortcomings of the IPS mode. In the FFS mode, the pixel electrode and the common electrode are spaced apart from each other with an insulating layer interposed therebetween, one electrode having a plate shape and the other electrode having a finger shape. The arrangement of the liquid crystal layer is controlled through a generated fringe field.

이하, 도면을 참조로 종래의 FFS 모드 액정표시장치에 대해서 설명하기로 한다. Hereinafter, a conventional FFS mode liquid crystal display device will be described with reference to the drawings.

도 1a는 종래의 액정표시장치용 하부 기판의 개략적인 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이다. FIG. 1A is a schematic plan view of a conventional lower substrate for a liquid crystal display, and FIG. 1B is a cross-sectional view of the I-I line of FIG. 1A.

도 1a에서 알 수 있듯이, 종래의 액정표시장치는, 기판(10), 게이트 라인(20), 공통 라인(25), 데이터 라인(40), 박막 트랜지스터(T), 공통 전극(30) 및 화소 전극(50)을 포함하여 이루어진다. As shown in FIG. 1A, a conventional liquid crystal display device includes a substrate 10, a gate line 20, a common line 25, a data line 40, a thin film transistor T, a common electrode 30, and a pixel. It comprises an electrode 50.

상기 게이트 라인(20) 및 공통 라인(25)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(40)은 세로 방향으로 배열되어 있다. The gate line 20 and the common line 25 are arranged in the horizontal direction, and the data line 40 is arranged in the vertical direction.

상기 박막 트랜지스터(T)는 상기 게이트 라인(20)과 상기 데이터 라인(40)이 교차하는 영역에 형성되며, 게이트 전극(21), 반도체층(35), 소스 전극(41) 및 드레인 전극(43)을 포함하여 이루어진다. The thin film transistor T is formed in an area where the gate line 20 and the data line 40 cross each other, and the gate electrode 21, the semiconductor layer 35, the source electrode 41, and the drain electrode 43 are formed. )

상기 게이트 전극(21)은 상기 게이트 라인(20)에서 연장형성되어 있다. The gate electrode 21 extends from the gate line 20.

상기 반도체층(35)은 상기 게이트 전극(21)의 상부 및 상기 소스/드레인 전극(41, 43)의 하부에 형성된다. The semiconductor layer 35 is formed above the gate electrode 21 and below the source / drain electrodes 41 and 43.

상기 소스 전극(41)은 상기 데이터 라인(40)에서 연장형성되어 있고, 상기 드레인 전극(43)은 상기 소스 전극(41)과 소정 간격으로 이격되어 서로 마주하고 있다. The source electrode 41 extends from the data line 40, and the drain electrode 43 is spaced apart from the source electrode 41 at predetermined intervals to face each other.

상기 공통 전극(30)과 상기 화소 전극(50)은 소정의 절연층에 의해 서로 절연되어 있는데, 상기 공통 전극(30)은 절연층 아래에 형성되고 상기 화소 전극(50)은 절연층 위에 형성된다. The common electrode 30 and the pixel electrode 50 are insulated from each other by a predetermined insulating layer. The common electrode 30 is formed under the insulating layer, and the pixel electrode 50 is formed on the insulating layer. .

상기 공통 전극(30)은 상기 공통 라인(25)과 연결되어 있고, 상기 화소 전극(50)은 상기 드레인 전극(43)과 연결되어 있다. The common electrode 30 is connected to the common line 25, and the pixel electrode 50 is connected to the drain electrode 43.

상기 공통 전극(30)은 판 구조로 형성되어 있고, 상기 화소 전극(50)은 그 내부에 슬릿(55)이 형성되어 있어 핑거 구조로 형성되어 있다. The common electrode 30 has a plate structure, and the pixel electrode 50 has a slit 55 formed therein and has a finger structure.

도 1b를 참조하며 종래의 액정표시장치의 단면 구조를 보다 구체적으로 설명하면, 기판(10) 상에는 게이트 전극(21) 및 공통 라인(25)이 형성되어 있다. 또한, 상기 공통 라인(25)과 연결되는 공통 전극(30)이 상기 기판(10) 상에 형성되어 있는데, 보다 구체적으로, 상기 공통 전극(30)은 상기 공통 라인(25) 상면에 형성되어 상기 공통 라인(25)과 직접 연결되어 있다. Referring to FIG. 1B, a cross-sectional structure of a conventional liquid crystal display device will be described in more detail. A gate electrode 21 and a common line 25 are formed on a substrate 10. In addition, a common electrode 30 connected to the common line 25 is formed on the substrate 10. More specifically, the common electrode 30 is formed on an upper surface of the common line 25, It is directly connected to the common line 25.

상기 게이트 전극(21) 및 공통 전극(30)을 포함한 기판(10) 전면(全面)에는 게이트 절연막(32)이 형성되고 있고, 상기 게이트 절연막(32) 상에는 반도체층(35)이 형성되어 있다. A gate insulating film 32 is formed on the entire surface of the substrate 10 including the gate electrode 21 and the common electrode 30, and a semiconductor layer 35 is formed on the gate insulating film 32.

상기 반도체층(35) 상에는 데이터 라인(40)에서 연장되는 소스 전극(41) 및 상기 소스 전극(41)과 마주하는 드레인 전극(43)이 형성되어 있다. A source electrode 41 extending from the data line 40 and a drain electrode 43 facing the source electrode 41 are formed on the semiconductor layer 35.

상기 소스 전극(41) 및 드레인 전극(43)을 포함한 기판(10) 전면(全面)에는 보호막(45)이 형성되고 있고, 상기 보호막(45) 상에는 화소 전극(50)이 형성되어 있다. 상기 화소 전극(50)은 상기 보호막(45)에 형성된 콘택홀을 통해 상기 드레인 전극(43)과 전기적으로 연결되어 있고, 상기 화소 전극(50)의 내부에는 복수 개의 슬릿(55)이 형성되어 있다. A passivation layer 45 is formed on the entire surface of the substrate 10 including the source electrode 41 and the drain electrode 43, and a pixel electrode 50 is formed on the passivation layer 45. The pixel electrode 50 is electrically connected to the drain electrode 43 through a contact hole formed in the passivation layer 45, and a plurality of slits 55 are formed inside the pixel electrode 50. .

이상과 같은 종래의 액정표시장치는 판(plate) 형상으로 구성된 공통 전극(30)과 핑거(finger) 형상으로 구성된 화소 전극(50) 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하여 화상을 표시하는 방식인데, 이와 같은 종래의 액정표시장치는 다음과 같은 문제점이 있다. In the conventional liquid crystal display device as described above, the liquid crystal layer is arranged through a fringe field generated between the common electrode 30 having a plate shape and the pixel electrode 50 having a finger shape. There is a method of displaying an image by adjusting the above, the conventional liquid crystal display device has the following problems.

우선, 종래의 경우 시야각 방향에 따라 컬러 쉬프트(Color shift) 현상이 발생하게 되어 화질이 저하되는 문제점이 있다. 즉, 종래의 경우, 화소 전극(50)에 구비된 슬릿(55)이 데이터 라인(40)의 배열방향으로 곧은 직선 형태로 형성되어 있기 때문에, 화소 전극(50)과 공통 전극(30) 사이에서 전계가 인가될 경우에 하나의 화소 영역 내에서 액정층의 회전방향이 동일하게 되는데, 이와 같은 경우에 있어서 시야각 방향에 따라 컬러 쉬프트(Color shift) 현상이 발생하게 된다. First, in the conventional case, a color shift occurs according to a viewing angle direction, and thus there is a problem in that image quality is deteriorated. That is, in the related art, since the slit 55 provided in the pixel electrode 50 is formed in a straight line straight in the arrangement direction of the data line 40, the pixel electrode 50 is disposed between the common electrode 30 and the pixel electrode 50. When an electric field is applied, the rotation direction of the liquid crystal layer is the same in one pixel area. In this case, a color shift phenomenon occurs according to the viewing angle direction.

또한, 종래의 경우 화소 영역 내에 공통 라인(25)이 형성되어 있기 때문에 광투과도가 저하되는 문제점이 있다. 즉, 공통 라인(25)은 불투명 금속을 이용하여 게이트 라인(20)과 동시에 형성하게 되기 때문에 상기 공통 라인(25)이 형성된 영역으로는 광이 투과하지 못하게 되어 그만큼 광투과도가 저하되게 된다. In addition, in the related art, since the common line 25 is formed in the pixel area, there is a problem in that light transmittance is lowered. That is, since the common line 25 is formed at the same time as the gate line 20 by using an opaque metal, light does not transmit to the region where the common line 25 is formed, and thus the light transmittance is reduced.

또한, 종래의 경우 화소 전극(50)을 드레인 전극(43)과 전기적으로 연결하기 위해서 보호막(45)에 별도의 콘택홀을 형성하여야 하기 때문에 그만큼 공정이 복잡해져 생산성이 떨어지는 단점이 있다. In addition, in the related art, a separate contact hole must be formed in the passivation layer 45 in order to electrically connect the pixel electrode 50 to the drain electrode 43, thereby complicating the process and reducing productivity.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 컬러 쉬프트 현상을 줄여 화질을 개선할 수 있고, 광투과도 저하를 방지할 수 있으며, 공정을 단순화하여 생산성을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention is designed to solve the above-mentioned conventional problems, the present invention can improve the image quality by reducing the color shift phenomenon, can prevent the decrease in light transmittance, and can simplify the process to improve the productivity of the liquid crystal An object of the present invention is to provide a display device and a method of manufacturing the same.

본 발명은 상기 목적을 달성하기 위해서, 기판 상에 서로 교차하도록 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인 및 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터; 상기 박막 트랜지스터의 드레인 전극과 연결되는 화소 전극; 및 상기 화소 전극과 함께 프린지 필드를 형성하기 위해서 그 내부에 슬릿이 구비된 공통 전극을 포함하여 이루어지고, 이때, 상기 공통 전극에 구비된 슬릿은 제1 방향으로 형성된 제1 슬릿 및 상기 제1 슬릿과 연통되며 상기 제1 방향과 상이한 제2 방향으로 형성된 제2 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치를 제공한다. In order to achieve the above object, the present invention includes a gate line and a data line arranged to cross each other on a substrate to define a pixel region; A thin film transistor formed at an area where the gate line and the data line cross each other and including a gate electrode, a semiconductor layer, a source electrode, and a drain electrode; A pixel electrode connected to the drain electrode of the thin film transistor; And a common electrode having slits therein to form a fringe field together with the pixel electrode, wherein the slits provided in the common electrode are formed of a first slit and the first slit formed in a first direction. And a second slit communicating with and formed in a second direction different from the first direction.

본 발명은 또한, 기판 상에 게이트 전극을 형성하는 공정; 상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 공정; 상기 게이트 절연막 상에 반도체층을 형성하고, 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 공정; 상기 드레인 전극과 연결되는 화소 전극을 형성하는 공정; 상기 화소 전극을 포함한 기판 전면에 보호막을 형성하는 공정; 및 상기 보호막 상에 그 내부에 슬릿이 구비된 공통 전극을 형성하는 공정을 포함하여 이루어지고, 이때, 상기 공통 전극에 구비된 슬릿은 제1 방향으로 형성된 제1 슬릿 및 상기 제1 슬릿과 연통되며 상기 제1 방향과 상이한 제2 방향으로 형성된 제2 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.The present invention also provides a process for forming a gate electrode on a substrate; Forming a gate insulating film on an entire surface of the substrate including the gate electrode; Forming a semiconductor layer on the gate insulating film, and forming a source electrode and a drain electrode on the semiconductor layer; Forming a pixel electrode connected to the drain electrode; Forming a protective film on an entire surface of the substrate including the pixel electrode; And forming a common electrode having slits therein on the passivation layer, wherein the slits provided in the common electrode are in communication with the first slit formed in the first direction and the first slit. It provides a method of manufacturing a liquid crystal display device comprising a second slit formed in a second direction different from the first direction.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above has the following effects.

본 발명은 서로 상이한 방향으로 연장된 제1 슬릿 및 제2 슬릿을 포함하는 전체적으로 굽은 직선 형태의 슬릿을 공통 전극에 형성함으로써, 전계 인가시 하나의 화소 영역에서 액정층이 서로 상이한 방향으로 회전하게 되어 멀티 도메인(Multi-domain) 영역이 형성되고, 그에 따른 보상효과로 인해서 시야각 방향에서 컬러 쉬프트 현상이 감소되는 효과를 얻을 수 있다.The present invention forms an overall curved straight slit including a first slit and a second slit extending in different directions in the common electrode, thereby causing the liquid crystal layer to rotate in different directions in one pixel area when an electric field is applied. A multi-domain area is formed, and due to the compensation effect, color shift phenomenon in the viewing angle direction can be reduced.

본 발명은 게이트 라인을 공통 전극에 구비된 슬릿과 평행하게 굽은 직선 형태로 형성함으로써 게이트 라인이 일직선 형태로 형성된 경우에 비하여 전계 인가시 구동되지 않는 액정층의 영역이 줄어들어 광투과도가 증진되는 효과가 있다According to the present invention, since the gate line is formed in a straight line bent in parallel with the slits provided in the common electrode, the area of the liquid crystal layer which is not driven when the electric field is applied is reduced compared to the case where the gate line is formed in a straight line, thereby improving light transmittance. have

본 발명은 공통 전극을 보호막 상부에 판 형상으로 형성하기 때문에 공통 전극에 공통 전압을 인가하기 위한 공통 라인을 종래와 같이 화소 영역 내에 형성할 필요가 없게 되고 그에 따라 광투과도가 증진되는 효과가 있다.According to the present invention, since the common electrode is formed in a plate shape on the passivation layer, the common line for applying the common voltage to the common electrode does not need to be formed in the pixel region as in the prior art, and thus the light transmittance is improved.

본 발명은 화소 전극을 드레인 전극과 직접 연결함으로써 종래와 같이 콘택홀을 통해 화소 전극과 드레인 전극을 전기적으로 연결하는 경우에 비하여 공정이 단순해져 생산성이 향상되는 효과가 있다. According to the present invention, the pixel electrode is directly connected to the drain electrode, thereby simplifying the process compared to the case in which the pixel electrode and the drain electrode are electrically connected through the contact hole as in the related art, thereby improving productivity.

도 1a는 종래의 액정표시장치용 하부 기판의 개략적인 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이다.
도 2는 본 발명은 일 실시예에 따른 액정표시장치의 개략적인 평면도이다.
도 3a는 도 2의 A-A라인의 단면도이고, 도 3b는 도 2의 B-B라인의 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 액정표시장치의 단면도이다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도이다.
도 7a 내지 도 7f는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도이다. FIG. 1A is a schematic plan view of a conventional lower substrate for a liquid crystal display, and FIG. 1B is a cross-sectional view of line II of FIG. 1A.
2 is a schematic plan view of a liquid crystal display according to an exemplary embodiment of the present invention.
3A is a cross-sectional view of the AA line of FIG. 2, and FIG. 3B is a cross-sectional view of the BB line of FIG.
4 is a cross-sectional view of a liquid crystal display according to another exemplary embodiment of the present invention.
5 is a cross-sectional view of a liquid crystal display according to another exemplary embodiment of the present invention.
6A through 6F are schematic cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention.
7A to 7F are schematic cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to another exemplary embodiment of the present invention.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

<액정표시장치><LCD display device>

도 2는 본 발명은 일 실시예에 따른 액정표시장치의 개략적인 평면도이고, 도 3a는 도 2의 A-A라인의 단면도이고, 도 3b는 도 2의 B-B라인의 단면도이다.FIG. 2 is a schematic plan view of a liquid crystal display according to an exemplary embodiment, FIG. 3A is a cross-sectional view of the A-A line of FIG. 2, and FIG. 3B is a cross-sectional view of the B-B line of FIG. 2.

도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는, 기판(100), 게이트 라인(200), 데이터 라인(400), 박막 트랜지스터(T), 화소 전극(500) 및 공통 전극(600)을 포함하여 이루어진다. As shown in FIG. 2, the liquid crystal display according to the exemplary embodiment of the present invention may include a substrate 100, a gate line 200, a data line 400, a thin film transistor T, a pixel electrode 500, and a common electrode. It comprises an electrode 600.

상기 게이트 라인(200)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(400)은 세로 방향으로 배열되어 있다. 이와 같이 상기 게이트 라인(200)과 상기 데이터 라인(400)이 서로 교차되도록 배열되어 하나의 화소 영역이 정의된다. The gate line 200 is arranged in the horizontal direction, and the data line 400 is arranged in the vertical direction. In this way, the gate line 200 and the data line 400 are arranged to cross each other to define one pixel area.

도시된 바와 같이, 상기 게이트 라인(200)과 게이트 라인(200) 사이의 간격에 비하여 상기 데이터 라인(400)과 데이터 라인(400) 사이의 간격을 크게 형성함으로써, 가로 방향이 세로 방향보다 긴 형태의 화소 영역을 구성할 수 있다. 이와 같이 가로 방향이 세로 방향보다 긴 형태의 화소 영역을 구성할 경우에는 하나의 데이터 라인(400)으로 인가되는 데이터신호에 의해서 적색(R), 녹색(G) 및 청색(B)의 화소 각각이 구동될 수 있도록 화소 설계가 가능하게 되며, 그에 따라, 요구되는 데이터 라인(400)의 수를 줄일 수 있어 결국 데이터 구동부를 보다 단순화시킬 수 있는 장점이 있다. 다만, 본 발명이 반드시 이와 같은 구조로 한정되는 것은 아니다. As shown, the horizontal direction is longer than the vertical direction by forming a larger distance between the data line 400 and the data line 400 than the gap between the gate line 200 and the gate line 200. It is possible to configure the pixel area of. As described above, when the horizontal direction is longer than the vertical direction, each of the red, green, and blue pixels is formed by the data signal applied to one data line 400. The pixel design can be driven so that the number of data lines 400 required can be reduced, thereby simplifying the data driver. However, the present invention is not necessarily limited to such a structure.

상기 데이터 라인(400)은 일직선 형태로 형성되는 반면에, 상기 게이트 라인(200)은 굽은 직선 형태로 형성되며, 보다 구체적으로는, 상기 게이트 라인(200)이 상기 공통 전극(600)에 구비된 슬릿(650)과 평행하게 형성된다. 이와 같이, 상기 게이트 라인(200)이 상기 공통 전극(600)에 구비된 슬릿(650)과 평행하게 굽은 직선 형태로 형성된 경우에는 게이트 라인(200)이 일직선 형태로 형성된 경우에 비하여 전계 인가시 구동되지 않는 액정층의 영역이 줄어들어 광투과도가 상대적으로 증진되는 효과가 있다. 즉, 게이트 라인(200) 부근에서는 전계가 거의 형성되지 않아 액정층이 잘 구동되지 않게 되므로, 구동되지 않은 액정층의 영역을 최소화하기 위해서는 상기 게이트 라인(200)을 상기 슬릿(650)과 평행하게 굽은 직선 형태로 형성하는 것이 바람직한 것이다. While the data line 400 is formed in a straight line shape, the gate line 200 is formed in a curved straight line shape, and more specifically, the gate line 200 is provided in the common electrode 600. It is formed parallel to the slit 650. As such, when the gate line 200 is formed in a straight line bent in parallel with the slit 650 provided in the common electrode 600, the gate line 200 is driven when an electric field is applied. The area of the non-liquid crystal layer is reduced, so that light transmittance is relatively enhanced. That is, since the electric field is hardly formed in the vicinity of the gate line 200 so that the liquid crystal layer is hardly driven, the gate line 200 may be parallel to the slit 650 in order to minimize the area of the non-driven liquid crystal layer. It is preferable to form the curved straight line.

상기 박막 트랜지스터(T)는 상기 게이트 라인(200)과 상기 데이터 라인(400)이 교차하는 영역에 형성된다. 상기 박막 트랜지스터(T)는 게이트 전극(210), 반도체층(300), 소스 전극(410) 및 드레인 전극(430)을 포함하여 이루어진다. The thin film transistor T is formed in an area where the gate line 200 and the data line 400 cross each other. The thin film transistor T includes a gate electrode 210, a semiconductor layer 300, a source electrode 410, and a drain electrode 430.

상기 게이트 전극(210)은 상기 게이트 라인(200)에서 연장형성되어 있다. The gate electrode 210 extends from the gate line 200.

상기 소스 전극(410)은 상기 데이터 라인(400)에서 연장형성되어 있고, 상기 드레인 전극(430)은 상기 소스 전극(410)과 소정 간격으로 이격되어 서로 마주하고 있다. The source electrode 410 extends from the data line 400, and the drain electrode 430 is spaced apart from the source electrode 410 at predetermined intervals to face each other.

상기 반도체층(300)은 상기 게이트 전극(210)과 상기 소스/드레인 전극(410, 430) 사이의 중간층에 형성되어 박막 트랜지스터가 동작할 때 전자가 이동하는 채널 역할을 한다. The semiconductor layer 300 is formed in an intermediate layer between the gate electrode 210 and the source / drain electrodes 410 and 430 to serve as a channel through which electrons move when the thin film transistor operates.

이와 같은 박막 트랜지스터(T)는 도시된 바와 같은 구조로 한정되는 것은 아니고, 예로서 상기 소스 전극(410)이 U자 형태로 구성되는 구조 등과 같이 당업계에 공지된 다양한 형태로 변경형성될 수 있다. The thin film transistor T is not limited to the structure as shown, and may be modified in various forms known in the art, such as a structure in which the source electrode 410 is formed in a U shape. .

상기 화소 전극(500)은 상기 화소 영역 내에 형성되며, 상기 박막 트랜지스터(T)의 드레인 전극(430)과 전기적으로 연결되어 있다. 특히, 상기 화소 전극(500)은 별도의 콘택홀을 통하지 않고 상기 드레인 전극(430)과 직접 연결되어 있어 구조가 간단하다. 따라서, 종래에 비하여 공정이 단순해져 생산성이 향상될 수 있다. The pixel electrode 500 is formed in the pixel area and is electrically connected to the drain electrode 430 of the thin film transistor T. In particular, the pixel electrode 500 is directly connected to the drain electrode 430 without a separate contact hole, thereby simplifying the structure. Therefore, compared with the prior art, the process can be simplified and productivity can be improved.

상기 화소 전극(500)은 상기 화소 영역에 대응하는 구조로 형성된다. 즉, 상기 화소 전극(500)은 상기 게이트 라인(200) 및 상기 데이터 라인(400)의 형상에 대응하도록 형성된다. 따라서, 상기 게이트 라인(200)에 대응하는 상기 화소 전극(500)의 일단, 구체적으로는 상기 화소 전극(500)의 상단 및 하단은 상기 게이트 라인(200)과 평행하게 굽은 형태로 형성된다. 다시 말하면, 상기 화소 전극(500)의 일단은 상기 공통 전극(600)에 구비된 슬릿(650)과 평행하게 형성된다.The pixel electrode 500 is formed in a structure corresponding to the pixel area. That is, the pixel electrode 500 is formed to correspond to the shape of the gate line 200 and the data line 400. Therefore, one end of the pixel electrode 500 corresponding to the gate line 200, specifically, the upper and lower ends of the pixel electrode 500 is formed to be bent in parallel with the gate line 200. In other words, one end of the pixel electrode 500 is formed in parallel with the slit 650 provided in the common electrode 600.

상기 공통 전극(600)은 상기 화소 영역을 포함하여 기판(100)의 전면(全面)에 판(plate) 형상으로 형성된다. 이와 같이 공통 전극(600)이 기판(100)의 전면(全面)에 형성되어 있기 때문에, 상기 공통 전극(600)에 공통 전압을 인가하기 위한 공통 라인을 종래와 같이 화소 영역 내에 형성할 필요가 없게 되고 그에 따라 광투과도가 증진되는 효과가 있다. The common electrode 600 is formed in a plate shape on the entire surface of the substrate 100 including the pixel area. Since the common electrode 600 is formed on the entire surface of the substrate 100 in this manner, a common line for applying the common voltage to the common electrode 600 does not need to be formed in the pixel region as in the prior art. And thereby the light transmittance is enhanced.

상기 공통 전극(600)은 보호막을 사이에 두고 상기 화소 전극(500)과 절연되어 있다. 구체적으로, 상기 공통 전극(600)은 보호막 위에 형성되고, 상기 화소 전극(500)은 보호막 아래에 형성된다. The common electrode 600 is insulated from the pixel electrode 500 with a passivation layer therebetween. In detail, the common electrode 600 is formed on the passivation layer, and the pixel electrode 500 is formed under the passivation layer.

상기 공통 전극(600)은 상기 화소 전극(500)과 함께 프린지 필드(Fringe Field)를 형성하기 위해서, 그 내부에 복수 개의 슬릿(650)을 구비하고 있다. The common electrode 600 includes a plurality of slits 650 therein to form a fringe field together with the pixel electrode 500.

상기 공통 전극(600)에 구비된 슬릿(650)은 상기 게이트 라인(200)과 평행한 방향으로 연장되어 있는데, 특히, 상기 슬릿(650)은 서로 상이한 방향으로 연장되어 있는 제1 슬릿(651) 및 제2 슬릿(653)을 포함하여 이루어진다. The slit 650 provided in the common electrode 600 extends in a direction parallel to the gate line 200. In particular, the slit 650 extends in a different direction from each other. And a second slit 653.

상기 제1 슬릿(651)은 제1 방향으로 형성되어 있고, 상기 제2 슬릿(653)은 상기 제1 슬릿(651)과 연통되며 상기 제1 방향과 상이한 제2 방향으로 형성되어 있다. 이와 같이 서로 상이한 방향으로 연장된 제1 슬릿(651) 및 제2 슬릿(653)을 포함함으로써 상기 슬릿(650)은 전체적으로 굽은 직선 형태로 구성되며, 이와 같은 굽은 직선 형태로 구성된 슬릿(650)에 의해서 컬러 쉬프트(Color shift) 현상이 감소되는 효과를 얻을 수 있다. The first slit 651 is formed in a first direction, and the second slit 653 communicates with the first slit 651 and is formed in a second direction different from the first direction. By including the first slit 651 and the second slit 653 extending in different directions as described above, the slit 650 is formed in a curved line shape as a whole, the slits 650 formed in such a curved straight line shape As a result, the color shift phenomenon can be reduced.

즉, 상기 슬릿(650)이 굽은 직선 형태가 아닌 종래와 같이 곧은 직선 형태로 구성될 경우에는 전계 인가시 하나의 화소 영역에서 액정층이 한 방향으로 회전하게 되고 그로 인해서 시야각 방향에 따라 컬러 쉬프트 현상이 발생하게 되지만, 본 발명에서와 같이 상기 슬릿(650)이 굽은 직선 형태로 구성될 경우에는 전계 인가시 하나의 화소 영역에서 액정층이 서로 상이한 방향으로 회전하게 되어 멀티 도메인(Multi-domain) 영역이 형성되고, 그에 따른 보상효과로 인해서 시야각 방향에서 컬러 쉬프트 현상이 감소되는 효과를 얻을 수 있다. That is, when the slit 650 is configured in a straight line form as in the prior art rather than a curved line form, the liquid crystal layer rotates in one direction when one electric field is applied, thereby causing a color shift phenomenon according to the viewing angle direction. However, when the slit 650 is formed in a curved straight shape as in the present invention, the liquid crystal layer rotates in different directions in one pixel area when an electric field is applied to the multi-domain area. Is formed, and the color shift phenomenon is reduced in the viewing angle direction due to the compensation effect.

멀티 도메인 영역을 형성하여 컬러 쉬프트 현상을 감소시키기 위해서는 상기 제1 슬릿(651)과 상기 제2 슬릿(653)이 서로 대칭되도록 형성하는 것이 바람직하다. 또한, 상기 제1 슬릿(651)과 제2 슬릿(653) 사이의 각도(θ)는 140 ~ 174°범위로 형성하는 것이 바람직한데, 만약, 상기 제1 슬릿(651)과 제2 슬릿(653) 사이의 각도가 140°미만일 경우에는 투과율이 저하될 수 있고 174°를 초과할 경우에는 컬러 쉬프트 현상의 감소효과를 얻기 힘들 수 있기 때문이다. In order to reduce the color shift by forming a multi-domain region, the first slit 651 and the second slit 653 may be formed to be symmetrical with each other. In addition, the angle θ between the first slit 651 and the second slit 653 is preferably formed in the range of 140 to 174 °, but, if the first slit 651 and the second slit 653 This is because the transmittance may decrease when the angle between the angles is less than 140 °, and it may be difficult to reduce the color shift phenomenon when the angle between the angles exceeds 174 °.

한편, 상기 공통 전극(600)에 구비된 슬릿(650)이 제1 슬릿(651) 및 제2 슬릿(653)만으로 구성된 경우에는 도시된 바와 같이 1회 굽은 형태의 슬릿(650)이 형성되지만, 본 발명은 이에 한정되지 않고 2회 이상 굽은 형태의 슬릿(650)이 상기 공통 전극(600)에 구비되는 경우도 포함한다. Meanwhile, when the slit 650 provided in the common electrode 600 includes only the first slit 651 and the second slit 653, the slit 650 having a curved shape is formed once as shown. The present invention is not limited thereto, and includes a case in which the slit 650 having a curved shape two or more times is provided in the common electrode 600.

이하에서는, 도 3a 및 도 3b를 참조하여 본 발명의 일 실시예에 따른 액정표시장치의 단면 구조에 대해서 보다 상세히 설명하기로 한다. Hereinafter, a cross-sectional structure of a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3A and 3B.

도 3a는 박막 트랜지스터(T)와 화소 전극(500) 사이의 연결모습을 보여주는 단면도이다. 3A is a cross-sectional view illustrating a connection between the thin film transistor T and the pixel electrode 500.

도 3a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(210)이 형성되어 있고, 상기 게이트 전극(210)을 포함한 기판(100)의 전면(全面)에는 게이트 절연막(250)이 형성되어 있다. As shown in FIG. 3A, the gate electrode 210 is formed on the substrate 100, and the gate insulating layer 250 is formed on the entire surface of the substrate 100 including the gate electrode 210. .

상기 게이트 절연막(250) 상에는 반도체층(300)이 형성되어 있고, 상기 반도체층(300) 상에는 데이터 라인(400)에서 연장된 소스 전극(410) 및 상기 소스 전극(410)과 마주하면서 소정 간격으로 이격되는 드레인 전극(430)이 형성되어 있다. The semiconductor layer 300 is formed on the gate insulating layer 250, and the source electrode 410 extending from the data line 400 and the source electrode 410 are disposed at predetermined intervals on the semiconductor layer 300. Drain electrodes 430 are spaced apart from each other.

상기 반도체층(300)은 전자가 이동하는 채널을 구성하는 액티브층 및 상기 액티브층과 상기 소스/드레인 전극(410, 430) 사이에 형성되어 전자의 이동장벽을 낮추는 역할을 하는 오믹콘택층을 포함하여 이루어진다. The semiconductor layer 300 includes an active layer constituting a channel through which electrons move, and an ohmic contact layer formed between the active layer and the source / drain electrodes 410 and 430 to lower a moving barrier of electrons. It is done by

또한, 상기 게이트 절연막(250) 상에는 화소 전극(500)이 형성되어 있는데, 상기 화소 전극(500)은 상기 드레인 전극(430)과 직접 연결되어 있다. 보다 구체적으로는, 상기 화소 전극(500)은 상기 드레인 전극(430) 상면까지 연장되어 상기 드레인 전극(430)과 직접 연결된다. 이와 같이, 화소 전극(500)이 드레인 전극(430)과 직접 연결되기 때문에, 콘택홀을 통해 양자 사이의 전기적 연결이 이루어지는 종래의 경우에 비하여 공정이 단순해져 생산성이 향상될 수 있음은 전술한 바와 같다. In addition, a pixel electrode 500 is formed on the gate insulating layer 250, and the pixel electrode 500 is directly connected to the drain electrode 430. More specifically, the pixel electrode 500 extends to an upper surface of the drain electrode 430 to be directly connected to the drain electrode 430. As described above, since the pixel electrode 500 is directly connected to the drain electrode 430, the process may be simplified and productivity may be improved as compared with the conventional case in which the electrical connection between both is made through the contact hole. same.

상기 소스/드레인 전극(410, 430) 및 화소 전극(500)을 포함한 기판(100) 전면에는 보호막(550)이 형성되어 있고, 상기 보호막(550) 상에는 공통 전극(600)이 형성되어 있다. A passivation layer 550 is formed on an entire surface of the substrate 100 including the source / drain electrodes 410 and 430 and the pixel electrode 500, and a common electrode 600 is formed on the passivation layer 550.

상기 공통 전극(600)은 기판의 전면에 판(plate) 형상으로 형성되며, 프린지 필드 형성을 위해서 상기 화소 전극(500)과 대응하는 영역에 슬릿(650)이 형성되어 있다. The common electrode 600 is formed in a plate shape on the front surface of the substrate, and a slit 650 is formed in a region corresponding to the pixel electrode 500 to form a fringe field.

도 3b는 프린지 필드 형성을 위한 화소 전극(500)과 공통 전극(600) 사이의 형성모습을 보여주는 단면도이다. 3B is a cross-sectional view illustrating a formation between a pixel electrode 500 and a common electrode 600 for forming a fringe field.

도 3b에서 알 수 있듯이, 기판(100) 상에 게이트 라인(200)이 형성되어 있고, 상기 게이트 라인(200)을 포함한 기판(100)의 전면(全面)에는 게이트 절연막(250)이 형성되어 있다. As shown in FIG. 3B, the gate line 200 is formed on the substrate 100, and the gate insulating layer 250 is formed on the entire surface of the substrate 100 including the gate line 200. .

상기 게이트 절연막(250) 상에는 화소 전극(500)이 형성되어 있다. 상기 화소 전극(500)은 화소 영역을 정의하는 한 쌍의 게이트 라인(200) 사이의 영역에 대응하는 영역에 형성된다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 화소 전극(500)이 상기 게이트 라인(200)과 소정 부분에서 오버랩되도록 형성될 수도 있다. The pixel electrode 500 is formed on the gate insulating layer 250. The pixel electrode 500 is formed in a region corresponding to the region between the pair of gate lines 200 defining the pixel region. However, the present invention is not limited thereto, and the pixel electrode 500 may be formed to overlap the gate line 200 at a predetermined portion.

상기 화소 전극(500)을 포함한 기판(100)의 전면(全面)에는 보호막(550)이 형성되어 있고, 상기 보호막(550) 상에는 공통 전극(600)이 형성되어 있다. 상기 공통 전극(600)은 기판의 전면에 판(plate) 형상으로 형성되며, 프린지 필드 형성을 위해서 상기 화소 전극(500)과 대응하는 영역, 즉, 한 쌍의 게이트 라인(200) 사이의 영역에 대응하는 영역에 슬릿(650)이 형성되어 있다. The passivation layer 550 is formed on the entire surface of the substrate 100 including the pixel electrode 500, and the common electrode 600 is formed on the passivation layer 550. The common electrode 600 is formed in a plate shape on the front surface of the substrate, and is formed in a region corresponding to the pixel electrode 500, that is, in a region between the pair of gate lines 200 to form a fringe field. The slit 650 is formed in the corresponding area.

이상 설명한 각각의 구성들은 당업계에 공지된 다양한 재료를 이용하여 형성할 수 있다. 이하에서는 각각의 구성들의 재료에 대한 예를 설명하지만, 반드시 그에 한정되는 것은 아니다. Each of the configurations described above can be formed using a variety of materials known in the art. The following describes an example of the material of the respective configurations, but is not necessarily limited thereto.

상기 게이트 라인(200), 상기 게이트 전극(210), 상기 데이터 라인(400), 상기 소스 전극(410) 및 상기 드레인 전극(430)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. The gate line 200, the gate electrode 210, the data line 400, the source electrode 410, and the drain electrode 430 may include molybdenum (Mo), aluminum (Al), chromium (Cr), It may be made of gold (Au), titanium (Ti), nickel (Ni), neodium (Nd), copper (Cu), or alloys thereof, and may be made of a single layer or two or more layers of the metal or alloy. have.

상기 게이트 절연막(250) 및 보호막(550)은 실리콘 산화막(SiOx)과 실리콘 질화막(SiNx) 등과 같은 무기계 물질, 또는 벤조사이클로부텐(BCB)과 포토아크릴(photo acryl) 등과 같은 유기계 물질로 이루어질 수 있다. The gate insulating layer 250 and the passivation layer 550 may be made of an inorganic material such as silicon oxide (SiOx) and silicon nitride (SiNx), or an organic material such as benzocyclobutene (BCB) and photo acryl. .

상기 반도체층(300)은 비정질 실리콘 또는 결정질 실리콘을 포함하여 이루어질 수 있다. The semiconductor layer 300 may include amorphous silicon or crystalline silicon.

상기 화소 전극(500) 및 공통 전극(600)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide)와 같은 투명 도전물로 이루어질 수 있다. The pixel electrode 500 and the common electrode 600 may be made of a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or zinc oxide (ZnO).

도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 단면도로서, 이는 도 2의 A-A라인에 해당하는 단면도이다. 4 is a cross-sectional view of a liquid crystal display according to another exemplary embodiment of the present invention, which is a cross-sectional view corresponding to line A-A of FIG. 2.

도 4에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 액정표시장치는, 박막 트랜지스터의 드레인 전극(430)과 화소 전극(500) 사이의 연결모습을 제외하고 전술한 도 3a에 따른 액정표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다. As can be seen in Figure 4, the liquid crystal display according to another embodiment of the present invention, except for the connection between the drain electrode 430 and the pixel electrode 500 of the thin film transistor, the liquid crystal display according to FIG. Is the same as Therefore, the same reference numerals are assigned to the same components, and repeated descriptions of the same components will be omitted.

도 4에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 드레인 전극(430)과 화소 전극(500)이 서로 직접 연결되어 있는데, 특히, 상기 드레인 전극(430)이 상기 화소 전극(500)의 상면까지 연장되어 있다. 즉, 도 4에 따른 액정표시장치는 상기 드레인 전극(430)과 상기 화소 전극(500)의 형성 공정 순서에 있어서 전술한 도 3a에 도시한 액정표시장치와 구별되는 것이다. As can be seen in Figure 4, according to another embodiment of the present invention, the drain electrode 430 and the pixel electrode 500 is directly connected to each other, in particular, the drain electrode 430 of the pixel electrode 500 It extends to the upper surface. That is, the liquid crystal display of FIG. 4 is distinguished from the liquid crystal display of FIG. 3A in the procedure of forming the drain electrode 430 and the pixel electrode 500.

도 5는 본 발명의 또 다른 실시예에 따른 액정표시장치의 단면도로서, 이는 도 2의 A-A라인에 해당하는 단면도이다. FIG. 5 is a cross-sectional view of a liquid crystal display according to still another embodiment of the present invention, which corresponds to the A-A line of FIG.

도 5에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 액정표시장치는, 공통 전극(600)의 구성이 변경된 것을 제외하고 전술한 도 3a에 따른 액정표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다. As can be seen in FIG. 5, the liquid crystal display according to another exemplary embodiment of the present invention is the same as the liquid crystal display according to FIG. 3A except that the configuration of the common electrode 600 is changed. Therefore, the same reference numerals are assigned to the same components, and repeated descriptions of the same components will be omitted.

도 5에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따르면, 공통 전극(600)에 슬릿(650)이 구비된 것에 더하여, 상기 공통 전극(600)에 개구부(670)가 추가로 형성되어 있다. 상기 개구부(670)는 박막 트랜지스터 형성 영역, 보다 구체적으로는, 소스 전극(410) 및 드레인 전극(430) 사이의 이격된 영역, 즉, 전자가 이동하는 채널 영역에 대응하는 영역에 형성되어 있다. As can be seen in Figure 5, according to another embodiment of the present invention, in addition to the slit 650 is provided in the common electrode 600, the opening 670 is further formed in the common electrode 600. . The opening 670 is formed in a thin film transistor formation region, more specifically, a region spaced apart from the source electrode 410 and the drain electrode 430, that is, a region corresponding to a channel region in which electrons move.

상기 공통 전극(600)이 상기 채널 영역 상부에 형성되어 있는 경우 전자가 상기 채널 영역에서 이동시 간섭을 받을 수 있는 우려가 있는데, 본 발명의 또 다른 실시예에서와 같이, 상기 채널 영역 상부에 개구부(670)를 형성할 경우 이와 같은 전자 이동에 대한 간섭이 방지되는 효과가 있다. When the common electrode 600 is formed on the channel region, there is a concern that electrons may be interfered with when moving in the channel region. As in another embodiment of the present invention, an opening (not shown) may be formed on the channel region. When forming the 670, there is an effect that the interference to the electron movement is prevented.

이상은, 본 발명에 따른 액정표시장치의 일 기판, 즉, 박막 트랜지스터가 형성되는 어레이 기판에 대해서 상세히 설명하였다. 본 발명에 따른 액정표시장치는 상기 어레이 기판과 더불어 컬러 필터 기판 및 양 기판 사이에 형성되는 액정층을 포함하여 이루어진다. The foregoing has described in detail one substrate of the liquid crystal display according to the present invention, that is, an array substrate on which a thin film transistor is formed. The liquid crystal display according to the present invention includes a liquid crystal layer formed between the color filter substrate and both substrates together with the array substrate.

상기 컬러 필터 기판은, 기판 상에 형성되어 화소 영역 이외의 영역으로 광이 누설되는 것을 차단하기 위한 차광층, 상기 차광층 사이에 형성된 적색(R), 녹색(G) 및 청색(B)의 컬러필터층, 상기 컬러필터층 상에 형성된 오버코트층을 포함하여 이루어진다. The color filter substrate may include a light blocking layer formed on the substrate to block light leakage from an area other than the pixel region, and a color of red (R), green (G), and blue (B) formed between the light blocking layers. It comprises a filter layer, an overcoat layer formed on the color filter layer.

<액정표시장치의 제조방법><Manufacturing Method of Liquid Crystal Display Device>

도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 3a에 도시한 액정표시장치의 제조공정에 관한 것이다. 6A through 6F are schematic cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention, which relates to the manufacturing process of the liquid crystal display device shown in FIG. 3A.

우선, 도 6a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(210)을 형성한다. First, as shown in FIG. 6A, the gate electrode 210 is formed on the substrate 100.

상기 게이트 전극(210)은 상기 기판(100) 상에 소정의 금속물질을 적층하고, 소정의 금속물질 상에 포토 레지스트를 적층한 후, 마스크를 이용하여 노광, 현상 및 식각 공정을 차례로 수행하는 소위 마스크 공정을 이용하여 패턴 형성할 수 있으며, 이하에서 설명하는 각각의 구성에 대한 패턴 형성도 상기와 같은 마스크 공정을 이용하여 수행할 수 있다. The gate electrode 210 is a so-called stacking of a predetermined metal material on the substrate 100, a photoresist on a predetermined metal material, and then performing exposure, development and etching processes sequentially using a mask. The pattern may be formed using a mask process, and the pattern formation for each structure described below may also be performed using the mask process as described above.

한편, 도시하지는 않았지만, 상기 게이트 전극(210)을 형성하는 공정 시에 상기 게이트 전극(210)과 연결되는 게이트 라인을 동시에 형성하게 되며, 이와 같은 게이트 라인은 후술하는 공통 전극에 구비된 슬릿과 평행하게 굽은 직선 형태로 형성한다. Although not shown, a gate line connected to the gate electrode 210 is simultaneously formed in the process of forming the gate electrode 210, and the gate line is parallel to the slit provided in the common electrode described later. Form a curved straight line.

다음, 도 6b에서 알 수 있듯이, 상기 게이트 전극(210)을 포함한 기판(100) 전면에 게이트 절연막(250)을 형성한다. Next, as shown in FIG. 6B, the gate insulating layer 250 is formed on the entire surface of the substrate 100 including the gate electrode 210.

상기 게이트 절연막(250)은 플라즈마 강화 화학 기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 이용하여 형성할 수 있다. The gate insulating layer 250 may be formed using plasma enhanced chemical vapor deposition (PECVD).

다음, 도 6c에서 알 수 있듯이, 상기 게이트 절연막(250) 상에 반도체층(300)을 형성하고, 상기 반도체층(300) 상에 데이터 라인(400)에서 연장되는 소스 전극(410) 및 상기 소스 전극(410)과 마주하는 드레인 전극(430)을 형성한다. Next, as shown in FIG. 6C, the semiconductor layer 300 is formed on the gate insulating layer 250, and the source electrode 410 and the source extending from the data line 400 on the semiconductor layer 300. A drain electrode 430 facing the electrode 410 is formed.

다음, 도 6d에서 알 수 있듯이, 상기 드레인 전극(430)과 연결되는 화소 전극(500)을 형성한다. 특히, 상기 화소 전극(500)은 상기 드레인 전극(430)의 상면까지 연장되도록 형성한다. 또한, 상기 게이트 라인에 대응하는 상기 화소 전극(500)의 일단은 후술하는 공통 전극에 구비된 슬릿과 평행하게 굽은 직선 형태로 형성한다. Next, as shown in FIG. 6D, the pixel electrode 500 connected to the drain electrode 430 is formed. In particular, the pixel electrode 500 is formed to extend to an upper surface of the drain electrode 430. In addition, one end of the pixel electrode 500 corresponding to the gate line is formed in a straight line bent in parallel with the slits provided in the common electrode described later.

다음, 도 6e에서 알 수 있듯이, 상기 화소 전극(500)을 포함한 기판 전면에 보호막(550)을 형성한다. 상기 보호막(550)은 플라즈마 강화 화학 기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 이용하여 형성할 수 있다. Next, as shown in FIG. 6E, the passivation layer 550 is formed on the entire surface of the substrate including the pixel electrode 500. The passivation layer 550 may be formed using plasma enhanced chemical vapor deposition (PECVD).

다음, 도 6f에서 알 수 있듯이, 상기 보호막(550) 상에 공통 전극(600)을 형성한다. Next, as shown in FIG. 6F, a common electrode 600 is formed on the passivation layer 550.

상기 공통 전극(600)은 상기 화소 전극(500)과 함께 프린지 필드(Fringe Field)를 형성하기 위해서 그 내부에 복수 개의 슬릿(650)을 구비하도록 형성한다. The common electrode 600 is formed to include a plurality of slits 650 therein to form a fringe field together with the pixel electrode 500.

상기 공통 전극(600)에 구비된 슬릿(650)은 전술한 바와 같이 제1 방향으로 형성되어 있는 제1 슬릿 및 상기 제1 슬릿과 연통되며 상기 제1 방향과 상이한 제2 방향으로 형성되어 있는 제2 슬릿을 포함함으로써 전체적으로 굽은 직선 형태로 구성한다. 또한, 상기 제1 슬릿과 상기 제2 슬릿은 서로 대칭되도록 형성하며, 상기 제1 슬릿과 제2 슬릿 사이의 각도는 140 ~ 174°범위로 형성하는 것이 바람직함도 전술한 바와 같다. As described above, the slit 650 provided in the common electrode 600 communicates with the first slit formed in the first direction and the first slit and is formed in a second direction different from the first direction. By including two slits, they are configured in a straight curved shape as a whole. In addition, the first slit and the second slit is formed to be symmetrical with each other, the angle between the first slit and the second slit is preferably formed in the range of 140 ~ 174 ° as described above.

도시하지는 않았지만, 상기 공통 전극(600) 형성 시에 상기 소스 전극(410)과 상기 드레인 전극(430) 사이의 이격된 영역에 대응하는 영역에 개구부(도 5의 도면부호 670 참조)를 형성함으로써, 전술한 도 5에 도시된 바와 같은 액정표시장치를 얻을 수도 있다. Although not shown, an opening (see reference numeral 670 of FIG. 5) is formed in a region corresponding to the spaced apart region between the source electrode 410 and the drain electrode 430 when the common electrode 600 is formed. It is also possible to obtain a liquid crystal display as shown in FIG. 5 described above.

한편, 본 발명에 따른 액정표시장치는 상기 도 6a 내지 도 6f에 따른 어레이 기판을 형성하는 공정과 더불어, 기판 상에 차광층, 컬러필터층 및 오버코트층을 차례로 형성하여 컬러필터 기판을 형성하는 공정, 및 상기 양 기판 사이에 액정층을 형성하는 공정을 통해 그 제조가 완성된다. Meanwhile, in the liquid crystal display according to the present invention, in addition to the process of forming the array substrate according to FIGS. 6A to 6F, a process of forming a color filter substrate by sequentially forming a light shielding layer, a color filter layer, and an overcoat layer on the substrate, And the manufacturing is completed through the process of forming a liquid crystal layer between the both substrates.

도 7a 내지 도 7f는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 4에 도시한 액정표시장치의 제조공정에 관한 것이다. 전술한 실시예와 동일한 구성에 대한 구체적인 설명은 생략하기로 한다. 7A to 7F are schematic cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to another exemplary embodiment of the present invention, which relates to the manufacturing process of the liquid crystal display device illustrated in FIG. 4. Detailed description of the same configuration as the above-described embodiment will be omitted.

우선, 도 7a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(210)을 형성한다. First, as shown in FIG. 7A, the gate electrode 210 is formed on the substrate 100.

다음, 도 7b에서 알 수 있듯이, 상기 게이트 전극(210)을 포함한 기판(100) 전면에 게이트 절연막(250)을 형성한다. Next, as shown in FIG. 7B, a gate insulating layer 250 is formed on the entire surface of the substrate 100 including the gate electrode 210.

다음, 도 7c에서 알 수 있듯이, 상기 게이트 절연막(250) 상에 반도체층(300) 및 화소 전극(500)을 형성한다. 상기 반소체층(300)과 화소 전극(500)의 형성 공정 사이에 특별한 순서가 있는 것은 아니다. Next, as shown in FIG. 7C, the semiconductor layer 300 and the pixel electrode 500 are formed on the gate insulating layer 250. There is no special order between the half body layer 300 and the formation process of the pixel electrode 500.

다음, 도 7d에서 알 수 있듯이, 상기 반도체층(300) 상에 데이터 라인(400)에서 연장되는 소스 전극(410) 및 상기 소스 전극(410)과 마주하는 드레인 전극(430)을 형성한다. Next, as shown in FIG. 7D, a source electrode 410 extending from the data line 400 and a drain electrode 430 facing the source electrode 410 are formed on the semiconductor layer 300.

이때, 상기 드레인 전극(430)은 상기 화소 전극(500)과 연결되도록, 상기 화소 전극(500)의 상면까지 연장되도록 형성한다. In this case, the drain electrode 430 is formed to extend to the top surface of the pixel electrode 500 to be connected to the pixel electrode 500.

다음, 도 7e에서 알 수 있듯이, 상기 화소 전극(500)을 포함한 기판 전면에 보호막(550)을 형성한다. Next, as shown in FIG. 7E, the passivation layer 550 is formed on the entire surface of the substrate including the pixel electrode 500.

다음, 도 7f에서 알 수 있듯이, 상기 보호막(550) 상에 슬릿(650)이 구비된 공통 전극(600)을 형성한다. 도시하지는 않았지만, 상기 공통 전극(600) 형성 시에 상기 소스 전극(410)과 상기 드레인 전극(430) 사이의 이격된 영역에 대응하는 영역에 개구부를 추가로 형성할 수도 있다. Next, as shown in FIG. 7F, the common electrode 600 having the slit 650 is formed on the passivation layer 550. Although not illustrated, an opening may be additionally formed in a region corresponding to the spaced apart region between the source electrode 410 and the drain electrode 430 when the common electrode 600 is formed.

한편, 도시하지는 않았지만, 상기 도 7a 내지 도 7f에 따른 어레이 기판을 형성하는 공정과 더불어, 기판 상에 컬러필터 기판을 형성하는 공정 및 상기 양 기판 사이에 액정층을 형성하는 공정을 통해 본 발명의 다른 실시예에 따른 액정표시장치의 제조를 완성한다. Although not shown, the process of forming the array substrate according to FIGS. 7A to 7F, together with the process of forming the color filter substrate on the substrate, and the process of forming the liquid crystal layer between the both substrates of the present invention. The manufacture of a liquid crystal display device according to another embodiment is completed.

100: 기판 200: 게이트 라인
210: 게이트 전극 250: 게이트 절연막
300: 반도체층 400: 데이터 라인
410: 소스 전극 430: 드레인 전극
500: 화소 전극 550: 보호막
600: 공통 전극 650: 슬릿
651: 제1 슬릿 653: 제2 슬릿
670: 개구부100: substrate 200: gate line
210: gate electrode 250: gate insulating film
300: semiconductor layer 400: data line
410: source electrode 430: drain electrode
500: pixel electrode 550: protective film
600: common electrode 650: slit
651: first slit 653: second slit
670: opening

Claims (12)

기판 상에 서로 교차하도록 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
상기 게이트 라인 및 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터;
상기 박막 트랜지스터의 드레인 전극과 연결되는 화소 전극; 및
상기 화소 전극과 함께 프린지 필드를 형성하기 위해서 그 내부에 슬릿이 구비된 공통 전극을 포함하여 이루어지고,
이때, 상기 공통 전극에 구비된 슬릿은 제1 방향으로 형성된 제1 슬릿 및 상기 제1 슬릿과 연통되며 상기 제1 방향과 상이한 제2 방향으로 형성된 제2 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치. A gate line and a data line arranged to cross each other on the substrate to define a pixel region;
A thin film transistor formed at an area where the gate line and the data line cross each other and including a gate electrode, a semiconductor layer, a source electrode, and a drain electrode;
A pixel electrode connected to the drain electrode of the thin film transistor; And
In order to form a fringe field together with the pixel electrode, and including a common electrode having a slit therein,
In this case, the slit provided in the common electrode includes a first slit formed in a first direction and a second slit in communication with the first slit and formed in a second direction different from the first direction. Device. 제1항에 있어서,
상기 게이트 라인은 상기 슬릿과 평행하게 형성된 것을 특징으로 하는 액정표시장치. The method of claim 1,
And the gate line is formed parallel to the slit. 제1항에 있어서,
상기 화소 전극의 일단은 상기 슬릿과 평행하게 형성된 것을 특징으로 하는 액정표시장치. The method of claim 1,
One end of the pixel electrode is formed in parallel with the slit. 제1항에 있어서,
상기 제1 슬릿 및 상기 제2 슬릿은 서로 대칭되도록 형성되고, 상기 제1 슬릿과 제2 슬릿 사이의 각도는 140 ~ 174°범위인 것을 특징으로 하는 액정표시장치. The method of claim 1,
And the first slit and the second slit are symmetrical with each other, and an angle between the first slit and the second slit is in a range of 140 to 174 °. 제1항에 있어서,
상기 화소 전극과 상기 공통 전극 사이에는 보호막이 형성되어 있고, 상기 화소 전극은 상기 보호막 아래에서 상기 드레인 전극과 직접 연결되어 있고, 상기 공통 전극은 상기 보호막 위에 형성되어 있는 것을 특징으로 하는 액정표시장치. The method of claim 1,
A protective film is formed between the pixel electrode and the common electrode, the pixel electrode is directly connected to the drain electrode under the protective film, and the common electrode is formed on the protective film. 제1항에 있어서,
상기 공통 전극은 상기 소스 전극과 상기 드레인 전극 사이의 이격된 영역에 대응하는 영역에 개구부가 구비되어 있는 것을 특징으로 하는 액정표시장치. The method of claim 1,
The common electrode has an opening in a region corresponding to a spaced region between the source electrode and the drain electrode. 기판 상에 게이트 전극을 형성하는 공정;
상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 공정;
상기 게이트 절연막 상에 반도체층을 형성하고, 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 공정;
상기 드레인 전극과 연결되는 화소 전극을 형성하는 공정;
상기 화소 전극을 포함한 기판 전면에 보호막을 형성하는 공정; 및
상기 보호막 상에 그 내부에 슬릿이 구비된 공통 전극을 형성하는 공정을 포함하여 이루어지고,
이때, 상기 공통 전극에 구비된 슬릿은 제1 방향으로 형성된 제1 슬릿 및 상기 제1 슬릿과 연통되며 상기 제1 방향과 상이한 제2 방향으로 형성된 제2 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법. Forming a gate electrode on the substrate;
Forming a gate insulating film on an entire surface of the substrate including the gate electrode;
Forming a semiconductor layer on the gate insulating film, and forming a source electrode and a drain electrode on the semiconductor layer;
Forming a pixel electrode connected to the drain electrode;
Forming a protective film on an entire surface of the substrate including the pixel electrode; And
And forming a common electrode having slits therein on the protective film,
In this case, the slit provided in the common electrode includes a first slit formed in a first direction and a second slit in communication with the first slit and formed in a second direction different from the first direction. Method of manufacturing the device. 기판 상에 게이트 전극을 형성하는 공정;
상기 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 공정;
상기 게이트 절연막 상에 반도체층 및 화소 전극을 형성하는 공정;
상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하되, 상기 드레인 전극을 상기 화소 전극과 연결되도록 형성하는 공정;
상기 화소 전극을 포함한 기판 전면에 보호막을 형성하는 공정; 및
상기 보호막 상에 그 내부에 슬릿이 구비된 공통 전극을 형성하는 공정을 포함하여 이루어지고,
이때, 상기 공통 전극에 구비된 슬릿은 제1 방향으로 형성된 제1 슬릿 및 상기 제1 슬릿과 연통되며 상기 제1 방향과 상이한 제2 방향으로 형성된 제2 슬릿을 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법. Forming a gate electrode on the substrate;
Forming a gate insulating film on an entire surface of the substrate including the gate electrode;
Forming a semiconductor layer and a pixel electrode on the gate insulating film;
Forming a source electrode and a drain electrode on the semiconductor layer, wherein the drain electrode is connected to the pixel electrode;
Forming a protective film on an entire surface of the substrate including the pixel electrode; And
And forming a common electrode having slits therein on the protective film,
In this case, the slit provided in the common electrode includes a first slit formed in a first direction and a second slit in communication with the first slit and formed in a second direction different from the first direction. Method of manufacturing the device. 제7항 또는 제8항에 있어서,
상기 공통 전극을 형성하는 공정은 상기 소스 전극과 상기 드레인 전극 사이의 이격된 영역에 대응하는 영역에 개구부를 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. The method according to claim 7 or 8,
The forming of the common electrode may include forming an opening in a region corresponding to a spaced area between the source electrode and the drain electrode. 제7항 또는 제8항에 있어서,
상기 게이트 전극을 형성 시에 상기 게이트 전극과 연결되면서 상기 슬릿과 평행하게 게이트 라인을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method according to claim 7 or 8,
And forming a gate line in parallel with the slit while being connected to the gate electrode when the gate electrode is formed. 제7항 또는 제8항에 있어서,
상기 화소 전극을 형성하는 공정은 상기 화소 전극의 일단이 상기 슬릿과 평행하도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법. The method according to claim 7 or 8,
In the forming of the pixel electrode, one end of the pixel electrode is formed to be parallel to the slit. 제7항 또는 제8항에 있어서,
상기 제1 슬릿 및 상기 제2 슬릿은 서로 대칭되도록 형성하고, 상기 제1 슬릿과 제2 슬릿 사이의 각도는 140 ~ 174°범위인 것을 특징으로 하는 액정표시장치의 제조방법. The method according to claim 7 or 8,
Wherein the first slit and the second slit are formed to be symmetrical with each other, and an angle between the first slit and the second slit is in a range of 140 to 174 °.
KR1020100028595A 2010-03-30 2010-03-30 Liquid crystal display device and method for manufacturing the same KR20110109047A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100028595A KR20110109047A (en) 2010-03-30 2010-03-30 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100028595A KR20110109047A (en) 2010-03-30 2010-03-30 Liquid crystal display device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20110109047A true KR20110109047A (en) 2011-10-06

Family

ID=45026409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100028595A KR20110109047A (en) 2010-03-30 2010-03-30 Liquid crystal display device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20110109047A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101325068B1 (en) * 2012-03-29 2013-11-05 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device
KR20140102348A (en) * 2013-02-12 2014-08-22 삼성디스플레이 주식회사 Liquid crystal display
KR20170086660A (en) * 2014-12-19 2017-07-26 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ffs array substrate and liquid crystal display panel
KR20200033523A (en) * 2018-09-20 2020-03-30 전북대학교산학협력단 wide viewing angle and ultra high definition liquid crystal display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101325068B1 (en) * 2012-03-29 2013-11-05 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device
KR20140102348A (en) * 2013-02-12 2014-08-22 삼성디스플레이 주식회사 Liquid crystal display
KR20170086660A (en) * 2014-12-19 2017-07-26 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ffs array substrate and liquid crystal display panel
KR20200033523A (en) * 2018-09-20 2020-03-30 전북대학교산학협력단 wide viewing angle and ultra high definition liquid crystal display

Similar Documents

Publication Publication Date Title
US20080180623A1 (en) Liquid crystal display device
KR101981279B1 (en) Liquid crystal display device and Method for manufacturing the same
US20120176561A1 (en) Liquid crystal display
CN103123429A (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20080072173A (en) Liquid crystal display panel
KR20100058976A (en) Liquid crystal display device and manufacturing method thereof
KR100876403B1 (en) Transverse electric field liquid crystal display device and manufacturing method thereof
JP6676416B2 (en) Liquid crystal display
US8497965B2 (en) Array substrate of liquid crystal display and method of manufacturing the array substrate
KR20180036336A (en) In-cell touch liquid crystal display device and method for fabricating the same
KR101881277B1 (en) Liquid Crystal Display Device And Method Of Manufacturing The Same
KR20050058058A (en) Thin film transistor array substrate and fabricating method thereof
KR101820713B1 (en) Liquid crystal display device and Method for manufacturing the same
KR20120130582A (en) An array substrate for In-Plane switching mode LCD
KR20110109047A (en) Liquid crystal display device and method for manufacturing the same
KR102422555B1 (en) Display device
JP2009300891A (en) Liquid crystal display device
KR20170041929A (en) Liquid crystal display device
KR20090009713A (en) Liquid crystal display device of in-plane switching mode and method for manufacturing the same
KR20090027462A (en) Liquid crystal display
KR101429921B1 (en) Liquid crystal display device
KR20080100642A (en) Liquid crystal display
KR101260666B1 (en) Thin film transistor substrate and liquid crystal display device and method of manufacturing the sames
KR101668993B1 (en) In Plane Switching mode Liquid Crystal Display Device
KR101529943B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application