KR20110055935A - Liquid crystal display device and method of fabricating the same - Google Patents

Liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
KR20110055935A
KR20110055935A KR1020090112564A KR20090112564A KR20110055935A KR 20110055935 A KR20110055935 A KR 20110055935A KR 1020090112564 A KR1020090112564 A KR 1020090112564A KR 20090112564 A KR20090112564 A KR 20090112564A KR 20110055935 A KR20110055935 A KR 20110055935A
Authority
KR
South Korea
Prior art keywords
substrate
display area
layer
forming
gate
Prior art date
Application number
KR1020090112564A
Other languages
Korean (ko)
Other versions
KR101623188B1 (en
Inventor
김수호
박성일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090112564A priority Critical patent/KR101623188B1/en
Publication of KR20110055935A publication Critical patent/KR20110055935A/en
Application granted granted Critical
Publication of KR101623188B1 publication Critical patent/KR101623188B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

PURPOSE: A liquid crystal display device and manufacturing method thereof are provided to prevent the damage of static electricity in the upper plate of the electric field on a color filter substrate and to fundamentally prevent damage about a ground line. CONSTITUTION: A gate line is located in a display area of a first substrate that includes non-display area and a display area. A gate insulating layer(216) is located in a first substrate while covering the gate line. A data line(240) is located on a surface of the gate insulating layer. The gate line and a thin film transistor are connected to the data line in the pixel region. A transparent pixel electrode(230) having a sheet form is located on the surface of the gate line. A ground line is located on the surface of the gate insulating layer of a non-display area. A protective layer(250) having a contact hole covers the data line and the thin film transistor.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and Method of fabricating the same}Liquid crystal display device and method of fabricating the same

본 발명은 액정표시장치에 관한 것으로, 특히 정전기에 의한 손상을 효과적으로 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same that can effectively prevent damage caused by static electricity.

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Generally, the driving principle of a liquid crystal display device utilizes the optical anisotropy and polarization properties of a liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Accordingly, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, an active matrix liquid crystal display device (AM-LCD: abbreviated as an active matrix LCD, abbreviated as a liquid crystal display device) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has the best resolution and video performance. It is attracting attention.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display includes a color filter substrate on which a common electrode is formed, an array substrate on which pixel electrodes are formed, and a liquid crystal interposed between the two substrates. In such a liquid crystal display, the common electrode and the pixel electrode are caused by an electric field applied up and down. It is excellent in the characteristics, such as transmittance | permeability and aperture ratio, by the method of driving a liquid crystal.

그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. However, the liquid crystal drive due to the electric field applied up and down has a disadvantage that the viewing angle characteristics are not excellent.

따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다. Accordingly, a transverse field type liquid crystal display device having excellent viewing angle characteristics has been proposed to overcome the above disadvantages.

이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.Hereinafter, a general transverse electric field type liquid crystal display device will be described in detail with reference to FIG. 1.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.1 is a cross-sectional view of a general transverse electric field type liquid crystal display device.

도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다. As shown, the upper substrate 9, which is a color filter substrate, and the lower substrate 10, which is an array substrate, are spaced apart from each other, and the liquid crystal layer 11 is interposed between the upper and lower substrates 9, 10. It is.

상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.The common electrode 17 and the pixel electrode 30 are formed on the lower substrate 10 on the same plane. In this case, the liquid crystal layer 11 is formed by the common electrode 17 and the pixel electrode 30. It is operated by the horizontal electric field (L).

도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(ON), 오프(OFF) 상태의 동작을 각각 도시한 단면도이다.2A and 2B are cross-sectional views illustrating operations of ON and OFF states of a general transverse electric field type liquid crystal display device, respectively.

우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다. First, referring to FIG. 2A, which illustrates an arrangement of liquid crystals in an on state where a voltage is applied, a phase change of a liquid crystal 11a at a position corresponding to the common electrode 17 and the pixel electrode 30 is performed. Although the liquid crystal 11b positioned in the section between the common electrode 17 and the pixel electrode 30 is formed by the horizontal electric field L formed by applying a voltage between the common electrode 17 and the pixel electrode 30, It is arranged in the same direction as the horizontal electric field (L). That is, in the transverse electric field type liquid crystal display device, since the liquid crystal moves by the horizontal electric field, the viewing angle is widened.

다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.Next, referring to FIG. 2B, since no voltage is applied to the liquid crystal display, a horizontal electric field is not formed between the common electrode and the pixel electrode, so that the arrangement state of the liquid crystal layer 11 does not change.

위와 같이 횡전계 방식 액정표시장치는 넓은 시야각의 장점을 갖는다. 그러나, 상기 공통전극과 화소전극이 모두 하부기판에 형성되기 때문에 발생하는 문제가 있다. 즉, 횡전계 방식 액정표시장치가 구동되는 동안 상부기판인 컬러필터 기판에 정전기가 발생하는 경우, 이를 외부로 방출할 수 있는 구성이 존재하지 않는다.As described above, the transverse electric field type liquid crystal display device has an advantage of a wide viewing angle. However, there is a problem that occurs because both the common electrode and the pixel electrode are formed on the lower substrate. That is, when static electricity is generated on the color filter substrate which is the upper substrate while the transverse electric field type liquid crystal display device is being driven, there is no configuration capable of emitting it to the outside.

즉, 하부기판에는 화소전극, 공통전극 등 금속물질로 이루어지는 구성 요소가 존재하기 때문에 이를 통해 정전기를 외부로 방출할 수 있으나, 횡전계 방식 액정표시장치의 경우 상부기판인 컬러필터 기판에는 컬러필터층 등 비금속물질로 이루어지는 구성 요소만이 존재하기 때문에, 정전기에 의한 손상이 발생하고 있다.That is, since the lower substrate includes components made of metal materials such as pixel electrodes and common electrodes, static electricity may be emitted to the outside through the lower substrate. Since only components made of non-metallic materials exist, damage by static electricity occurs.

본 발명은 위와 같이 횡전계 방식 액정표시장치의 상부기판인 컬러필터 기판에서의 정전기에 의한 손상을 방지하고자 한다.The present invention is to prevent the damage caused by static electricity in the color filter substrate that is the upper substrate of the transverse electric field type liquid crystal display device as described above.

즉, 컬러필터 기판에 별도의 구성 요소를 형성하고, 이를 통해 정전기를 효과적으로 제거하고자 한다.That is, to form a separate component on the color filter substrate, through this to effectively remove the static electricity.

또한, 하부 기판에 정전기에 의한 손상 방지를 위해 그라운드에 접지되는 그라운드 배선이 외부로 노출되는 것을 방지하고자 한다.In addition, in order to prevent damage to the lower substrate by static electricity to prevent the ground wiring is grounded to the outside exposed to the outside.

위와 같은 과제의 해결을 위해, 본 발명은 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을 포함하는 제 1 기판의 상기 표시영역에 위치하는 게이트 배선과; 상기 게이트 배선을 덮으며 상기 제 1 기판 전면에 위치하는 게이트 절연막과; 상기 게이트 절연막 상에 위치하며 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과; 상기 화소영역에 위치하며 상기 게이트 배선 및 상기 데이터 배선과 연결된 박막트랜지스터와; 상기 게이트 배선 상에 위치하며 상기 박막트랜지스터와 연결되고, 상기 화소영역에서 판 형상을 갖는 투명한 화소전극과; 상기 비표시영역의 상기 게이트 절연막 상에 위치하며, 상기 제 1 기판 외측으로 연장되어 접지되는 그라운드 배선과; 상기 데이터 배선과, 상기 박막트랜지스터와, 상기 화소전극과 상기 그라운드 배선을 덮으며, 상기 그라운드 배선 을 노출시키는 콘택홀을 갖는 보호층과; 상기 보호층 상에 위치하며 상기 표시영역 전체에 대하여 판 형상을 갖고, 상기 화소전극에 대응하여 적어도 하나의 개구를 갖는 투명한 공통전극과; 상기 제 1 기판과 마주보는 제 1 면과 상기 제 1 면과 반대면인 제 2 면을 갖는 제 2 기판의 상기 제 2 면에 위치하는 투명 도전체층과; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 콘택홀을 통해 상기 그라운드 배선과 접촉하는 도전 도트와; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함하는 액정표시장치를 제공한다.In order to solve the above problems, the present invention provides a display device comprising: a gate wiring positioned in the display area of a first substrate including a display area in which a pixel area is defined and a non-display area around the display area; A gate insulating film covering the gate wiring and positioned in front of the first substrate; A data line on the gate insulating layer, the data line crossing the gate line to define the pixel area; A thin film transistor positioned in the pixel area and connected to the gate line and the data line; A transparent pixel electrode on the gate line and connected to the thin film transistor and having a plate shape in the pixel area; A ground line on the gate insulating layer of the non-display area, the ground line extending out of the first substrate to be grounded; A protective layer covering the data line, the thin film transistor, the pixel electrode and the ground line, and having a contact hole exposing the ground line; A transparent common electrode on the passivation layer and having a plate shape with respect to the entire display area and having at least one opening corresponding to the pixel electrode; A transparent conductor layer positioned on the second side of the second substrate having a first side facing the first substrate and a second side opposite the first side; Conductive dots on one side of which are in contact with the transparent conductor layer and the other side of which is in contact with the ground wiring through the contact hole; Provided is a liquid crystal display including a liquid crystal layer interposed between the first and second substrates.

상기 그라운드 배선은 상기 화소전극과 동일물질로 이루어지는 것이 특징이다.The ground line is made of the same material as the pixel electrode.

상기 그라운드 배선은 상기 데이터 배선과 동일물질로 이루어지는 것이 특징이다.The ground wiring is made of the same material as the data wiring.

상기 도전 도트는 은으로 이루어지는 것이 특징이다.The conductive dot is made of silver.

상기 제 2 기판의 제 1 면에 위치하며 상기 박막트랜지스터에 대응하는 블랙매트릭스와; 상기 제 2 기판의 제 1 면에 위치하며 상기 각 화소영역에 대응하는 컬러필터를 포함하는 것이 특징이다.A black matrix on the first surface of the second substrate and corresponding to the thin film transistor; And a color filter positioned on a first surface of the second substrate and corresponding to each pixel area.

다른 관점에서, 본 발명은 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을 포함하는 제 1 기판의 상기 표시영역에 게이트 배선을 형성하는 단계와; 상기 게이트 배선을 덮고 상기 제 1 기판 전면에 대응하는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에, 상기 화소전극에 대응하여 판 형상 을 갖는 투명한 화소전극을 형성하는 단계와; 상기 게이트 절연막 상에, 상기 비표시영역에서 상기 제 1 기판 외측으로 연장되어 접지되는 그라운드 배선을 형성하는 단계와; 상기 게이트 절연막 상에, 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 화소영역에, 상기 게이트 배선 및 상기 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와; 상기 데이터 배선과, 상기 박막트랜지스터와, 상기 화소전극과 상기 그라운드 배선을 덮으며, 상기 그라운드 배선을 노출시키는 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 상에, 상기 표시영역 전체에 대하여 판 형상을 갖고, 상기 화소전극에 대응하여 적어도 하나의 개구를 갖는 투명한 공통전극을 형성하는 단계와; 제 2 기판의 제 1 면 전면에 투명 도전체층을 형성하는 단계와; 상기 제 1 기판의 상기 공통전극과 상기 제 1 면과 마주하는 상기 제 2 기판의 제 2면이 마주하도록 상기 제 1 기판과 상기 제 2 기판을 합착하는 단계와; 상기 제 1 및 제 2 기판 사이에 액정층을 형성하는 단계와; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 콘택홀을 통해 상기 그라운드 배선과 접촉하는 도전 도트를 상기 제 2 기판의 가장자리에 형성하는 단계를 포함하는 액정표시장치의 제조방법을 제공한다.In another aspect, the present invention includes forming a gate wiring in the display area of the first substrate including a display area in which a pixel area is defined and a non-display area around the display area; Forming a gate insulating film covering the gate wiring and corresponding to an entire surface of the first substrate; Forming a transparent pixel electrode having a plate shape on the gate insulating film, corresponding to the pixel electrode; Forming a ground line on the gate insulating layer, the ground line extending from the non-display area to the outside of the first substrate to be grounded; Forming a data line on the gate insulating film, the data line defining the pixel area to cross the gate line; Forming a thin film transistor connected to the gate line and the data line in the pixel area; Forming a protective layer covering the data line, the thin film transistor, the pixel electrode and the ground line, and having a contact hole exposing the ground line; Forming a transparent common electrode on the passivation layer, the transparent common electrode having a plate shape with respect to the entire display area and having at least one opening corresponding to the pixel electrode; Forming a transparent conductor layer over the entire first surface of the second substrate; Bonding the first substrate and the second substrate to face the common electrode of the first substrate and a second surface of the second substrate facing the first surface; Forming a liquid crystal layer between the first and second substrates; And forming a conductive dot at an edge of the second substrate, the one side of which is in contact with the transparent conductor layer and the other side of which is in contact with the ground wiring through the contact hole.

상기 게이트 절연막 상에, 상기 비표시영역에서 상기 제 1 기판 외측으로 연장되어 접지되는 상기 그라운드 배선을 형성하는 단계는 상기 화소전극의 형성 단계와 동시에 이루어지는 것이 특징이다.The forming of the ground line extending from the non-display area to the outside of the first substrate and grounded on the gate insulating layer may be performed at the same time as the forming of the pixel electrode.

상기 게이트 절연막 상에, 상기 비표시영역에서 상기 제 1 기판 외측으로 연장되어 접지되는 상기 그라운드 배선을 형성하는 단계는 상기 데이터 배선의 형성 단계와 동시에 이루어지는 것이 특징이다.The forming of the ground line extending from the non-display area to the outside of the first substrate and grounded on the gate insulating layer may be performed simultaneously with the forming of the data line.

상기 제 2 기판의 제 2 면에, 상기 박막트랜지스터에 대응하는 블랙매트릭스를 형성하는 단계와; 상기 제 2 기판의 제 2 면에 위치하며 상기 각 화소영역에 대응하는 컬러필터층을 형성하는 단계를 포함하는 것이 특징이다.Forming a black matrix on the second surface of the second substrate, the black matrix corresponding to the thin film transistor; And forming a color filter layer on the second surface of the second substrate and corresponding to each pixel area.

본 발명은 액정표시장치의 컬러필터 기판 외부에 투명 도전층을 형성하고 하부 기판의 그라운드 배선에 연결되도록 하여, 컬러필터 기판에 발생한 정전기를 제거함으로써, 정전기에 의한 손상을 방지한다.The present invention forms a transparent conductive layer on the outside of the color filter substrate of the liquid crystal display device and is connected to the ground wiring of the lower substrate, thereby eliminating static electricity generated on the color filter substrate, thereby preventing damage caused by static electricity.

또한, 하부 기판의 그라운드 배선이 외부에 노출되지 않도록 함으로써, 그라운드 배선에 대한 손상을 원천적으로 방지할 수 있다.In addition, damage to the ground wiring can be prevented at the source by preventing the ground wiring of the lower substrate from being exposed to the outside.

이하, 도면을 참조하여 본 발명에 대해 자세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 일부에 대한 개략적인 단면도이다.3 is a schematic cross-sectional view of a portion of a liquid crystal display according to a first embodiment of the present invention.

도시한 바와 같이, 액정표시장치(100)는 마주보는 제 1 및 제 2 기판(110, 160)과, 상기 제 1 및 제 2 기판(110, 160) 사이에 개재되어 있는 액정층(170)과, 상기 제 1 및 제 2 기판(110, 160) 사이 가장자리에 위치하여 상기 액정층(170)의 누설을 방지하기 위한 씰패턴(182)을 포함하여 이루어진다.As shown, the liquid crystal display device 100 includes a liquid crystal layer 170 interposed between the first and second substrates 110 and 160 facing each other and the first and second substrates 110 and 160. And a seal pattern 182 positioned at an edge between the first and second substrates 110 and 160 to prevent leakage of the liquid crystal layer 170.

상기 제 1 기판(110)은 다수의 화소영역(P)이 정의되어 있는 표시영역(미도시)과 상기 표시영역 주변의 비표시영역(미도시)으로 구분되어 있다. The first substrate 110 is divided into a display area (not shown) in which a plurality of pixel areas P are defined, and a non-display area around the display area (not shown).

먼저 상기 표시영역을 살펴보면, 상기 제 1 기판(110)에는 게이트 전극(112)과, 상기 게이트 전극(112)을 덮는 게이트 절연막(120)과, 상기 게이트 절연막(120) 상에서 상기 게이트 전극(112)과 대응되며 액티브층(122) 및 오믹콘택층(124)으로 이루어지는 반도체층(126)과, 상기 반도체층(126) 상에서 서로 이격하여 위치하는 소스 전극(132) 및 드레인 전극(134)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 게이트 절연막(120)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어진다. 상기 액티브층(122)은 순수 비정질 실리콘으로 이루어지고, 상기 오믹콘택층(124)은 불순물 비정질 실리콘으로 이루어진다.First, referring to the display area, the first substrate 110 includes a gate electrode 112, a gate insulating film 120 covering the gate electrode 112, and the gate electrode 112 on the gate insulating film 120. And a thin film including a semiconductor layer 126 formed of an active layer 122 and an ohmic contact layer 124, and a source electrode 132 and a drain electrode 134 disposed on the semiconductor layer 126 and spaced apart from each other. The transistor Tr is formed. The gate insulating layer 120 is made of an inorganic insulating material such as silicon oxide or silicon nitride. The active layer 122 is made of pure amorphous silicon, and the ohmic contact layer 124 is made of impurity amorphous silicon.

또한, 상기 박막트랜지스터(Tr)와 연결되는 게이트 배선(미도시) 및 데이터 배선(미도시)이 형성되어 있다. 상기 게이트 배선은 상기 박막트랜지스터(Tr)의 게이트 전극(112)과 연결되며, 상기 데이터 배선은 상기 박막트랜지스터(Tr)의 소스 전극(132)과 연결되어 있다. 또한, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하고 있다. 즉, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P)에는 상기 게이트 배선 및 데이터 배선과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다.In addition, a gate line (not shown) and a data line (not shown) connected to the thin film transistor Tr are formed. The gate line is connected to the gate electrode 112 of the thin film transistor Tr, and the data line is connected to the source electrode 132 of the thin film transistor Tr. In addition, the gate line and the data line cross each other to define the pixel region P. FIG. That is, the gate line and the data line cross each other to define the pixel area P, and the thin film transistor Tr connected to the gate line and the data line is formed in the pixel area P.

상기 박막트랜지스터(Tr) 상에는 상기 박막트랜지스터(Tr)의 드레인 전극(134)을 노출시키는 드레인 콘택홀(142)을 포함하는 보호층(140)이 형성되어 있다. 상기 보호층(140)은 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다.A passivation layer 140 including a drain contact hole 142 exposing the drain electrode 134 of the thin film transistor Tr is formed on the thin film transistor Tr. The protective layer 140 is made of an organic insulating material such as benzocyclobutene (BCB) or photo acryl or an inorganic insulating material such as silicon nitride or silicon oxide.

상기 보호층(140) 상에는 서로 교대로 배열되는 화소전극(152)과 공통전극(154)이 위치하고 있다. 상기 화소전극(152)은 상기 드레인 콘택홀(142)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(134)과 연결되어 있으며, 상기 공통전극(154)과 수평 전계를 형성하여 상기 액정층(170)을 구동시킨다. The pixel electrode 152 and the common electrode 154 are alternately arranged on the passivation layer 140. The pixel electrode 152 is connected to the drain electrode 134 of the thin film transistor Tr through the drain contact hole 142, and forms a horizontal electric field with the common electrode 154 to form the liquid crystal layer 170. ).

한편, 상기 비표시영역을 살펴보면, 상기 제 1 기판(110) 상에 상기 게이트 절연막(120)과 상기 보호층(140)이 적층되어 있고, 상기 보호층(140) 상부에 연결패턴(156)이 형성되어 있다. 또한, 상기 연결패턴(156)의 일측에는 FPCB(flexible printed circuit board)(186)가 연결되어 있다.In the non-display area, the gate insulating layer 120 and the protective layer 140 are stacked on the first substrate 110, and a connection pattern 156 is formed on the protective layer 140. Formed. In addition, a flexible printed circuit board (FPCB) 186 is connected to one side of the connection pattern 156.

상기한 구성이 형성되어 있는 제 1 기판(110)은 어레이 기판으로 지칭될 수도 있다.The first substrate 110 having the above-described configuration may be referred to as an array substrate.

상기 제 1 기판(110)과 마주하는 상기 제 2 기판(160)에는 상기 박막트랜지스터(Tr)에 대응하여 빛을 차단하기 위한 블랙매트릭스(162)와 상기 블랙매트릭스(162) 상에 위치하는 컬러필터층(164)이 형성되어 있다. 상기 블랙매트릭스(162)와 상기 컬러필터층(164)은 상기 제 1 기판(110)과 마주하도록 상기 제 2 기판(160)의 내측면에 위치하고 있다. 상기 블랙매트릭스(162)는 블랙 레진(resin)으로 이루어진다.The second substrate 160 facing the first substrate 110 has a black matrix 162 for blocking light in response to the thin film transistor Tr and a color filter layer on the black matrix 162. 164 is formed. The black matrix 162 and the color filter layer 164 are positioned on the inner side of the second substrate 160 to face the first substrate 110. The black matrix 162 is made of black resin.

또한, 상기 제 2 기판(160)의 외측면에는 투명 도전성 물질로 이루어지는 투명 도전체층(166)이 형성되어 있다. 상기 투명 도전체층(166)은 상기 제 2 기판(160)에 발생하는 정전기를 외부로 방출하여 제거하기 위한 구성이다. 상기한 구 성이 형성되어 있는 제 2 기판(160)은 컬러필터 기판이라 지칭될 수도 있다.In addition, a transparent conductor layer 166 made of a transparent conductive material is formed on an outer surface of the second substrate 160. The transparent conductor layer 166 is configured to emit and remove static electricity generated in the second substrate 160 to the outside. The second substrate 160 on which the above configuration is formed may be referred to as a color filter substrate.

상기 액정표시장치(100)에서는 화소전극(152)과 공통전극(154)이 모두 하부기판인 제 1 기판(110) 상에 형성되며 상부기판인 제 2 기판(160)에 형성되는 블랙매트릭스(162)와 컬러필터층(164)은 모두 절연물질로 이루어지기 때문에, 제 2 기판(160)에 정전기가 발생하는 경우 이를 제거할 수 없게 된다. 따라서, 본 발명에서는 제 2 기판(160) 외측면에 도전성 물질을 이용하여 상기 투명 도전체층(166)을 형성함으로써, 정전기의 통로 역할을 한다. 또한, 상기 액정표시장치(100)는 제 2 기판(160)으로 빛이 통과하여 영상을 구현하므로, 상기 투명 도전체층(160)이 투명한 물질로 이루어져야 한다.In the liquid crystal display device 100, both the pixel electrode 152 and the common electrode 154 are formed on the first substrate 110, which is the lower substrate, and are formed on the second substrate 160, which is the upper substrate. ) And the color filter layer 164 are made of an insulating material, it is impossible to remove the static electricity generated in the second substrate 160. Therefore, in the present invention, the transparent conductor layer 166 is formed on the outer surface of the second substrate 160 by using a conductive material, thereby serving as a path for static electricity. In addition, since the liquid crystal display device 100 generates an image by passing light through the second substrate 160, the transparent conductor layer 160 should be made of a transparent material.

상기 제 2 기판(160) 외측면의 상기 투명 도전체층(166)과 상기 제 1 기판(110)에 형성되어 있는 상기 연결패턴(156)을 연결하는 도전 도트(conductive dot)(184)가 형성되어 있다. 상기 도전 도트(184)는 은(Ag)으로 이루어질 수 있다.Conductive dots 184 are formed to connect the transparent conductor layer 166 on the outer surface of the second substrate 160 and the connection pattern 156 formed on the first substrate 110. have. The conductive dot 184 may be made of silver (Ag).

위와 같은 구성에 의하면, 상기 제 2 기판(160) 상에 발생한 정전기는 상기 투명 도전체층(166), 상기 도전 도트(184), 상기 연결패턴(156)을 통해 상기 FPCB(186)로 전달되며, 상기 FPCB(186)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다.According to the above configuration, the static electricity generated on the second substrate 160 is transferred to the FPCB 186 through the transparent conductor layer 166, the conductive dot 184, and the connection pattern 156. Since the FPCB 186 is configured to be grounded to ground, static electricity is released as a result.

여기서, 상기 연결패턴(156)은 상기 공통전극(154) 또는 화소전극(152)과 동일하게 투명 도전성 물질인 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)로 이루어지는데, 상기 연결패턴(156)이 외부로 노출되기 때문에 손상에 의해 연결이 끊어지는 문제가 발생한다. 또한, ITO 또는 IZO와 같은 물질은 비교적 저항이 크기 때문에, 정전기에 의해 전기적 손상이 발생하게 된다. 이러한 경우, 제 2 기판(160)에 발생하는 정전기가 제거될 수 없기 때문에, 제 2 기판(160)에 정전기에 의한 손상이 발생하고 있다.The connection pattern 156 may be formed of indium-tin-oxide (ITO) or indium-zinc-oxide, which is a transparent conductive material, similarly to the common electrode 154 or the pixel electrode 152. -zinc-oxide, IZO), the connection pattern 156 is exposed to the outside causes a problem that the connection is broken by damage. In addition, because materials such as ITO or IZO have a relatively high resistance, electrical damage is caused by static electricity. In this case, since static electricity generated in the second substrate 160 cannot be removed, damage caused by static electricity occurs in the second substrate 160.

도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 일부에 대한 개략적인 단면도로, 상기한 제 1 실시예에서의 문제점을 극복하기 위한 것이다.4 is a schematic cross-sectional view of a part of a liquid crystal display according to a second embodiment of the present invention, to overcome the problems in the first embodiment described above.

도시한 바와 같이, 본 발명의 액정표시장치(200)는 마주보는 제 1 및 제 2 기판(210, 260)과, 상기 제 1 및 제 2 기판(210, 260) 사이에 개재되어 있는 액정층(270)과, 상기 제 1 및 제 2 기판(210, 260) 사이 가장자리에 위치하여 상기 액정층(270)의 누설을 방지하기 위한 씰패턴(280)을 포함하여 이루어진다.As illustrated, the liquid crystal display 200 of the present invention includes a liquid crystal layer interposed between the first and second substrates 210 and 260 facing each other and the first and second substrates 210 and 260. 270 and a seal pattern 280 positioned at an edge between the first and second substrates 210 and 260 to prevent leakage of the liquid crystal layer 270.

상기 제 1 기판(210)은 다수의 화소영역(P)이 정의되어 있는 표시영역(DR)과 상기 표시영역(DR) 주변의 비표시영역(NDR)으로 구분되어 있다. The first substrate 210 is divided into a display area DR in which a plurality of pixel areas P are defined, and a non-display area NDR around the display area DR.

먼저 상기 표시영역(DR)을 살펴보면, 상기 제 1 기판(210)에는 게이트 전극(212)과, 상기 게이트 전극(212)을 덮는 게이트 절연막(216)과, 상기 게이트 절연막(216) 상에서 상기 게이트 전극(212)과 대응되며 액티브층(220a) 및 오믹콘택층(220b)으로 이루어지는 반도체층(220)과, 상기 반도체층(220) 상에서 서로 이격하여 위치하는 소스 전극(242) 및 드레인 전극(244)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 게이트 절연막(216)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어진다. 상기 액티브층(220a)은 순수 비정질 실리콘으로 이루어지고, 상기 오믹콘택층(220b)은 불순물 비정질 실리콘으로 이루어진다.First, referring to the display area DR, the first substrate 210 may include a gate electrode 212, a gate insulating layer 216 covering the gate electrode 212, and the gate electrode on the gate insulating layer 216. A semiconductor layer 220 corresponding to 212 and formed of an active layer 220a and an ohmic contact layer 220b, and a source electrode 242 and a drain electrode 244 spaced apart from each other on the semiconductor layer 220. A thin film transistor Tr is formed. The gate insulating layer 216 is made of an inorganic insulating material such as silicon oxide or silicon nitride. The active layer 220a is made of pure amorphous silicon, and the ohmic contact layer 220b is made of impurity amorphous silicon.

또한, 상기 박막트랜지스터(Tr)와 연결되는 게이트 배선(미도시) 및 데이터 배선(240)이 형성되어 있다. 상기 게이트 배선은 상기 박막트랜지스터(Tr)의 게이트 전극(212)과 연결되며, 상기 데이터 배선(240)은 상기 박막트랜지스터(Tr)의 소스 전극(242)과 연결되어 있다. 또한, 상기 게이트 배선 및 데이터 배선(240)은 서로 교차하여 화소영역(P)을 정의하고 있다. 즉, 상기 게이트 배선 및 데이터 배선(240)은 서로 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P)에는 상기 게이트 배선 및 데이터 배선(240)과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다.In addition, a gate line (not shown) and a data line 240 connected to the thin film transistor Tr are formed. The gate line is connected to the gate electrode 212 of the thin film transistor Tr, and the data line 240 is connected to the source electrode 242 of the thin film transistor Tr. In addition, the gate line and the data line 240 cross each other to define the pixel area P. FIG. That is, the gate line and the data line 240 cross each other to define a pixel area P, and the thin film transistor Tr connected to the gate line and the data line 240 is formed in the pixel area P. It is.

상기 게이트 절연막(216) 상에는 화소전극(230)이 각 화소영역(P)에 위치하고 있다. 상기 화소전극(230)은 판 형태를 가지며 실질적으로 상기 화소영역(P) 전체를 덮고 있다. 상기 화소전극(230)은 상기 반도체층(220)과 일정간격 이격되어 있고, 상기 드레인 전극(244)에 연결되어 있다. 상기 드레인 전극(244)은 상기 화소전극(230)의 상부면과 접촉하고 있다. 상기 화소전극(230)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전성 물질로 이루어진다.The pixel electrode 230 is positioned in each pixel region P on the gate insulating layer 216. The pixel electrode 230 has a plate shape and substantially covers the entire pixel area P. FIG. The pixel electrode 230 is spaced apart from the semiconductor layer 220 by a predetermined interval and is connected to the drain electrode 244. The drain electrode 244 is in contact with the top surface of the pixel electrode 230. The pixel electrode 230 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

또한, 상기 게이트 절연막(216) 상에는 상기 비표시영역(NDR)에 대응하여 그라운드 배선(232)이 위치하고 있다. 상기 그라운드 배선(232)은 상기 제 1 기판(210) 외측으로 연장되어 그라운드에 접지된다. 상기 그라운드 배선(232)은 상기 화소전극(230)과 동일층에 위치하며 동일물질로 이루어진다.In addition, a ground line 232 is positioned on the gate insulating layer 216 corresponding to the non-display area NDR. The ground wire 232 extends outside the first substrate 210 to be grounded to ground. The ground line 232 is positioned on the same layer as the pixel electrode 230 and made of the same material.

상기 박막트랜지스터(Tr)와, 상기 화소전극(230)과 상기 그라운드 배선(232)을 덮으며 보호층(250)이 위치하고 있다. 상기 보호층(250)은 벤조사이클로부 텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다. 상기 보호층(250)은 상기 그라운드 배선(232)의 일부를 노출시키는 콘택홀(252)을 갖는다.The passivation layer 250 is positioned to cover the thin film transistor Tr, the pixel electrode 230 and the ground wiring 232. The protective layer 250 is made of an organic insulating material such as benzocyclobutene (BCB) or photo acryl or an inorganic insulating material such as silicon nitride or silicon oxide. The protective layer 250 has a contact hole 252 exposing a part of the ground line 232.

상기 보호층(250) 상에는 상기 표시영역(DR) 전체에 대하여 판 형상을 갖고 상기 화소전극(230)에 대응하여 적어도 하나의 개구(256)을 갖는 공통 전극(254)이 위치하고 있다. 상기 공통전극(254)은 ITO, IZO와 같은 투명 도전성 물질로 이루어진다. 상기 비표시영역(NDR)에는 상기 공통 전극(254)이 위치하지 않고 상기 보호층(250)이 노출된 상태가 된다. 상기 공통전극(254)은 상기 화소전극(230)과 프린지 필드(fringe field)를 형성하여 상기 액정층(270)을 구동시키게 된다.The common electrode 254 having a plate shape with respect to the entire display area DR and having at least one opening 256 corresponding to the pixel electrode 230 is positioned on the passivation layer 250. The common electrode 254 is made of a transparent conductive material such as ITO and IZO. The common electrode 254 is not positioned in the non-display area NDR and the protective layer 250 is exposed. The common electrode 254 forms a fringe field with the pixel electrode 230 to drive the liquid crystal layer 270.

상기한 구성이 형성되어 있는 제 1 기판(210)은 어레이 기판으로 지칭될 수도 있다.The first substrate 210 having the above-described configuration may be referred to as an array substrate.

상기 제 1 기판(210)과 마주하는 상기 제 2 기판(260)에는 상기 박막트랜지스터(Tr)에 대응하여 빛을 차단하기 위한 블랙매트릭스(262)와 상기 블랙매트릭스(262) 상에 위치하는 컬러필터층(264)이 형성되어 있다. 상기 블랙매트릭스(262)와 상기 컬러필터층(264)은 상기 제 1 기판(210)과 마주하도록 상기 제 2 기판(260)의 내측면에 위치하고 있다. 상기 블랙매트릭스(262)는 블랙 레진(resin)으로 이루어진다.On the second substrate 260 facing the first substrate 210, a black matrix 262 for blocking light in response to the thin film transistor Tr and a color filter layer disposed on the black matrix 262. 264 is formed. The black matrix 262 and the color filter layer 264 are positioned on the inner side of the second substrate 260 to face the first substrate 210. The black matrix 262 is made of black resin.

또한, 상기 제 2 기판(260)의 외측면에는 투명 도전성 물질로 이루어지는 투명 도전체층(266)이 형성되어 있다. 상기 투명 도전체층(266)은 상기 제 2 기판(260)에 발생하는 정전기를 외부로 방출하여 제거하기 위한 구성이다. 상기한 구 성이 형성되어 있는 제 2 기판(260)은 컬러필터 기판이라 지칭될 수도 있다.In addition, a transparent conductor layer 266 made of a transparent conductive material is formed on an outer surface of the second substrate 260. The transparent conductor layer 266 is configured to emit and remove static electricity generated in the second substrate 260 to the outside. The second substrate 260 on which the above configuration is formed may be referred to as a color filter substrate.

또한, 상기 제 2 기판(260) 외측면의 상기 투명 도전체층(266)과 상기 제 1 기판(210)에 형성되어 있는 상기 그라운드 배선(232)을 연결하는 도전 도트(conductive dot)(290)가 형성되어 있다. 상기 도전 도트(290)은 상기 보호층(250)에 형성된 상기 콘택홀(252)을 통해 상기 그라운드 배선(232)과 접촉하게 된다. 상기 도전 도트(290)는 은(Ag)으로 이루어질 수 있다.In addition, a conductive dot 290 connecting the transparent conductor layer 266 on the outer surface of the second substrate 260 and the ground wiring 232 formed on the first substrate 210 is provided. Formed. The conductive dot 290 is in contact with the ground line 232 through the contact hole 252 formed in the protective layer 250. The conductive dot 290 may be made of silver (Ag).

위와 같은 구성에 의하면, 상기 제 2 기판(260) 상에 발생한 정전기는 상기 투명 도전체층(266), 상기 도전 도트(290) 및 상기 그라운드 배선(232)을 통해 흐르며, 상기 그라운드 배선(232)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다.According to the above configuration, the static electricity generated on the second substrate 260 flows through the transparent conductor layer 266, the conductive dot 290, and the ground wiring 232, and the ground wiring 232 is Since it is configured to be grounded, the static electricity is released as a result.

도 3에 도시된 제 1 실시예의 경우, 상기 공통전극(154)과 상기 화소전극(152)이 상기 보호층(140) 상에 위치하기 때문에, 상기 연결패턴(156)은 상기 보호층(140) 상에서 외부로 노출될 수 밖에 없게 된다. 따라서, 상기 연결패턴(156)에 물리적, 화학적 손상이 가해지게 되며, 정전기에 의한 액정표시장치가 손상받을 수 밖에 없다.In the first embodiment shown in FIG. 3, since the common electrode 154 and the pixel electrode 152 are positioned on the passivation layer 140, the connection pattern 156 may include the passivation layer 140. The outside will have to be exposed to the outside. Therefore, physical and chemical damage is applied to the connection pattern 156, and the liquid crystal display device may be damaged due to static electricity.

그러나, 도 4에 도시된 제 2 실시예의 경우 상기 화소전극(230)과 상기 공통전극(254)은 서로 다른 층에 위치하여야 하고, 상기 보호층(250)에 의해 덮여 있는 상기 화소전극(230)과 동일층에 상기 그라운드 배선(232)이 위치한다. 상기 보호층(250)이 상기 그라운드 배선(232)을 덮고 있기 때문에, 상기 그라운드 배선(232)은 외부로 누출되지 않게 된다. 결과적으로 상기 그라운드 배선(232)을 통해 정전 기의 배출이 효과적으로 이루어진다. 또한, 상기 그라운드 배선(232)은 상기 화소전극(230)과 동일하게 ITO, IZO와 같은 부식에 강한 투명 도전성 물질로 이루어지기 때문에, 상기 도전 도트(290)를 형성하기 전에 상기 콘택홀(252)을 통해 외부로 노출되더라도 문제가 발생하지 않는다.However, in the second exemplary embodiment illustrated in FIG. 4, the pixel electrode 230 and the common electrode 254 should be located on different layers, and the pixel electrode 230 covered by the protective layer 250 will be described. The ground line 232 is located on the same layer as the ground. Since the protective layer 250 covers the ground wiring 232, the ground wiring 232 does not leak to the outside. As a result, the discharge of the static electricity is effectively performed through the ground wiring 232. In addition, since the ground wiring 232 is made of a transparent conductive material resistant to corrosion such as ITO and IZO, similar to the pixel electrode 230, the contact hole 252 is formed before the conductive dot 290 is formed. The problem does not occur even when exposed to the outside.

도 4는 본 발명의 제 3 실시예에 따른 액정표시장치의 일부에 대한 개략적인 단면도이다.4 is a schematic cross-sectional view of a portion of a liquid crystal display according to a third exemplary embodiment of the present invention.

도시한 바와 같이, 본 발명의 액정표시장치(300)는 마주보는 제 1 및 제 2 기판(310, 360)과, 상기 제 1 및 제 2 기판(310, 360) 사이에 개재되어 있는 액정층(370)과, 상기 제 1 및 제 2 기판(310, 360) 사이 가장자리에 위치하여 상기 액정층(370)의 누설을 방지하기 위한 씰패턴(380)을 포함하여 이루어진다.As shown, the liquid crystal display device 300 of the present invention includes a liquid crystal layer interposed between the first and second substrates 310 and 360 facing each other and the first and second substrates 310 and 360. 370 and a seal pattern 380 positioned at an edge between the first and second substrates 310 and 360 to prevent leakage of the liquid crystal layer 370.

상기 제 1 기판(310)은 다수의 화소영역(P)이 정의되어 있는 표시영역(DR)과 상기 표시영역(DR) 주변의 비표시영역(NDR)으로 구분되어 있다. The first substrate 310 is divided into a display area DR in which a plurality of pixel areas P are defined, and a non-display area NDR around the display area DR.

먼저 상기 표시영역(DR)을 살펴보면, 상기 제 1 기판(310)에는 게이트 전극(312)과, 상기 게이트 전극(312)을 덮는 게이트 절연막(316)과, 상기 게이트 절연막(316) 상에서 상기 게이트 전극(312)과 대응되며 액티브층(320a) 및 오믹콘택층(320b)으로 이루어지는 반도체층(320)과, 상기 반도체층(320) 상에서 서로 이격하여 위치하는 소스 전극(342) 및 드레인 전극(344)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 게이트 절연막(316)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어진다. 상기 액티브층(320a)은 순수 비정질 실리콘으 로 이루어지고, 상기 오믹콘택층(320b)은 불순물 비정질 실리콘으로 이루어진다.First, referring to the display area DR, the first substrate 310 may include a gate electrode 312, a gate insulating layer 316 covering the gate electrode 312, and the gate electrode on the gate insulating layer 316. The semiconductor layer 320 corresponding to the 312 and formed of the active layer 320a and the ohmic contact layer 320b, and the source electrode 342 and the drain electrode 344 spaced apart from each other on the semiconductor layer 320. A thin film transistor Tr is formed. The gate insulating layer 316 is made of an inorganic insulating material such as silicon oxide or silicon nitride. The active layer 320a is made of pure amorphous silicon, and the ohmic contact layer 320b is made of impurity amorphous silicon.

또한, 상기 박막트랜지스터(Tr)와 연결되는 게이트 배선(미도시) 및 데이터 배선(340)이 형성되어 있다. 상기 게이트 배선은 상기 박막트랜지스터(Tr)의 게이트 전극(312)과 연결되며, 상기 데이터 배선(340)은 상기 박막트랜지스터(Tr)의 소스 전극(342)과 연결되어 있다. 또한, 상기 게이트 배선 및 데이터 배선(340)은 서로 교차하여 화소영역(P)을 정의하고 있다. 즉, 상기 게이트 배선 및 데이터 배선(340)은 서로 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P)에는 상기 게이트 배선 및 데이터 배선(340)과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다.In addition, a gate wiring (not shown) and a data wiring 340 connected to the thin film transistor Tr are formed. The gate line is connected to the gate electrode 312 of the thin film transistor Tr, and the data line 340 is connected to the source electrode 342 of the thin film transistor Tr. In addition, the gate line and the data line 340 cross each other to define the pixel area P. FIG. That is, the gate line and the data line 340 cross each other to define a pixel area P, and the thin film transistor Tr connected to the gate line and the data line 340 is formed in the pixel area P. It is.

상기 게이트 절연막(316) 상에는 화소전극(330)이 각 화소영역(P)에 위치하고 있다. 상기 화소전극(330)은 판 형태를 가지며 실질적으로 상기 화소영역(P) 전체를 덮고 있다. 상기 화소전극(330)은 상기 반도체층(320)과 일정간격 이격되어 있고, 상기 드레인 전극(344)에 연결되어 있다. 상기 드레인 전극(344)은 상기 화소전극(330)의 상부면과 접촉하고 있다. 상기 화소전극(330)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전성 물질로 이루어진다.The pixel electrode 330 is positioned in each pixel area P on the gate insulating layer 316. The pixel electrode 330 has a plate shape and substantially covers the entire pixel area P. FIG. The pixel electrode 330 is spaced apart from the semiconductor layer 320 by a predetermined interval and is connected to the drain electrode 344. The drain electrode 344 is in contact with the top surface of the pixel electrode 330. The pixel electrode 330 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

또한, 상기 게이트 절연막(316) 상에는 상기 비표시영역(NDR)에 대응하여 그라운드 배선(346)이 위치하고 있다. 상기 그라운드 배선(346)은 상기 제 1 기판(310) 외측으로 연장되어 그라운드에 접지된다. 상기 그라운드 배선(346)은 상기 데이터 배선(340)과 동일층에 위치하며 동일물질로 이루어진다. 즉, 상기 그라운드 배선(346)은 알루미늄, 알루미늄 합금, 구리, 구리 합금 등과 같은 저저항 금속 물 질로 이루어진다.In addition, a ground line 346 is positioned on the gate insulating layer 316 to correspond to the non-display area NDR. The ground line 346 extends outside the first substrate 310 to be grounded to ground. The ground line 346 is positioned on the same layer as the data line 340 and is formed of the same material. That is, the ground wiring 346 is made of a low resistance metal material such as aluminum, aluminum alloy, copper, copper alloy, and the like.

상기 박막트랜지스터(Tr)와, 상기 화소전극(330)과 상기 그라운드 배선(346)을 덮으며 보호층(350)이 위치하고 있다. 상기 보호층(350)은 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다. 상기 보호층(350)은 상기 그라운드 배선(346)의 일부를 노출시키는 콘택홀(352)을 갖는다.The passivation layer 350 is positioned to cover the thin film transistor Tr, the pixel electrode 330, and the ground wiring 346. The protective layer 350 is made of an organic insulating material such as benzocyclobutene (BCB) or photo acryl or an inorganic insulating material such as silicon nitride or silicon oxide. The protective layer 350 has a contact hole 352 exposing a part of the ground wiring 346.

상기 보호층(350) 상에는 상기 표시영역(DR) 전체에 대하여 판 형상을 갖고 상기 화소전극(330)에 대응하여 적어도 하나의 개구(356)을 갖는 공통 전극(354)이 위치하고 있다. 상기 공통전극(354)은 ITO, IZO와 같은 투명 도전성 물질로 이루어진다. 상기 비표시영역(NDR)에는 상기 공통 전극(354)이 위치하지 않고 상기 보호층(350)이 노출된 상태가 된다. 상기 공통전극(354)은 상기 화소전극(330)과 프린지 필드(fringe field)를 형성하여 상기 액정층(370)을 구동시키게 된다.The common electrode 354 has a plate shape with respect to the entire display area DR and has at least one opening 356 corresponding to the pixel electrode 330 on the passivation layer 350. The common electrode 354 is made of a transparent conductive material such as ITO and IZO. The common electrode 354 is not positioned in the non-display area NDR, and the protective layer 350 is exposed. The common electrode 354 forms a fringe field with the pixel electrode 330 to drive the liquid crystal layer 370.

상기한 구성이 형성되어 있는 제 1 기판(310)은 어레이 기판으로 지칭될 수도 있다.The first substrate 310 having the above-described configuration may be referred to as an array substrate.

상기 제 1 기판(310)과 마주하는 상기 제 2 기판(360)에는 상기 박막트랜지스터(Tr)에 대응하여 빛을 차단하기 위한 블랙매트릭스(362)와 상기 블랙매트릭스(362) 상에 위치하는 컬러필터층(364)이 형성되어 있다. 상기 블랙매트릭스(362)와 상기 컬러필터층(364)은 상기 제 1 기판(310)과 마주하도록 상기 제 2 기판(360)의 내측면에 위치하고 있다. 상기 블랙매트릭스(362)는 블랙 레진(resin)으로 이루어진다.On the second substrate 360 facing the first substrate 310, a black matrix 362 for blocking light in response to the thin film transistor Tr and a color filter layer disposed on the black matrix 362. 364 is formed. The black matrix 362 and the color filter layer 364 are positioned on the inner side of the second substrate 360 to face the first substrate 310. The black matrix 362 is made of black resin.

또한, 상기 제 2 기판(360)의 외측면에는 투명 도전성 물질로 이루어지는 투명 도전체층(366)이 형성되어 있다. 상기 투명 도전체층(366)은 상기 제 2 기판(360)에 발생하는 정전기를 외부로 방출하여 제거하기 위한 구성이다. 상기한 구성이 형성되어 있는 제 2 기판(360)은 컬러필터 기판이라 지칭될 수도 있다.In addition, a transparent conductor layer 366 made of a transparent conductive material is formed on an outer surface of the second substrate 360. The transparent conductor layer 366 is configured to emit and remove static electricity generated in the second substrate 360 to the outside. The second substrate 360 having the above-described configuration may be referred to as a color filter substrate.

또한, 상기 제 2 기판(360) 외측면의 상기 투명 도전체층(366)과 상기 제 1 기판(310)에 형성되어 있는 상기 그라운드 배선(346)을 연결하는 도전 도트(conductive dot)(390)가 형성되어 있다. 상기 도전 도트(390)은 상기 보호층(350)에 형성된 상기 콘택홀(352)을 통해 상기 그라운드 배선(346)과 접촉하게 된다. 상기 도전 도트(390)는 은(Ag)으로 이루어질 수 있다.In addition, a conductive dot 390 connecting the transparent conductor layer 366 on the outer surface of the second substrate 360 and the ground wiring 346 formed on the first substrate 310 is provided. Formed. The conductive dot 390 is in contact with the ground wiring 346 through the contact hole 352 formed in the protective layer 350. The conductive dot 390 may be made of silver (Ag).

위와 같은 구성에 의하면, 상기 제 2 기판(360) 상에 발생한 정전기는 상기 투명 도전체층(366), 상기 도전 도트(390) 및 상기 그라운드 배선(346)을 통해 흐르며, 상기 그라운드 배선(346)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다.According to the above configuration, the static electricity generated on the second substrate 360 flows through the transparent conductor layer 366, the conductive dot 390, and the ground wiring 346, and the ground wiring 346 is Since it is configured to be grounded, the static electricity is released as a result.

도 3에 도시된 제 1 실시예의 경우, 상기 공통전극(154)과 상기 화소전극(152)이 상기 보호층(140) 상에 위치하기 때문에, 상기 연결패턴(156)은 상기 보호층(140) 상에서 외부로 노출될 수 밖에 없게 된다. 따라서, 상기 연결패턴(156)에 물리적, 화학적 손상이 가해지게 되며, 정전기에 의한 액정표시장치가 손상받을 수 밖에 없다.In the first embodiment shown in FIG. 3, since the common electrode 154 and the pixel electrode 152 are positioned on the passivation layer 140, the connection pattern 156 may include the passivation layer 140. The outside will have to be exposed to the outside. Therefore, physical and chemical damage is applied to the connection pattern 156, and the liquid crystal display device may be damaged due to static electricity.

그러나, 도 5에 도시된 제 3 실시예의 경우 상기 보호층(250)에 의해 덮여 있는 상기 데이터 배선(340)과 동일층에 상기 그라운드 배선(346)이 위치한다. 상 기 보호층(350)이 상기 그라운드 배선(346)을 덮고 있기 때문에, 상기 그라운드 배선(346)은 외부로 누출되지 않게 된다. 결과적으로 상기 그라운드 배선(346)을 통해 정전기의 배출이 효과적으로 이루어진다. 또한, 상기 그라운드 배선(346)은 상기 데이터 배선(340)과 동일하게 저저항 금속물질로 이루어지기 때문에, 정전기를 효과적으로 그라운드로 배출할 수 있는 장점을 갖는다. However, in the third exemplary embodiment illustrated in FIG. 5, the ground line 346 is positioned on the same layer as the data line 340 covered by the protective layer 250. Since the protective layer 350 covers the ground wiring 346, the ground wiring 346 does not leak to the outside. As a result, the static electricity is effectively discharged through the ground wiring 346. In addition, since the ground line 346 is made of a low resistance metal material similarly to the data line 340, the ground line 346 has an advantage of effectively discharging static electricity to the ground.

이하, 도 6a 내지 도 6f 및 도 7a 내지 도 7c를 참조하여 본 발명의 액정표시장치의 제조방법을 설명한다.Hereinafter, a method of manufacturing the liquid crystal display device of the present invention will be described with reference to FIGS. 6A to 6F and 7A to 7C.

도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정을 보여주는 단면도이고, 도 7a 내지 도 7c는 본 발명의 제 2 실시예에 따른 액정표시장치용 컬러필터 기판의 제조 공정을 보여주는 단면도이다.6A to 6F are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device according to a second embodiment of the present invention, and FIGS. 7A to 7C are color filters for a liquid crystal display device according to a second embodiment of the present invention. It is sectional drawing which shows the manufacturing process of a board | substrate.

도 6a에 도시된 바와 같이, 제 1 기판(210) 상에 제 1 금속물질을 증착하여 제 1 금속층(미도시)을 형성한 후, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 식각, 포토레지스트의 스트립(strip) 등의 공정을 포함하는 마스크 공정을 진행하여 일 방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 상기 게이트 배선(미도시)과 연결된 게이트 전극(212)을 형성한다. 상기 제 1 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 티타늄 합금 중 어느 하나일 수 있다.As shown in FIG. 6A, after depositing a first metal material on the first substrate 210 to form a first metal layer (not shown), application of photoresist, exposure using a mask, development of photoresist, A mask process including etching, stripping of photoresist, and the like is performed to form a gate wiring (not shown) extending in one direction, and at the same time, the gate electrode 212 connected to the gate wiring (not shown). To form. The first metal material may be any one of aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, chromium (Cr), and titanium alloy.

다음, 상기 게이트 배선, 상기 게이트 전극(212)을 덮도록 무기절연물질을 증착하여 게이트 절연막(216)을 형성한다. 상기 게이트 절연막(216)은 질화실리콘 또는 산화실리콘으로 이루어진다.Next, an inorganic insulating material is deposited to cover the gate line and the gate electrode 212 to form a gate insulating layer 216. The gate insulating layer 216 is made of silicon nitride or silicon oxide.

다음, 도 6b에 도시된 바와 같이, 상기 게이트 절연막(216) 상에 순수 비정질 실리콘 및 불순물 비정질 실리콘을 연속하여 증착함으로써 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고, 이를 마스크 공정을 실시함으로써 패터닝하여 상기 게이트 전극(212)에 대응하여 순수 비정질 실리콘 패턴(217)과 그 상부로 불순물 비정질 실리콘 패턴(219)을 형성한다.Next, as shown in FIG. 6B, pure amorphous silicon and impurity amorphous silicon are sequentially deposited on the gate insulating layer 216 to form a pure amorphous silicon layer (not shown) and an impurity amorphous silicon layer (not shown). The mask is patterned by performing a mask process to form a pure amorphous silicon pattern 217 and an impurity amorphous silicon pattern 219 on top of the gate electrode 212.

다음, 도 6c에 도시된 바와 같이, 상기 게이트 절연막(216) 상에 제 1 투명 도전성 물질층(미도시)을 형성하고 마스크 공정에 의해 패터닝함으로써, 화소영역(P)에 화소전극(230)을 형성한다. 상기 화소전극(230)은 화소영역(P) 전체에 대하여 판 형상을 가지며 ITO, IZO와 같은 투명 도전성 물질로 이루어진다. 동시에, 비표시영역(NDR)의 상기 게이트 절연막(216) 상에 그라운드 배선(232)을 형성한다. 즉, 상기 그라운드 배선(232)은 상기 화소전극(230)과 동일층에 위치하고 동일물질로 이루어진다. 상기 그라운드 배선(232)은 상기 제 1 기판(210) 외측으로 연장되어 그라운드에 접지된다. Next, as shown in FIG. 6C, the pixel electrode 230 is formed in the pixel region P by forming a first transparent conductive material layer (not shown) on the gate insulating layer 216 and patterning the same by a mask process. Form. The pixel electrode 230 has a plate shape with respect to the entire pixel region P and is made of a transparent conductive material such as ITO and IZO. At the same time, the ground line 232 is formed on the gate insulating layer 216 in the non-display area NDR. That is, the ground line 232 is disposed on the same layer as the pixel electrode 230 and is made of the same material. The ground wire 232 extends outside the first substrate 210 to be grounded to ground.

다음, 도 6d에 도시된 바와 같이, 상기 순수 비정질 실리콘 패턴(도 6b의 217)과 상기 불순물 비정질 실리콘패턴(도 6b의 219)과 상기 게이트 절연막(216)과, 상기 화소전극(230) 및 상기 그라운드 배선(232) 위로 제 2 금속물질 예를들면 몰리브덴(Mo), 구리(Cu), 티타늄 합금, 알루미늄 합금(AlNd) 중 어느 하나를 증착하여 전면에 제 2 금속층(미도시)을 형성한다. 이후 상기 제 2 금속층(미도시)을 패터닝함으로써 상기 게이트 배선과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(240)을 형성한다. 또한 동시에 각 화소영역(P)에는 상기 불순물 비정질 실리콘패턴(도 6b의 219) 위에서 서로 이격하는 형태로 소스 및 드레인 전극(242, 244)을 형성한다. 상기 소스 전극(242)은 상기 데이터 배선(240)과 연결되어 있다.Next, as shown in FIG. 6D, the pure amorphous silicon pattern (217 of FIG. 6B), the impurity amorphous silicon pattern (219 of FIG. 6B), the gate insulating layer 216, the pixel electrode 230, and the A second metal material, for example, molybdenum (Mo), copper (Cu), titanium alloy, and aluminum alloy (AlNd), is deposited on the ground line 232 to form a second metal layer (not shown) on the front surface. Subsequently, the second metal layer (not shown) is patterned to form a data line 240 defining the pixel region P to cross the gate line. At the same time, source and drain electrodes 242 and 244 are formed in the pixel region P in such a manner as to be spaced apart from each other on the impurity amorphous silicon pattern 219 of FIG. 6B. The source electrode 242 is connected to the data line 240.

이후, 드라이 에칭에 의해 소스 및 드레인 전극(242, 246) 사이의 상기 불순물 비정질 실리콘 패턴(도 6b의 219)을 제거함으로써 상기 소스 및 드레인 전극(242, 246) 사이로 상기 순수 비정질 실리콘 패턴(도 6b의 217)이 노출되도록 함으로써, 순수 비정질 실리콘으로 이루어지는 액티브층(220a)을 형성한다. 또한, 상기 액티브층(220a) 상부로 각각 소스 및 드레인 전극(242, 244)과 접촉하며 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층(220b)을 형성한다. 이때 상기 액티브층(220a)과 그 상부에서 서로 이격하는 오믹콘택층(220b)은 반도체층(220)을 이룬다. 상기 게이트 전극(212), 게이트 절연막(216), 상기 반도체층(220), 상기 소스 전극(242) 및 상기 드레인 전극(244)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다. 상기 박막트랜지스터(Tr)는 스위칭 소자로서, 상기 게이트 배선(미도시)에 의해 스위칭되어 화소전극에 데이터를 인가하게 된다.Thereafter, the pure amorphous silicon pattern (FIG. 6B) between the source and drain electrodes 242 and 246 by removing the impurity amorphous silicon pattern (219 of FIG. 6B) between the source and drain electrodes 242 and 246 by dry etching. 217) is exposed to form an active layer 220a made of pure amorphous silicon. In addition, an ohmic contact layer 220b of impurity amorphous silicon is formed on the active layer 220a to be in contact with the source and drain electrodes 242 and 244 and spaced apart from each other. In this case, the active layer 220a and the ohmic contact layer 220b spaced apart from each other form a semiconductor layer 220. The gate electrode 212, the gate insulating layer 216, the semiconductor layer 220, the source electrode 242, and the drain electrode 244 form a thin film transistor Tr, which is a switching element. The thin film transistor Tr is a switching element, and is switched by the gate line (not shown) to apply data to the pixel electrode.

다음, 도 6e에 도시된 바와 같이, 상기 데이터 배선(240), 상기 소스 전극(242), 상기 드레인 전극(244) 상기 그라운드 배선(232) 및 상기 화소전극(230) 상에 보호층(250)을 형성한다. 상기 보호층(250)은 질화실리콘 또는 산화실리콘과 같은 무기절연물질, 또는 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)과 같은 유기절연물질로 이루어진다. 이후, 상기 보호층(250)을 마스크 공정에 의해 패터닝함으로써, 상기 그라운드 배선(232)을 노출시키는 콘택홀(252)을 형성한다.Next, as shown in FIG. 6E, the passivation layer 250 is disposed on the data line 240, the source electrode 242, the drain electrode 244, the ground line 232, and the pixel electrode 230. To form. The protective layer 250 is made of an inorganic insulating material such as silicon nitride or silicon oxide, or an organic insulating material such as benzocyclobutene (BCB) or photo acryl. Thereafter, the protective layer 250 is patterned by a mask process to form a contact hole 252 exposing the ground line 232.

다음, 도 6f에 도시된 바와 같이, 상기 보호층(250) 상에 제 2 투명 도전성 물질층(미도시)을 증착하고 마스크 공정에 의해 패터닝함으로써 상기 제 1 기판(210)의 표시영역(DR) 전체를 덮는 공통 전극(254)을 형성하여 어레이 기판을 완성한다.Next, as shown in FIG. 6F, a display layer DR of the first substrate 210 is deposited by depositing a second transparent conductive material layer (not shown) on the protective layer 250 and patterning the same by a mask process. The array substrate is completed by forming a common electrode 254 covering the whole.

상기 공통전극(252)은 상기 화소전극(230)에 대하여 적어도 하나의 홀(256)을 갖는다. 상기 공통전극(252)은 ITO, IZO와 같은 투명 도전성 물질로 이루어지며 상기 화소전극(230)과 프린지 필드를 형성하여 상기 액정층(도 4의 270)을 구동시킨다.The common electrode 252 has at least one hole 256 with respect to the pixel electrode 230. The common electrode 252 is made of a transparent conductive material such as ITO and IZO, and forms a fringe field with the pixel electrode 230 to drive the liquid crystal layer 270 of FIG. 4.

상기 공통전극(252)은 상기 표시영역(DR)에만 위치하기 때문에, 상기 비표시영역(NDR)에서는 상기 보호층(250)이 최상부에 위치하고 상기 콘택홀(252)을 통해 상기 그라운드 배선(232)이 노출된 상태가 된다.Since the common electrode 252 is located only in the display area DR, in the non-display area NDR, the protective layer 250 is positioned at the top and the ground wiring 232 through the contact hole 252. This is in an exposed state.

다음, 도 7a에 도시된 바와 같이, 서로 마주보는 제 1 및 제 2 면(261a, 261b)을 갖는 제 2 기판(260)의 상기 제 1 면(261a)에 블랙매트릭스(262)를 형성한다. 상기 블랙매트릭스(262)는 블랙레진으로 이루어질 수 있다.Next, as shown in FIG. 7A, a black matrix 262 is formed on the first surface 261a of the second substrate 260 having the first and second surfaces 261a and 261b facing each other. The black matrix 262 may be made of black resin.

다음, 도 7b에 도시된 바와 같이, 상기 블랙매트릭스(262)가 형성된 상기 제 2 기판(260)의 제 1 면에 컬러필터층(264)을 형성한다. 상기 컬러필터층(264)을 적색, 녹색, 청색 컬러필터 패턴을 포함할 수 있다.Next, as shown in FIG. 7B, a color filter layer 264 is formed on the first surface of the second substrate 260 on which the black matrix 262 is formed. The color filter layer 264 may include a red, green, and blue color filter pattern.

다음, 도 7c에 도시된 바와 같이, 상기 제 2 기판(260)의 제 2 면(261b)에 ITO, IZO와 같은 투명 도전성 물질을 적층하여 투명 도전체층(266)을 상기 제 2 면(261b) 전면에 형성하여 컬러필터 기판을 완성한다.Next, as shown in FIG. 7C, a transparent conductive material such as ITO and IZO is laminated on the second surface 261b of the second substrate 260 to form the transparent conductor layer 266 on the second surface 261b. It is formed on the front surface to complete the color filter substrate.

다음, 상기 어레이 기판과 상기 컬러필터 기판 중 어느 하나에 씰패턴(도 4의 280)을 형성하고, 상기 컬러필터층(264)과 상기 공통전극(254)이 마주보도록 상기 어레이 기판과 상기 컬러필터 기판을 합착시킨다. 이후, 상기 어레이 기판과 상기 컬러필터 기판 사이에 액정층(도 4의 270)을 주입시키고 상기 제 2 기판(260)의 가장자리에 상기 투명 도전체층(266)과 상기 그라운드 배선(232)을 연결시키는 도전 도트(도 4의 290)을 형성함으로써 본 발명에 따른 액정표시장치를 얻을 수 있다. 상기 도전 도트(290)는 상기 보호층(250)에 형성되어 있는 상기 콘택홀(252)을 통해 상기 그라운드 배선(232)과 접촉하게 된다.Next, a seal pattern 280 of FIG. 4 is formed on one of the array substrate and the color filter substrate, and the array substrate and the color filter substrate face each other so that the color filter layer 264 and the common electrode 254 face each other. Are bonded. Thereafter, a liquid crystal layer (270 of FIG. 4) is injected between the array substrate and the color filter substrate, and the transparent conductor layer 266 and the ground wiring 232 are connected to an edge of the second substrate 260. By forming the conductive dots (290 of FIG. 4), the liquid crystal display device according to the present invention can be obtained. The conductive dot 290 is in contact with the ground wiring 232 through the contact hole 252 formed in the protective layer 250.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art various modifications and changes of the present invention without departing from the spirit and scope of the present invention described in the claims below I can understand that you can.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.1 is a cross-sectional view of a general transverse electric field type liquid crystal display device.

도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(ON), 오프(OFF) 상태의 동작을 각각 도시한 단면도이다.2A and 2B are cross-sectional views illustrating operations of ON and OFF states of a general transverse electric field type liquid crystal display device, respectively.

도 3은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.3 is a schematic cross-sectional view of a portion of a transverse electric field type liquid crystal display device according to a first embodiment of the present invention.

도 4는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.4 is a schematic cross-sectional view of a portion of a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도 5는 본 발명의 제 3 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.5 is a schematic cross-sectional view of a part of a transverse electric field type liquid crystal display device according to a third exemplary embodiment of the present invention.

도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정을 보여주는 단면도이다.6A to 6F are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display according to a second embodiment of the present invention.

도 7a 내지 도 7c는 본 발명의 제 2 실시예에 따른 액정표시장치용 컬러필터 기판의 제조 공정을 보여주는 단면도이다.7A to 7C are cross-sectional views illustrating a manufacturing process of a color filter substrate for a liquid crystal display according to a second embodiment of the present invention.

Claims (9)

화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을 포함하는 제 1 기판의 상기 표시영역에 위치하는 게이트 배선과;A gate wiring positioned in the display area of the first substrate including a display area in which a pixel area is defined and a non-display area around the display area; 상기 게이트 배선을 덮으며 상기 제 1 기판 전면에 위치하는 게이트 절연막과;A gate insulating film covering the gate wiring and positioned in front of the first substrate; 상기 게이트 절연막 상에 위치하며 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과;A data line on the gate insulating layer, the data line crossing the gate line to define the pixel area; 상기 화소영역에 위치하며 상기 게이트 배선 및 상기 데이터 배선과 연결된 박막트랜지스터와;A thin film transistor positioned in the pixel area and connected to the gate line and the data line; 상기 게이트 배선 상에 위치하며 상기 박막트랜지스터와 연결되고, 상기 화소영역에서 판 형상을 갖는 투명한 화소전극과;A transparent pixel electrode on the gate line and connected to the thin film transistor and having a plate shape in the pixel area; 상기 비표시영역의 상기 게이트 절연막 상에 위치하며, 상기 제 1 기판 외측으로 연장되어 접지되는 그라운드 배선과;A ground line on the gate insulating layer of the non-display area, the ground line extending out of the first substrate to be grounded; 상기 데이터 배선과, 상기 박막트랜지스터와, 상기 화소전극과 상기 그라운드 배선을 덮으며, 상기 그라운드 배선을 노출시키는 콘택홀을 갖는 보호층과;A protective layer covering the data line, the thin film transistor, the pixel electrode and the ground line, and having a contact hole exposing the ground line; 상기 보호층 상에 위치하며 상기 표시영역 전체에 대하여 판 형상을 갖고, 상기 화소전극에 대응하여 적어도 하나의 개구를 갖는 투명한 공통전극과;A transparent common electrode on the passivation layer and having a plate shape with respect to the entire display area and having at least one opening corresponding to the pixel electrode; 상기 제 1 기판과 마주보는 제 1 면과 상기 제 1 면과 반대면인 제 2 면을 갖는 제 2 기판의 상기 제 2 면에 위치하는 투명 도전체층과;A transparent conductor layer positioned on the second side of the second substrate having a first side facing the first substrate and a second side opposite the first side; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 콘택홀을 통해 상기 그 라운드 배선과 접촉하는 도전 도트와;Conductive dots on one side of which are in contact with the transparent conductor layer and the other side of which is in contact with the round wiring through the contact hole; 상기 제 1 및 제 2 기판 사이에 개재된 액정층Liquid crystal layer interposed between the first and second substrate 을 포함하는 액정표시장치.Liquid crystal display comprising a. 제 1항에 있어서,The method of claim 1, 상기 그라운드 배선은 상기 화소전극과 동일물질로 이루어지는 것이 특징인 액정표시장치.And the ground line is made of the same material as the pixel electrode. 제 1항에 있어서,The method of claim 1, 상기 그라운드 배선은 상기 데이터 배선과 동일물질로 이루어지는 것이 특징인 액정표시장치.And the ground wiring is made of the same material as the data wiring. 제 1항에 있어서,The method of claim 1, 상기 도전 도트는 은으로 이루어지는 것이 특징인 액정표시장치.And the conductive dot is made of silver. 제 1항에 있어서,The method of claim 1, 상기 제 2 기판의 제 1 면에 위치하며 상기 박막트랜지스터에 대응하는 블랙매트릭스와;A black matrix on the first surface of the second substrate and corresponding to the thin film transistor; 상기 제 2 기판의 제 1 면에 위치하며 상기 각 화소영역에 대응하는 컬러필터를 포함하는 것이 특징인 액정표시장치.And a color filter positioned on the first surface of the second substrate and corresponding to each pixel area. 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을 포함하는 제 1 기판의 상기 표시영역에 게이트 배선을 형성하는 단계와;Forming a gate wiring in the display area of the first substrate including a display area in which a pixel area is defined and a non-display area around the display area; 상기 게이트 배선을 덮고 상기 제 1 기판 전면에 대응하는 게이트 절연막을 형성하는 단계와;Forming a gate insulating film covering the gate wiring and corresponding to an entire surface of the first substrate; 상기 게이트 절연막 상에, 상기 화소전극에 대응하여 판 형상을 갖는 투명한 화소전극을 형성하는 단계와; Forming a transparent pixel electrode having a plate shape on the gate insulating film, corresponding to the pixel electrode; 상기 게이트 절연막 상에, 상기 비표시영역에서 상기 제 1 기판 외측으로 연장되어 접지되는 그라운드 배선을 형성하는 단계와;Forming a ground line on the gate insulating layer, the ground line extending from the non-display area to the outside of the first substrate to be grounded; 상기 게이트 절연막 상에, 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하는 단계와;Forming a data line on the gate insulating film, the data line defining the pixel area to cross the gate line; 상기 화소영역에, 상기 게이트 배선 및 상기 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor connected to the gate line and the data line in the pixel area; 상기 데이터 배선과, 상기 박막트랜지스터와, 상기 화소전극과 상기 그라운드 배선을 덮으며, 상기 그라운드 배선을 노출시키는 콘택홀을 갖는 보호층을 형성 하는 단계와;Forming a protective layer covering the data line, the thin film transistor, the pixel electrode and the ground line, and having a contact hole exposing the ground line; 상기 보호층 상에, 상기 표시영역 전체에 대하여 판 형상을 갖고, 상기 화소전극에 대응하여 적어도 하나의 개구를 갖는 투명한 공통전극을 형성하는 단계와;Forming a transparent common electrode on the passivation layer, the transparent common electrode having a plate shape with respect to the entire display area and having at least one opening corresponding to the pixel electrode; 제 2 기판의 제 1 면 전면에 투명 도전체층을 형성하는 단계와;Forming a transparent conductor layer over the entire first surface of the second substrate; 상기 제 1 기판의 상기 공통전극과 상기 제 1 면과 마주하는 상기 제 2 기판의 제 2면이 마주하도록 상기 제 1 기판과 상기 제 2 기판을 합착하는 단계와;Bonding the first substrate and the second substrate to face the common electrode of the first substrate and a second surface of the second substrate facing the first surface; 상기 제 1 및 제 2 기판 사이에 액정층을 형성하는 단계와;Forming a liquid crystal layer between the first and second substrates; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 콘택홀을 통해 상기 그라운드 배선과 접촉하는 도전 도트를 상기 제 2 기판의 가장자리에 형성하는 단계Forming a conductive dot at an edge of the second substrate, the one side of which is in contact with the transparent conductor layer and the other side of which is in contact with the ground wiring through the contact hole; 를 포함하는 액정표시장치의 제조방법.Method of manufacturing a liquid crystal display device comprising a. 제 6항에 있어서,The method of claim 6, 상기 게이트 절연막 상에, 상기 비표시영역에서 상기 제 1 기판 외측으로 연장되어 접지되는 상기 그라운드 배선을 형성하는 단계는 상기 화소전극의 형성 단계와 동시에 이루어지는 것이 특징인 액정표시장치의 제조방법.And forming the ground wiring on the gate insulating layer extending outward from the first substrate in the non-display area and grounded at the same time as forming the pixel electrode. 제 6항에 있어서,The method of claim 6, 상기 게이트 절연막 상에, 상기 비표시영역에서 상기 제 1 기판 외측으로 연 장되어 접지되는 상기 그라운드 배선을 형성하는 단계는 상기 데이터 배선의 형성 단계와 동시에 이루어지는 것이 특징인 액정표시장치의 제조방법.And forming the ground wiring on the gate insulating layer, which extends to the outside of the first substrate and is grounded in the non-display area, at the same time as the forming of the data wiring. 제 6항에 있어서,The method of claim 6, 상기 제 2 기판의 제 2 면에, 상기 박막트랜지스터에 대응하는 블랙매트릭스를 형성하는 단계와;Forming a black matrix on the second surface of the second substrate, the black matrix corresponding to the thin film transistor; 상기 제 2 기판의 제 2 면에 위치하며 상기 각 화소영역에 대응하는 컬러필터층을 형성하는 단계를 포함하는 것이 특징인 액정표시장치의 제조방법.And forming a color filter layer on the second surface of the second substrate and corresponding to each pixel area.
KR1020090112564A 2009-11-20 2009-11-20 Liquid crystal display device and Method of fabricating the same KR101623188B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090112564A KR101623188B1 (en) 2009-11-20 2009-11-20 Liquid crystal display device and Method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090112564A KR101623188B1 (en) 2009-11-20 2009-11-20 Liquid crystal display device and Method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20110055935A true KR20110055935A (en) 2011-05-26
KR101623188B1 KR101623188B1 (en) 2016-05-20

Family

ID=44364583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090112564A KR101623188B1 (en) 2009-11-20 2009-11-20 Liquid crystal display device and Method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101623188B1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130050564A (en) * 2011-11-08 2013-05-16 엘지디스플레이 주식회사 Liquid crystal display panel and liquid crystal display device comprising the same
KR20140080653A (en) * 2012-12-13 2014-07-01 엘지디스플레이 주식회사 Liquid Crystal Display Device
KR20140108967A (en) * 2013-03-04 2014-09-15 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method thereof
CN104330917A (en) * 2014-11-26 2015-02-04 重庆京东方光电科技有限公司 Colorful film substrate and display device
CN104391389A (en) * 2014-12-01 2015-03-04 厦门天马微电子有限公司 Substrate, display panel and display device
CN107845645A (en) * 2017-09-28 2018-03-27 上海天马微电子有限公司 A kind of display panel and display device
CN109445215A (en) * 2018-12-21 2019-03-08 厦门天马微电子有限公司 Display device
CN111679523A (en) * 2020-06-10 2020-09-18 Tcl华星光电技术有限公司 Array substrate, liquid crystal display panel with array substrate and manufacturing method of liquid crystal display panel
CN115542593A (en) * 2022-08-30 2022-12-30 惠科股份有限公司 Display panel

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778836B1 (en) * 2000-12-30 2007-11-22 엘지.필립스 엘시디 주식회사 Liquid crystal display and manufacturing method of the same
JP4962145B2 (en) * 2007-06-01 2012-06-27 ソニー株式会社 Manufacturing method of electro-optical device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130050564A (en) * 2011-11-08 2013-05-16 엘지디스플레이 주식회사 Liquid crystal display panel and liquid crystal display device comprising the same
KR20140080653A (en) * 2012-12-13 2014-07-01 엘지디스플레이 주식회사 Liquid Crystal Display Device
KR20140108967A (en) * 2013-03-04 2014-09-15 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method thereof
CN104330917A (en) * 2014-11-26 2015-02-04 重庆京东方光电科技有限公司 Colorful film substrate and display device
CN104330917B (en) * 2014-11-26 2017-05-10 重庆京东方光电科技有限公司 Colorful film substrate and display device
US9880433B2 (en) 2014-11-26 2018-01-30 Boe Technology Group Co., Ltd. Color filter substrate and display device
CN104391389A (en) * 2014-12-01 2015-03-04 厦门天马微电子有限公司 Substrate, display panel and display device
CN104391389B (en) * 2014-12-01 2017-12-08 厦门天马微电子有限公司 A kind of substrate and display panel, display device
CN107845645A (en) * 2017-09-28 2018-03-27 上海天马微电子有限公司 A kind of display panel and display device
CN107845645B (en) * 2017-09-28 2020-03-13 上海天马微电子有限公司 Display panel and display device
CN109445215A (en) * 2018-12-21 2019-03-08 厦门天马微电子有限公司 Display device
CN109445215B (en) * 2018-12-21 2022-05-17 厦门天马微电子有限公司 Display device
CN111679523A (en) * 2020-06-10 2020-09-18 Tcl华星光电技术有限公司 Array substrate, liquid crystal display panel with array substrate and manufacturing method of liquid crystal display panel
CN111679523B (en) * 2020-06-10 2024-03-01 Tcl华星光电技术有限公司 Array substrate, liquid crystal display panel with array substrate and manufacturing method of liquid crystal display panel
CN115542593A (en) * 2022-08-30 2022-12-30 惠科股份有限公司 Display panel
CN115542593B (en) * 2022-08-30 2023-08-25 惠科股份有限公司 display panel

Also Published As

Publication number Publication date
KR101623188B1 (en) 2016-05-20

Similar Documents

Publication Publication Date Title
KR101623188B1 (en) Liquid crystal display device and Method of fabricating the same
KR101250319B1 (en) Fringe field switching mode liquid crystal display device and Method of fabricating the same
US9207509B2 (en) Liquid crystal display device and method of fabricating the same
KR101601059B1 (en) In-plane switching mode liquid crystal display device
KR101163576B1 (en) The array substrate for liquid crystal display device using organic semiconductor and Method of fabricating the same
US7995182B2 (en) Array substrate for a liquid crystal display device and method of manufacturing the same
JP2013187536A (en) Array substrate and method of fabricating the same
KR20010046652A (en) liquid crystal display with color filter and method for fabricating the same
JP2007294851A (en) Array substrate for liquid crystal display utilizing organic semiconductor substance, and its manufacturing method
KR101319301B1 (en) Liquid crystal display device and method for fabricating the same
KR20090052591A (en) Array substrate for liquid crystal display device and method of fabricating the same
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR20090043838A (en) Liquid crystal display panel and manufacturing method thereof
KR101631620B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
US20070090403A1 (en) Array substrate and method of manufacturing the same
KR101320651B1 (en) Method of Fabricating Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type
KR20070106260A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20120044813A (en) Thin film transistor and method of fabricating plate display device having the same
KR20130027207A (en) Method of fabricating array substrate for liquid crystal display device
KR101546425B1 (en) Electrophoretic display device and method of fabricating the same
KR101147267B1 (en) Thin Film Transistor Substrate of Horizontal Electronic Fileld and Method of Fabricating the same
KR20120113430A (en) Method for fabricating array substrate for fringe field switching mode liquid crystal display device
KR101590381B1 (en) Liquid crystal display device and Method of fabricating the same
KR101255298B1 (en) Liquid crystal display device and method fabricating the same
KR101222537B1 (en) Liquid Crystal Display Pane And Method for Fabricating Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4