KR20110054798A - 태양전지의 제조방법 및 제조 시스템 - Google Patents

태양전지의 제조방법 및 제조 시스템 Download PDF

Info

Publication number
KR20110054798A
KR20110054798A KR1020090111577A KR20090111577A KR20110054798A KR 20110054798 A KR20110054798 A KR 20110054798A KR 1020090111577 A KR1020090111577 A KR 1020090111577A KR 20090111577 A KR20090111577 A KR 20090111577A KR 20110054798 A KR20110054798 A KR 20110054798A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
semiconductor layer
semiconductor
solar cell
manufacturing
Prior art date
Application number
KR1020090111577A
Other languages
English (en)
Other versions
KR101648729B1 (ko
Inventor
유진혁
김동곤
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020090111577A priority Critical patent/KR101648729B1/ko
Publication of KR20110054798A publication Critical patent/KR20110054798A/ko
Application granted granted Critical
Publication of KR101648729B1 publication Critical patent/KR101648729B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 조면화 공정 후 발생하는 자연 산화막의 제거 및 반도체층을 진공의 단절없이 연속 공정으로 진행하는 태양전지 제조에 대한 방법 및 시스템에 관한 것으로, 태양전지의 제조방법은 반도체 기판을 준비하는 단계; 상기 기판 상에 산화막을 형성하는 단계; 공정챔버에서 상기 산화막을 제거하는 공정과 상기 반도체 기판 상에 반도체층을 형성하는 공정을 진공의 단절없이 연속적으로 수행하는 단계; 및 상기 반도체층 상에 전면전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
태양전지, 조면화 공정, 산화막, 반도체층

Description

태양전지의 제조방법 및 제조 시스템 {Method and System for fabricating Solar cell}
본 발명은 조면화 공정 후 발생하는 자연 산화막의 제거 및 반도체층을 진공의 단절없이 연속 공정으로 진행하는 태양전지의 제조방법 및 제조 시스템에 관한 것이다.
환경문제와 화석 에너지 고갈에 대한 관심이 높아지면서, 대체 에너지 자원으로써, 재생가능하고 환경오염에 대한 문제가 없는 태양전지에 대한 관심이 높아지고 있다. 태양전지는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 태양광(photons)을 전기에너지로 변환시키는 태양광 전지로 나눌 수 있다. 그 중에서도 빛을 흡수하여 생성된 P 형 반도체의 전자와 N 형 반도체의 정공이 전기 에너지로 변환하는 태양광 전지에 대한 연구가 활발히 행해지고 있다.
반도체의 성질을 이용한 태양전지는 P 형의 반도체와 N 형의 반도체의 접합형태를 가지는 다이오드(diode)와 동일하다. P 형 반도체와 N 형 반도체가 접한 P-N 접합부에 빛이 들어오면, 빛 에너지에 의하여 반도체 내부에서 전자와 정공이 발생한다. 일반적으로 반도체에 밴드 갭 에너지(band gap energy) 이하의 빛이 들어가면 반도체 내의 전자와 약하게 상호작용하고, 밴드 갭 이상의 빛이 들어가면 공유결합 내의 전자를 여기시켜 캐리어(carrier)로서 전자 정공쌍을 생성한다. 빛에 의하여 형성된 캐리어들은 재결합과정을 통하여 정상상태로 돌아온다. 빛에너지에 의해 발생된 전자와 정공은 내부의 전계에 의하여 각각 N 형 반도체과 P 형 반도체로 이동하여 양쪽의 전극부에 모아지고, 이를 전력으로 이용할 수 있게 된다.
태양전지는 기판형 태양전지와 박막형 태양전지로 구분된다. 기판형 태양전지는 실리콘 웨이퍼를 기판으로 이용하여 제작되고, 박막형 태양전지는 유리 등과 같은 기판 상에 박막 형태로 반도체층을 형성하여 제작된다. 기판형 태양전지는 상기 박막형 태양전지에 비하여 효율이 다소 우수한 장점이 있고, 박막형 태양전지는 상기 기판형 태양전지에 비하여 제조비용이 감소되는 장점이 있다. 따라서, 기판형 및 박막형 태양전지를 조합한 이종 접합 태양전지가 제안된 바 있다.
이하 도면을 참조로 종래의 이종 접합 태양전지에 대해서 설명하기로 한다.
도 1은 종래기술의 이종 접합 태양전지의 개략적인 단면도이고, 도 2는 종래기술의 이종접합 태양전지를 제조하기 위한 공정 순서도이다.
도 1과 같이, 종래기술의 이종 접합 태양전지(12)는, 반도체 기판(10), 반도체 기판(10) 전면 상의 제 1 반도체층(20), 제 1 반도체층(20) 상의 제 1 전극(30), 반도체 기판(10) 배면 상의 제 2 반도체층(40) 및 제 2 반도체층(40) 상의 제 2 전극(50)을 포함하여 구성된다.
도 2에 도시된 바와 같이, 이종 접합 태양전지(12)는, 단결정 실리콘의 잉고트(single crystal ingot)로부터 절단된 결정질의 반도체 기판(10)을 준비하는 제 1 단계(S01), 염기 또는 산 용액을 이용한 습식식각에 의해 반도체 기판(10)의 손상을 제거하는 제 2 단계, 태양전지의 광 흡수율을 높이기 위해, 반도체 기판(10)의 표면을 미세한 요철로 가공하는 조면화 공정(texturing)을 실시하는 제 3 단계, 조면화 공정 후 반도체 웨이퍼(10) 상에 생성된 자연 산화막(native oxide)을 제거하는 제 4 단계, 반도체 기판(10)의 전면 및 배면에 각각 제 1 반도체층(20) 및 제 2 반도체층(40)을 형성하여, 반도체 기판(10)과 제 1 및 제 2 반도체층(20)에 의해서 PN 접합구조를 형성하는 제 5 단계, 및 제 1 및 제 2 반도체층(10, 20) 각각의 표면에 제 1 및 제 2 전극(30, 40)을 형성하는 제 6 단계를 포함하여 제조된다.
제 3 단계에서, 염기 또는 산 용액을 이용한 습식식각 방법 또는 RIE 방법을 이용하여 반도체 기판(10)의 표면을 조면화한다. 일반적으로 염기 또는 산 용약을 이용한 습식식각으로 반도체 기판(10)의 조면화 공정을 수행하는 경우, 반도체 기 판(10)의 전면 및 배면에 실리콘 산화막이 생성된다. 따라서, 조면화 공정이 완료되면, 불산(HF) 용액에 침수(dipping)시켜 반도체 기판(10) 전면 및 배면의 실리콘 산화막을 제거한다.
제 3 단계에서 반도체 기판(10) 전면 및 배면의 실리콘 산화막을 제거하지만, 반도체 기판(10)이 대기 중에 노출되면서 반도체 기판(10)의 전면 및 배면에 자연 산화막이 생성된다. 따라서, 제 4 단계에서, 반도체 기판(10) 전면 및 배면의 자연 산화막을 제거하는 공정을 수행한다. 그러나, 반도체 기판(10)를 운송하는 동안과 제 1 반도체층(10)을 형성하기 위한 박막증착장치(도시하지 않음)에 이송하는 동안에 반도체 기판(10)의 전면 및 배면에 자연 산화막이 생성된다.
자연 산화막의 발생을 막기 위하여, 반도체 기판(10)의 대기 노출시간을 최소화하여야 하지만, 반도체 기판(10)의 운송시간 및 박막증착장치의 배기시간을 필수적으로 소요되는 시간이므로, 자연 산화막의 생성을 완전하게 막을 수 없다. 반도체 기판(10)의 표면에 자연 산화막이 생성되면, 태양전지의 효율을 저하시키는 요인으로 작용한다.
상기와 같은 종래기술의 문제를 해결하기 위하여, 본 발명은 반도체 기판의 조면화 공정 후 발생하는 실리콘 산화막을 제거하는 공정과 반도체 기판 상의 반도체층을 형성하는 공정을 기판처리장치에서 진공의 단절없이 수행하여 반도체 기판과 반도체층의 계면특성을 개선하는 태양전지의 제조방법 및 이를 위한 시스템을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 태양전지의 제조방법은, 반도체 기판을 준비하는 단계; 상기 기판 상에 산화막을 형성하는 단계; 공정챔버에서 상기 산화막을 제거하는 공정과 상기 반도체 기판 상에 반도체층을 형성하는 공정을 진공의 단절없이 연속적으로 수행하는 단계; 및 상기 반도체층 상에 전면전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 반도체 기판을 조면화하는 단계를 포함하고, 상기 반도체 기판을 조면화하는 단계에서 상기 반도체 기판 상에 상기 산화막이 형성되는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 산화막을 제거하는 공정은, 건식식각 공정으로 이루어지고, 상기 반도체층을 형성하는 공정은, 플라즈마 화학기상 증착공정(PECVD:Plasma Enhanced Chemical Vapor Deposition)으로 이루어지는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 산화막을 제거하는 공정과 상기 반도체층을 형성하는 공정은 동일 공정 챔버에서 수행되는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 반도체 기판의 배면에 후면전극을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 산화막은 상기 반도체 기판의 전면 및 배면에 각각 형성된 제 1 및 제 2 산화막을 포함하고, 상기 반도체층은 상기 반도체 기판의 전면 및 배면에 각각 형성된 제 1 및 제 2 반도체층을 포함하는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 제 1 산화막을 제거하는 공정과 상기 반도체 기판의 전면에 제 1 반도체층을 형성하는 공정을 진공의 단절없이 연속적으로 수행하는 단계와, 상기 제 2 산화막을 제거하는 공정과 상기 반도체 기판의 배면에 제 2 반도체층을 형성하는 공정을 진공의 단절없이 연속적으로 수행하는 단계를 포함하는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 제 1 및 제 2 반도체층은 서로 상이한 극성으로 이루어지고, 상기 반도체 기판은 상기 제 1 및 제 2 반도체 층 중 어느 하나와 동일한 극성으로 이루어지는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 제 1 반도체층은 상기 반도체 기판 전면에 형성되는 저농도 도핑된 제 1 반도체층과 상기 저농도 도핑된 제 1 반도체층 상에 형성되고 상기 저농도 도핑된 제 1 반도체층보다 고농도로 도핑된 제 2 반도체층을 포함하고, 상기 제 2 반도체층은, 상기 반도체 기판 배면에 형성되는 저농도 도핑된 제 2 반도체층과 상기 저농도 되핑된 제 2 반도체층보다 고농도로 도핑된 제 2 반도체층을 포함하는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 조면화 공정은 염기 또는 산 용액을 포함한 수용액에 침수시키는 습식식각 방법을 이용하는 것을 특징으로 한다.
상기와 같은 태양전지의 제조방법에 있어서, 상기 조면화 공정은 상기 반도체 기판을 습식식각한 후에, 상기 반도체 기판을 반응성 이온식각하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 태양전지의 제조 시스템은 반도체 기판을 조면화 시키는 습식식각 장치; 및 상기 반도체 기판 상에 형성된 산화막을 제거하는 공정과 상기 반도체 기판 상에 반도체층을 형성하는 공정을 진공의 단절없이 연속적으로 진행하는 공정챔버;를 포함하는 것을 특징으로 한다.
상기와 같은 태양전지의 제조 시스템에 있어서, 상기 반도체 기판을 조면화시키는 반응성 이온식각 장치를 더 포함하는 것을 특징으로 한다.
상기와 같은 태양전지의 제조 시스템에 있어서, 상기 공정챔버에 상기 반도체 기판을 공급하고, 진공 및 대기상태를 반복하는 적재챔버; 및 상기 공정챔버로부터 상기 반도체 기판을 반출하고, 진공 및 대기상태를 반복하는 적하챔버;를 포함하는 것을 특징으로 한다.
상기와 같은 태양전지의 제조 시스템에 있어서, 상기 반도체 기판은 상기 적재챔버로부터 상기 적하챔버까지 인라인(In-Line) 방식으로 이송되는 것을 특징으로 한다.
본 발명은 반도체 기판의 조면화 공정에서 발생하는 실리콘 산화막을 제거하는 공정과 반도체 기판 상의 반도체층을 형성하는 공정을 기판처리장치에서 진공의 단절없이 수행하여 반도체 기판과 반도체층의 계면특성을 개선할 수 있다. 또한, 실리콘 산화막의 제거 및 반도체층의 형성을 연속공정으로 기판처리장치에서 진해암으로써, 공정시간의 단축 및 생산성의 개선할 수 있다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 태양전지 제조에 대한 시스템의 모식도이고 도 4는 본 발명의 실시예에 따른 기판처리장치의 개략도이고, 도 5는 본 발명의 실시예에 따른 트레이의 사시도이고, 도 6은 본 발명의 실시예에 따른 태양전지의 개략적인 단면도이고, 도 7a 내지 도 7g는 본 발명의 실시예에 따른 태양전지의 제조과정을 도시한 공정 단면도이다.
도 3과 같이, 태양전지를 제조하기 위한 시스템은 반도체 기판(100)의 전면 및 배면을 조면화시키기 위한 조면화 공정을 수행하는 습식식각 장치(140), 반도체 기판(100) 또는 다수의 반도체 기판(100)이 적재되어 있는 공급 카세트(144), 반도체 기판(100) 또는 트레이(142)가 인입되어 진공 및 대기 상태를 반복하는 적재챔버(load lock chamber)(146), 적재챔버(146)으로부터 반도체 기판(100) 또는 트레이(142)를 공급받아 연속공정으로 반도체 기판(100)의 산화막을 제거하고, 반도체 기판(100) 상에 반도체층을 형성하기 위한 공정챔버(148), 및 반도체 기판(100) 또는 트레이(142)를 반출하고 진공 및 대기 상태를 반복하는 적하챔버(unload lock chamber)(150), 반도체 기판(100) 또는 트레이(142)를 반출하는 수납 카세트(152)로 구성된다.
태양전지를 제조하기 위한 시스템은 반도체 기판(100)의 전면 또는 배면을 조면화시키기 위한 반응성 이온식각 장치(141)을 더욱 포함할 수 있다.
반도체 기판(100)의 조면화 공정이 완료된 후, 공급카세트(144)로부터 수납카세트(152)까지 반도체 기판(100)은 인라인(In-Line) 방식으로 이송되면서 기판처리공정을 수행한다.
적재챔버(146)와 공정챔버(148) 사이에 반도체 기판(100)을 적절한 온도로 승온시키는 예열챔버(154)가 설치될 수 있다. 태양전지 제조를 위한 시스템은 반도체 기판(100)의 전면 및 배면은 서로 다른 불순물로 도핑된 반도체층을 형성하기 때문에, 연속적으로 연결된 공정챔버(148)를 다수 포함할 수 있다.
도 4와 같이, 공정챔버(148)는 반응공간을 제공하는 하우징(130), 하우징(130)의 내부에 설치되는 기판안치대(132), 하우징(130)의 상부에 설치되고 상부리드(134)와 이격되어 설치되는 가스분배판(136), 상부리드(134)를 관통하여 가스분배판(136)에 공정가스를 공급하는 가스공급관(138), 및 반응공간의 진공을 유지하고 잔류가스를 배기시키기 위한 배기구(156)를 포함한다. 기판안치대(132)와 가스분배판(136)은 모두 아노다이징 처리된 알루미늄 재질로 제조하는 것이 바람직하다.
가스분배판(136)과 전기적으로 연결된 상부리드(134)는 접지시키고, 기판안치대(132)는 RF 전력을 공급하는 RF 전원(158)에 연결한다. RF 전원(158)과 기판안치대(132)의 사이에는 임피던스 매칭을 위한 임피던스 정합기(160)를 설치한다. 상부리드(134)를 플라즈마 소스전극으로 사용하기 위해, 상부리드(134)에 RF전원(158) 및 임피던스 정합기(160)를 가스공급관(138)에 전기적으로 연결시킬 수 있다.
반도체 기판(100) 상에 반도체층을 형성하기 위하여, 반도체 기판(100)을 반입하여 기판안치대(132) 상에 안치하여야 한다. 이때, 반도체 기판(100)을 직접 기판안치대(132) 상에 안치시킬 수 있으나, 생산성을 높이기 위하여, 도 5와 같이, 다수의 기판(100)이 적치된 트레이(tray)(146)를 안치할 수 있다. 트레이(146)는 필요에 따라 10 내지 200 개의 기판(100)을 적치할 수 있다.
도 6과 같이, 이종 접합 태양전지(110)는, 전면 및 배면에 조면화층(120)을 가지는 반도체 기판(100), 반도체 기판(100) 전면의 제 1 반도체층(200), 제 1 반도체층(200) 상의 제 1 투명도전층(300), 제 1 투명도전층(300) 상의 제 1 전극(400), 반도체 기판(100) 배면의 제 2 반도체층(500), 제 2 반도체층(500) 상의 제 2 투명도전층(600), 및 제 2 투명도전층(600) 상의 제 2 전극(700)을 포함하여 이루어진다.
반도체 기판(100)은 실리콘 잉고트로부터 절단된 실리콘 웨이퍼로 이루어질 수 있으며, 제 1 도전형 또는 제 2 도전형으로 도핑될 수 있다. 제 1 및 제 2 도전형은 각각 P 및 N형의 불순물이다. 제 1 반도체층(200)과 제 2 반도체층(500)은 상이한 극성으로 도전형으로 이루어진다. 예를 들면, 제 1 반도체층(200)이 제 1 도전형으로 도핑되면 제 2 반도체층(500)은 제 2 도전형으로 도핑된다. 또한, 제 1 반도체층(200)과 제 2 반도체층(500) 중 하나는 반도체 기판(100)과 동일한 도전형으로 도핑된다.
반도체 기판(100)의 표면은 태양전지의 광 흡수율을 높이기 위해, 미세한 요철의 조면화층(120)으로 가공된다. 조면화층(120) 중 철부는 피라미드 형태로 가공하는 것이 바람직하다.
제 1 및 제 2 반도체층(200, 300)은 반도체 기판(100)의 전면 및 배면에 각각 박막의 형태로 형성된다. 제 1 반도체층(200)은 반도체 기판(100)과 함께 PN접합을 형성할 수 있다. 따라서, 반도체 기판(100)이 N형의 불순물로 도핑된 실리콘 웨이퍼이면, 제 1 반도체층(200)은 P형으로 도핑된 반도체층으로 이루어진다. N형의 불순물은 인(P) 또는 비소(As)를 선택할 수 있고, P형의 불순물은 붕소(B), 갈륨(Ga), 알루미늄(Al) 및 인듐(In) 중 하나를 선택하여 사용할 수 있다.
제 1 반도체층(200)은, 반도체 기판(100)의 상면에 형성된 저농도 도핑된 P형 반도체층(210) 및 저농도 도핑된 P형 반도체층(210) 상에 형성된 고농도 도핑된 P형 반도체층(230)으로 이루어질 수 있다. 저농도 및 고농도는 상대적인 개념으로서, 저농도 도핑된 P형 반도체층(210)은 고농도 도핑된 P형 반도체층(230)에 비하여 상대적으로 P형 불순물의 도핑농도가 작다는 것을 의미한다.
저농도 도핑된 P형 반도체층(210)은 반도체 기판(100)과 고농도 도핑된 P형 반도체층(230) 사이의 계면특성을 향상시키는 역할을 한다. 반도체 기판(100)의 표면은 도핑가스에 의해서 결함(Defect)이 발생할 수 있는데, 반도체 기판(100)의 표면에 저농도 도핑된 P형 반도체층(210)을 먼저 형성하고, 저농도 도핑된 P형 반도체층(210) 상에 고농도 도핑된 P형 반도체층(230)을 형성하면, 반도체 기판(100)의표면에 결함(Defect) 발생이 방지되고, 그에 따라 개방전압이 증가 되어 태양전지의 효율이 증진되는 효과가 있다. 따라서, 저농도 도핑된 P형 반도체층(210)의 도핑농도는 반도체 기판(100)의 표면에 결함이 발생하지 않을 정도로 조절하는 것이 바람직하다.
반도체 기판(100)과 고농도 도핑된 P형 반도체층(230) 사이에 진성 반도체층 (intrinsic semiconductor layer)을 형성하는 경우, 도핑가스에 의해 반도체 기판(100) 표면에 발생하는 결함을 방지할 수 있다. 그러나, 진성 반도체층을 형성하는 경우, 추가 공정이 필요함에 따라 공정이 복잡해지고 생산성이 저하되는 단점이 있다. 다시 말하면, 저농도 도핑된 P형 반도체층(210)과 고농도 도핑된 P형 반도체층(230)을 하나의 챔버 내에서 연속공정으로 수행할 수 있기 때문에, 반도체 기판(100)의 표면에 결함 발생을 방지하면서도 별도의 장비나 공정이 추가되지 않는 장점이 있다.
제 1 투명도전층(300)은 제 1 반도체층(200) 상에 형성되어 캐리어(Carrier)를 수집하는 역할을 한다. 제 1 투명도전층(300)은 생략이 가능하지만, 제 1 반도체층(200)에서 제 1 전극(400)으로 캐리어의 원활한 이동을 위해서는 형성하는 것이 바람직하다. 제 1 투명도전층(300)은 ZnO:B, ZnO:Al, SnO2, SnO2:F, ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질로 이루어질 수 있다.
제 1 전극(400)은 제 1 투명도전층(300) 상에 형성되는데, 태양전지 내로 태양광이 투과될 수 있도록 소정 간격으로 이격 형성된 것이 바람직하다. 다시 말하면, 제 1 전극(400)은 태양전지의 최상면에 형성되고, 통상적으로 불투명 금속으로 형성되기 때문에, 태양광이 태양전지 내부로 투과될 수 있는 패턴으로 형성한다. 제 1 전극(400)은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn 등과 같은 금속물질로 이루어질 수 있다.
제 2 반도체층(500)은 반도체 기판(100)의 배면에 박막의 형태로 형성된다. 제 2 반도체층(500)은 제 1 반도체층(200)과 극성이 상이하게 형성하는데, 제 1 반 도체층(200)이 붕소(B)와 같은 P형 불순무로 도핑된 반도체층으로 이루어진 경우, 제 2 반도체층(500)은 인(P)과 같은 N형 불순물로 도핑된 반도체층으로 이루어질 수 있다. 제 2 반도체층(500)은 N형 비정질 실리콘으로 이루어질 수 있다.
제 2 반도체층(500)은, 반도체 기판(100)의 배면에 형성된 저농도 도핑된 N형 반도체층(510) 및 저농도 도핑된 N형 반도체층(510) 상에 형성된 고농도 도핑된 N형 반도체층(530)으로 이루어질 수 있다. 저농도 도핑된 N형 반도체층(510)은 전술한 저농도 도핑된 P형 반도체층(210)과 유사한 역할을 한다. 다시 말하면, 저농도 도핑된 N형 반도체층(510)은 도핑가스로 인해서 상기 반도체 웨이퍼(100)의 표면에 결함(Defect) 발생을 방지하는 역할을 한다. 따라서, 저농도 도핑된 N형 반도체층(510)의 도핑농도는 반도체 기판(100)의 표면에 결함이 발생하지 않을 정도로 조절하는 것이 바람직하다.
전술한 바와 같이, 저농도 도핑된 N형 반도체층(510)과 고농도 도핑된 N형 반도체층(530)은 하나의 챔버 내에서 연속공정으로 수행할 수 있기 때문에, 반도체 기판(100)의 표면에 결함 발생을 방지하면서도 별도의 장비나 공정이 추가되지 않는다.
제 2 투명도전층(600)은 제 2 반도체층(500) 상에 형성되어 캐리어(Carrier)를 수집하는 역할을 하는 것으로서, 제 1 투명도전층(300)과 같이 생략이 가능하지 만, 제 2 반도체층(500)에서 제 2 전극(700)으로 캐리어의 원활한 이동을 위해서는 형성하는 것이 바람직하다. 제 2 투명도전층(600)은 제 1 투명도전층(300)과 마찬가지로, ZnO:B, ZnO:Al, SnO2, SnO2:F, ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질로 이루어질 수 있다.
제 2 전극(700)은 제 2 투명도전층(600) 상에 형성된다. 제 2 전극(700)은 제 2 투명도전층(600)의 전면에 형성될 수 있다. 제 2 전극(700)은 제 1 전극(400)과 마찬가지로, Ag, Al, Ag+Al,Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn 등과 같은 금속물질로 이루어질 수 있다.
도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 이종 접합 태양전지의 제조공정을 도시한 개략적인 공정 단면도이다.
도 7a와 같이, 단결정 실리콘의 잉고트(single crystal ingot)로부터 절단된 결정질의 실리콘 웨이퍼를 반도체 기판(100)으로 준비하고, 염기 또는 산 용액을 이용한 습식식각에 의해 반도체 기판(100) 표면의 손상을 제거한다. 그리고, 태양전지의 광 흡수율을 높이기 위해, 반도체 기판(100)의 전면 및 배면을 미세한 요철을 가진 조면화층(120)으로 가공하는 조면화 공정(texturing)을 실시한다. 조면화층(120) 중 철부는 피라미드 형태로 가공하는 것이 바람직하다.
조면화 공정은, 염기 또는 산 용액을 포함한 수용액에 침수시키는 습식식각 방법을 이용할 수 있다. 염기 또는 산 용약을 이용한 습식식각으로 반도체 기판(100)의 조면화 공정을 수행하는 경우, 반도체 기판(100)의 전면 및 배면에 각각 제 1 실리콘 산화막(130a) 및 제 2 실리콘 산화막(130b)이 생성된다.
습식식각에 의해서, 반도체 기판(100)의 조면화 공정을 수행한 후, 도 2의 반응성 이온식각 장치(141)을 이용하여 반도체 기판(100)을 식각할 수 있다. 반응성 이온식각에 의해서 반도체 기판(100)의 조면화 특성을 강화된다.
도 7b와 같이, 반도체 기판(100)의 제 1 실리콘 산화막(130a)을 제거하고, 반도체 기판(100)의 전면에 제 1 반도체층(200)을 형성하기 위하여, 반도체 기판(100)을 도 5와 같은 공정챔버(148)로 운송한다.
기판안치대(132) 상에 반도체 기판(100)을 위치시키고, 공정챔버(148)를 배기하여 반응공간을 진공상태로 만든 후에, 가스공급관(138)을 통하여 Cl2 또는 SF6을 H2 또는 Ar에 희석시킨 공정가스를 공급하고, RF전력을 기판안치대(132)에 인가하면, 기판안치대(132)와 상부리드(134) 사이에 공정가스가 이온화 또는 활성화되어 제 1 실리콘 산화막(130a)을 식각한다.
반응공간의 진공을 유지한 상태에서, 반도체 기판(100) 상의 제 1 실리콘 산화막(130a)을 제거한 후에, 퍼지가스 예를 들면 불활성을 가스를 공급하고 배기하여 반응공간을 퍼지시킨다. 퍼지단계에서 기판안치대(132)에 RF전력을 인가하지 않을 수 있다.
반응공간의 퍼지가 완료된 후, 반응공간의 진공을 유지한 상태에서 가스공급관(138)을 통하여 SiH4 또는 Si2H6 및 불순물 가스를 H2에 희석시킨 공정가스를 반응공간에 공급하여 반도체 기판(100)의 전면에 제 1 반도체층(200)을 형성한다. 실리콘 산화막(130)의 식각 및 제 1 반도체층(200)을 형성하는 공정은 공정챔버(148)의 내부에서 진공의 단절없이 연속적으로 수행된다. 제 1 반도체층(200)은 플라즈마 화학기상 증착공정(PECVD:Plasma Enhanced Chemical Vapor Deposition)을 이용하여 형성한다.
반도체 기판(100)이 N형의 불순물로 도핑된 웨이퍼인 경우, 제 1 반도체층(200)은 저농도 도핑된 P형 반도체층(210)과 고농도 도핑된 P형 반도체층(230)을 포함할 수 있다. 저농도 도핑된 P형 반도체층(210)과 고농도 도핑된 P형 반도체층(230)은 도 4의 공정챔버(148)에서 P형 불순물의 공급량을 조절하면서 연속공정으로 이루어질 수 있다.
공정챔버(148)의 반응공간에 불순물 가스로서 제 1 유량의 B2H6가스를 투입하여 챔버 내부를 P형 도펀트 분위기로 조성한 후, SiH4 및 H2 가스를 공급하여 저농도 도핑된 P형 반도체층(210)을 형성한다. 연속해서, SiH4 및 H2 가스와 더불어 불순물 가스로서 제 1 유량보다 많은 제 2 유량의 B2H6 가스를 공급하여 고농도 도핑된 P형 반도체층(230)을 형성한다.
고농도 도핑된 P형 반도체층(230)을 형성한 후에, 반응공간에 B2H6 가스가 잔존하게 된다. 따라서, 이후에 반도체 기판(100) 상에 형성된 실리콘 산화막(130)을 식각하기 위하여, 반응공간에 잔존하는 B2H6 가스를 제거하기 위하여 퍼지공정을 수행할 수 있다.
도 7c와 같이, 제 1 반도체층(200) 상에 제 1 투명도전층(300)을 형성한다. 제 1 투명도전층(300)을 형성하는 공정은 ZnO:B, ZnO:Al, SnO2, SnO2:F, ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질을 스퍼터링(Sputtering)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용하여 형성할 수 있다. 필요에 따라, 제 1 투명도전층(300)은 생략이 가능하다.
도 7d와 같이, 제 1 투명도전층(300)이 형성된 반도체 기판(100)을 뒤집어서 도 4의 공정챔버(148)에 인입한다. 따라서, 반도체 기판(100)이 기판안치대(132)에 위치했을 때, 반도체 기판(100)의 배면이 가스분배판(136)과 대향하게 된다.
기판안치대(132) 상에 반도체 기판(100)을 위치시키고, 공정챔버(148)를 배기하여 반응공간을 진공상태로 만든 후에, 가스공급관(138)을 통하여 Cl2 또는 SF6을 H2 또는 Ar에 희석시킨 공정가스를 공급하고, RF전력을 기판안치대(132)에 인가하면, 기판안치대(132)와 상부리드(134) 사이에 공정가스가 이온화 또는 활성화되어 제 2 실리콘 산화막(130b)을 식각한다.
반응공간의 진공을 유지한 상태에서, 반도체 기판(100)의 제 2 실리콘 산화막(130b)을 제거한 후에, 퍼지가스 예를 들면 불활성을 가스를 공급하고 배기하여 반응공간을 퍼지시킨다. 퍼지단계에서 기판안치대(132)에 RF전력을 인가하지 않을 수 있다.
반응공간의 퍼지가 완료된 후, 반응공간의 진공을 유지한 상태에서 가스공급관(138)을 통하여 SiH4 또는 Si2H6 및 불순물 가스를 H2에 희석시킨 공정가스를 반응공간에 공급하여 반도체 기판(100)의 배면에 제 2 반도체층(500)을 형성한다. 제 2 반도체층(500)은 플라즈마 화학기상 증착공정(PECVD:Plasma Enhanced Chemical Vapor Deposition)을 이용하여 형성한다. 제 2 실리콘 산화막(130b)의 식각 및 제 2 반도체층(500)을 형성하는 공정은 공정챔버(148)의 내부에서 진공의 단절없이 연속적으로 수행된다.
반도체 기판(100)의 배면에 제 2 반도체층(500)을 형성하는 공정은, 반도체 기판(100)의 배면에 저농도 도핑된 N형 반도체층(510)을 형성하고, 저농도 도핑된 N형 반도체층(510) 상에 고농도 도핑된 N형 반도체층(530)을 형성하는 공정으로 이루어질 수 있다. 저농도 도핑된 N형 반도체층(510)과 고농도 도핑된 N형 반도체층(530)은 전술한 저농도 도핑된 P형 반도체층(210)과 고농도 도핑된 P형 반도체층(230)과 유사하게 공정챔버(148) 내에서 연속공정으로 수행할 수 있다.
공정챔버(148)의 반응공간에 N형 불순물 가스의 투입량을 조절하면서 저농도 도핑된 N형 반도체층(510)과 고농도 도핑된 N형 반도체층(530)을 연속하여 형성할 수 있다. 구체적으로 설명하면, 공정챔버(148)의 반응공간에 제 1 유량의 PH3가스를 투입하여 반응공간을 N형 불순물의 분위기를 조성한 후, SiH4 및 H2 가스를 공급하여 저농도 도핑된 N형 반도체층(510)을 형성하고, 연속해서, SiH4 및 H2 가스와 더불어 제 1 유량보다 많음 제 2 유량의 PH3 가스를 공급하여 고농도 도핑된 N형 반도체층(530)을 형성한다.
도 7e과 같이, 제 2 반도체층(500) 상에 제 2 투명도전층(600)을 형성한다. 제 2 투명도전층(600)은 ZnO:B, ZnO:Al, SnO2, SnO2:F, ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질을 스퍼터링(Sputtering)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용하여 형성할 수 있다. 필요에 따라, 제 2 투명도전층(600)은 생략이 가능하다.
도 7f와 같이, 제 2 투명도전층(600) 상에 제 2 전극(700)을 형성한다. 제 2 전극(700)은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn 등과 같은 금속물질을 스퍼터링(Sputtering)법 등을 이용하여 형성하거나 또는 금속물질의 페이스트(Paste)를 전술한 인쇄법을 이용하여 형성할 수 있다.
도 7g와 같이, 제 2 전극(700)이 형성된 반도체 기판(100)을 뒤집어서, 제 1 투명도전층(300) 상에 제 1 전극(400)을 형성하여, 태양전지의 제조를 완료한다. 제 1 전극(400)은 제 1 투명도전층(300)을 통하여 태양광이 투과될 수 있는 패턴을 형성한다. 제 1 전극(400)은 Ag, Al, Ag+Al, Ag+Mg, Ag+Mn, Ag+Sb, Ag+Zn, Ag+Mo, Ag+Ni, Ag+Cu, Ag+Al+Zn 등과 같은 금속물질을 스퍼터링(Sputtering)법 등을 이용하여 박막을 형성한 후 패터닝하여 형성하거나 또는 금속물질의 페이스트(Paste)를 스크린인쇄법(screen printing), 잉크젯인쇄법(inkjet printing), 그라비아인쇄법(gravure printing) 또는 미세접촉인쇄법(microcontact printing) 등과 같은 인쇄법을 이용하여 직접 패턴 형성할 수 있다. 이와 같이, 인쇄법을 이용할 경우 한 번의 공정으로 제 1 전극(400)을 할 수 있어 공정이 단순해지는 장점이 있다.
반도체 기판(100)의 전면에 제 1 반도체층(200), 제 1 투명도전층(300) 및 제 1 전극(400)을 형성하고, 반도체 기판(100)의 배면에 제 2 반도체층(500), 제 2 투명도전층(600) 및 제 2 전극(700)을 차례로 형성하는 공정의 예에 대해서 설명하였지만, 본 발명에 따른 이종 접합 태양전지의 제조방법은 전술한 공정을 다양하게 변경하는 경우도 포함한다.
일예로서, 본 발명은 반도체 웨이퍼(100) 전면의 제 1 실리콘 산화막(130a)을 제거하고, 반도체 기판(100)의 전면에 제 1 반도체층(200), 제 1 투명도전층(300), 및 제 1 전극(400)을 차례로 형성한 후, 이어서 반도체 기판(100) 배면의 제 2 실리콘 산화막(130b)을 제거하고, 반도체 기판(100)의 배면에 제 2 반도체층(500), 제 2 투명도전층(600) 및 제 2 전극(700)을 형성할 수 있다.
본 발명은 반도체 기판(100)로서 N형 반도체 웨이퍼를 이용하고, 제 1 반도체층(200)을 P형 반도체층으로 형성하고, 제 2 반도체층(500)을 N형 반도체층으로 형성한 경우에 대해서 주로 설명하였지만, 본 발명은 이에 한정되는 것은 아니고, 본 발명은 PN접합구조를 이루면서 반도체 기판과 박막의 반도체층으로 구성되는 이종 접합 태양전지의 제조방법이면 다양하게 변경될 수 있다.
또한, 본 발명은 반도체 기판(100)의 전면 및 배면에 각각 제 1 및 제 2 반 도체층(200, 500)을 형성하는 이종 접한 태양전지의 제조방법에 대하여 설명하였지만, 반도체 기판(100)의 전면 또는 후면에만 반도체층을 형성하는 일종 접한 태양전지의 제조방법에 대해서도 적용될 수 있다.
도 1은 종래기술의 이종 접합 태양전지의 개략적인 단면도
도 2는 종래기술의 이종접합 태양전지를 제조하기 위한 공정 순서도
도 3은 본 발명의 실시예에 따른 태양전지 제조에 대한 시스템의 모식도
도 4는 본 발명의 실시예에 따른 기판처리장치의 개략도
도 5는 본 발명의 실시예에 따른 트레이의 사시도
도 6은 본 발명의 실시예에 따른 태양전지의 개략적인 단면도
도 7a 내지 도 7g는 본 발명의 실시예에 따른 태양전지의 제조과정을 도시한 공정 단면도

Claims (15)

  1. 반도체 기판을 준비하는 단계;
    상기 기판 상에 산화막을 형성하는 단계;
    공정챔버에서 상기 산화막을 제거하는 공정과 상기 반도체 기판 상에 반도체층을 형성하는 공정을 진공의 단절없이 연속적으로 수행하는 단계; 및
    상기 반도체층 상에 전면전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 태양전지의 제조방법.
  2. 제 1 항에 있어서,
    상기 반도체 기판을 조면화하는 단계를 포함하고, 상기 반도체 기판을 조면화하는 단계에서 상기 반도체 기판 상에 상기 산화막이 형성되는 것을 특징으로 하는 태양전지의 제조방법.
  3. 제 1 항에 있어서,
    상기 산화막을 제거하는 공정은, 건식식각 공정으로 이루어지고, 상기 반도체층을 형성하는 공정은, 플라즈마 화학기상 증착공정(PECVD:Plasma Enhanced Chemical Vapor Deposition)으로 이루어지는 것을 특징으로 하는 태양전지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 산화막을 제거하는 공정과 상기 반도체층을 형성하는 공정은 동일 공정 챔버에서 수행되는 것을 특징으로 하는 태양전지의 제조방법.
  5. 제 1 항에 있어서,
    상기 반도체 기판의 배면에 후면전극을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 태양전지의 제조방법.
  6. 제 1 항에 있어서,
    상기 산화막은 상기 반도체 기판의 전면 및 배면에 각각 형성된 제 1 및 제 2 산화막을 포함하고, 상기 반도체층은 상기 반도체 기판의 전면 및 배면에 각각 형성된 제 1 및 제 2 반도체층을 포함하는 것을 특징으로 하는 태양전지의 제조방법.
  7. 제 6 항에 있어서,
    상기 제 1 산화막을 제거하는 공정과 상기 반도체 기판의 전면에 제 1 반도체층을 형성하는 공정을 진공의 단절없이 연속적으로 수행하는 단계와, 상기 제 2 산화막을 제거하는 공정과 상기 반도체 기판의 배면에 제 2 반도체층을 형성하는 공정을 진공의 단절없이 연속적으로 수행하는 단계를 포함하는 것을 특징으로 하는 태양전지의 제조방법.
  8. 제 6 항에 있어서,
    상기 제 1 및 제 2 반도체층은 서로 상이한 극성으로 이루어지고, 상기 반도체 기판은 상기 제 1 및 제 2 반도체층 중 어느 하나와 동일한 극성으로 이루어지는 것을 특징으로 하는 태양전지의 제조방법.
  9. 제 8 항에 있어서,
    상기 제 1 반도체층은 상기 반도체 기판 전면에 형성되는 저농도 도핑된 제 1 반도체층과 상기 저농도 도핑된 제 1 반도체층 상에 형성되고 상기 저농도 도핑된 제 1 반도체층보다 고농도로 도핑된 제 2 반도체층을 포함하고,
    상기 제 2 반도체층은, 상기 반도체 기판 배면에 형성되는 저농도 도핑된 제 2 반도체층과 상기 저농도 되핑된 제 2 반도체층보다 고농도로 도핑된 제 2 반도체 층을 포함하는 것을 특징으로 하는 태양전지의 제조방법
  10. 제 2 항에 있어서,
    상기 조면화 공정은 염기 또는 산 용액을 포함한 수용액에 침수시키는 습식식각 방법을 이용하는 것을 특징으로 하는 태양전지의 세정방법.
  11. 제 10 항에 있어서,
    상기 조면화 공정은 상기 반도체 기판을 습식식각한 후에, 상기 반도체 기판을 반응성 이온식각하는 것을 특징으로 하는 태양전지의 제조방법.
  12. 반도체 기판을 조면화 시키는 습식식각 장치; 및
    상기 반도체 기판 상에 형성된 산화막을 제거하는 공정과 상기 반도체 기판 상에 반도체층을 형성하는 공정을 진공의 단절없이 연속적으로 진행하는 공정챔버;
    를 포함하는 것을 특징으로 하는 태양전지의 제조 시스템.
  13. 제 12 항에 있어서,
    상기 반도체 기판을 조면화시키는 반응성 이온식각 장치를 더 포함하는 것을 특징으로 하는 태양전지의 제조 시스템.
  14. 제 12 항에 있어서,
    상기 공정챔버에 상기 반도체 기판을 공급하고, 진공 및 대기상태를 반복하는 적재챔버; 및
    상기 공정챔버로부터 상기 반도체 기판을 반출하고, 진공 및 대기상태를 반복하는 적하챔버;
    를 포함하는 것을 특징으로 하는 태양전지의 제조 시스템.
  15. 제 12 항에 있어서,
    상기 반도체 기판은 상기 적재챔버로부터 상기 적하챔버까지 인라인(In-Line) 방식으로 이송되는 것을 특징으로 하는 태양전지의 제조 시스템.
KR1020090111577A 2009-11-18 2009-11-18 태양전지의 제조방법 및 제조 시스템 KR101648729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090111577A KR101648729B1 (ko) 2009-11-18 2009-11-18 태양전지의 제조방법 및 제조 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090111577A KR101648729B1 (ko) 2009-11-18 2009-11-18 태양전지의 제조방법 및 제조 시스템

Publications (2)

Publication Number Publication Date
KR20110054798A true KR20110054798A (ko) 2011-05-25
KR101648729B1 KR101648729B1 (ko) 2016-08-18

Family

ID=44363929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090111577A KR101648729B1 (ko) 2009-11-18 2009-11-18 태양전지의 제조방법 및 제조 시스템

Country Status (1)

Country Link
KR (1) KR101648729B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001697A (ko) * 1999-06-08 2001-01-05 이계철 전전자교환기의 호처리 성능 테스트 방법
JP2005101239A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
KR20080100057A (ko) * 2007-05-11 2008-11-14 주성엔지니어링(주) 결정질 실리콘 태양전지의 제조방법과 그 제조장치 및시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001697A (ko) * 1999-06-08 2001-01-05 이계철 전전자교환기의 호처리 성능 테스트 방법
JP2005101239A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
KR20080100057A (ko) * 2007-05-11 2008-11-14 주성엔지니어링(주) 결정질 실리콘 태양전지의 제조방법과 그 제조장치 및시스템

Also Published As

Publication number Publication date
KR101648729B1 (ko) 2016-08-18

Similar Documents

Publication Publication Date Title
US6566159B2 (en) Method of manufacturing tandem thin-film solar cell
KR102100909B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
US8389389B2 (en) Semiconductor layer manufacturing method, semiconductor layer manufacturing apparatus, and semiconductor device manufactured using such method and apparatus
US20140014175A1 (en) Solar cell element and solar cell module
US9391230B1 (en) Method for improving solar cell manufacturing yield
JP2009164544A (ja) 太陽電池のパッシベーション層構造およびその製造方法
KR20080002657A (ko) 반도체 구조, 태양 전지 및 광 전지 디바이스 제조 방법
US20120273036A1 (en) Photoelectric conversion device and manufacturing method thereof
US20140216542A1 (en) Semiconductor material surface treatment with laser
JP2020017763A (ja) 光電変換装置の製造方法
WO2010046284A1 (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
Li et al. Influence of room temperature sputtered Al-doped zinc oxide on passivation quality in silicon heterojunction solar cells
US20100304527A1 (en) Methods of thermal processing a solar cell
US20100240170A1 (en) Method of fabricating solar cell
JP6609324B2 (ja) 光電変換装置の製造方法
TWI629804B (zh) 太陽電池之製造方法
US9842956B2 (en) System and method for mass-production of high-efficiency photovoltaic structures
KR101648729B1 (ko) 태양전지의 제조방법 및 제조 시스템
TWI790245B (zh) 光電轉換裝置之製造方法
JP2013162028A (ja) 非晶質シリコン膜の製膜方法
WO2012046606A1 (ja) 光電変換装置の製造方法
WO2013121538A1 (ja) 半導体製膜装置、半導体装置の製造方法、および半導体装置
KR101564585B1 (ko) 태양전지와 그의 제조를 위한 방법 및 시스템
JP2002075877A (ja) 多結晶半導体薄膜の形成方法およびその形成装置およびその多結晶半導体薄膜を用いた太陽電池
JP2013074038A (ja) 光電変換装置の製造方法及び光電変換装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 4