KR20110049764A - Fabrication method for silicon wafer - Google Patents

Fabrication method for silicon wafer Download PDF

Info

Publication number
KR20110049764A
KR20110049764A KR1020110038920A KR20110038920A KR20110049764A KR 20110049764 A KR20110049764 A KR 20110049764A KR 1020110038920 A KR1020110038920 A KR 1020110038920A KR 20110038920 A KR20110038920 A KR 20110038920A KR 20110049764 A KR20110049764 A KR 20110049764A
Authority
KR
South Korea
Prior art keywords
silicon wafer
temperature
annealing
bulk region
heat treatment
Prior art date
Application number
KR1020110038920A
Other languages
Korean (ko)
Other versions
KR101423367B1 (en
Inventor
박정구
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Publication of KR20110049764A publication Critical patent/KR20110049764A/en
Application granted granted Critical
Publication of KR101423367B1 publication Critical patent/KR101423367B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Abstract

PURPOSE: A fabrication method for a silicon wafer is provided to protect a crystal defect which is generated in a silicon wafer due to a post high temperature process by increasing a gathering site in the silicon wafer. CONSTITUTION: In a fabrication method for a silicon wafer, the front side(201) and back side(202) of the silicon wafer(200) are grounded. First and second denude zones and a bulk region are formed in a silicon wafer. A second thermal process of the silicon wafer is performed. A first anneal processing of the second thermal processed silicon wafer is performed. The silicon wafer is heated by a certain temperature to form fine precipitate while generating the nucleus of a precipitate.

Description

실리콘 웨이퍼의 제조방법{FABRICATION METHOD FOR SILICON WAFER}Manufacturing Method of Silicon Wafer {FABRICATION METHOD FOR SILICON WAFER}

본 발명은 반도체 제조방법에 관한 것으로, 더욱 상세하게는 실리콘 웨이퍼의 제조방법에 관한 것이다.The present invention relates to a semiconductor manufacturing method, and more particularly to a method for manufacturing a silicon wafer.

일반적으로, 대부분의 고전압 소자인 NMOS 트랜지스터 또는 PMOS 트랜지스터의 웰(well) 깊이는 보통 기판 표면으로부터 대략 5~10㎛ 정도로 형성된다. 5~10㎛ 정도의 웰 깊이의 도핑 프로파일(doping profile)을 얻기 위해서는 이온주입공정(ion implantation)만으로는 구현하기 어렵다. 이 때문에 이온주입공정 후 고온의 과도한 열처리공정을 이용한 도펀트 확산(dopant diffusion)이 반드시 요구된다. In general, the well depth of most high voltage devices, NMOS transistors or PMOS transistors, is typically formed on the order of 5-10 μm from the substrate surface. In order to obtain a doping profile having a well depth of about 5 to 10 μm, it is difficult to realize only by ion implantation. For this reason, dopant diffusion using an excessively high temperature annealing process after an ion implantation process is necessarily required.

그러나, 고온의 과도한 열처리공정으로 인해 실리콘 벌크에서 산소 침전(oxygen precipitation)이 완벽하게 이루어지지 않는다. 이러한 완벽하지 못한 산소 침전으로 인해 STI(Shallow Trench Isolation) 식각 후 실리콘 기판에서 환형성 실리콘 전위(silicon dislocation)와 같은 결정결함(crystal defect)들이 발생하게 된다. However, due to the high temperature excessive heat treatment process, oxygen precipitation in silicon bulk is not perfect. This incomplete oxygen precipitation results in crystal defects such as silicon dislocation in the silicon substrate after shallow trench isolation (STI) etching.

이러한 결정결함들은 제품의 수율을 저하시키고, 고전압 소자의 문턱전압 및 SRAM 대기모드시 누설전류 균일성과 같은 전기적인 파라미터(electrical parameter) 특성들을 저하시킨다. 더욱이, 이러한 결정결함들은 반도체 제조 공정상 반드시 필요한 특정공정에서 진행하는 이물 검사시 수많은 결함들에 대한 검사 및 분석시간을 증가시켜 전체 반도체 소자의 제조 공정 시간을 증가시키는 문제점을 유발시킨다.These crystal defects degrade product yield and degrade electrical parameter characteristics such as threshold voltages of high voltage devices and leakage current uniformity in SRAM standby mode. In addition, these crystal defects cause a problem of increasing the manufacturing process time of the entire semiconductor device by increasing the inspection and analysis time for a large number of defects in the foreign material inspection carried out in a specific process that is essential in the semiconductor manufacturing process.

따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 게더링 사이트를 충분히 증대시켜 후속 고온 공정에 기인하여 발생되는 결정결함들을 방지할 수 있는 실리콘 웨이퍼의 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been proposed to solve the problems according to the prior art, and the object of the present invention is to provide a method for manufacturing a silicon wafer capable of sufficiently increasing the gathering site to prevent crystal defects caused by the subsequent high temperature process. have.

또한 본 발명의 다른 목적은 벌크영역 내에서 높고 균일한 BMD 밀도를 갖는 실리콘 웨이퍼의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a silicon wafer having a high and uniform BMD density in the bulk region.

상기한 목적을 달성하기 위한 본 발명은 디누드존과 벌크영역이 형성된 실리콘 웨이퍼를 준비하는 단계와, 상기 실리콘 웨이퍼를 제1 온도에서 가열하여 상기 벌크영역 내에 석출물의 핵을 추가 생성하는 동시에 석출물을 형성시키는 제1 어닐링 처리를 실시하는 단계와, 상기 실리콘 웨이퍼를 상기 제1 온도보다 높은 제2 온도에서 가열하여 상기 벌크영역 내에 형성된 석출물의 크기를 증대시키는 제2 어닐링 처리를 실시하는 단계를 포함하는 실리콘 웨이퍼의 제조방법을 제공한다.The present invention for achieving the above object is to prepare a silicon wafer having a denude zone and a bulk region, and to heat the silicon wafer at a first temperature to further generate nuclei of precipitates in the bulk region and to deposit precipitates. Performing a first annealing treatment to form; and performing a second annealing treatment to increase the size of precipitates formed in the bulk region by heating the silicon wafer at a second temperature higher than the first temperature. Provided is a method of manufacturing a silicon wafer.

또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은 실리콘 웨이퍼를 준비하는 단계와, 상기 실리콘 웨이퍼를 제1 온도에서 가열하여 상기 실리콘 웨이퍼 내에 석출물의 핵을 생성하는 동시에 석출물을 형성시키는 제1 어닐링 처리를 실시하는 단계와, 상기 실리콘 웨이퍼를 상기 제1 온도보다 높은 제2 온도에서 가열하여 상기 실리콘 웨이퍼 내에 형성된 석출물의 크기를 증대시키는 제2 어닐링 처리를 실시하는 단계를 포함하는 실리콘 웨이퍼의 제조방법을 제공한다.In addition, according to another aspect of the present invention, there is provided a method of preparing a silicon wafer, and heating the silicon wafer at a first temperature to generate nuclei of precipitates in the silicon wafer and simultaneously to form precipitates. Performing a first annealing process, and performing a second annealing process of heating the silicon wafer at a second temperature higher than the first temperature to increase the size of precipitates formed in the silicon wafer. It provides a method of manufacturing.

또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은 실리콘 웨이퍼를 준비하는 단계와, 상기 실리콘 웨이퍼를 퍼니스 장비의 내부로 로딩시키는 단계와, 상기 퍼니스 장비 내의 온도를 제1 온도로 상승시키는 단계와, 상기 실리콘 웨이퍼를 상기 제1 온도에서 가열하여 석출물을 형성하는 제1 어닐링 처리를 실시하는 단계와, 상기 퍼니스 장비 내의 온도를 상기 제1 온도보다 높은 제2 온도로 상승시키는 단계와, 상기 실리콘 웨이퍼를 상기 제2 온도에서 가열하여 석출물의 크기를 성장시켜 석출물의 밀도를 증가시키는 제2 어닐링 처리를 실시하는 단계와, 상기 퍼니스 장비 내의 온도를 상기 제1 온도로 강하시키는 단계와, 상기 실리콘 웨이퍼를 상기 퍼니스 장비로부터 언로딩시키는 단계를 포함하는 실리콘 웨이퍼의 제조방법을 제공한다.In addition, the present invention according to another aspect for achieving the above object is the steps of preparing a silicon wafer, loading the silicon wafer into the furnace equipment, and raising the temperature in the furnace equipment to the first temperature Performing a first annealing process of heating the silicon wafer at the first temperature to form a precipitate, raising the temperature in the furnace equipment to a second temperature higher than the first temperature, Conducting a second annealing process of heating the silicon wafer at the second temperature to grow the size of the precipitate to increase the density of the precipitate, lowering the temperature in the furnace equipment to the first temperature; Providing a method of manufacturing a silicon wafer comprising the step of unloading the silicon wafer from the furnace equipment All.

상기한 구성을 포함하는 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다. According to the present invention including the above-described configuration, the following effects can be obtained.

첫째, 본 발명에 의하면, 실리콘 웨이퍼에 대해 서로 다른 온도에서 2단계로 어닐링 처리를 실시함으로써 실리콘 웨이퍼 내에 게더링 사이트를 충분히 증대시켜 후속 고온 공정에 기인하여 실리콘 웨이퍼에 발생되는 결정결함들을 방지할 수 있다.First, according to the present invention, by annealing the silicon wafer in two stages at different temperatures, it is possible to sufficiently increase the gathering sites in the silicon wafer to prevent crystal defects occurring in the silicon wafer due to subsequent high temperature processes. .

둘째, 본 발명에 의하면, 실리콘 웨이퍼에 대해 서로 다른 온도에서 2단계로 어닐링 처리를 실시함으로써 벌크영역 내에서 높은 BMD 밀도를 가지면서 전체 벌크영역 내에서 더욱 균일한 BMD 밀도 분포를 갖는 실리콘 웨이퍼를 제공할 수 있다.Secondly, according to the present invention, a silicon wafer having a high BMD density in the bulk region and a more uniform BMD density distribution in the entire bulk region is provided by annealing the silicon wafer in two stages at different temperatures. can do.

셋째, 본 발명에 의하면, 실리콘 웨이퍼에 대해 서로 다른 온도에서 2단계로 어닐링 처리를 실시한 후 그 상부에 에피택셜 성장법(epitaxial growth)을 이용하여 에피층을 형성함으로써 특성이 우수한 에피층이 형성된 반도체 소자를 제공할 수 있다.Third, according to the present invention, an annealing process is performed on a silicon wafer in two stages at different temperatures, and then an epitaxial layer having excellent characteristics is formed by forming an epitaxial layer on the top thereof using epitaxial growth. An element can be provided.

넷째, 본 발명에 의하면, 실리콘 웨이퍼에 대해 서로 다른 온도에서 2단계로 어닐링 처리를 실시하여 실리콘 웨이퍼 상에 스크린 산화막을 형성한 후, 이를 이온주입마스크로 이용한 이온주입공정을 실시하여 실리콘 웨이퍼 내에 웰을 형성함으로써 실리콘 웨이퍼 내에 충분한 게더링 사이트를 생성시켜 후속의 고온의 과도한 열공정에 기인한 열버짓(thermal budget)에 의해 결정결함들이 발생되는 것을 방지할 수 있다. Fourthly, according to the present invention, an annealing treatment is performed on a silicon wafer in two stages at different temperatures to form a screen oxide film on the silicon wafer, followed by an ion implantation process using the same as an ion implantation mask. By forming a sufficient gathering site in the silicon wafer to prevent crystal defects from being generated by a thermal budget due to subsequent high temperature excessive thermal processing.

도 1은 본 발명의 실시예에 따른 실리콘 웨이퍼의 제조방법을 도시한 공정 단면도.
도 2는 본 발명의 다른 실시예에 따른 실리콘 웨이퍼의 제조방법을 도시한 공정 단면도.
도 3은 본 발명의 또 다른 실시예에 따른 실리콘 웨이퍼의 제조방법을 도시한 공정 단면도.
도 4는 본 발명의 또 다른 실시예에 따른 실리콘 웨이퍼의 제조방법을 도시한 공정 단면도.
도 5는 본 발명의 실시예에 따른 2단계 어닐링 처리방법을 도시한 공정 단면도.
도 6은 각 조건들에 따른 BMD 밀도를 도시한 도면.
도 7은 각 조건들에 따른 디누드존의 깊이를 도시한 도면.
도 8 내지 도 11은 각 조건들에 있어서 산소농도에 따른 BMD 밀도와 디누드존의 깊이를 도시한 도면.
도 12는 본 발명의 실시예를 통해 제조된 실리콘 웨이퍼의 단면을 도시한 도면.
도 13은 비교예를 통해 제조된 실리콘 웨이퍼의 단면을 도시한 도면.
도 14는 비교예를 통해 제조된 에피 실리콘 웨이퍼의 벌크영역에 대한 결정결함지도를 도시한 도면.
도 15는 본 발명의 2단계 어닐링 처리방법이 적용된 에피 실리콘 웨이퍼의 벌크영역에 대한 결정결함지도를 도시한 도면.
도 16a 내지 도 16d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 공정 단면도.
도 17은 비교예를 통해 제조된 실리콘 웨이퍼의 결정결함을 검사한 결과를 도시한 도면.
도 18은 비교예를 통해 제조된 실리콘 웨이퍼의 단면을 도시한 도면.
도 19는 비교예를 통해 제조된 실리콘 웨이퍼의 평면을 도시한 도면.
도 20은 비교예를 통해 제조된 실리콘 웨이퍼에 대해 BMD 밀도 분포를 분석한 도면.
도 21은 본 발명의 실시예를 통해 제조된 실리콘 웨이퍼의 결정결함을 검사한 결과를 도시한 도면.
도 22는 본 발명의 실시예를 통해 제조된 실리콘 웨이퍼의 평면을 도시한 도면.
도 23은 본 발명의 실시예를 통해 제조된 웨이퍼에 대해 BMD 밀도 분포를 분석한 도면.
도 24는 SRAM 대기모드(standby)시 누설전류(leakage current) 특성을 비교한 결과 도면.
도 25는 수율 비교 결과 도면.1 is a cross-sectional view illustrating a method of manufacturing a silicon wafer according to an embodiment of the present invention.
Figure 2 is a process cross-sectional view showing a method of manufacturing a silicon wafer according to another embodiment of the present invention.
Figure 3 is a process cross-sectional view showing a method of manufacturing a silicon wafer according to another embodiment of the present invention.
Figure 4 is a cross-sectional view showing a method of manufacturing a silicon wafer according to another embodiment of the present invention.
Figure 5 is a process cross-sectional view showing a two-step annealing treatment method according to an embodiment of the present invention.
6 shows the BMD density according to the conditions.
7 shows the depth of the denude zone according to the conditions.
8 to 11 are diagrams showing the BMD density and the depth of the denude zone according to the oxygen concentration in each condition.
12 is a cross-sectional view of a silicon wafer manufactured through an embodiment of the present invention.
13 is a view showing a cross section of a silicon wafer manufactured through a comparative example.
FIG. 14 is a view showing a crystal defect map of a bulk region of an epitaxial silicon wafer manufactured by a comparative example. FIG.
FIG. 15 shows a crystal defect map of a bulk region of an epitaxial silicon wafer to which a two-stage annealing treatment method of the present invention is applied;
16A to 16D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
FIG. 17 is a view illustrating a result of inspecting crystal defects of a silicon wafer manufactured through a comparative example. FIG.
18 is a view showing a cross section of a silicon wafer manufactured through a comparative example.
19 is a view showing a plane of a silicon wafer manufactured by a comparative example.
20 is a diagram illustrating a BMD density distribution of a silicon wafer manufactured by a comparative example.
FIG. 21 is a view illustrating a result of inspecting crystal defects of a silicon wafer manufactured through an embodiment of the present invention. FIG.
FIG. 22 is a plan view of a silicon wafer manufactured through an embodiment of the present invention. FIG.
FIG. 23 is a diagram illustrating a BMD density distribution of a wafer manufactured through an embodiment of the present invention. FIG.
FIG. 24 is a result of comparing leakage current characteristics in SRAM standby mode. FIG.
25 is a yield comparison result diagram.

이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. Hereinafter, with reference to the accompanying drawings, the most preferred embodiment of the present invention will be described.

도면들에 있어서, 층(또는, 막) 및 영역들의 두께와 간격, 그리고 실리콘 웨이퍼 내에 산소원자, 석출물의 핵, 석출물을 포함하는 BMD 밀도는 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이다. 또한, 명세서 전체 걸쳐서, 층이 다른 층, 영역 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층, 영역 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 동일한 도면번호로 표시된 부분은 동일한 층 및 영역을 나타낸다.In the drawings, the thickness and spacing of layers (or films) and regions, and the BMD density including oxygen atoms, precipitate nuclei, and precipitates in the silicon wafer are exaggerated for clarity and convenience of description. In addition, throughout the specification, where it is mentioned that a layer is on or above another layer, region or substrate, it may be formed directly on another layer, region or substrate, or between a third A layer may be interposed. In addition, parts denoted by the same reference numerals denote the same layers and areas.

본 발명은 실리콘 웨이퍼에 대해 2단계 어닐링 처리를 이용하여 벌크영역 내에서 높은 BMD 밀도를 얻으면서 전체 벌크영역 내에서 더욱 균일한 BMD 밀도 분포를 구현할 수 있다. 이를 통해 벌크영역 내에 게더링 사이트를 충분히 증대시켜 후속 고온 공정에 기인하여 실리콘 웨이퍼에 발생되는 결정결함들을 방지할 수 있는 효과를 얻을 수 있다. The present invention can achieve a more uniform BMD density distribution in the entire bulk region while obtaining a high BMD density in the bulk region by using a two-step annealing treatment on the silicon wafer. Through this, it is possible to sufficiently increase gathering sites in the bulk region, thereby preventing crystal defects occurring in the silicon wafer due to the subsequent high temperature process.

도 1은 본 발명의 실시예에 따른 실리콘 웨이퍼 제조방법을 도시한 흐름도이다. 1 is a flow chart illustrating a silicon wafer manufacturing method according to an embodiment of the present invention.

도 1을 참조하면, 실리콘 웨이퍼(200)를 준비한다. 이때, 실리콘 웨이퍼(200)는 배어(bare) 웨이퍼일 수 있다. 실리콘 웨이퍼(200)는 다음 단계들로 형성할 수 있다. 먼저, 실리콘 단결정을 성장시킨 후, 성장된 실리콘 단결정을 웨이퍼 형태로 슬라이싱한다. 그런 다음, 슬라이싱된 웨이퍼의 측면을 라운딩하거나 표면을 식각하기 위한 에칭공정을 실시한 후 웨이퍼(200)의 전면(201)과 후면(202)을 경면연마한다. 이때, 실리콘 단결정은 널리 알려진 쵸크랄스키 방법으로 성장시킬 수 있다. 또한, 웨이퍼(200)의 경면연마는 후술하는 제1 및 제2 열처리 후 실시할 수도 있다. Referring to FIG. 1, a silicon wafer 200 is prepared. In this case, the silicon wafer 200 may be a bare wafer. The silicon wafer 200 can be formed in the following steps. First, the silicon single crystal is grown, and then the grown silicon single crystal is sliced into wafer form. Then, after performing an etching process for rounding or etching the surface of the sliced wafer, mirror polishing the front surface 201 and the rear surface 202 of the wafer 200 is performed. At this time, the silicon single crystal can be grown by the well-known Czochralski method. In addition, mirror polishing of the wafer 200 can also be performed after the 1st and 2nd heat processing mentioned later.

이어서, 실리콘 웨이퍼(200)에 대해 제1 열처리를 실시한다. 제1 열처리에 의해 실리콘 웨이퍼(200)의 전면(201)과 후면(202)에 존재하는 산소 원자들(203)은 외부로 확산되어 제1 및 제2 디누드존(DZ1, DZ2)과 벌크영역(BK)이 형성된다. 이때, 제1 열처리는 급속 열처리(Rapid Thermal Processing, RTP) 또는 퍼니스(furnace) 장비를 이용한 어닐링(annealing) 처리일 수 있다. 바람직하게는 급속 열처리로 실시한다. 제1 열처리는 실리콘 웨이퍼(200)의 전면(201)과 후면(202)에 존재하는 산소 원자들(203)의 확산을 높이기 위해 아르곤 가스, 질소 가스, 암모니아 가스 또는 이들이 혼합된 혼합가스를 이용하여 고온에서 실시하는 것이 바람직하다. 제1 열처리를 급속 열처리로 실시하는 경우, 1050~1150℃의 온도에서 10~30초 동안 실시한다. 어닐링 처리로 실시하는 경우 1050~1150℃의 온도에서 100~300분 동안 실시한다 Subsequently, a first heat treatment is performed on the silicon wafer 200. Oxygen atoms 203 present in the front surface 201 and the rear surface 202 of the silicon wafer 200 are diffused to the outside by the first heat treatment, and the first and second dinude zones DZ1 and DZ2 and the bulk region are formed. (BK) is formed. In this case, the first heat treatment may be an annealing process using rapid thermal processing (RTP) or a furnace (furnace) equipment. Preferably, rapid heat treatment is performed. The first heat treatment may be performed using argon gas, nitrogen gas, ammonia gas, or a mixed gas thereof to increase diffusion of oxygen atoms 203 present on the front surface 201 and back surface 202 of the silicon wafer 200. It is preferable to carry out at high temperature. When the first heat treatment is carried out by rapid heat treatment, it is carried out for 10 to 30 seconds at a temperature of 1050 ~ 1150 ℃. In the case of annealing, it is carried out for 100 to 300 minutes at a temperature of 1050 ~ 1150 ℃.

이어서, 실리콘 웨이퍼(200)에 대해 제2 열처리를 실시한다. 제2 열처리에 의해 벌크영역(BK) 내에는 산소 원자들(203)이 뭉쳐 석출물의 핵(204)이 형성된다. 이때, 제2 열처리는 제1 열처리와 마찬가지로 급속 열처리 또는 어닐링 처리일 수 있다. 바람직하게는 급속 열처리로 실시한다. 그리고, 제2 열처리는 석출물의 핵(204)이 형성되는 것을 용이하게 하기 위해 아르곤 가스, 질소 가스, 암모니아 가스 또는 이들이 혼합된 혼합가스를 이용하여 제1 열처리때보다 낮은 저온에서 실시한다. 제2 열처리를 급속 열처리로 실시하는 경우, 950~1000℃의 온도에서 10~30초 동안 실시한다. 어닐링 처리로 실시하는 경우 950~1000℃의 온도에서 100~200분 동안 실시한다 Subsequently, a second heat treatment is performed on the silicon wafer 200. By the second heat treatment, oxygen atoms 203 are aggregated in the bulk region BK to form a nucleus 204 of the precipitate. In this case, the second heat treatment may be a rapid heat treatment or annealing treatment like the first heat treatment. Preferably, rapid heat treatment is performed. In addition, the second heat treatment is performed at a lower temperature than that of the first heat treatment using argon gas, nitrogen gas, ammonia gas, or a mixed gas thereof to facilitate the formation of the nuclei 204 of the precipitate. When the second heat treatment is performed by rapid heat treatment, the second heat treatment is performed at a temperature of 950 to 1000 ° C. for 10 to 30 seconds. When carried out by annealing treatment, it is carried out for 100 to 200 minutes at a temperature of 950 ~ 1000 ℃

이어서, 제2 열처리가 완료된 실리콘 웨이퍼(200)에 대해 제1 어닐링 처리를 실시한다. 제1 어닐링 처리는 퍼니스 장비를 이용하여 실시하며, 실리콘 웨이퍼(200)를 소정의 온도로 가열하여 벌크영역(BK) 내에 생성된 석출물의 핵(204)을 추가 생성하는 동시에 미세 석출물(205A)을 형성한다. 이때, 제1 어닐링 처리는 제2 열처리보다 낮은 온도에서 실시한다. 바람직하게, 제1 어닐링 처리는 750~800℃의 온도에서 100~180분 동안 실시한다. 또한, 제1 어닐링 처리는 산소 가스 분위기에서 실시한다. Subsequently, a first annealing process is performed on the silicon wafer 200 on which the second heat treatment is completed. The first annealing process is performed by using a furnace equipment. The silicon wafer 200 is heated to a predetermined temperature to further generate nuclei 204 of precipitates generated in the bulk region BK, and at the same time, fine precipitates 205A are formed. Form. At this time, the first annealing treatment is performed at a lower temperature than the second heat treatment. Preferably, the first annealing treatment is performed for 100 to 180 minutes at a temperature of 750 ~ 800 ℃. In addition, a 1st annealing process is performed in oxygen gas atmosphere.

이어서, 제1 어닐링 처리가 완료된 실리콘 웨이퍼(200)에 대해 제2 어닐링 처리를 실시한다. 제2 어닐링 처리는 제1 어닐링 처리와 마찬가지로 퍼니스 장비를 이용하여 실시한다. 제2 어닐링 처리는 제1 어닐링 처리보다 높은 온도에서 실리콘 웨이퍼(200)를 가열하여 미세 석출물(205A)의 크기를 증대시켜 크기가 증대된 석출물(205B)을 형성한다. 제2 어닐링 처리는 1000~1150℃의 온도에서 100~180분 동안 실시한다. 또한, 제2 어닐링 처리는 제1 어닐링 처리와 마찬가지로 산소 가스 분위기에서 실시한다. Subsequently, a second annealing process is performed on the silicon wafer 200 on which the first annealing process is completed. The second annealing treatment is carried out using a furnace equipment similarly to the first annealing treatment. The second annealing process heats the silicon wafer 200 at a higher temperature than the first annealing process to increase the size of the fine precipitates 205A to form precipitates 205B having an increased size. The second annealing treatment is carried out for 100 to 180 minutes at a temperature of 1000 ~ 1150 ℃. In addition, similarly to the first annealing treatment, the second annealing treatment is performed in an oxygen gas atmosphere.

구체적으로, 상기에서 제1 및 제2 어닐링 처리는 도 5와 같은 방법으로 진행할 수 있다. In detail, the first and second annealing treatments may be performed in the same manner as in FIG. 5.

도 5는 본 발명의 실시예에 따른 제1 및 제2 어닐링 처리방법을 도시한 도면이다. 5 is a diagram illustrating a first and second annealing treatment method according to an embodiment of the present invention.

도 5를 참조하면, 퍼니스 장비를 이용한 어닐링 처리방법은 제1 온도에서 산소(O2) 가스를 이용하여 실리콘 웨이퍼(200)를 어닐링하는 제1 어닐링 처리단계(Ⅱ)와, 제1 온도보다 높은 제2 온도에서 어닐링하는 제2 어닐링 처리단계(Ⅳ)를 포함한다. 이때, 제1 및 제2 어닐링 처리단계(Ⅱ, Ⅳ)는 각각 100~180분 동안 진행하는 것이 바람직하다. Referring to FIG. 5, the annealing treatment method using the furnace equipment includes a first annealing treatment step (II) of annealing the silicon wafer 200 using oxygen (O 2 ) gas at a first temperature, and higher than the first temperature. A second annealing treatment step (IV) of annealing at a second temperature. At this time, it is preferable that the first and second annealing treatment steps (II, IV) proceed for 100 to 180 minutes, respectively.

또한, 본 발명의 실시예에 따른 어닐링 처리방법은 산화공정 및 열처리공정의 효과를 향상시키기 위해 제1 어닐링 처리단계(Ⅱ) 전 실리콘 웨이퍼(200)를 퍼니스 장비 내부로 로딩한 후 일정 시간동안 로딩온도에서 유지시키는 로딩단계(L)와 제2 어닐링 처리단계(Ⅳ) 후, 실리콘 웨이퍼(200)를 퍼니스 장비 외부로 언로딩(unloading) 하기 전 일정 시간동안 언로딩온도에서 유지시키는 언로딩단계(UL)를 더 포함할 수 있다. In addition, in the annealing treatment method according to an embodiment of the present invention, in order to improve the effects of the oxidation process and the heat treatment process, the silicon wafer 200 before the first annealing treatment step (II) is loaded into the furnace equipment for a predetermined time. After the loading step (L) and the second annealing processing step (IV) to maintain the temperature, the unloading step of maintaining the silicon wafer 200 at the unloading temperature for a predetermined time before unloading (outside) the furnace equipment ( UL) may be further included.

로딩단계(L)에서 로딩온도는 제1 온도보다 낮은 온도를 갖는다. 바람직하게는 600~700℃이다. 또한, 로딩단계(L)에서는 가열장비 내부로 산소(O2) 가스가 공급되지 않는다. 이에 따라, 로딩단계(L)에서는 실리콘 웨이퍼(200)에 대한 산화가 일어나지 않는다. 언로딩단계(UL)에서 언로딩온도는 제1 온도와 동일한 온도를 갖는다. 바람직하게, 750~800℃로 한다. 또한, 언로딩단계(UL)에서는 산소(O2) 가스의 공급을 차단하고, 질소(N2) 가스만을 공급하여 사용한다. 이때, 질소 가스는 9~11slm로 공급할 수 있다.In the loading step L, the loading temperature has a temperature lower than the first temperature. Preferably it is 600-700 degreeC. In addition, in the loading step (L), oxygen (O 2 ) gas is not supplied into the heating equipment. Accordingly, in the loading step L, oxidation of the silicon wafer 200 does not occur. In the unloading step UL, the unloading temperature has the same temperature as the first temperature. Preferably, you may be 750-800 degreeC. In addition, in the unloading step UL, the supply of oxygen (O 2 ) gas is cut off and only nitrogen (N 2 ) gas is supplied and used. At this time, the nitrogen gas may be supplied to 9 ~ 11 slm.

또한, 본 발명의 실시예에 따른 어닐링 처리방법은 로딩단계(L)와 제1 어닐링 처리단계(Ⅱ) 사이에 로딩온도를 제1 온도로 상승시키는 제1 승온단계(Ⅰ)와, 제1 어닐링 처리단계(Ⅱ)와 제2 어닐링 처리단계(Ⅳ) 사이에 제1 온도를 제2 온도로 상승시키는 제2 승온단계(Ⅲ)를 포함한다. 제1 및 제2 승온단계(Ⅰ, Ⅲ)에서 분당 온도 상승이 너무 큰 경우 웨이퍼 구조 변형 등의 문제가 발생될 수 있다. 이에 따라, 제1 및 제2 승온단계(Ⅰ, Ⅲ)에서 온도 상승률(ramp up rate)은 5~8℃/min로 하는 것이 바람직하다. In addition, the annealing treatment method according to an embodiment of the present invention includes a first temperature raising step (I) for raising the loading temperature to the first temperature between the loading step (L) and the first annealing processing step (II), and the first annealing method. And a second temperature raising step (III) for raising the first temperature to the second temperature between the processing step (II) and the second annealing processing step (IV). If the temperature rise per minute is too large in the first and second temperature raising steps I and III, problems such as deformation of the wafer structure may occur. Accordingly, the temperature up rate in the first and second temperature raising steps I and III is preferably 5 to 8 ° C / min.

또한, 본 발명의 실시예에 따른 어닐링 처리방법은 제2 어닐링 처리단계(Ⅳ)와 언로딩단계(UL) 사이에 제2 온도를 언로딩온도로 하강시키는 강온단계(Ⅴ)를 포함한다. 강온단계(Ⅴ)에서 온도 하강률(ramp down rate)은 2~4℃/min로 하는 것이 바람직하다.In addition, the annealing treatment method according to the embodiment of the present invention includes a temperature lowering step (V) for lowering the second temperature to the unloading temperature between the second annealing treatment step (IV) and the unloading step (UL). In the temperature lowering step (V), the temperature down rate is preferably 2 to 4 ° C / min.

본 발명의 실시예에 따른 어닐링 처리방법에서 실질적으로 대부분의 실리콘웨이퍼(200)에 대한 열처리는 제1 및 제2 어닐링 처리단계(Ⅱ, Ⅳ)에서 이루어진다. 이때, 제1 및 제2 어닐링 처리단계(Ⅱ, Ⅳ)에서 산소 가스는 50~120sccm로 공급한다. In the annealing treatment method according to the embodiment of the present invention, heat treatment for most of the silicon wafers 200 is performed in the first and second annealing treatment steps II and IV. At this time, oxygen gas is supplied at 50 to 120 sccm in the first and second annealing treatment steps (II, IV).

상기에서 도 5를 통해 설명된 어닐링 처리방법은 후술하는 본 발명의 다른 실시예에 따른 실리콘 웨이퍼의 제조방법의 제1 및 제2 어닐링 처리에 모두 적용할 수 있다. The annealing treatment method described with reference to FIG. 5 may be applied to both the first and second annealing treatments of the method of manufacturing a silicon wafer according to another embodiment of the present invention described below.

도 2는 본 발명의 다른 실시예에 따른 실리콘 웨이퍼의 제조방법을 설명하기 위해 도시한 흐름도이다. 2 is a flowchart illustrating a method of manufacturing a silicon wafer according to another embodiment of the present invention.

도 2를 참조하면, 실리콘 웨이퍼(300)에 대해 열처리를 실시한다. 열처리에 의해 실리콘 웨이퍼(300)의 전면(301)과 후면(302)에 존재하는 산소 원자(303)들은 외부로 확산되어 제1 및 제2 디누드존(DZ1, DZ2)과 벌크영역(BK)이 형성된다. 이때, 열처리는 급속 열처리 또는 퍼니스 장비를 이용한 어닐링 처리일 수 있다. 바람직하게는 급속 열처리로 실시한다. 열처리는 실리콘 웨이퍼(300)의 전면(301)과 후면(302)에 존재하는 산소 원자들(303)의 확산을 높이기 위해 고온에서 실시하는 것이 바람직하다. 열처리를 급속 열처리로 실시하는 경우, 1050~1150℃의 온도에서 10~30초 동안 실시한다. 어닐링 처리로 실시하는 경우 1050~1150℃의 온도에서 100~200분 동안 실시한다 Referring to FIG. 2, heat treatment is performed on the silicon wafer 300. Oxygen atoms 303 present in the front surface 301 and the rear surface 302 of the silicon wafer 300 are diffused to the outside by the heat treatment, so that the first and second dinude zones DZ1 and DZ2 and the bulk region BK are disposed. Is formed. At this time, the heat treatment may be an annealing treatment using rapid heat treatment or furnace equipment. Preferably, rapid heat treatment is performed. The heat treatment is preferably performed at high temperature to increase the diffusion of the oxygen atoms 303 present in the front surface 301 and the back surface 302 of the silicon wafer 300. When the heat treatment is carried out by rapid heat treatment, it is carried out for 10-30 seconds at a temperature of 1050 ~ 1150 ℃. When carried out by annealing treatment, it is carried out for 100 to 200 minutes at a temperature of 1050 ~ 1150 ℃

이어서, 실리콘 웨이퍼(300)에 대해 제1 어닐링 처리를 실시한다. 제1 어닐링 처리에 의해 벌크영역(BK) 내에는 산소 원자들(303)이 뭉쳐 석출물의 핵(304)이 형성된다. 제1 어닐링 처리는 퍼니스 장비를 이용하여 실시하며, 이전에 실시된 열처리보다 낮은 온도에서 실시한다. 바람직하게, 제1 어닐링 처리는 750~800℃의 온도에서 100~180분 동안 실시한다. 또한, 제1 어닐링 처리는 산소 가스 분위기에서 실시한다. Subsequently, a first annealing process is performed on the silicon wafer 300. Oxygen atoms 303 aggregate in the bulk region BK by the first annealing process to form a nucleus 304 of the precipitate. The first annealing treatment is carried out using a furnace equipment and at a lower temperature than the previously performed heat treatment. Preferably, the first annealing treatment is performed for 100 to 180 minutes at a temperature of 750 ~ 800 ℃. In addition, a 1st annealing process is performed in oxygen gas atmosphere.

이어서, 실리콘 웨이퍼(300)에 대해 제2 어닐링 처리를 실시한다. 제2 어닐링 처리는 제1 어닐링 처리와 마찬가지로 퍼니스 장비를 이용하여 실시한다. 제2 어닐링 처리는 제1 어닐링 처리보다 높은 온도에서 실리콘 웨이퍼(300)를 가열하여 석출물(305)를 형성한다. 제2 어닐링 처리는 1000~1150℃의 온도에서 100~180분 동안 실시한다. 또한, 제2 어닐링 처리는 제1 어닐링 처리와 마찬가지로 산소 가스 분위기에서 실시한다. Subsequently, a second annealing process is performed on the silicon wafer 300. The second annealing treatment is carried out using a furnace equipment similarly to the first annealing treatment. The second annealing process heats the silicon wafer 300 at a higher temperature than the first annealing process to form the precipitate 305. The second annealing treatment is carried out for 100 to 180 minutes at a temperature of 1000 ~ 1150 ℃. In addition, similarly to the first annealing treatment, the second annealing treatment is performed in an oxygen gas atmosphere.

도 3은 본 발명의 또 다른 실시예에 따른 실리콘 웨이퍼의 제조방법을 설명하기 위해 도시한 흐름도이다. 도 4에 도시된 실리콘 웨이퍼의 제조방법에서는 제1 어닐링 처리를 수행하기 전에 실시하는 열처리가 도 3의 열처리보다 낮은 온도에서 실시한다. 3 is a flowchart illustrating a method of manufacturing a silicon wafer according to still another embodiment of the present invention. In the method of manufacturing the silicon wafer shown in FIG. 4, the heat treatment performed before the first annealing treatment is performed at a lower temperature than the heat treatment of FIG. 3.

도 3을 참조하면, 실리콘 웨이퍼(400)에 대해 열처리를 실시한다. 이때, 열처리는 도 3에서 실시된 열처리보다 낮은 온도에서 실시한다. 열처리에 의해 석출물의 핵(404)은 형성된다. 열처리는 저온에서 실시됨에 따라 석출물의 핵(404)은 벌크영역(BK)뿐만 아니라 제1 및 제2 디누드존(DZ1, DZ2)에도 형성될 수 있다. 이때, 열처리는 급속 열처리 또는 어닐링 처리일 수 있다. 바람직하게는 급속 열처리로 실시한다. 열처리를 급속 열처리로 실시하는 경우, 950~1000℃의 온도에서 10~30초 동안 실시한다. 어닐링 처리로 실시하는 경우 950~1000℃의 온도에서 100~200분 동안 실시한다 Referring to FIG. 3, a heat treatment is performed on the silicon wafer 400. At this time, the heat treatment is carried out at a lower temperature than the heat treatment carried out in FIG. The core 404 of the precipitate is formed by the heat treatment. As the heat treatment is performed at a low temperature, the nucleus 404 of the precipitate may be formed in the first and second dinude zones DZ1 and DZ2 as well as the bulk region BK. In this case, the heat treatment may be rapid heat treatment or annealing treatment. Preferably, rapid heat treatment is performed. If the heat treatment is carried out by rapid heat treatment, it is carried out for 10 to 30 seconds at a temperature of 950 ~ 1000 ℃. When carried out by annealing treatment, it is carried out for 100 to 200 minutes at a temperature of 950 ~ 1000 ℃

이어서, 도 2와 같이 실리콘 웨이퍼(400)에 대해 제1 및 제2 어닐링 처리를 순차적으로 실시하여 석출물의 핵(404)과 미세 석출물(405A)을 형성한다. 이때, 제1 및 제2 어닐링 처리는 도 2에서 실시된 제1 및 제2 어닐링 처리와 동일한 방법으로 진행한다. Next, as shown in FIG. 2, the first and second annealing treatments are sequentially performed on the silicon wafer 400 to form the nucleus 404 of the precipitate and the fine precipitate 405A. At this time, the first and second annealing treatments proceed in the same manner as the first and second annealing treatments performed in FIG. 2.

도 4는 본 발명의 또 다른 실시예에 따른 실리콘 웨이퍼의 제조방법을 설명하기 위해 도시한 흐름도이다. 4 is a flowchart illustrating a method of manufacturing a silicon wafer according to still another embodiment of the present invention.

도 4를 참조하면, 동도면에서 실시하는 실리콘 웨이퍼의 제조방법은 도 1 내지 도 3에서 실시된 제조방법과 다르게 제1 및 제2 어닐링 처리를 하기 전에 별도의 열처리를 수행하지 않는다. 즉, 배어 웨이퍼 상태의 실리콘 웨이퍼(500)를 제공받고, 제공받은 실리콘 웨이퍼(500)에 대해 제1 및 제2 어닐링 처리를 순차적으로 수행하여 제1 및 제2 디누드존(DZ1, DZ2)과 벌크영역(BK)을 형성한다. 이때, 제1 및 제2 어닐링 처리는 도 2 내지 도 4에서 실시된 제1 및 제2 어닐링 처리와 동일한 방법으로 진행한다. Referring to FIG. 4, unlike the manufacturing method of FIGS. 1 to 3, the method of manufacturing the silicon wafer in FIG. 3 does not perform a separate heat treatment before the first and second annealing treatments. That is, the silicon wafer 500 in the bare wafer state is provided, and the first and second annealing treatments are sequentially performed on the provided silicon wafer 500, so that the first and second dinude zones DZ1 and DZ2 are formed. The bulk region BK is formed. At this time, the first and second annealing treatments proceed in the same manner as the first and second annealing treatments performed in FIGS. 2 to 4.

도 4에서 미설명된 '501'은 전면이고, '502'는 후면이다. '503'은 산소 원자들이고, '504'는 석출물의 핵이고, '505A'는 미세 석출물이며, '505B'는 크기가 증대된 석출물이다. In FIG. 4, '501' is the front and '502' is the rear. '503' is oxygen atoms, '504' is the nucleus of the precipitate, '505A' is the fine precipitate, and '505B' is the precipitate with increased size.

지금까지 도 1 내지 도 4를 통해 본 발명의 실시예들에 따른 실리콘 웨이퍼의 제조방법에 대해 설명하였다. So far, a method of manufacturing a silicon wafer according to embodiments of the present invention has been described with reference to FIGS. 1 to 4.

이들 중 도 1 내지 도 3에서 제시한 실시예들에 있어서 제1 및 제2 어닐링 처리 전에 실시되는 열처리들은 급속 열처리로 실시하는 것이 바람직하다고 이미 언급한 바 있다. In the embodiments shown in FIGS. 1 to 3, it has already been mentioned that the heat treatments performed before the first and second annealing treatments are preferably performed by rapid heat treatment.

실리콘 웨이퍼에서 보이드성 결함이나 산소 석출물 등의 내부 결함들을 제어하는 방법에는 단결정 성장시 제어하는 방법과 결정성장 후 열처리 방법에 의하여 제어하는 방법들이 있다. 이중 열처리 방법으로는 상기에서 설명한 바와 같이 할로겐 램프를 이용한 급속 열처리 방법과 퍼니스 장비를 이용한 어닐링 처리방법이 있다. Methods of controlling internal defects such as void defects and oxygen precipitates in a silicon wafer include a method of controlling during single crystal growth and a method of controlling annealing after crystal growth. As described above, the double heat treatment method includes a rapid heat treatment method using a halogen lamp and an annealing treatment method using a furnace equipment.

퍼니스 장비를 이용한 어닐링 처리방법은 1000℃ 이상의 고온에서 수소 또는 아르곤 가스 분위기에서 100분 이상의 오랜 시간동안 어닐링이 이루어진다. 이러한 어닐링 처리를 통해 실리콘 웨이퍼 내에 존재하는 산소의 외부 확산과 실리콘 재배열(silicon rearrangement)에 의하여 실리콘 웨이퍼의 표면 영역의 일부에 소자 퍼펙트 존(device perfect zone), 즉 무결점영역이 형성된다. 그러나, 이러한 어닐링 처리방법은 실리콘 웨이퍼의 크기가 증가함에 따라 고온 열처리에 따른 웨이퍼에 나타나는 슬립 전위(slip dislocation)의 제어나 고온 열처리에 따른 오염 제어에 많은 어려움을 가지고 있다. The annealing treatment method using the furnace equipment is annealed for a long time of 100 minutes or more in a hydrogen or argon gas atmosphere at a high temperature of 1000 ℃ or more. Through such an annealing process, a device perfect zone, that is, a defect-free region, is formed in a part of the surface area of the silicon wafer by external diffusion of silicon present in the silicon wafer and silicon rearrangement. However, this annealing treatment method has a lot of difficulties in controlling the slip dislocation appearing on the wafer due to the high temperature heat treatment or the contamination control due to the high temperature heat treatment as the size of the silicon wafer increases.

이와 같이, 어닐링 처리방법보다는 급속 열처리방법이 실리콘 웨이퍼의 특성 측면에서는 더 우수한 실리콘 웨이퍼 특성을 얻을 수 있을 것이다. 하지만, 급속 열처리방법을 통해 제조된 실리콘 웨이퍼에서도 다양한 결함 검출방법을 이용하여 평가하는 경우 표면으로부터 대략 3~10㎛ 내의 깊이에서 미세 산소 석출물 제어만이 가능하다. 또한, 1단계 또는 2단계 급속 열처리방법으로만 제조된 실리콘 웨이퍼에서는 벌크영역 내에 BMD 밀도를 높이는데 한계가 있다. 구체적으로 결과 데이터를 통한 비교는 각 제조방법별로 후술하겠지만, 급속 열처리를 2단계로 진행하는 경우에 BMD 밀도는 대략 1×106~3×106ea/cm2 범위 내에서 결정될 것이며, 그 이상은 어렵다. As such, the rapid heat treatment method may obtain better silicon wafer characteristics in terms of silicon wafer characteristics than the annealing treatment method. However, even when the silicon wafer manufactured by the rapid heat treatment method is evaluated using various defect detection methods, only fine oxygen precipitates can be controlled at a depth of approximately 3 to 10 μm from the surface. In addition, there is a limit in increasing the BMD density in the bulk region in the silicon wafer manufactured only by the one-step or two-step rapid heat treatment method. Specifically, the comparison through the result data will be described later for each manufacturing method, but when the rapid heat treatment is performed in two steps, the BMD density will be determined within the range of approximately 1 × 10 6 to 3 × 10 6 ea / cm 2 , and more. Is difficult.

그러므로, 본 발명에서는 도 1 내지 도 3에서와 같이 열처리 후 제1 및 제2 어닐링 처리를 실시하여 실리콘 웨이퍼의 표면 근방에서의 보이드성 결함과 미세 산소 석출물을 완벽하게 제거하여 무결점영역을 더욱 깊게 확보하고, 또한 벌크영역 내에는 일정한 밀도로 균일하게 산소 석출물과 벌크 적층결함을 포함하는 BMD의 밀도를 증대시킴으로써 벌크영역에서의 게더링 사이트를 증대시켜 게더링 효과를 개선시킬 수 있다. Therefore, in the present invention, as shown in FIGS. 1 to 3, the first and second annealing treatments are performed after the heat treatment to completely remove void defects and fine oxygen precipitates near the surface of the silicon wafer, thereby further securing a defect free area. In addition, by increasing the density of BMD including oxygen precipitates and bulk stacking defects uniformly at a constant density in the bulk region, gathering sites in the bulk region can be improved to improve the gathering effect.

이하, 표 1 및 표 2를 통해 본 발명의 실시예들을 통해 제조된 실리콘 웨이퍼의 특성을 설명한다. Hereinafter, the characteristics of the silicon wafer manufactured through the embodiments of the present invention through Table 1 and Table 2.

조건1Condition 1 조건2Condition 2 조건3Condition 3 조건4Condition 4 고온 RTPHigh temperature RTP 1050~1150℃1050 ~ 1150 ℃ 1050~1150℃1050 ~ 1150 ℃ 생략skip 생략skip 저온 RTPLow temperature RTP 950~1000℃950 ~ 1000 ℃ 생략skip 950~1000℃950 ~ 1000 ℃ 생략skip 저온 어닐링Low temperature annealing 750~800℃750 ~ 800 ℃ 750~800℃750 ~ 800 ℃ 750~800℃750 ~ 800 ℃ 750~800℃750 ~ 800 ℃ 고온 어닐링High temperature annealing 1000~1150℃1000 ~ 1150 ℃ 1000~1150℃1000 ~ 1150 ℃ 1000~1150℃1000 ~ 1150 ℃ 1000~1150℃1000 ~ 1150 ℃

조건1Condition 1 조건2Condition 2 조건3Condition 3 조건4Condition 4 Oi
(PPMA)Oi
(PPMA) 10.310.3 11.611.6 12.712.7 10.310.3 11.611.6 12.712.7 10.310.3 11.611.6 12.712.7 10.310.3 11.611.6 12.712.7 BMD 밀도
(ea/cm2)BMD density
(ea / cm 2 )
3.03×106
3.03 × 10 6
5.43
×106
5.43
× 10 6
8.85×106
8.85 × 10 6
4.32×105
4.32 × 10 5
9.35×105
9.35 × 10 5
2.35
×106
2.35
× 10 6
2.12
×105
2.12
× 10 5
7.12×105
7.12 × 10 5
1.25×106
1.25 × 10 6
3.85
×105
3.85
× 10 5
5.12
×105
5.12
× 10 5
9.50
×105
9.50
× 10 5 DZ 깊이
(㎛)DZ depth
(Μm) 38.538.5 28.728.7 24.524.5 36.536.5 29.0129.01 24.724.7 52.952.9 42.1042.10 34.634.6 57.657.6 40.340.3 32.532.5

상기 표 1에서, '고온 RTP'와 '저온 RTP'는 아르곤 가스, 질소 가스, 암모니아 가스 또는 이들이 혼합된 혼합가스를 사용하여 10~30초 동안 급속 열처리하여 실시하였다. '저온 어닐링'과 '고온 어닐링'은 산소 가스를 사용하여 100~180분 동안 실시하였다. In Table 1, 'high temperature RTP' and 'low temperature RTP' were performed by rapid heat treatment for 10 to 30 seconds using argon gas, nitrogen gas, ammonia gas, or a mixed gas thereof. Low temperature annealing and high temperature annealing were performed for 100 to 180 minutes using oxygen gas.

상기 표 1에서 '조건1'은 도 2를 통해 설명된 실시예에 해당하고, '조건2'는 도 2를 통해 설명된 실시예에 해당한다. '조건3'은 도 3을 통해 설명된 실시예에 해당하고, '조건4'는 도 4를 통해 설명된 실시예에 해당한다. 상기 표 2는 각 조건들에 있어서, 산소농도(Oi)에 따른 BMD 밀도와 디누드존(DZ)의 깊이를 보여주고 있다. In Table 1, 'condition 1' corresponds to the embodiment described with reference to FIG. 2, and 'condition 2' corresponds to the embodiment described with reference to FIG. 'Condition 3' corresponds to the embodiment described with reference to FIG. 3, and 'Condition 4' corresponds to the embodiment described with reference to FIG. Table 2 shows the BMD density and the depth of the dinude zone (DZ) according to the oxygen concentration (Oi) under each condition.

도 6 내지 도 11은 상기 표 1 및 표 2에 기재된 데이터를 그래프로 표현한 도면들이다. 도 6은 각 조건들에 대한 실리콘 웨이퍼의 벌크영역 내의 BMD 밀도를 나타낸 그래프이다. 도 7은 각 조건들에 대한 디누드존의 깊이를 나타낸 그래프이다. 도 8 내지 도 11은 각 조건들에 대한 벌크영역의 산소농도를 나타낸 그래프들이다.6 to 11 are graphs representing the data described in Table 1 and Table 2 above. 6 is a graph showing the BMD density in the bulk region of the silicon wafer for each condition. 7 is a graph showing the depth of the denude zone for each condition. 8 to 11 are graphs showing the oxygen concentration of the bulk region for each condition.

상기 표 2와 도 6에서와 같이, 모든 조건들에서 1×105ea/cm2 이상의 BMD 밀도를 얻을 수 있었다. 특히 '조건1'에서 산소농도와 무관하게 1×106ea/cm2 이상의 BMD 밀도를 얻을 수 있었다. 물론, 본 명세서에서는 각 조건들에서 저온 및 고온 어닐링 처리를 수행하지 않고, 단순히 1단계 또는 2단계 RTP만을 수행하여 제조된 실리콘 웨이퍼의 BMD 밀도에 대한 데이터는 제시하지 않고 있으나, 상기 조건들에서 얻어지는 BMD 밀도에 비해 현저하게 낮아지는 것은 충분히 예측할 수 있을 것이다.As shown in Table 2 and FIG. 6, a BMD density of 1 × 10 5 ea / cm 2 or more was obtained under all conditions. In particular, under 'Condition 1', BMD density of 1 × 10 6 ea / cm 2 or more was obtained regardless of oxygen concentration. Of course, the present specification does not present data on the BMD density of a silicon wafer manufactured by performing only a one-step or two-step RTP without performing low and high temperature annealing treatments under the respective conditions. Significantly lower than the BMD density would be sufficiently predictable.

앞서도 설명한 바와 같이, 금속계 오염물질들은 BMD에 의한 게더링으로 제어된다. 그러나, BMD 밀도는 고온 공정시 감소하는 경향이 있기 때문에 실리콘 웨이퍼 제조단계에서 BMD 밀도를 충분히 높게 확보할 필요가 있다. 일반적으로 반도체 장치들은 고전압에서 동작하는 고전압 소자를 필요로 하는데, 이러한 고전압 소자를 제조하기 위해서는 깊은 프로파일을 갖는 접합영역(도핑영역)이 요구되기 때문에 가혹한 이온주입공정과 고온의 어닐링 공정이 필수적으로 수행되고 있다. 이러한 고온 공정에 BMD 밀도가 감소하는 경우 결함 평가의 어려움뿐만 아니라 낮은 게더링 능력으로 인해 후속 STI(Shallow Trench Isolation) 후 환형결함이 발생하게 된다. As described above, metal-based contaminants are controlled by gathering by BMD. However, since the BMD density tends to decrease during the high temperature process, it is necessary to secure the BMD density sufficiently high in the silicon wafer manufacturing step. In general, semiconductor devices require high voltage devices that operate at high voltages. In order to manufacture such high voltage devices, a severe ion implantation process and a high temperature annealing process are essential because a deep junction region (doping region) is required. It is becoming. If the BMD density decreases in these high temperature processes, not only the difficulty of defect evaluation but also the low gathering ability will result in annular defects after subsequent shallow trench isolation (STI).

측정결과 BMD 밀도가 2.5×105ea/cm2에서는 환형결함이 일부 발생되었으나, 4.4×105ea/cm2에서는 환형결함이 발생되지 않았다. 그러므로, BMD 밀도를 최소한 1×105ea/cm2이상으로 제어할 필요가 있다. 본 발명에서는 일반적으로 실리콘 웨이퍼 제조에서 이루어지고 있는 열처리와 상관없이 반도체 장치의 초기 소자 제조공정에서 본 발명에서 제시하고 있는 2단계 어닐링 공정을 추가로 실시할 수도 있다. 이때, 초기 소자 제조공정은 웰을 형성하기 위한 이온주입공정 전에 실시하는 산화공정일 수 있다. 산화공정은 웰 이온주입공정시 스크린 산화막을 형성하기 위한 공정에 해당한다. 이에 대해서는 도면과 함께 구체적인 실시예를 통해 후술하기로 한다. As a result of the measurement, in the BMD density of 2.5 × 10 5 ea / cm 2 , some annular defects occurred, but in 4.4 × 10 5 ea / cm 2 , no annular defects occurred. Therefore, it is necessary to control the BMD density to at least 1 × 10 5 ea / cm 2 or more. In the present invention, the two-step annealing process proposed in the present invention may be additionally performed in the initial device manufacturing process of the semiconductor device, regardless of the heat treatment that is generally performed in silicon wafer manufacturing. In this case, the initial device manufacturing process may be an oxidation process performed before the ion implantation process for forming a well. The oxidation process corresponds to a process for forming a screen oxide film in the well ion implantation process. This will be described later with reference to the accompanying drawings and specific embodiments.

상기 표 2와 도 7은 각 조건들에 따른 디누드존 깊이를 보여주고 있다. 디누드존은 BMD 밀도와 산소농도와 밀접한 관련성을 보인다. BMD 밀도와 산소농도가 높을수록 디누드존 깊이는 얕아지는 것을 알 수 있다. 동일 산소농도에서는 '조건1'과 '조건2'에서 '조건3'과 '조건4'에 비해 상대적으로 낮은 깊이로 형성되는 것을 알 수 있다. 따라서, 디누드존의 깊이는 BMD 밀도를 측정하는 하나의 척도로 사용할 수 있다. Table 2 and Figure 7 shows the depth of the denude zone according to the conditions. Dinude zone is closely related to BMD density and oxygen concentration. The higher the BMD density and oxygen concentration, the shallower the depth of the denude zone. It can be seen that the same oxygen concentration is formed at a relatively lower depth in 'Condition 1' and 'Condition 2' than in 'Condition 3' and 'Condition 4'. Thus, the depth of the denude zone can be used as one measure of BMD density.

또한, 표 2와 도 8 내지 도 11은 각 조건들에 있어서 산소농도에 따른 BMD 밀도 및 디누드존의 깊이를 보여주고 있다. 산소농도가 높을수록 BMD 밀도는 증가하는데 반해 디누드존의 깊이는 감소하는 것을 알 수 있다. 따라서, 산소농도 역시 디누드존의 깊이와 함께 BMD 밀도를 측정할 수 있는 하나의 척도로 사용할 수 있다. 다시 말하면, 산소농도와 디누드존의 깊이를 측정하면 벌크영역 내의 BMD 밀도를 산출할 수 있다. In addition, Table 2 and Figures 8 to 11 show the BMD density and the depth of the denude zone according to the oxygen concentration in each condition. As the oxygen concentration increases, the BMD density increases while the depth of the dinude zone decreases. Therefore, the oxygen concentration can also be used as a measure to measure the BMD density along with the depth of the dinude zone. In other words, by measuring the oxygen concentration and the depth of the dinude zone, the BMD density in the bulk region can be calculated.

도 12 및 도 13은 실리콘 웨이퍼의 단면을 보여주는 도면이다. 도 12는 본 발명에서 제시한 2단계 어닐링 처리를 수행하지 않고 급속 열처리만을 수행하여 제조된 실리콘 웨이퍼에 실리콘 전위의 단면을 보여주는 도면이고, 도 13은 본 발명에서 제시한 2단계 어닐링 처리를 수행하여 제조된 실리콘 웨이퍼의 단면을 보여주는 도면이다.12 and 13 are cross-sectional views of silicon wafers. 12 is a view showing a cross-section of the silicon dislocation in a silicon wafer prepared by performing rapid heat treatment only without performing the two-step annealing treatment proposed in the present invention, Figure 13 is performed by performing a two-step annealing treatment proposed in the present invention A cross-sectional view showing a manufactured silicon wafer.

도 12 및 도 13에 도시된 바와 같이 본 발명에서 제시한 2단계 어닐링 처리를 수행하지 않은 실리콘 웨이퍼에서는 다량의 실리콘 전위(silicon dislocation)가 발생되는 것을 알 수 있다. 하지만, 본 발명에서 제시한 2단계 어닐링 처리를 수행하여 제조된 실리콘 웨이퍼에서는 실리콘 전위가 발생되지 않는 것을 알 수 있다. As shown in FIGS. 12 and 13, it can be seen that a large amount of silicon dislocation is generated in the silicon wafer not subjected to the two-step annealing process according to the present invention. However, it can be seen that the silicon dislocation is not generated in the silicon wafer manufactured by performing the two-stage annealing treatment proposed in the present invention.

더 나아가, 본 발명에서 제시한 2단계 어닐링 처리를 통해 제조된 실리콘 웨이퍼 상에 에피택셜 성장법(epitaxial growth)을 통해 에피층(epi-layer)을 형성하는 경우에 에피층이 형성된 실리콘 웨이퍼의 벌크영역에 결정결함이 현저하게 감소함을 알 수 있다. Furthermore, the bulk of the silicon wafer in which the epi layer is formed when the epi layer is formed through epitaxial growth on the silicon wafer manufactured by the two-step annealing treatment proposed in the present invention. It can be seen that crystal defects in the region are significantly reduced.

도 14 및 도 15는 에피층이 형성된 실리콘 웨이퍼의 벌크영역에 대한 결정결함지도(crystal defect map)이다. 이 검사는 특정장비(KLA)를 이용하여 이루어졌다. 14 and 15 are crystal defect maps for the bulk region of the silicon wafer on which the epi layer is formed. This test was done using specific equipment (KLA).

도 14에 도시된 바와 같이, 웰 이온주입공정시 스크린 산화막을 형성하기 위한 산화공정시 본 발명에서 제시한 2단계 어닐링 처리를 적용하지 않는 경우에는 결정결함이 많이 분포되어 있는 것을 알 수 있다. 하지만, 도 15와 같이, 본 발명에서 제시한 2단계 어닐링 처리를 적용한 경우에는 결정결함이 현저하게 감소한 것을 알 수 있다. As shown in FIG. 14, it can be seen that a large number of crystal defects are distributed when the two-step annealing treatment proposed in the present invention is not applied during the oxidation process for forming the screen oxide film during the well ion implantation process. However, as shown in Figure 15, it can be seen that the crystal defects are significantly reduced when the two-stage annealing treatment proposed in the present invention is applied.

도 16a 내지 도 16d를 참조하여, 본 발명에서 제시한 2단계 어닐링 처리를 적용한 고전압 소자용 웰을 포함하는 반도체 소자의 제조방법에 대해 설명하기로 한다.16A to 16D, a method of manufacturing a semiconductor device including a well for a high voltage device to which the two-stage annealing treatment proposed in the present invention is applied will be described.

도 16a 내지 도 16d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 공정 단면도이다. 16A to 16D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 16a에 도시된 바와 같이, 도 5에 도시된 제1 및 제2 어닐링 처리를 이용하여 실리콘 웨이퍼(600) 상에 스크린 산화막(601)을 형성한다. 실리콘 웨이퍼(600)는 도 1 내지 도 3에서 설명된 1단계 또는 2단계 급속 열처리가 수행된 웨이퍼이거나, 또는 도 4에서 급속 열처리가 수행되지 않은 배어 상태의 웨이퍼일 수도 있다. 그리고, 스크린 산화막(601)은 실리콘 산화막이며, 100~140Å의 두께로 형성한다.As shown in FIG. 16A, the screen oxide film 601 is formed on the silicon wafer 600 using the first and second annealing processes shown in FIG. The silicon wafer 600 may be a wafer in which the one or two-step rapid heat treatment described with reference to FIGS. 1 to 3 is performed, or a soaked wafer in which the rapid heat treatment is not performed in FIG. 4. The screen oxide film 601 is a silicon oxide film and is formed to a thickness of 100 to 140 kPa.

이어서, 도 16b에 도시된 바와 같이, 스크린 산화막(601)을 버퍼층으로 실리콘 웨이퍼(600) 내에 일정 깊이로 웰(602)을 형성한다. 웰(602)은 고전압 소자의 타입에 따라 p형 또는 n형 도전형으로 형성할 수 있다. Next, as shown in FIG. 16B, the well 602 is formed to a predetermined depth in the silicon wafer 600 using the screen oxide film 601 as a buffer layer. The well 602 may be formed in a p-type or n-type conductivity type according to the type of the high voltage device.

웰(602)은 이온주입공정과 확산공정을 실시하여 형성한다. 이온주입공정만으로는 고전압 소자용 웰을 형성하는 것은 불가능하다. 따라서, 도 16b에 도시된 도핑 프로파일(doping profile)을 갖는 웰(602)을 형성하기 위해서는 이온주입공정뿐만 아니라 이온주입공정 후 확산공정을 추가로 실시해야만 한다. 확산공정은 고온의 가열장비, 예컨대 퍼니스 장비를 이용한 어닐링 처리로 장시간 실시한다. 바람직하게는 1100~1250℃의 온도에서, 오직 질소(N2) 가스만을 이용하여 6~10시간 동안 실시한다. The well 602 is formed by performing an ion implantation process and a diffusion process. It is impossible to form the well for a high voltage element only by an ion implantation process. Therefore, in order to form the well 602 having the doping profile shown in FIG. 16B, not only the ion implantation process but also the diffusion process after the ion implantation process must be performed. The diffusion process is carried out for a long time by an annealing treatment using a high temperature heating equipment, such as a furnace equipment. Preferably at a temperature of 1100 ~ 1250 ℃, it is carried out for 6 to 10 hours using only nitrogen (N 2 ) gas.

이어서, 도 16c에 도시된 바와 같이, 스크린 산화막(601) 상에 하드 마스크로 기능하는 패드 질화막(603)을 형성하거나, 스크린 산화막(601)을 제거한 후 별도의 산화공정을 실시하여 완충막(미도시)을 형성한 후 그 상부에 패드 질화막(603)을 형성한다. 상기에서 스크린 산화막(601)을 제거하는 이유는 스크린 산화막(601)이 이온주입공정시 손상되어 실질적으로 완충막으로 기능하는데 적합하지 않기 때문이다. 그리고, 패드 질화막(603) 상에 STI 트렌치 형성용 감광막 패턴(604)을 형성한다. Subsequently, as illustrated in FIG. 16C, a pad nitride film 603 functioning as a hard mask is formed on the screen oxide film 601, or after the screen oxide film 601 is removed, a separate oxidation process is performed to perform a buffer film. After the Si) is formed, a pad nitride film 603 is formed thereon. The reason why the screen oxide film 601 is removed is that the screen oxide film 601 is damaged during the ion implantation process and is not suitable for substantially functioning as a buffer film. An STI trench forming photoresist pattern 604 is formed on the pad nitride film 603.

패드 질화막(603)은 증착공정시 가해지는 스트레스(stress)를 최소화하여 실리콘 웨이퍼(600)가 손상되는 것을 방지하기 위해 LPCVD(Low Pressure Chemical Vapor Deposition) 공정으로 실시하는 것이 바람직하다. 패드 질화막(603)은 실리콘질화막으로 형성한다. 또한, 패드 질화막(603)은 1400~2000Å의 두께로 형성할 수 있다. The pad nitride layer 603 may be formed by a low pressure chemical vapor deposition (LPCVD) process in order to minimize stress applied during the deposition process and prevent damage to the silicon wafer 600. The pad nitride film 603 is formed of a silicon nitride film. In addition, the pad nitride film 603 can be formed to a thickness of 1400 ~ 2000Å.

이어서, 감광막 패턴(604)을 식각 마스크로 이용한 식각공정을 실시하여 패드 질화막(603), 스크린 산화막(601) 및 실리콘 웨이퍼(600)를 순차적으로 일부 식각한다. 이에 따라, 실리콘 웨이퍼(600) 내에는 일정 깊이를 갖는 트렌치(trench, 105)가 형성된다. Subsequently, an etching process using the photoresist pattern 604 as an etching mask is performed to partially etch the pad nitride film 603, the screen oxide film 601, and the silicon wafer 600 sequentially. As a result, a trench 105 having a predetermined depth is formed in the silicon wafer 600.

이어서, 도 16d에 도시된 바와 같이, 트렌치(605)가 매립되는 소자 분리막(606)을 형성한 후 패드 질화막(603)과 소자 분리막(601)을 제거한다. 소자 분리막(606)은 매립 특성이 우수한 HDP(High Density Plasma)막으로 형성하는 것이 바람직하다. Next, as shown in FIG. 16D, after forming the device isolation film 606 in which the trench 605 is embedded, the pad nitride film 603 and the device isolation film 601 are removed. The device isolation layer 606 is preferably formed of an HDP (High Density Plasma) film having excellent embedding characteristics.

도 16a 내지 도 16d에서와 같이, 본 발명에서 제시한 2단계 어닐링 처리방법을 이용한 산화공정을 통해 스크린 산화막을 형성하는 방법과 일반적인 1단계 어닐링 처리방법을 이용한 산화공정을 통해 스크린 산화막을 형성하는 방법(비교예)을 비교한다. 비교예에서는 산화공정을 800~850℃의 단일 온도에서만 습식산화공정으로 실시하였다. As shown in FIGS. 16A to 16D, a method of forming a screen oxide film through an oxidation process using the two-step annealing treatment method proposed in the present invention and a method of forming a screen oxide film through an oxidation process using a general one-step annealing treatment method. Compare (Comparative Example). In the comparative example, the oxidation process was performed by the wet oxidation process only at a single temperature of 800 to 850 ° C.

도 17 내지 도 20은 비교예에 따른 산화공정이 적용된 실리콘 웨이퍼의 결정결함을 검사한 도면들이다. 17 to 20 are views of the crystal defects of the silicon wafer to which the oxidation process according to the comparative example is applied.

도 17은 비교예에 따른 산화공정이 적용된 실리콘 웨이퍼에 STI 공정을 실시하여 트렌치를 형성한 후, KLA 회사에서 제작된 검사장비를 이용하여 결정결함을 검사한 결과를 도시한 맵 데이터(map data)이다. 도 17에 도시된 바와 같이, 대부분의 웨이퍼에서 환형성 실리콘 전위와 같은 결정결함이 존재하는 것을 확인할 수 있다. FIG. 17 is a map data showing a result of inspecting crystal defects using an inspection apparatus manufactured by KLA company after forming a trench by performing an STI process on a silicon wafer to which an oxidation process is applied according to a comparative example. to be. As shown in FIG. 17, it can be seen that crystal defects such as annular silicon dislocations exist in most wafers.

도 18 및 도 10는 KLA 회사에서 제작된 검사장비를 이용하여 웨이퍼를 촬영한 도면이다. 도 18은 단면 SEM(Scanning Electron Microscope) 사진이고, 도 19는 평면 틸트(tilt) SEM 사진이다. 도 18 및 도 19와 같이 결정결함 및 실리콘 전위를 확인할 수 있다. 18 and 10 are photographs taken of the wafer using the inspection equipment manufactured by KLA company. FIG. 18 is a cross-sectional SEM (Scanning Electron Microscope) photograph, and FIG. 19 is a planar tilt SEM image. As shown in FIGS. 18 and 19, crystal defects and silicon dislocations may be confirmed.

도 20은 환형성 결함을 갖는 실리콘 웨이퍼의 BMD(Bulk Micro Defect) 밀도 분포를 분석한 도면이다. 도 20과 같이, BMD는 대부분이 실리콘 웨이퍼의 표면에 근접하게 분포하고 있으며, 실리콘 웨이퍼 중간 부분, 즉 벌크영역 내에서는 BMD가 거의 존재하지 않거나, 그 밀도가 표면 부위에 비해 현저하게 낮은 것을 확인할 수 있다. 20 is a diagram analyzing a bulk micro defect (BMD) density distribution of a silicon wafer having a ringing defect. As shown in FIG. 20, most of the BMDs are distributed close to the surface of the silicon wafer, and almost no BMD is present in the middle portion of the silicon wafer, that is, the bulk region, or the density thereof is significantly lower than that of the surface portion. have.

도 21 내지 도 23은 본 발명에서 제시한 2단계 어닐링 처리방법을 이용한 산화공정이 적용된 실리콘 웨이퍼의 결정결함을 KLA사의 검사장비를 통해 검사한 도면들이다. 21 to 23 are views of the crystal defects of the silicon wafer to which the oxidation process is applied using the two-stage annealing treatment method presented in the present invention through KLA's inspection equipment.

도 21은 본 발명에서 제시한 2단계 어닐링 처리방법을 이용한 산화공정이 적용된 실리콘 웨이퍼에 STI 공정을 실시하여 트렌치를 형성한 후, 실리콘 웨이퍼의 결정결함을 검사한 결과를 나타낸 도면이다. 도 21에 도시된 바와 같이, 결정결함이 제거된 것을 확인할 수 있으며, 파티클(particle) 또는 더스트(dust)만 일부 검출되었다. FIG. 21 is a view showing a result of inspecting crystal defects of a silicon wafer after forming a trench by performing an STI process on a silicon wafer to which an oxidation process using the two-step annealing treatment method proposed in the present invention is applied. As shown in FIG. 21, it can be seen that crystal defects have been removed, and only particles or dusts were partially detected.

도 22는 KLA 회사에서 제작된 검사장비를 이용하여 웨이퍼를 촬영한 웨이퍼 평면 틸트 SEM 사진이다. 도 21과 마찬가지로 일부 파티클만이 검출된 것을 확인할 수 있다. FIG. 22 is a wafer planar tilt SEM photograph of a wafer using a test apparatus manufactured by KLA. As in FIG. 21, only some particles are detected.

도 23은 본 발명에서 제시한 2단계 어닐링 처리방법을 이용한 산화공정이 적용된 실리콘 웨이퍼의 BMD 밀도 분포를 분석한 사진이다. 도 23에 도시된 바와 같이, 실리콘 웨이퍼의 벌크영역 내 전체에서 BMD가 일정한 밀도로 균일하게 분포하고 있는 것을 알 수 있다. FIG. 23 is a photograph illustrating a BMD density distribution of a silicon wafer to which an oxidation process is applied using the two-step annealing treatment method according to the present invention. As shown in FIG. 23, it can be seen that the BMD is uniformly distributed at a constant density in the entire bulk region of the silicon wafer.

도 24는 SRAM 대기모드(standby)시 누설전류(leakage current) 특성을 비교한 결과 도면이다. 도 24에서, 좌측이 본 발명에서 제시한 2단계 어닐링 처리방법을 이용한 산화공정이 적용된 실리콘 웨이퍼를 이용하여 고전압 소자를 형성한 샘플들이고, 우측이 비교예를 통해 제조된 실리콘 웨이퍼를 이용하여 고전압 소자를 형성한 샘플들이다. 도 24에 도시된 바와 같이, 비교예를 통해 제조된 샘플들에 비해 본 발명에서 제시한 방법을 통해 제조된 샘플들에서 누설전류 특성이 균일한 것을 알 수 있다.FIG. 24 is a result of comparing leakage current characteristics in an SRAM standby mode. In FIG. 24, the left side is a sample of forming a high voltage device using a silicon wafer to which an oxidation process using the two-step annealing treatment method presented in the present invention is applied, and the right side is a high voltage device using a silicon wafer manufactured by a comparative example. Samples formed. As shown in FIG. 24, it can be seen that the leakage current characteristics are uniform in the samples prepared by the method of the present invention compared to the samples prepared by the comparative example.

도 25는 수율 비교 결과 도면이다. 도 25에서,좌측이 본 발명에서 제시한 2단계 어닐링 처리방법을 이용한 산화공정이 적용된 실리콘 웨이퍼를 이용하여 고전압 소자를 형성한 샘플들이고, 우측이 비교예를 통해 제조된 실리콘 웨이퍼를 이용하여 고전압 소자를 형성한 샘플들이다. 도 25에 도시된 바와 같이, 비교예를 통해 제조된 샘플들에 비해 본 발명에서 제시한 방법을 제조된 샘플들에서 수율이 5~9% 정도 높은 것을 알 수 있다. 25 is a graph of yield comparison results. In FIG. 25, the left side is a sample of forming a high voltage device using a silicon wafer to which an oxidation process using the two-step annealing treatment method presented in the present invention is applied, and the right side is a high voltage device using a silicon wafer manufactured by a comparative example. Samples formed. As shown in Figure 25, it can be seen that the yield is about 5-9% in the samples prepared by the method of the present invention compared to the samples prepared through the comparative example.

이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 이렇듯, 이 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.As described above, although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. As such, those skilled in the art may understand that various embodiments are possible within the scope of the technical idea of the present invention.

200, 300, 400, 500 : 실리콘 웨이퍼
201, 301, 401, 501 : 전면
202, 302, 402, 502 : 후면
203, 303, 403, 503 : 산소원자
204, 304, 404, 504 : 석출물의 핵
205A, 405A, 505A : 미세 석출물
205B, 405B, 505B : 크기가 증가된 석출물
305 : 석출물
600 : 실리콘 웨이퍼
601 : 스크린 산화막
602 : 웰
603 : 패드 질화막
604 : 감광막 패턴
605 : 트렌치
606 : 소자 분리막
DZ1, DZ2 : 디누드존
BK : 벌크영역200, 300, 400, 500: Silicon Wafer
201, 301, 401, 501: front
202, 302, 402, 502: rear
203, 303, 403, 503: oxygen atom
204, 304, 404, 504: nuclei of precipitates
205A, 405A, 505A: Fine Precipitates
205B, 405B, 505B: Increased precipitates
305: precipitate
600: Silicon Wafer
601 screen oxide film
602: Well
603: pad nitride film
604 photosensitive film pattern
605: trench
606: device separator
DZ1, DZ2: Dinude Zone
BK: Bulk Area

Claims (42)

디누드존과 벌크영역이 형성된 실리콘 웨이퍼를 준비하는 단계;
상기 실리콘 웨이퍼를 제1 온도에서 가열하여 상기 벌크영역 내에 석출물의 핵을 추가 생성하는 동시에 석출물을 형성시키는 제1 어닐링 처리를 실시하는 단계; 및
상기 실리콘 웨이퍼를 상기 제1 온도보다 높은 제2 온도에서 가열하여 상기 벌크영역 내에 형성된 석출물의 크기를 증대시키는 제2 어닐링 처리를 실시하는 단계를 포함하는 실리콘 웨이퍼의 제조방법.Preparing a silicon wafer having a denude zone and a bulk region formed therein;
Performing a first annealing process of heating the silicon wafer at a first temperature to further generate nuclei of precipitates in the bulk region and to form precipitates at the same time; And
And heating the silicon wafer at a second temperature higher than the first temperature to perform a second annealing treatment to increase the size of precipitates formed in the bulk region. 제 1 항에 있어서,
상기 실리콘 웨이퍼를 준비하는 단계는,
상기 실리콘 웨이퍼를 상기 제2 온도와 동일하거나 높은 제3 온도에서 가열하여 상기 디누드존과 상기 벌크영역을 형성하는 제1 열처리를 실시하는 단계; 및
상기 실리콘 웨이퍼를 상기 제3 온도보다 낮고 상기 제1 온도보다 높은 제4 온도에서 가열하여 상기 벌크영역 내에 석출물의 핵을 생성시키는 제2 열처리를 실시하는 단계를 포함하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
Preparing the silicon wafer,
Performing a first heat treatment to heat the silicon wafer at a third temperature equal to or higher than the second temperature to form the dinude zone and the bulk region; And
And heating the silicon wafer at a fourth temperature lower than the third temperature and higher than the first temperature to perform a second heat treatment to generate nuclei of precipitate in the bulk region. 제 2 항에 있어서,
상기 제1 및 제2 열처리는 급속 열처리 또는 어닐링 처리로 실시하는 실리콘 웨이퍼의 제조방법.The method of claim 2,
And the first and second heat treatments are performed by rapid heat treatment or annealing. 제 2 항에 있어서,
상기 제1 열처리는 1050~1150℃의 온도에서 실시하고, 상기 제2 열처리는 950~1000℃의 온도에서 실시하는 실리콘 웨이퍼의 제조방법.The method of claim 2,
The first heat treatment is carried out at a temperature of 1050 ~ 1150 ℃, the second heat treatment is carried out at a temperature of 950 ~ 1000 ℃. 제 2 항에 있어서,
상기 제1 및 제2 열처리는 아르곤 가스, 질소 가스, 암모니아 가스 또는 이들의 혼합가스를 사용하는 실리콘 웨이퍼의 제조방법.The method of claim 2,
And the first and second heat treatments use argon gas, nitrogen gas, ammonia gas, or a mixture thereof. 제 1 항에 있어서,
상기 실리콘 웨이퍼를 준비하는 단계는,
상기 실리콘 웨이퍼를 상기 제2 온도와 동일하거나 높은 제3 온도에서 가열하여 상기 디누드존과 상기 벌크영역을 형성하는 열처리를 실시하는 단계를 포함하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
Preparing the silicon wafer,
And heating the silicon wafer at a third temperature equal to or higher than the second temperature to form the dinude zone and the bulk region. 제 6 항에 있어서,
상기 열처리는 급속 열처리 또는 어닐링 처리로 1050~1150℃의 온도에서 실시하는 실리콘 웨이퍼의 제조방법.The method according to claim 6,
The heat treatment is a method of manufacturing a silicon wafer to be carried out at a temperature of 1050 ~ 1150 ℃ by rapid heat treatment or annealing treatment. 제 1 항에 있어서,
상기 실리콘 웨이퍼를 준비하는 단계는,
상기 실리콘 웨이퍼를 상기 제1 온도보다 높고 상기 제2 온도보다 낮은 제3 온도에서 가열하여 상기 디누드존과 상기 벌크영역을 형성하는 열처리를 실시하는 단계를 포함하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
Preparing the silicon wafer,
And heating the silicon wafer at a third temperature higher than the first temperature and lower than the second temperature to perform the heat treatment to form the dinude zone and the bulk region. 제 8 항에 있어서,
상기 열처리는 급속 열처리 또는 어닐링 처리로 950~1000℃의 온도에서 실시하는 실리콘 웨이퍼의 제조방법.The method of claim 8,
The heat treatment is a method of manufacturing a silicon wafer is carried out at a temperature of 950 ~ 1000 ℃ by rapid heat treatment or annealing treatment. 제 1 항에 있어서,
상기 제1 어닐링 처리는 750~800℃에서 실시하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
The first annealing process is a silicon wafer manufacturing method performed at 750 ~ 800 ℃. 제 1 항에 있어서,
상기 제2 어닐링 처리는 1000~1150℃에서 실시하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
The second annealing process is a silicon wafer manufacturing method performed at 1000 ~ 1150 ℃. 제 1 항에 있어서,
상기 제1 및 제2 어닐링 처리는 산소 가스를 사용하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
And the first and second annealing treatments use oxygen gas. 제 1 항에 있어서,
상기 제1 및 제2 어닐링 처리는 각각 100~180분 동안 실시하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
The first and second annealing treatment is a method of manufacturing a silicon wafer for 100 to 180 minutes each. 제 1 항에 있어서,
상기 디누드존은 상기 전면으로부터 20~80㎛의 깊이에 형성하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
The dinude zone is formed in a silicon wafer depth of 20 ~ 80㎛ from the front surface. 제 1 항에 있어서,
상기 제2 어닐링 처리를 수행하여 상기 벌크영역 내에서 상기 석출물을 포함하는 BMD(Bulk Micro-Defect) 밀도는 1×105~1×107ea/cm2로 제어하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
The method of claim 1, wherein the density of the bulk micro-defect (BMD) including the precipitate in the bulk region is controlled to 1 × 10 5 to 1 × 10 7 ea / cm 2 by performing the second annealing treatment. 제 1 항에 있어서,
상기 제2 어닐링 처리를 수행하여 상기 벌크영역 내에서 산소농도가 상기 벌크영역 전체 걸쳐 10% 편차 범위 내에서 균일한 분포를 갖도록 제어하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
And performing a second annealing process to control the oxygen concentration within the bulk region to have a uniform distribution within a 10% deviation range throughout the bulk region. 제 1 항에 있어서,
상기 제2 어닐링 처리를 수행하여 상기 벌크영역 내에서 산소농도는 10.5~13PPMA로 갖도록 제어하는 실리콘 웨이퍼의 제조방법.The method of claim 1,
And performing a second annealing process to control the oxygen concentration in the bulk region to be 10.5 to 13 PPMA. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 제2 어닐링 처리를 실시하는 단계 후,
상기 제1 및 제2 어닐링 처리에 의해 상기 실리콘 웨이퍼 전면 상에 형성된 산화막을 제거하는 단계; 및
상기 산화막이 제거된 실리콘 웨이퍼의 전면에 에피택셜 성장법을 통해 에피층을 형성하는 단계를 더 포함하는 실리콘 웨이퍼의 제조방법.The method according to any one of claims 1 to 17,
After performing the second annealing treatment,
Removing the oxide film formed on the entire surface of the silicon wafer by the first and second annealing treatments; And
And forming an epitaxial layer on the entire surface of the silicon wafer from which the oxide film is removed through an epitaxial growth method. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 제2 어닐링 처리를 실시하는 단계 후,
상기 제2 어닐링 처리 후 상기 실리콘 웨이퍼 전면에 형성된 산화막을 버퍼층으로 상기 실리콘 웨이퍼 내에 웰을 형성하는 단계를 더 포함하는 실리콘 웨이퍼의 제조방법.The method according to any one of claims 1 to 17,
After performing the second annealing treatment,
And forming a well in the silicon wafer using an oxide film formed on the entire surface of the silicon wafer after the second annealing process as a buffer layer. 실리콘 웨이퍼를 준비하는 단계;
상기 실리콘 웨이퍼를 제1 온도에서 가열하여 상기 실리콘 웨이퍼 내에 석출물의 핵을 생성하는 동시에 석출물을 형성시키는 제1 어닐링 처리를 실시하는 단계; 및
상기 실리콘 웨이퍼를 상기 제1 온도보다 높은 제2 온도에서 가열하여 상기 실리콘 웨이퍼 내에 형성된 석출물의 크기를 증대시키는 제2 어닐링 처리를 실시하는 단계를 포함하는 실리콘 웨이퍼의 제조방법.Preparing a silicon wafer;
Performing a first annealing process of heating the silicon wafer at a first temperature to generate nuclei of precipitates in the silicon wafer and simultaneously to form precipitates; And
And heating the silicon wafer at a second temperature higher than the first temperature to perform a second annealing treatment to increase the size of precipitates formed in the silicon wafer. 제 20 항에 있어서,
상기 실리콘 웨이퍼를 준비하는 단계는,
실리콘 단결정을 성장시키는 단계;
성장된 실리콘 단결정을 슬라이싱하는 단계; 및
슬라이싱된 웨이퍼의 측면을 라운딩하거나 표면을 식각하기 위한 에칭공정을 실시하는 단계를 포함하는 실리콘 웨이퍼의 제조방법.The method of claim 20,
Preparing the silicon wafer,
Growing a silicon single crystal;
Slicing the grown silicon single crystal; And
A method of fabricating a silicon wafer, comprising performing an etching process to round the side of the sliced wafer or to etch the surface. 제 20 항에 있어서,
상기 제2 어닐링 처리를 실시하는 단계 후에,
상기 실리콘 웨이퍼 표면을 경면 연마하는 단계; 및
상기 실리콘 웨이퍼를 세정하는 단계를 더 포함하는 실리콘 웨이퍼의 제조방법.The method of claim 20,
After the step of performing the second annealing treatment,
Mirror polishing the silicon wafer surface; And
The method of manufacturing a silicon wafer further comprising the step of cleaning the silicon wafer. 제 20 항에 있어서,
상기 제1 어닐링 처리는 750~800℃에서 실시하는 실리콘 웨이퍼의 제조방법.The method of claim 20,
The first annealing process is a silicon wafer manufacturing method performed at 750 ~ 800 ℃. 제 20 항에 있어서,
상기 제2 어닐링 처리는 1000~1150℃에서 실시하는 실리콘 웨이퍼의 제조방법.The method of claim 20,
The second annealing process is a silicon wafer manufacturing method performed at 1000 ~ 1150 ℃. 제 20 항에 있어서,
상기 제1 및 제2 어닐링 처리는 산소 가스를 사용하는 실리콘 웨이퍼의 제조방법.The method of claim 20,
And the first and second annealing treatments use oxygen gas. 제 20 항에 있어서,
상기 디누드존은 상기 전면으로부터 20~80㎛의 깊이에 형성하는 실리콘 웨이퍼의 제조방법.The method of claim 20,
The dinude zone is formed in a silicon wafer depth of 20 ~ 80㎛ from the front surface. 제 20 항에 있어서,
상기 제2 어닐링 처리를 수행하여 상기 벌크영역 내에서 상기 석출물을 포함하는 BMD(Bulk Micro-Defect) 밀도는 1×105~1×107ea/cm2로 제어하는 실리콘 웨이퍼의 제조방법.The method of claim 20,
The method of claim 1, wherein the density of the bulk micro-defect (BMD) including the precipitate in the bulk region is controlled to 1 × 10 5 to 1 × 10 7 ea / cm 2 by performing the second annealing treatment. 제 20 항에 있어서,
상기 제2 어닐링 처리를 수행하여 상기 벌크영역 내에서 산소농도가 상기 벌크영역 전체 걸쳐 10% 편차 범위 내에서 균일한 분포를 갖도록 제어하는 실리콘 웨이퍼의 제조방법.The method of claim 20,
And performing a second annealing process to control the oxygen concentration within the bulk region to have a uniform distribution within a 10% deviation range throughout the bulk region. 제 20 항에 있어서,
상기 제2 어닐링 처리를 수행하여 상기 벌크영역 내에서 산소농도는 10.5~13PPMA로 갖도록 제어하는 실리콘 웨이퍼의 제조방법.The method of claim 20,
And performing a second annealing process to control the oxygen concentration in the bulk region to be 10.5 to 13 PPMA. 제 20 항 내지 제 29 항 중 어느 한 항에 있어서,
상기 제2 어닐링 처리를 실시하는 단계 후,
상기 제1 및 제2 어닐링 처리에 의해 상기 실리콘 웨이퍼 전면 상에 형성된 산화막을 제거하는 단계; 및
상기 산화막이 제거된 실리콘 웨이퍼의 전면에 에피택셜 성장법을 통해 에피층을 형성하는 단계를 더 포함하는 실리콘 웨이퍼의 제조방법.The method according to any one of claims 20 to 29,
After the step of performing the second annealing treatment,
Removing the oxide film formed on the entire surface of the silicon wafer by the first and second annealing treatments; And
And forming an epitaxial layer on the entire surface of the silicon wafer from which the oxide film is removed through an epitaxial growth method. 제 20 항 내지 제 29 항 중 어느 한 항에 있어서,
상기 제2 어닐링 처리를 실시하는 단계 후,
상기 제2 어닐링 처리 후 상기 실리콘 웨이퍼 전면에 형성된 산화막을 버퍼층으로 상기 실리콘 웨이퍼 내에 웰을 형성하는 단계를 더 포함하는 실리콘 웨이퍼의 제조방법.The method according to any one of claims 20 to 29,
After performing the second annealing treatment,
And forming a well in the silicon wafer using an oxide film formed on the entire surface of the silicon wafer after the second annealing process as a buffer layer. 실리콘 웨이퍼를 준비하는 단계;
상기 실리콘 웨이퍼를 퍼니스 장비의 내부로 로딩시키는 단계;
상기 퍼니스 장비 내의 온도를 제1 온도로 상승시키는 단계;
상기 실리콘 웨이퍼를 상기 제1 온도에서 가열하여 석출물을 형성하는 제1 어닐링 처리를 실시하는 단계;
상기 퍼니스 장비 내의 온도를 상기 제1 온도보다 높은 제2 온도로 상승시키는 단계;
상기 실리콘 웨이퍼를 상기 제2 온도에서 가열하여 석출물의 크기를 성장시켜 석출물의 밀도를 증가시키는 제2 어닐링 처리를 실시하는 단계;
상기 퍼니스 장비 내의 온도를 상기 제1 온도로 강하시키는 단계; 및
상기 실리콘 웨이퍼를 상기 퍼니스 장비로부터 언로딩시키는 단계를 포함하는 실리콘 웨이퍼의 제조방법.Preparing a silicon wafer;
Loading the silicon wafer into the furnace equipment;
Raising the temperature in the furnace equipment to a first temperature;
Performing a first annealing process of heating the silicon wafer at the first temperature to form a precipitate;
Raising the temperature in the furnace equipment to a second temperature higher than the first temperature;
Performing a second annealing treatment of heating the silicon wafer at the second temperature to grow the size of the precipitate to increase the density of the precipitate;
Lowering the temperature in the furnace equipment to the first temperature; And
And unloading the silicon wafer from the furnace equipment. 제 32 항에 있어서,
상기 실리콘 웨이퍼를 준비하는 단계는,
상기 실리콘 웨이퍼에 대해 열처리를 실시하여 상기 실리콘 웨이퍼 내에 디누드존과 벌크영역을 형성하는 단계를 포함하는 실리콘 웨이퍼의 제조방법.33. The method of claim 32,
Preparing the silicon wafer,
And heat-treating the silicon wafer to form a denude zone and a bulk region in the silicon wafer. 제 32 항 또는 제 33 항에 있어서,
상기 실리콘 웨이퍼를 퍼니스 장비의 내부로 로딩시키는 단계에서,
상기 퍼니스 장비의 내부 온도는 600~700℃로 유지시키는 실리콘 웨이퍼의 제조방법.34. The method of claim 32 or 33,
In the step of loading the silicon wafer into the furnace equipment,
Method for manufacturing a silicon wafer to maintain the internal temperature of the furnace equipment at 600 ~ 700 ℃. 제 32 항 또는 제 33 항에 있어서,
상기 퍼니스 장비 내의 온도를 제1 온도로 상승시키는 단계에서,
온도 상승률은 5~8℃/min으로 유지시키는 실리콘 웨이퍼의 제조방법.34. The method of claim 32 or 33,
In the step of raising the temperature in the furnace equipment to a first temperature,
A method for producing a silicon wafer, wherein the temperature rise rate is maintained at 5 to 8 ° C / min. 제 32 항 또는 제 33 항에 있어서,
상기 제1 어닐링 처리는 750~800℃에서 실시하는 실리콘 웨이퍼의 제조방법.34. The method of claim 32 or 33,
The first annealing process is a silicon wafer manufacturing method performed at 750 ~ 800 ℃. 제 32 항 또는 제 33 항에 있어서,
상기 퍼니스 장비 내의 온도를 상기 제1 온도보다 높은 제2 온도로 상승시키는 단계에서,
온도 상승률은 5~8℃/min으로 유지시키는 실리콘 웨이퍼의 제조방법.34. The method of claim 32 or 33,
Raising the temperature in the furnace equipment to a second temperature higher than the first temperature,
A method for producing a silicon wafer, wherein the temperature rise rate is maintained at 5 to 8 ° C / min. 제 32 항 또는 제 33 항에 있어서,
상기 제2 어닐링 처리는 1000~1150℃에서 실시하는 실리콘 웨이퍼의 제조방법.34. The method of claim 32 or 33,
The second annealing process is a silicon wafer manufacturing method performed at 1000 ~ 1150 ℃. 제 32 항 또는 제 33 항에 있어서,
상기 퍼니스 장비 내의 온도를 상기 제1 온도로 강하시키는 단계에서,
온도 하강률은 2~4℃/min으로 유지시키는 실리콘 웨이퍼의 제조방법.34. The method of claim 32 or 33,
In the step of lowering the temperature in the furnace equipment to the first temperature,
A method of producing a silicon wafer to maintain the temperature drop rate at 2 ~ 4 ℃ / min. 제 32 항 또는 제 33 항에 있어서,
상기 실리콘 웨이퍼를 상기 퍼니스 장비로부터 언로딩시키는 단계에서,
상기 퍼니스 장비의 내부 온도는 750~800℃로 유지시키는 실리콘 웨이퍼의 제조방법.34. The method of claim 32 or 33,
In the step of unloading the silicon wafer from the furnace equipment,
Method of manufacturing a silicon wafer to maintain the internal temperature of the furnace equipment at 750 ~ 800 ℃. 제 32 항 또는 제 33 항에 있어서,
상기 실리콘 웨이퍼를 상기 퍼니스 장비로부터 언로딩시키는 단계에서는 질소 가스를 이용하여 실시하는 실리콘 웨이퍼의 제조방법. 34. The method of claim 32 or 33,
And unloading the silicon wafer from the furnace equipment using nitrogen gas. 제 32 항 또는 제 33 항에 있어서,
상기 제1 및 제2 어닐링 처리는 산소 가스를 사용하는 실리콘 웨이퍼의 제조방법.34. The method of claim 32 or 33,
And the first and second annealing treatments use oxygen gas.
KR1020110038920A 2008-09-29 2011-04-26 Fabrication method for silicon wafer KR101423367B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080095462 2008-09-29
KR20080095462 2008-09-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090003697A Division KR20100036155A (en) 2008-09-29 2009-01-16 Silicon wafer and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20110049764A true KR20110049764A (en) 2011-05-12
KR101423367B1 KR101423367B1 (en) 2014-08-04

Family

ID=42213859

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020090003697A KR20100036155A (en) 2008-09-29 2009-01-16 Silicon wafer and fabrication method thereof
KR1020110038920A KR101423367B1 (en) 2008-09-29 2011-04-26 Fabrication method for silicon wafer

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020090003697A KR20100036155A (en) 2008-09-29 2009-01-16 Silicon wafer and fabrication method thereof

Country Status (4)

Country Link
JP (1) JP5940238B2 (en)
KR (2) KR20100036155A (en)
CN (2) CN103498196B (en)
TW (1) TWI395844B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150128574A (en) * 2014-05-09 2015-11-18 실트로닉 아게 Semiconductor wafer composed of silicon and method for producing same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2966980B1 (en) * 2010-11-02 2013-07-12 Commissariat Energie Atomique METHOD OF MANUFACTURING SOLAR CELLS, ATTENUATING THE PHENOMENA OF LID
KR101971597B1 (en) 2011-10-26 2019-04-24 엘지이노텍 주식회사 Wafer and method of fabrication thin film
JP5737202B2 (en) * 2012-01-30 2015-06-17 信越半導体株式会社 Semiconductor device and method for forming the same
KR101340237B1 (en) * 2012-02-27 2013-12-10 주식회사 엘지실트론 Single crystal silicon ingot growing method, single crystal silicon ingot, and epitaxial silicon wafer
CN104779135A (en) * 2014-01-10 2015-07-15 上海华虹宏力半导体制造有限公司 Method of eliminating influences of control wafer during batch polysilicon deposition process
JP6241381B2 (en) * 2014-07-09 2017-12-06 株式会社Sumco Epitaxial silicon wafer manufacturing method
CN106158583B (en) * 2015-04-01 2019-10-15 北大方正集团有限公司 A kind of method that silicon wafer forms sacrificial oxide layer
DE112017003436T5 (en) * 2016-07-06 2019-03-21 Tokuyama Corporation Single-crystalline, plate-shaped silicon body and method for its production
WO2018087794A1 (en) * 2016-11-14 2018-05-17 信越化学工業株式会社 Method for manufacturing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell
DE102016225138A1 (en) * 2016-12-15 2018-06-21 Siltronic Ag Single-crystal silicon wafer and method for producing a single-crystal silicon wafer
CN108987250B (en) * 2017-06-02 2021-08-17 上海新昇半导体科技有限公司 Substrate and manufacturing method thereof
US11060981B2 (en) * 2018-03-20 2021-07-13 Applied Materials Israel Ltd. Guided inspection of a semiconductor wafer based on spatial density analysis
WO2020102990A1 (en) * 2018-11-20 2020-05-28 长江存储科技有限责任公司 Formation method and annealing device for epitaxial layer and 3d nand memory
CN109830437B (en) * 2019-01-25 2021-05-28 西安奕斯伟硅片技术有限公司 Wafer heat treatment method and wafer
US11710656B2 (en) * 2019-09-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor-on-insulator (SOI) substrate
CN111430236B (en) * 2020-05-06 2021-05-14 合肥晶合集成电路股份有限公司 Wafer annealing method
CN116034186A (en) * 2020-09-17 2023-04-28 日本碍子株式会社 Group III nitride semiconductor substrate
WO2022059244A1 (en) * 2020-09-17 2022-03-24 日本碍子株式会社 Group iii nitride semiconductor substrate
CN113257953A (en) * 2021-04-18 2021-08-13 安徽华晟新能源科技有限公司 Gettering method and phosphorus gettering device for N-type silicon wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0789555B2 (en) * 1983-09-22 1995-09-27 松下電子工業株式会社 Method of manufacturing solid-state image sensor
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP4463957B2 (en) * 2000-09-20 2010-05-19 信越半導体株式会社 Silicon wafer manufacturing method and silicon wafer
JP4605876B2 (en) * 2000-09-20 2011-01-05 信越半導体株式会社 Silicon wafer and silicon epitaxial wafer manufacturing method
JP2007235153A (en) * 2002-04-26 2007-09-13 Sumco Corp High-resistance silicon wafer, and manufacturing method thereof
KR100531552B1 (en) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 Silicon wafer and method of fabricating the same
JP3985768B2 (en) * 2003-10-16 2007-10-03 株式会社Ｓｕｍｃｏ Manufacturing method of high resistance silicon wafer
JP2005286282A (en) * 2004-03-01 2005-10-13 Sumco Corp Method of manufacturing simox substrate and simox substrate resulting from same
US7901132B2 (en) * 2006-09-25 2011-03-08 Siltron Inc. Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment
KR101104492B1 (en) 2009-04-28 2012-01-12 삼성전자주식회사 Method of fabricating single crystal substrate, and method of heat treatment for evaluating the single crystal substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150128574A (en) * 2014-05-09 2015-11-18 실트로닉 아게 Semiconductor wafer composed of silicon and method for producing same

Also Published As

Publication number Publication date
JP2010087512A (en) 2010-04-15
TWI395844B (en) 2013-05-11
JP5940238B2 (en) 2016-06-29
CN103498196A (en) 2014-01-08
CN103498196B (en) 2015-07-01
CN101713098A (en) 2010-05-26
KR20100036155A (en) 2010-04-07
CN101713098B (en) 2013-09-18
KR101423367B1 (en) 2014-08-04
TW201026914A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
KR101423367B1 (en) Fabrication method for silicon wafer
US9018735B2 (en) Silicon wafer and fabrication method thereof
KR100750978B1 (en) Semiconductor wafer with layer structure with low warp and bow, and process for producing it
KR19990024037A (en) Semiconductor device and manufacturing method thereof
KR20120022749A (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
KR100319413B1 (en) Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
KR20190101414A (en) A method of processing silicon wafers to have inherent gettering and gate oxide integrity yield
JPH06232141A (en) Manufacture of semiconductor substrate and solid-state image pick up device
JP2006073580A (en) Silicon epitaxial wafer and its manufacturing method
JPH11168106A (en) Treatment method of semiconductor substrate
US7560363B2 (en) Manufacturing method for SIMOX substrate
US6599816B2 (en) Method of manufacturing silicon epitaxial wafer
US20120049330A1 (en) Silicon wafer and method for producing the same
US6538285B2 (en) Silicon wafer
JP4035886B2 (en) Silicon epitaxial wafer and manufacturing method thereof
US7740702B2 (en) Silicon wafer and method for manufacturing the same
JP5584959B2 (en) Silicon wafer manufacturing method
US11769697B2 (en) Wafer evaluation method
JP3944958B2 (en) Silicon epitaxial wafer and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 6