KR20110046899A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20110046899A
KR20110046899A KR1020090103604A KR20090103604A KR20110046899A KR 20110046899 A KR20110046899 A KR 20110046899A KR 1020090103604 A KR1020090103604 A KR 1020090103604A KR 20090103604 A KR20090103604 A KR 20090103604A KR 20110046899 A KR20110046899 A KR 20110046899A
Authority
KR
South Korea
Prior art keywords
photosensitive material
insulating layer
circuit board
printed circuit
pad
Prior art date
Application number
KR1020090103604A
Other languages
English (en)
Other versions
KR101044157B1 (ko
Inventor
리오이치 와타나베
고영관
박세원
성기정
이대영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090103604A priority Critical patent/KR101044157B1/ko
Publication of KR20110046899A publication Critical patent/KR20110046899A/ko
Application granted granted Critical
Publication of KR101044157B1 publication Critical patent/KR101044157B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명에 따른 인쇄회로기판의 제조방법은 (A) 패드가 구비된 베이스 기판을 준비하는 단계, (B) 상기 패드를 도포하도록 상기 베이스 기판에 감광성 물질을 적층하는 단계, (C) 상기 패드의 상부에 비아홀 형상으로 상기 감광성 물질을 패터닝하는 단계, (D) 상기 패드와 패터닝한 상기 감광성 물질을 감싸도록 상기 베이스 기판에 절연층을 적층하는 단계 및 (E) 패터닝한 상기 감광성 물질을 제거하여 비아홀을 형성하는 단계를 포함하여 구성되며, 패터닝한 감광성 물질을 이용함으로써 대면적에 단일공정으로 비아홀을 가공할 수 있을 뿐 아니라 마이크로 비아홀을 정밀하게 가공할 수 있어 높은 생산성을 구현할 수 있는 장점이 있다.
감광성 물질, 비아홀, 트렌치, 레이저가공, 플라즈마 에칭

Description

인쇄회로기판의 제조방법{Method of Fabricating Printed Circuit Board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
최근 반도체칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 요구되고 있다.
고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호 전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 과제에 대응하기 위해서 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.
종래의 비아홀 가공기술로는 CO2 레이저를 이용한 공법이 가장 일반적으로 활용되고 있다. CO2 레이저는 비아홀 가공속도가 빠르고 높은 생산성을 구현할 수 있는 장점이 있다. 하지만, CO2 레이저는 마이크로 비아홀을 정밀하게 가공하기 어렵고, 가공 후 비아홀의 내벽에 스미어(smear)가 상대적으로 많이 잔존하여 비아의 접속 신뢰성이 떨어지는 문제점이 있다.
또한, 다른 비아홀 가공 기술로는 UV YAG 레이저를 이용한 공법이 있다. UV YAG 레이저는 고출력으로 마이크로 비아홀을 가공할 수 있고, 전술한 CO2 레이저에 비해 스미어(smear) 잔존량이 적은 장점이 있다. 하지만, 가공속도가 늦고 생산성이 떨어져 양산용으로 부적합한 문제점이 있다.
이외에도, 비아홀 가공이 가능한 레이저로는 엑시머 레이저(excimer laser), 나노세컨드 레이저(nanosecond laser) 또는 펨토세컨 레이저(Femtosecond Laser) 등이 있으나 너무 고가에서 인쇄회로기판을 대량 생산하기 어려운 문제점이 있다.
이와 같이, 종래의 기술로 마이크로 비아를 가공하는 경우 비용이 과도하게 소모되고 다수의 비아홀을 각각 레이저로 가공해야 하므로 생산성이 떨어지며, 레이저 가공시 발생하는 스미어로 인해 비아의 접속 신뢰성이 저하되어 결국 인쇄회로기판의 품질을 하락시키는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 패터닝한 감광성 물질을 채용하여 마이크로 비아를 대면적에 단일공정으로 정밀하게 가공할 수 있는 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은 (A) 패드가 구비된 베이스 기판을 준비하는 단계, (B) 상기 패드를 도포하도록 상기 베이스 기판에 감광성 물질을 적층하는 단계, (C) 상기 패드의 상부에 비아홀 형상으로 상기 감광성 물질을 패터닝하는 단계, (D) 상기 패드와 패터닝한 상기 감광성 물질을 감싸도록 상기 베이스 기판에 절연층을 적층하는 단계 및 (E) 패터닝한 상기 감광성 물질을 제거하여 비아홀을 형성하는 단계를 포함하여 구성된다.
여기서, 상기 (D) 단계 이후에, 상기 절연층에 회로형성용 트렌치를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 회로형성용 상기 트렌치는 상기 감광성 물질의 상부를 노출시키는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, 패터닝한 상기 감광성 물질의 상부가 노출되도록 상기 절연층을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 패터닝한 상기 감광성 물질의 외주면에 접하는 상기 절연층의 계면을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 패터닝한 상기 감광성 물질의 상면 모서리를 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 절연층은 레이저가공을 이용하여 제거하는 것을 특징으로 한다.
또한, 상기 절연층은 플라즈마 에칭을 이용하여 제거하는 것을 특징으로 한다.
또한, 상기 절연층은 화학적 에칭을 이용하여 제거하는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 감광성 물질은 드라이 필름인 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에, 도금공정을 통해 상기 비아홀 내부에 비아를 형성하고 상기 절연층에 회로층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에, 도금공정을 통해 상기 비아홀 내부에 비아를 형성하고 상기 트렌치 내부에 회로층를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 패터닝한 감광성 물질을 이용함으로써 대면적에 단일공정으로 비아홀을 가공할 수 있을 뿐 아니라 마이크로 비아홀을 정밀하게 가공할 수 있어 높은 생산성을 구현할 수 있는 장점이 있다.
또한, 본 발명에 따른면, 레이저를 사용하지 않으므로 비아홀의 내벽에 스미어(smear)가 발생하지 하지 않아 비아의 접속 신뢰성을 높일 수 있고 스미어를 제거하는 디스미어(desmear) 공정을 생략하여 비아의 제조공정을 단순화할 수 있는 장점이 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "상부", "하부", "상면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1 내지 도 7은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
본 실시예에 따른 인쇄회로기판의 제조방법은 (A) 패드(110)가 구비된 베이스 기판(100)을 준비하는 단계,(B) 패드(110)를 도포하도록 베이스 기판(100)에 감광성 물질(120)을 적층하는 단계, (C) 패드(110)의 상부에 비아홀(140) 형상으로 감광성 물질(120)을 패터닝하는 단계, (D) 패드(110)와 패터닝한 감광성 물질(120)을 감싸도록 베이스 기판(100)에 절연층(130)을 적층하는 단계 및 (E) 패터닝한 감광성 물질(120)을 제거하여 비아홀(140)을 형성하는 단계를 포함하는 구성이다. 또한, (D) 단계 이후에, 패터닝한 감광성 물질(120)의 상부가 노출되도록 절연층(130)을 제거하는 단계 및 (E) 단계 이후에, 도금공정을 통해 비아홀(140) 내부에 비아(160)를 형성하고 절연층(130)에 회로층(170)을 형성하는 단계를 더 포함할 수 있다.
우선, 도 1에 도시된 바와 같이, 패드(110)가 구비된 베이스 기판(100)을 준비하는 단계이다. 여기서, 패드(110)는 인쇄회로기판의 내층회로층에 전기적으로 연결된 것으로, 최종적으로 상면에 형성되는 비아(160)와 전기적으로 연결된다. 또한, 베이스 기판(100)은 1 단으로 형성된 절연재 또는 양면의 동박이 패터닝된 동박적층판(CCL)일 수 있다. 단, 이는 예시적인 것이며, 다양한 구조의 기판이 채용될 수 있음은 자명한 것이다.
다음, 도 2에 도시된 바와 같이, 패드(110)를 도포하도록 베이스 기판(100)에 감광성 물질(120)을 적층하는 단계이다. 감광성 물질(120)로는 드라이 필름이나 액상감광재를 사용할 수 있다. 다만, 드라이 필름은 액상감광재에 비하여 상대적으로 적층방식이 간단하여 제조공정을 단순화할 수 있고, 두께 제어가 용이하여 후술할 단계에서 형성될 비아홀(140)의 두께를 제어하기 쉽다. 따라서, 감광성 물질(120)로는 드라이 필름을 사용하는 것이 바람직하다.
다음, 도 3에 도시된 바와 같이, 패드(110)의 상부에 비아홀(140) 형상으로 감광성 물질(120)을 패터닝하는 단계이다. 감광성 물질(120)의 패터닝은 노광, 현상을 포함하는 화상형성공정(imgaging process)으로 수행한다. 더욱 상세히 살펴보면, 감광성 물질(120)에 아트워크 필름을 밀착한 후 자외선을 조사하여 감광성 물질(120) 중 비아홀(140)의 형상만 선택적으로 경화시킨다(노광공정). 그 후, 감광 성 물질(120) 중 경화된 부분은 남기고, 그외의 부분은 현상액을 이용하여 제거한다(현상공정). 현상액으로는 탄산나트륨(1% Na2co3)이나 탄산칼슘(K2CO3)을 사용할 수 있고, 현상공정 후 잔류하는 현상액을 제거하기 위하여 수세와 건조공정을 수행하는 것이 바람직하다. 화상형성공정(imgaging process)이 수행된 후 패드(110)의 상부에는 비아홀(140) 형상의 감광성 물질(120)이 구비된다.
다음, 도 4에 도시된 바와 같이, 패드(110)와 패터닝한 감광성 물질(120)을 감싸도록 베이스 기판(100)에 절연층(130)을 적층하는 단계이다. 이때, 절연층(130)은 반경화한 상태에서 베이스 기판(100)에 적층하며, 열강화성 수지나 열가소성 수지로 형성될 수 있다.
열강화성 수지로는, 예를 들면 페놀(phenol) 수지, 멜라닌 수지, 요소 수지, 에폭시(epoxy) 수지, 페녹시(phenoxy) 수지, 에폭시(epoxy) 변성 폴리이미드 수지, 불포화 폴리에스테르(polyester) 수지, 폴리이미드 수지, 우레탄(urethane) 수지, 디알릴 프탈레이트(diallylphthalate) 수지 등이 있다. 이와 같은 열강화성 수지는 단독으로 사용될 수 있지만, 2종류 이상의 혼합 수지가 사용될 수 있다.
또한, 열강화성 수지는 경화제를 이용할 수 있는데, 그 경화제로, 예를 들면, 폴리페놀(polyphenol)계 경화제, 폴리아민(polyamine)계 경화제, 카르본산 히드라지드(hydrazide)류, 지아미노마레오니코릴류, 디시안 디아미드(dicyan diamide), 이미다졸(imidazole)류 폴리아민(polyamine)의 나일론(nylon) 소금 및 인산염, 루이스산 및 그 아민(amin) 착제 등이 사용 가능하다. 이와 같은 경화제는 단독 또는 2 이상을 혼합해서 사용할 수도 있다.
그리고, 열가소성 수지로는, 예를 들어, 폴리 에테르 술폰(poly ether sulfone), 폴리 설폰, 폴리 에테르 이미드(poly ether imide), 폴리스티렌(polystyrene),폴리에틸렌(polyethylene), 폴리아릴레이트(polyallylate), 폴리아미드 이미드(polyamide imide), 폴리페닐렌 술피드(polyphenylene sulfide), 폴리에텔케톤, 폴리옥시 벤조에이트(polyoxy benzoate), 폴리 염화 비닐, 폴리 초산 비닐, 폴리 아세탈(poly acetal), 폴리 카보네이트(polycarbonate) 등이 사용될 수 있다. 이와 같은 열가소성 수지는 단독으로 사용할 수도 있고 2 종류 이상을 병용하여 사용할 수도 있다.
다음, 도 5a 내지 도 5c에 도시된 바와 같이, 패터닝한 감광성 물질(120)의 상부가 노출되도록 절연층(130)을 제거하는 단계이다. 본 단계는 감광성 물질(120)의 상면과 절연층(130)의 상면의 높이가 일치하는 경우 불필요하다. 하지만, 전술한 높이가 일치하도록 절연층(130)을 적층하는 것은 실질적으로 어려우므로 본 단계에서 절연층(130)의 상부를 제거하는 것이 바람직하다.
절연층(130)을 제거하는 방법으로는 기계적 연마, 레이저가공, 플라즈마 에칭 또는 화학적 에칭 등을 이용할 수 있다. 단, 기계적 연마를 통해 절연층(130)을 제거하는 경우 절연층(130)의 상면에 스크래치 또는 조도가 발생하여 미세회로패턴을 정밀하게 형성할 수 없는 문제점이 있다. 따라서, 엑시머 레이저(excimer laser) 등을 이용하는 레이저가공, 플라즈마 에칭 또는 화학적 에칭을 이용하여 절연층(130)을 제거하는 것이 바람직하다.
또한, 다음 단계에서 패터닝한 감광성 물질(120)을 쉽게 제거하기 위해서 감광성 물질(120)의 외주면과 접하는 절연층(130)의 계면(135)을 선택적으로 제거하거나(도 5b 참조) 패터닝한 감광성 물질(120)의 상면 모서리(125)를 선택적으로 제거하는 것(도 5c 참조)이 바람직하다. 전술한 선택적 제거공정은 레이저가공을 이용하는 경우 레이저의 파장, 레이저의 에너지를 제어하여 수행할 수 있고, 플라즈마 에칭을 이용하는 경우 플라즈마 가스의 종류, 조사 시간을 제어하여 수행할 수 있다.
다음, 도 6에 도시된 바와 같이, 패터닝한 감광성 물질(120)을 제거하여 비아홀(140)을 형성하는 단계이다. 패터닝한 감광성 물질(120)은 NaOH 또는 KOH 등의 박리액을 이용하여 제거하는 것이 바람직하나, 이에 한정하는 것은 아니고 다양한 방법으로 감광성 물질(120)을 제거할 수 있다. 감광성 물질(120)이 제거되면 비아홀(140)이 형성되는데, 종래의 레이저를 이용한 비아홀 가공과 달리 고온에서 비아홀 가공을 수행하지 않으므로 스미어(smear)가 생성되지 않아 디스미어(desmear) 공정을 생략할 수 있는 장점이 있다.
다음, 도 7에 도시된 바와 같이, 도금공정을 통해 비아홀(140) 내부에 비아(160)를 형성하고 절연층(130)에 회로층(170)을 형성하는 단계이다. 여기서, 도 금공정은 통상 무전해도금을 통해 시드층을 형성하고 이를 이용하여 전해도금하는 방식으로 수행한다. 또한, 회로층(170)을 형성하는 구체적인 방법으로는 서브트랙티브법(subractive process), 세미 어디티브법(semi-additive process) 등이 있다. 전술한 단계에서 레이저가공, 플라즈마 에칭 또는 화학적 에칭을 이용하여 절연층(130)을 제거하므로 절연층(130)의 상면에 스크래치 또는 조도가 생성되지 않아 회로층(170)을 미세회로로 정밀하게 형성할 수 있다.
도 8 내지 도 14는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 본 실시예와 제1 실시예의 가장 큰 차이점은 최종적으로 형성되는 비아홀(140)의 개수이다. 즉, 제1 실시예는 단일 비아홀(140)을 형성하는 공정인 반면 제2 실시예는 다수의 비아홀(140)을 동시에 형성하는 공정이다. 본 실시예는 비아홀(140)의 개수를 제외하고 제1 실시예와 동일하므로 중복되는 설명은 생략하고 차이점을 중심으로 기술하도록 한다.
도 10에 도시된 바와 같이, 패드(110)의 상부에 감광성 물질(120)을 비아홀(140) 형상으로 다수개가 형성되도록 패터닝한다. 패터닝은 화상형성공정을 통해 수행되므로 아트워크 필름의 설계에 따라 패터닝할 감광성 물질(120)의 개수를 임의로 선택할 수 있다. 감광성 물질(120)을 비아홀(140) 형상으로 다수개 패터닝함으로써 다수개의 비아홀(140)을 형성할 수 있고(도 13 참조), 그 후 도금 공정을 통해 다수개의 비아(160)를 동시에 형성할 수 있다(도 14 참조).
따라서, 본 발명에 따른 인쇄회로기판의 제조방법은 종래의 레이저를 이용한 비아 가공방식과 달리 동시에 다수의 비아(160)를 형성할 수 있으므로 대면적에 다수의 비아를 단일공정으로 형성할 수 있어 인쇄회로기판의 생산 효율을 높일 수 있는 장점이 있다.
도 15 내지 도 21은 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 본 실시예와 제1 실시예의 가장 큰 차이점은 트렌치(150)의 구비여부이다. 즉, 본 실시예는 제1 실시예와 달리 트렌치(150)를 형성하는 단계를 포함한다. 트렌치(150)의 형성 단계를 제외하고 제1 실시예와 유사하므로 중복되는 설명은 생략하고 차이점을 중심으로 기술하도록 한다.
우선, 도 15 내지 도 18에 도시된 바와 같이, 패드(110)가 구비된 베이스 기판(100)을 준비하고(도 15 참조), 패드(110)를 도포하도록 베이스 기판(100)에 감광성 물질(120)을 적층하고(도 16 참조), 패드(110)의 상부에 비아홀(140) 형상으로 감광성 물질(120)을 패터닝(도 17 참조)한 후, 패드(110)와 패터닝한 감광성 물질(120)을 감싸도록 베이스 기판(100)에 절연층(130)을 적층한다(도 18 참조).
다음, 도 19에 도시된 바와 같이, 절연층(130)에 회로형성용 트렌치(150)를 형성하는 단계이다. 여기서, 트렌치(150)는 당업계에서 공지된 것이라면 특별히 한정되지 않으나, 예를 들어 임프린트 공법(imprint process) 또는 레이저 공법(예를 들어, Nd-YAG(Neodymium-doped Yttrium Aluminum Garnet) 레이저, CO2 레이저, 펄스 UV(ultra-violet) 엑시머 레이저)을 통해 가공한다.
한편, 본 단계에서 회로형성용 트렌치(150)를 이용하여 감광성 물질(120)의 상부를 노출시킬 수 있다. 따라서, 전술한 실시예와 같이 별도로 절연층(130)의 일부를 제거하는 공정(도 5 참조)을 생략할 수 있어 제조공정을 단순화 할 수 있다. 다만, 감광성 물질(120)의 상부를 확실히 노출시키기 위해서 트렌치(150) 가공 후 별도의 절연층(130) 제거공정(도 5 참조)을 수행하는 경우도 본 발명의 권리범위에 포함됨은 물론이다.
다음, 도 20 내지 도 21에 도시된 바와 같이, 패터닝한 감광성 물질(120)을 제거하여 비아홀(140)을 형성한 후, 도금공정을 통해 비아홀(140) 내부에 비아(160)를 형성하고 트렌치(150) 내부에 회로층(170)을 형성하는 단계이다. 전술한 제1 실시예와 달리 본 실시예에서는 트렌치(150) 내부에 회로층(170)을 형성하므로 최종적으로 회로층(170)은 절연층(130)에 매립된다. 따라서, 서브트랙티브법, 세미 어디티브법에 의해 양각으로 형성된 회로층과 달리 본 실시예에 따라 절연층(130)에 매립된 회로층(170)은 하단에 언더컷이 발생할 염려가 없어 미세회로 구현이 용이한 장점이 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 7은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도;
도 8 내지 도 14는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도; 및
도 15 내지 도 21은 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 베이스 기판 110: 패드
120: 감광성 물질 125: 감광성 물질의 상면 모서리
130: 절연층 135: 절연층의 계면
140: 비아홀 150: 트렌치
160: 비아 170: 회로층

Claims (12)

  1. (A) 패드가 구비된 베이스 기판을 준비하는 단계;
    (B) 상기 패드를 도포하도록 상기 베이스 기판에 감광성 물질을 적층하는 단계;
    (C) 상기 패드의 상부에 비아홀 형상으로 상기 감광성 물질을 패터닝하는 단계;
    (D) 상기 패드와 패터닝한 상기 감광성 물질을 감싸도록 상기 베이스 기판에 절연층을 적층하는 단계; 및
    (E) 패터닝한 상기 감광성 물질을 제거하여 비아홀을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 (D) 단계 이후에,
    상기 절연층에 회로형성용 트렌치를 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 2에 있어서,
    회로형성용 상기 트렌치는 상기 감광성 물질의 상부를 노출시키는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 (D) 단계 이후에,
    패터닝한 상기 감광성 물질의 상부가 노출되도록 상기 절연층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    패터닝한 상기 감광성 물질의 외주면에 접하는 상기 절연층의 계면을 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 4에 있어서,
    패터닝한 상기 감광성 물질의 상면 모서리를 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 4에 있어서,
    상기 절연층은 레이저가공을 이용하여 제거하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 4에 있어서,
    상기 절연층은 플라즈마 에칭을 이용하여 제거하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 4에 있어서,
    상기 절연층은 화학적 에칭을 이용하여 제거하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 1에 있어서,
    상기 (B) 단계에서,
    상기 감광성 물질은 드라이 필름인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 1에 있어서,
    상기 (E) 단계 이후에,
    도금공정을 통해 상기 비아홀 내부에 비아를 형성하고 상기 절연층에 회로층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 2에 있어서,
    상기 (E) 단계 이후에,
    도금공정을 통해 상기 비아홀 내부에 비아를 형성하고 상기 트렌치 내부에 회로층를 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090103604A 2009-10-29 2009-10-29 인쇄회로기판의 제조방법 KR101044157B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090103604A KR101044157B1 (ko) 2009-10-29 2009-10-29 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090103604A KR101044157B1 (ko) 2009-10-29 2009-10-29 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110046899A true KR20110046899A (ko) 2011-05-06
KR101044157B1 KR101044157B1 (ko) 2011-06-24

Family

ID=44238264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090103604A KR101044157B1 (ko) 2009-10-29 2009-10-29 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101044157B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2549393B2 (ja) * 1987-10-02 1996-10-30 新光電気工業株式会社 回路基板の製造方法
JP3721984B2 (ja) * 2000-12-14 2005-11-30 日本電気株式会社 多層配線基板の製造方法
KR100585199B1 (ko) 2004-10-27 2006-06-01 대덕전자 주식회사 빌드업 인쇄 회로 기판의 금속 범프 형성 방법

Also Published As

Publication number Publication date
KR101044157B1 (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
KR101208378B1 (ko) 배선판 및 배선판의 제조 방법
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR100797692B1 (ko) 인쇄회로기판 및 그 제조방법
KR20120067968A (ko) 다층배선기판 및 그의 제조방법
JPWO2009101723A1 (ja) 電子部品内蔵基板の製造方法
US20120097319A1 (en) Method of manufacturing multilayer wiring substrate
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR20110037332A (ko) 인쇄회로기판 및 그 제조방법
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20130078107A (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
US20110089138A1 (en) Method of manufacturing printed circuit board
KR20130039237A (ko) 인쇄회로기판 및 그 제조방법
JP5165723B2 (ja) 回路基板およびその製造方法
JP2013115136A (ja) 電子部品内蔵基板及びその製造方法
CN210928127U (zh) 部件承载件
US20230156912A1 (en) Component Carrier With a Via Containing a Hardened Filling Material
JP2015043408A (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101044157B1 (ko) 인쇄회로기판의 제조방법
KR101167420B1 (ko) 인쇄회로기판 및 그 제조방법
JP2009239105A (ja) 多層回路基板の製造方法
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR100940169B1 (ko) 경화 수지층을 형성하는 인쇄회로기판의 제조방법
KR100771306B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP2015041770A (ja) 印刷回路基板および印刷回路基板の製造方法
US8220149B2 (en) Method of manufacturing a printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9