KR20110023594A - 임피던스 부궤환 증폭기 및 비례축소화 기법을 이용한 다단증폭기 - Google Patents

Abstract

임피던스 부궤환 증폭기 및 비례축소화 기법을 이용한 다단 증폭기가 개시된다. 개시된 임피던스 부궤환 증폭기는 입력 신호를 증폭하는 제1 트랜지스터를 포함하는 제1 증폭부와 제1 증폭부의 출력신호를 증폭하여 부하저항 R_drain이 연결된 부하에 출력신호를 공급하는 제2 트랜지스터를 포함하는 제2 증폭부 및 제1 트랜지스터의 출력단과 제2 트랜지스터의 출력단 사이에 연결된 부궤환 저항(R_f)을 포함하는 임피던스 부궤환부를 포함한다.

임피던스 부궤환(IMPEDENCE FEEDBACK), 대역폭(BANDWIDTH)

Description

임피던스 부궤환 증폭기 및 비례축소화 기법을 이용한 다단증폭기{AMPLFIRE USING IMPEDENCE FEEDBACK AND MULTI-STAGE AMPLIFIRES USING THE INVERSE SCALING TECHNUQUE}

본 발명은 다단 증폭기에 관한 것으로서, 구체적으로는 임피던스 부궤환 기법과 비례축소기법을 이용하여 전체 대역폭을 향상시키는 다단 증폭기에 관한 것이다.

멀티미디어 및 RF 시스템에 적용되는 고속 증폭기는 넓은 대역폭과 큰 이득이 동시에 요구된다. 이 두 가지 요구조건을 단일 증폭기로 구성하는 것은 불가능하므로 다단증폭기를 이용하는 것이 일반적이다. 종래의 다단증폭기는 요구되는 대역폭과 이득특성에 따라 단수를 정하고 각 단위 증폭기의 대역폭과 전압이득을 정하여 동일한 단위 증폭기를 3~5단 연결하였다. 이런 경우 설계에 필요한 인력과 시간을 최소화할 수 있고 분석이 용이하다는 장점이 있다.

다단증폭기의 경우 특정 단위 증폭기에서의 주파수특성이 자신의 출력저항과 출력커패시터에 의해서만 결정되는 것이 아니라, 인접한 단위 증폭기의 입력저항성분과 입력커패시터성분의 영향을 받기 때문에, 전압이득은 단수에 비례하여 선형적 으로 증가하는 반면, 대역폭은 감소하게 된다.

도 1은 종래기술에 따른 다단증폭기의 개략적인 구성을 나타낸 도면이다. 종래의 다단증폭기에서는 같은 이득특성과 대역폭특성을 갖는 단위 증폭기를 여러 단 연결하여 인접하는 단위 증폭기에 의해 대역폭이 감소하는 것을 원천적으로 허용할 수밖에 없으며, 다만 최적의 단수를 분석을 통해 결정함으로써 설계를 최적화하였다. 또한 각 단위 증폭기 회로에서도 이득과 대역폭 사이에 정해진 상관관계하에서 최적의 설계파라미터를 도출하여 일정 한계를 넘지 못하는 단점이 있다.

이러한 문제점을 해결하기 위하여 종래에는 시스템 요구사항의 증가에 대해 트랜지스터 자체의 성능이 좋은 공정을 사용하였으나 이는 시스템의 비용증가를 초래하게 되는 또 다른 문제점이 있었다.

본 발명의 목적은 다단 증폭기를 구성하는 단위 증폭기에 임피던스 부궤환 기법을 적용하여 전체 이득특성은 유지하면서 전체 대역폭을 크게 향상시킬 수 있는 인피던스 부궤환 증폭기를 제공하는 데 있다.

본 발명의 다른 목적은 다단 증폭기의 단위 증폭기의 이득특성과 대역폭특성을 비례축소화기법을 이용하여 최적할 수 있는 비례축소화 기법을 이용한 다단 증폭기를 제공하는 데 있다.

전술한 목적을 달성하기 위한 본 발명의 일면에 따른 임피던스 부궤환 증폭기는 입력 신호를 증폭하는 제1 트랜지스터를 포함하는 제1 증폭부와, 상기 제1 증폭부의 출력신호를 증폭하여 부하저항 R_drain이 연결된 부하에 출력신호를 공급하는 제2 트랜지스터를 포함하는 제2 증폭부 및 상기 제1 트랜지스터의 출력단과 제2 트랜지스터의 출력단 사이에 연결된 부궤환 저항(R_f)을 포함하는 임피던스 부궤환부를 포함한다.

상기 제1 트랜지스터의 출력단과 상기 부궤환 저항(R_f)의 일단에 연결되어 상기 부궤환 저항(R_f)으로 흐르는 전류의 양을 제한하는 부하저항 R_add을 더 포함하는 것을 특징으로 한다.

상기 제1 트랜지스터와 상기 제2 트랜지스터는 각 차동쌍 NMOS 트랜지스터인 것을 특징으로 한다.

본 발명의 다른 일면에 따른 비례축소화 기법을 이용한 다단 증폭기는 입력커패시터(C_in), 출력커패시터(C_o) 및 트랜스컨덕턴스(g_m)을 가지는 단위증폭기에서 이득 대역폭(Gain Bandwidth; GBW)이 상기 트랜스컨덕턴스(g_m) 과 상기 입력커패시터와 출력커패시터의 합산인 전체커패시터(C_tot)의 비율에 의해 결정되는 단위 증폭기에 있어서, 1 단위 증폭기; 및 상기 제1 단위 증폭기의 트랜스컨덕턴스 특성과 상기 제1 단위 증폭기의 전체 커패시터 특성이 동일한 비율로 변하도록 증폭기의 크기와 상기 증폭기에 흐르는 전류의 양이 비례적으로 축소 스케일링 되어 이득특성 및 대역폭 특성이 상기 제1 단위 증폭기와 서로 다른값을 갖는 제2 단위 증폭기를 포함하되, 상기 제2 단위 증폭기의 입력신호는 상기 제1 단위 증폭기의 출력신호인 것을 특징으로 한다.

상기 단위 증폭기는 입력 신호를 증폭하는 제1 트랜지스터를 포함하는 제1 증폭부와 상기 제1 증폭부의 출력신호를 증폭하여 부하저항 R_drain이 연결된 부하에 출력신호를 공급하는 제2 트랜지스터를 포함하는 제2 증폭부와 상기 제1 트랜지스터의 출력단과 제2 트랜지스터의 출력단 사이에 연결된 부궤환 저항(R_f)을 포함하는 임피던스 부궤환부를 포함하는 임피던스 부궤환 증폭기인 것을 특징으로 한다.

상기 단위증폭기는 상기 제1 트랜지스터의 출력단과 상기 부궤환 저항(R_f)의 일단에 연결되어 상기 부궤환 저항(R_f)으로 흐르는 전류의 양을 제한하는 부하저항 R_add을 더 포함하는 것을 특징으로 한다.

상기 제2 단위 증폭기의 입력커패시터의 커패시턴스는 상기 제1 단위 증폭기의 입력커패시터의 커패시턴스의 1/2인 것을 특징으로 한다.

상기 제1 단위 증폭기와 상기 제2 단위 증폭기의 전체커패시턴스(C_tot)는 상기 제1 단위 증폭기의 출력 커패시턴스와 상기 제1 단위증폭기의 입력 커패시턴스의 1/2로 스케일링 된 값을 합산한 값이다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명에 따르면 증폭기의 대역폭을 크게 향상시킬 수 있다.

또한, 본 발명에 따른 임피던스 부궤환기법은 두 단위 증폭기의 입력 임피던스를 트랜스컨덕턴스의 역수 수준으로 작게 만들 수 있어 중간노드에서 발생하는 저주파성분을 제거할 수 있어 대역폭을 향상시킬 수 있다.

또한, 본 발명에 따른 비례축소화기법을 이용한 증폭기의 경우 각 단위 증폭기의 이득-대역폭-곱(Gain-Bandwidth-Product)을 그대로 유지하면서 중간노드에서 발생하는 저주파성분을 효과적으로 줄일 수 있어 전체 대역폭 향상에 기여한다.

또한, 이러한 두 기법을 이용한 증폭기는 멀티미디어 및 RF 시스템에 사용되는 증폭기의 대역폭을 크게 향상시킬 수 있어 잠재적으로 좀더 비용효율적인 공정 기술을 통해서도 좋은 성능을 확보할 수 있고, 사용하는 공정기술의 한계를 극대화시키는 최적화설계방법을 제공하여 전체 시스템 구성에 있어 큰 비용절감의 효과가 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

다단 증폭기에 사용되는 각 단위 증폭기의 이득을 A_O라 하고 대역폭을 BW_O라 하고 N개의 단을 연결하였을 경우 전체 전압이득(A_TOTAL)은 (N x A_O)가 되고, 이 때 전체 대역폭(BW_total)은 로 표현된다. 이 식에 따르면 2단증폭기의 경우 전체 대역폭은 단위 증폭기 대역폭의 64%수준이며 4단증폭기의 경우 43%수준으로 감소한다.

또한, 각 단위 증폭기는 공통소스 (Common-Source) 증폭기를 이용하여 이득특성과 대역폭 특성을 만족시킬 수 있는데 상기 공통소스증폭기의 전압이득은(A_v)는 입력되는 트랜지스터의 트랜스컨덕턴스와 출력임피던스의 곱으로 정해지며, 대역폭은 출력저항과 출력커패시터의 곱에 의해 정해진다. 전압이득은 출력저항이 클수록 증가하며 대역폭은 출력저항이 작을수록 감소하는 특성을 갖는다.

도 2는 본 발명의 일 실시예에 따른 비례축소화 기법을 이용한 다단 증폭기의 일 예를 나타내는 구성도이다.

일 실시예에 따른 비례 축소화 기법을 이용한 다단 증폭기(100)는 다수의 단위 증폭기 예컨대, 도 2에서는 4개의 단위 증폭기(110,120,130,140)로 구성된 다단 증폭기(100)를 구성할 수 있다. 단위 증폭기(100)의 제1 단위 증폭기(110)의 출력단과 제2 단위 증폭기의 입력단이 서로 연결되어 있어 제1 중간노드(111)를 구성하고, 제2 단위 증폭기(120) 또한 전술한 바와 같이 제2 중간노드(121)를 포함한다. 즉, 다수의 단위 증폭기로 구성된 다단 증폭기에서 단위 증폭기와 단위 증폭기 사이에 중간 노드를 포함하고 있다.

일반적으로 종래의 다단 증폭기는 도 1에 도시된 바와 같이 3개의 중간노드에서 각각 소정의 기생커패시터(예컨대, 커패시턴스 값이 300pF)가 존재한다고 가정하며, 본 발명에 따른 도 2의 비례축소화 기법을 이용하는 경우 상기 3개의 중간 노드에서의 커패시턴스가 각각 200pF, 100pF, 50pF으로 줄어들고 있어 각 노드의 대역폭을 결정하는 시정수가 각각 33%, 66%, 83% 증가하도록 각각 스케일된다.

도 2를 참조하여 비례축소화 기법을 설명하면, 각 단위 증폭기의 입력커패시터, 출력커패시터, 그리고 트랜스컨덕턴스를 각각 C_O, C_I, g_m이라 했을 때 각 단위 증폭기의 이득-대역폭-곱(GBW)은 g_m과 C_total(=C_O+C_I)의 비율로 나타난다. 이 때, g_m은 단위 증폭기의 이득특성을 결정하고, C_total은 대역폭 특성을 결정한다. 따라서 스케일링을 통해 단위 증폭기의 트랜지스터 크기와 전류량을 같은 비율로 줄이면, g_m특 성과 C_total 특성이 같은 비율로 변하게 되므로 각 단위 증폭기의 이득-대역폭-곱은 일정하게 유지할 수 있는 반면, 대역폭은 그 비율만큼 증가하는 효과를 볼 수 있다.

예컨대, C_I=200pF, C_O=100pF 이라 가정하면 같은 단위 증폭기를 두 단 연결하면 전체 커패시턴스는 300pF이 되고, 출력저항(R_OUT)이 500이라고 하면, 각 단위 증폭기의 대역폭은 약 1.06GHz이 된다. 그러나 두 번째 단위 증폭기를 첫 번째 단위 증폭기 크기의 반으로 줄이고 두 단을 연결하면, 입력커패시턴스가 1/2로 줄어든 100pF이 되고, 전체 대역폭은 1.59GHz로 약 50% 증가하게 된다.

또한, 같은 단위 증폭기을 4단 연결하였을 경우 전체 대역폭은 단위 증폭기 대역폭의 약 43%인 450MHz가 되지만, 비례축소화기법을 사용한 경우 맨 앞단에 위치한 단위 증폭기의 대역폭에 비해 뒷단의 대역폭이 크게 증가하여 4단의 전체대역폭이 약 730MHz로 종래의 기술에 비해 약 62% 증가한다. 또한 비례축소화 기법을 사용하여 4단의 다단증폭기를 구성하면, 종래의 다단증폭기에 비해 약 50%의 전류소모 절감효과를 얻게 된다.

도 3a는 본 발명의 일 실시예에 따른 임피던스 부궤환 증폭기의 회로도이다. 일 실시예에 따른 임피던스 부궤환 증폭기는 제1 증폭부(210), 제2 증폭부(220), 임피던스 부궤환부(230)를 포함한다. 대역폭향상을 위한 임피던스 부궤환기법은 다음과 같이 구성되며 총 3개의 블록으로 나누어져 있다.

제1 증폭부(210)는 입력 신호를 증폭하는 제1 트랜지스터(211)를 포함하고, 제1 증폭부(210)의 출력신호를 증폭하여 부하저항 R_drain(241)이 연결된 부하(240)에 출력신호를 공급하는 제2 트랜지스터(221)를 포함하는 제2 증폭부(220)와 제1 트랜지스터(211)의 출력단과 제2 트랜지스터(221)의 출력단 사이에 연결된 부궤환 저항(R_f)(231)을 포함하는 임피던스 부궤환부(230)을 포함한다.

제1 증폭부(210)는 고속의 입력을 받아 제2 증폭부(220)로 전달해주는 역할을 한다. 제1 증폭부(210)의 출력은 궤환되지 않으므로 저이득, 광대역 특성을 가진다. 따라서 제1 증폭부(210)의 트랜스컨덕턴스는 작은 값을 가지며 부하저항기 역시 작은 값을 가진다.

제2 증폭부(220)는 충분한 이득을 확보하기 위해 큰 트랜스컨덕턴스 값을 가지며 부하저항기 역시 제1 증폭부(210) 보다는 큰 값을 가진다. 이는 이득을 위해서이기도 하지만 최종 출력단에서 충분한 소신호를 확보하기 위해 출력단의 DC 레벨을 낮게 하기 위함이기도 하다.

임피던스 부궤환부(230)는 제2 증폭부(220)의 출력과 제1 증폭부(210)의 출력을 저항으로 연결하여 준다. 제2 증폭부(220)과 제1 증폭부(210)의 출력은 서로 역상을 가지므로 부궤환이 성립하며, 이를 통해 발진을 막고 증폭기의 안정성을 확보할 수 있다. 또한 제1 증폭부(210)과 제2 증폭부(220)의 입력임피던스를 작게 만들 수 있어 대역폭을 향상시킬 수 있고, 전압이득이 궤환저항인 R_f(231)에 의해 결정되므로 대역폭과 전압이득간의 상관관계를 완화시킬 수 있다.

도 3a의 실시예의 경우 제1 증폭부(210)과 제2 증폭부(220)의 입력임피던스 를 부궤환저항(R_f)(231)을 이용하여 작게 만들 수 있어 일반적은 공통소스증폭기에 비해 넓은 대역폭을 갖게 된다. 그러나 제1 증폭부(210)에 흐르는 전류인 I_TAIL1이 제2 증폭부(220)의 부하저항(R_drain)과 부궤환저항(R_f)(231)에 모두 흐르게 되어 큰 전압강하가 일어난다. 이와 같은 전압강하 현상은 제1 증폭부(210)의 차동쌍 NMOS 트랜지스터 (M1, M2)의 동작범위를 크게 제한하게 되어 공급전압이 낮은 경우에는 사용하기 힘들다.

한편 도 3b는 도 3a의 이러한 단점을 보완한 실시예이다. 제1 증폭부(310)에 부하저항(R_add)(342)을 추가함으로써m 제1 증폭부(310)의 전류(I_TAIL1)가 부궤환저항(R_f)(331)으로 흐르는 양을 크게 제한하여 전압강하 현상을 줄일 수 있어, 낮은 공급전압에서도 사용 가능하다. 도 3b에 개시되는 실시예에서 부하저항(R_drain, R_add) 및 부궤환저항(R_f)등의 수동소자들은 모두 PMOS 트랜지스터 또는 NMOS 트랜지스터로 대체할 수 있다.

도 3b는 본 발명의 다른 실시예에 따른 임피던스 부궤환 증폭기의 회로도(300)이다. 도 3b 에 도시된 임피던스 부궤환 증폭기(300)는 도 3a에 도시된 임피던스 부궤환 증폭기(200)에 제1 트랜지스터(311)의 출력단에 부하저항(R_add)(342)을 추가한 것이다. 즉, 제1 트랜지스터(311)의 출력단과 부궤환 저항(R_f)(331)의 일단에 연결되어 부궤환 저항(R_f)(331)으로 흐르는 전류의 양을 제한한다.

도 4는 본 발명의 일 실시예에 따른 임피던스 부궤환 증폭기의 주파수 응답 특성을 나타내는 그래프이다. 공통소스증폭기와 임피던스 부궤환기법을 이용한 증폭기의 주파수 응답을 비교한 도면이다. 임피던스 부궤환기법을 이용한 증폭기가 공통소스증폭기에 비해 이득특성을 그대로 유지하면서도 약 22%의 대역폭향상 효과가 있음을 보여주고 있다.

도 5는 본 발명의 일 실시예에 따른 비례축소화 기법을 이용한 다단 증폭기의 주파수 응답 특성을 나타내는 그래프이다. 종래의 같은 단위 증폭기를 이용한 다단 증폭기와 비례 축소화기법을 이용한 다단증폭기의 주파수 응답을 비교한 도면이다. 종래의 동일한 단위 증폭기 4단을 연결한 경우와 비례축소화기법을 이용하여 4단 증폭기를 구성한 경우, 전압이득을 그대로 유지하면서도 약 32%의 대역폭향상 효과가 있음을 알 수 있다.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 종래기술에 따른 다단증폭기의 개략적인 구성을 나타낸 도면이다.

도 2는 본 발명의 일 실시예에 따른 비례축소화 기법을 이용한 다단 증폭기의 일 예를 나타내는 구성도이다.

도 3a는 본 발명의 일 실시예에 따른 임피던스 부궤환 증폭기의 회로도이다.

도 3b는 본 발명의 다른 실시예에 따른 임피던스 부궤환 증폭기의 회로도이다.

도 4는 본 발명의 일 실시예에 따른 임피던스 부궤환 증폭기의 주파수 응답 특성을 나타내는 그래프이다.

도 5는 본 발명의 일 실시예에 따른 비례축소화 기법을 이용한 다단 증폭기의 주파수 응답 특성을 나타내는 그래프이다.

《도면의 주요 부호에 대한 설명》

110,120,130,140: 단위 증폭기

210,310: 제1 증폭부

220,320: 제2 증폭부

230,330: 임피던스 부궤환부

Claims (8)

1. 입력 신호를 증폭하는 제1 트랜지스터를 포함하는 제1 증폭부;

   상기 제1 증폭부의 출력신호를 증폭하여 부하저항 R_drain이 연결된 부하에 출력신호를 공급하는 제2 트랜지스터를 포함하는 제2 증폭부; 및

   상기 제1 트랜지스터의 출력단과 제2 트랜지스터의 출력단 사이에 연결된 부궤환 저항(R_f)을 포함하는 임피던스 부궤환부

   를 포함하는 임피던스 부궤환 증폭기.
2. 제1항에 있어서,

   상기 제1 트랜지스터의 출력단과 상기 부궤환 저항(R_f)의 일단에 연결되어 상기 부궤환 저항(Rf)으로 흐르는 전류의 양을 제한하는 부하저항 R_add을 더 포함하는 것인 임피던스 부궤환 증폭기.
3. 제1항에 있어서, 상기 제1 트랜지스터와 상기 제2 트랜지스터는

   각각 차동쌍 NMOS 트랜지스터인 것을 특징으로 하는 임피던스 부궤환 증폭기.
4. 입력커패시터(C_I), 출력커패시터(C_o) 및 트랜스컨덕턴스(g_m)을 가지는 단위증폭기에서 이득 대역폭(Gain Bandwidth; GBW)이 상기 트랜스컨덕턴스(g_m) 과 상기 입력커패시터와 출력커패시터의 합산인 전체커패시터(C_tot)의 비율에 의해 결정되는 단위 증폭기에 있어서,

   제1 단위 증폭기; 및

   상기 제1 단위 증폭기의 트랜스컨덕턴스 특성과 상기 제1 단위 증폭기의 전체 커패시터 특성이 동일한 비율로 변하도록 증폭기의 크기와 상기 증폭기에 흐르는 전류의 양이 비례적으로 축소 스케일링되어 이득특성 및 대역폭 특성이 상기 제1 단위 증폭기와 서로 다른값을 갖는 제2 단위 증폭기

   를 포함하되, 상기 제2 단위 증폭기의 입력신호는 상기 제1 단위 증폭기의 출력신호인 것을 특징으로 하는 비례축소화 기법을 이용한 다단 증폭기.
5. 제4항에 있어서, 상기 단위 증폭기는

   입력 신호를 증폭하는 제1 트랜지스터를 포함하는 제1 증폭부;

   상기 제1 증폭부의 출력신호를 증폭하여 부하저항 R_drain이 연결된 부하에 출력신호를 공급하는 제2 트랜지스터를 포함하는 제2 증폭부;

   상기 제1 트랜지스터의 출력단과 제2 트랜지스터의 출력단 사이에 연결된 부궤환 저항(R_f)을 포함하는 임피던스 부궤환부를 포함하는 임피던스 부궤환 증폭기인 것을 특징으로 하는 비례축소화 기법을 이용한 다단 증폭기.
6. 제5항에 있어서, 상기 단위증폭기는

   상기 제1 트랜지스터의 출력단과 상기 부궤환 저항(R_f)의 일단에 연결되어 상기 부궤환 저항(R_f)으로 흐르는 전류의 양을 제한하는 부하저항 R_add을 더 포함하는 것을 특징으로 하는 비례축소화 기법을 이용한 다단 증폭기.
7. 제4항에 있어서,

   상기 제2 단위 증폭기의 입력커패시터의 커패시턴스는 상기 제1 단위 증폭기의 입력커패시터의 커패시턴스의 1/2인 것을 특징으로 하는 비례축소화 기법을 이용한 다단 증폭기.
8. 제4항에 있어서,

   상기 제1 단위 증폭기와 상기 제2 단위 증폭기의 전체커패시턴스(C_tot)는 상기 제1 단위 증폭기의 출력 커패시턴스와 상기 제1 단위증폭기의 입력 커패시턴스의 1/2로 스케일링 된 값을 합산한 것인 비례축소화 기법을 이용한 다단 증폭기.

Images