KR20110018683A - Embedded substrate and method for manufacturing the embedded substrate - Google Patents

Embedded substrate and method for manufacturing the embedded substrate Download PDF

Info

Publication number
KR20110018683A
KR20110018683A KR1020090076271A KR20090076271A KR20110018683A KR 20110018683 A KR20110018683 A KR 20110018683A KR 1020090076271 A KR1020090076271 A KR 1020090076271A KR 20090076271 A KR20090076271 A KR 20090076271A KR 20110018683 A KR20110018683 A KR 20110018683A
Authority
KR
South Korea
Prior art keywords
circuit pattern
circuit
cover member
base substrate
embedded
Prior art date
Application number
KR1020090076271A
Other languages
Korean (ko)
Inventor
윤종혁
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020090076271A priority Critical patent/KR20110018683A/en
Publication of KR20110018683A publication Critical patent/KR20110018683A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: An embedded circuit board and a method for manufacturing the same are provided to reduce noises by not requiring a connection electrode. CONSTITUTION: A penetration electrode is formed in a circuit device(110). The circuit device comprises a first circuit pattern and a second circuit pattern. A base substrate(120) includes a third circuit pattern which is electrically connected to the first circuit pattern. The circuit device is arranged on the base substrate. A cover member covers the circuit device and includes a fourth circuit pattern which is electrically connected to the second circuit pattern.

Description

임베디드 회로 기판 및 임베디드 회로 기판의 제조 방법{Embedded substrate and method for manufacturing the embedded substrate}Embedded substrate and method for manufacturing the embedded substrate

본 발명은 임베디드 회로 기판에 관한 것으로서, 보다 상세하게는, 관통전극을 구비한 회로 소자가 배치되는 임베디드 회로 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an embedded circuit board, and more particularly, to an embedded circuit board on which a circuit element having a through electrode is disposed, and a manufacturing method thereof.

본 발명은 지식경제부의 산업기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다. [과제관리번호:10031768, 과제명:R2R 적층성형, 도금 interconnection 제조 및 신뢰성 평가 기술]The present invention is derived from research conducted as part of the industrial technology development project of the Ministry of Knowledge Economy. [Task control number: 10031768, Task name: R2R laminated molding, plating interconnection manufacturing and reliability evaluation technology]

전자 산업의 발달에 따라, 전자 부품의 소형화 및 다기능화에 대한 요구가 점차 증가하고 있다.With the development of the electronic industry, the demand for miniaturization and multifunctionalization of electronic components is gradually increasing.

전자 부품의 소형화 및 다기능을 추구하려면, 전자 부품을 구성하고 있는 회로 기판도 고밀도로 집적화되어야 한다. 따라서, 최근에는 다층의 구조를 가지는 기판의 개발이 활발히 진행되고 있다.In order to miniaturize and multifunctional electronic components, circuit boards constituting the electronic components must also be integrated at high density. Therefore, in recent years, development of the board | substrate which has a multilayered structure is progressing actively.

다층의 구조를 가지는 기판은 그 내부에 능동 소자, 수동 소자 등의 회로 소자 및 내부 회로 패턴이 매립되는 임베디드 회로 기판(embedded substrate)의 형식 을 가진다.A substrate having a multilayer structure has a form of an embedded substrate in which circuit elements such as active elements and passive elements and internal circuit patterns are embedded.

임베디드 회로 기판을 제조하는 방법은 여러 가지 방법이 있는데, 일반적으로 임베디드 회로 기판을 제조하기 위해서는 절연재를 적층시키는 방식이 많이 사용된다. 그러한 방식에서는, 매립된 회로 소자 등과 외부 회로 패턴과의 인터커넥션(interconnection)이 중요한 문제가 된다. 즉, 그러한 인터커넥션을 위해서는 적층된 절연재를 관통하는 비어홀을 형성하고 형성된 비어홀을 도전성 물질로 충진하는 공정이 필요한데, 비어홀을 형성하는 과정에서 디스미어(Desmear) 공정의 어려움 등의 문제가 발생할 뿐만 아니라, 전체적으로 작업 시간 및 작업 공정이 많이 소요되는 문제점이 있었다.There are many methods for manufacturing an embedded circuit board. In general, a method of stacking insulating materials is widely used to manufacture an embedded circuit board. In such a manner, interconnection with embedded circuit elements or the like and an external circuit pattern becomes an important problem. That is, for such interconnection, a process of forming a via hole penetrating the laminated insulation material and filling the formed via hole with a conductive material is required. In addition, a problem such as difficulty in a desmear process occurs in forming the via hole. In general, there was a problem that a large amount of time and work process.

따라서, 임베디드 회로 기판을 제조함에 있어, 제조 공정 및 제조 시간을 줄이면서 정밀도가 높은 회로 기판을 제조할 수 있는 새로운 제조 방법의 개발이 필요한 실정이다. Therefore, in manufacturing an embedded circuit board, it is necessary to develop a new manufacturing method capable of manufacturing a circuit board with high precision while reducing a manufacturing process and manufacturing time.

본 발명은, 관통전극을 구비한 회로 소자가 배치되는 임베디드 회로 기판 및 그 제조 방법을 제공하는 것을 주된 과제로 한다. This invention makes it the main subject to provide the embedded circuit board in which the circuit element provided with a through electrode is arrange | positioned, and its manufacturing method.

본 발명은, 내부에 관통전극이 형성되어 있고, 상기 관통전극의 일단에 연결된 제1 회로패턴을 구비하고, 상기 관통전극의 타단에 연결된 제2 회로 패턴을 구비한 회로 소자;와, 상기 제1 회로 패턴과 전기적으로 연결되는 제3 회로 패턴을 구비하며, 상기 회로 소자가 배치되는 베이스 기판;과, 상기 회로 소자를 덮도록 배치되며, 상기 제2 회로 패턴과 전기적으로 연결되는 제4 회로 패턴을 구비하는 커버 부재;를 포함하는 임베디드 회로 기판을 제공한다.According to another aspect of the present invention, there is provided a through electrode having a first circuit pattern connected to one end of the through electrode and having a second circuit pattern connected to the other end of the through electrode. A base substrate having a third circuit pattern electrically connected to the circuit pattern, and having the circuit element disposed thereon; and a fourth circuit pattern disposed to cover the circuit element and electrically connected to the second circuit pattern. It provides an embedded circuit board comprising a cover member having a.

여기서, 상기 회로 소자는 관통 실리콘 비아(Through Silicon Via) 구조의 반도체 칩일 수 있다.Here, the circuit device may be a semiconductor chip having a through silicon via structure.

여기서, 상기 제1 회로 패턴과 상기 제3 회로 패턴의 전기적인 연결은 이방성 도전 필름(Anisotropic conductive film)에 의해 이루어질 수 있다.Here, the electrical connection between the first circuit pattern and the third circuit pattern may be made by an anisotropic conductive film.

여기서, 상기 제2 회로 패턴과 상기 제4 회로 패턴의 전기적인 연결은 범프(bump)에 의해 이루어질 수 있다.Here, the electrical connection between the second circuit pattern and the fourth circuit pattern may be made by a bump.

여기서, 상기 커버 부재는 유전체 소재로 형성될 수 있다.Here, the cover member may be formed of a dielectric material.

여기서, 상기 커버 부재의 내부에는 상기 회로 소자가 수용되는 캐비티(cavity)가 형성되고, 상기 캐비티의 안쪽에는 상기 제2 회로 패턴과 상기 제4 회로 패턴을 전기적으로 연결하기 위한 구멍이 형성될 수 있다.Here, a cavity for accommodating the circuit element may be formed in the cover member, and a hole for electrically connecting the second circuit pattern and the fourth circuit pattern may be formed in the cavity. .

또한, 본 발명은, 내부에 관통전극이 형성되어 있고, 상기 관통전극의 일단에 연결된 제1 회로패턴을 구비하고, 상기 관통전극의 타단에 연결된 제2 회로 패턴을 구비한 회로 소자를 준비하는 단계;와, 제3 회로 패턴을 구비하는 베이스 기판을 준비하는 단계;와, 제4 회로 패턴을 구비하는 커버 부재를 준비하는 단계;와, 상기 제1 회로 패턴과 상기 제3 회로 패턴을 전기적으로 연결하여 상기 회로 소자를 상기 베이스 기판에 배치하는 단계;와, 상기 커버 부재로 상기 회로 소자를 덮도록 배치하며, 상기 제2 회로 패턴과 상기 제4 회로 패턴을 전기적으로 연결하는 단계;를 포함하는 임베디드 회로 기판의 제조 방법을 제공한다. In addition, the present invention, the step of preparing a circuit device having a through electrode formed therein, having a first circuit pattern connected to one end of the through electrode, and a second circuit pattern connected to the other end of the through electrode And preparing a base substrate having a third circuit pattern; and preparing a cover member having a fourth circuit pattern; electrically connecting the first circuit pattern and the third circuit pattern. Disposing the circuit element on the base substrate; and covering the circuit element with the cover member, and electrically connecting the second circuit pattern and the fourth circuit pattern. Provided is a method of manufacturing a circuit board.

여기서, 상기 회로 소자는 관통 실리콘 비아 구조의 반도체 칩일 수 있다.The circuit element may be a semiconductor chip having a through silicon via structure.

여기서, 상기 제1 회로 패턴과 상기 제3 회로 패턴의 전기적인 연결은 이방성 도전 필름에 의해 이루어질 수 있다.Here, the electrical connection between the first circuit pattern and the third circuit pattern may be made by an anisotropic conductive film.

여기서, 상기 제2 회로 패턴과 상기 제4 회로 패턴의 전기적인 연결은 범프에 의해 이루어질 수 있다.Here, the electrical connection between the second circuit pattern and the fourth circuit pattern may be made by bumps.

여기서, 상기 커버 부재는 유전체 소재로 이루어질 수 있다.Here, the cover member may be made of a dielectric material.

본 발명에 따르면, 적은 제조 공수로 정밀도가 높은 임베디드 회로 기판을 제조할 수 있는 효과가 있다.According to the present invention, there is an effect that can produce an embedded circuit board with high precision with a small manufacturing effort.

이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설 명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention according to a preferred embodiment.

도 1은 본 발명의 일 실시예에 관한 회로 소자의 단면도이고, 도 2는 본 발명의 일 실시예에 관한 임베디드 회로 기판의 전체 단면도이다.1 is a cross-sectional view of a circuit device according to an embodiment of the present invention, and FIG. 2 is an overall cross-sectional view of an embedded circuit board according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 임베디드 회로 기판(100)은 그 내부에 회로 소자(110)가 배치된다.As shown in FIG. 2, in the embedded circuit board 100 according to the exemplary embodiment of the present invention, a circuit element 110 is disposed therein.

도 1에 도시된 바와 같이, 회로 소자(110)로는 관통 실리콘 비아(Through Silicon Via) 구조의 반도체 칩이 사용되는데, 회로 소자(110)의 내부에는 관통전극(111)이 형성되어 있고, 관통전극(111)의 일단에는 제1 회로 패턴(112)이 배치되고, 관통전극(111)의 타단에는 제2 회로 패턴(113)이 배치된다.As shown in FIG. 1, a semiconductor chip having a through silicon via structure is used as the circuit element 110. A through electrode 111 is formed inside the circuit element 110, and the through electrode is formed therein. The first circuit pattern 112 is disposed at one end of the 111, and the second circuit pattern 113 is disposed at the other end of the through electrode 111.

여기서, 제1 회로 패턴(112)은, 설계자의 설계에 따라, 반도체 칩의 본딩 패드(bonding pad)의 역할도 할 수 있으며, 경우에 따라서는 회로 소자(110)의 본딩 패드 자체가 될 수도 있다. Here, the first circuit pattern 112 may also serve as a bonding pad of the semiconductor chip according to the designer's design, and in some cases, may also be the bonding pad itself of the circuit element 110. .

본 실시예에 따른 회로 소자(110)는 관통 실리콘 비아 구조의 반도체 칩이지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 회로 소자는 내부에 관통 전극을 구비한 회로 소자이면 되고, 그 외의 특별한 제한은 없다. 예를 들면, 본 발명에 따른 회로 소자는 관통 전극을 구비한 능동 소자, 수동 소자 등이 될 수 있다. 첨언하면, 여기서, 관통 전극이라고 함은 회로 소자(110)의 전면 패턴과 배면 패턴을 연결하는 전극이면 되고, 그 형상과 형태에는 특별한 제한이 없다.Although the circuit element 110 according to the present exemplary embodiment is a semiconductor chip having a through silicon via structure, the present invention is not limited thereto. That is, the circuit element which concerns on this invention should just be a circuit element provided with the penetration electrode inside, and there are no other special restrictions. For example, the circuit element according to the present invention may be an active element having a through electrode, a passive element, or the like. Incidentally, the through electrode may be any electrode that connects the front pattern and the back pattern of the circuit element 110, and the shape and shape thereof are not particularly limited.

한편, 도 2에 도시된 바와 같이, 임베디드 회로 기판(100)은 2층으로 이루어진 다층 회로 기판이다. On the other hand, as shown in Figure 2, the embedded circuit board 100 is a multilayer circuit board consisting of two layers.

본 실시예에 따르면, 임베디드 회로 기판(100)은 2층으로 이루어진 기판이나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 회로 기판은, 2층뿐만 아니라, 3층, 4층 등의 다수의 층을 가질 수 있다. 즉, 본 발명에 따른 제조 방법을 사용하여 제조할 수 있다면, 형성되는 층의 개수에는 특별한 제한은 없다. According to the present embodiment, the embedded circuit board 100 is a substrate composed of two layers, but the present invention is not limited thereto. That is, the circuit board according to the present invention may have not only two layers but also a plurality of layers such as three layers and four layers. That is, if it can be produced using the manufacturing method according to the present invention, there is no particular limitation on the number of layers formed.

임베디드 회로 기판(100)은, 회로 소자(110), 베이스 기판(120), 커버 부재(130)를 포함하여 구성된다.The embedded circuit board 100 includes a circuit element 110, a base substrate 120, and a cover member 130.

회로 소자(110)는, 전술한 바와 같이, 관통 실리콘 비아 구조의 반도체 칩이며, 회로 소자(110)는 베이스 기판(120)에 배치된다.As described above, the circuit element 110 is a semiconductor chip having a through silicon via structure, and the circuit element 110 is disposed on the base substrate 120.

베이스 기판(120)은 레진(resin)의 소재를 포함한 필름으로 이루어지는데, 폴리 이미드(polyimide), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate) 등으로 이루어진다.The base substrate 120 is made of a film including a resin material, and is made of polyimide, polyethylene terephthalate (PET, polyethyeleneterepthalate), or the like.

본 실시예에 따르는 임베디드 회로 기판(100)은 연성 회로 기판(flexible printed circuit board)이므로, 베이스 기판(120)도 연성의 성질을 가지는 소재로 구성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 임베디드 회로 기판은 경성 회로 기판의 성질을 가지도록 구성될 수 있고, 그렇게 되면, 베이스 기판의 소재로서 경도가 높은 복합 소재가 사용될 수도 있다.Since the embedded circuit board 100 according to the present exemplary embodiment is a flexible printed circuit board, the base substrate 120 may be made of a material having flexible properties, but the present invention is not limited thereto. That is, the embedded circuit board according to the present invention may be configured to have the properties of a rigid circuit board, and if so, a composite material having a high hardness may be used as the material of the base substrate.

베이스 기판(120)의 상면에는 제3 회로 패턴(121)이 형성되는데, 제3 회로 패턴(121)은 구리(Cu)등을 포함한 도전성의 소재로 이루어진다.A third circuit pattern 121 is formed on the upper surface of the base substrate 120, and the third circuit pattern 121 is made of a conductive material including copper (Cu).

제3 회로 패턴(121)은 회로 소자(110)의 제1 회로 패턴(112)과 전기적으로 연결되는데, 그러한 전기적인 연결은 이방성 도전 필름(ACF: anisotropic conduction film)(140)에 의해 이루어진다. The third circuit pattern 121 is electrically connected to the first circuit pattern 112 of the circuit element 110, and the electrical connection is made by an anisotropic conduction film (ACF) 140.

이방성 도전 필름(ACF: anisotropic conduction film)(140)은 회로 소자(110)와 베이스 기판(120) 사이에 배치되어, 제1 회로 패턴(112)과 제3 회로 패턴(121) 사이의 전기적인 연결을 수행하게 된다.An anisotropic conduction film (ACF) 140 is disposed between the circuit element 110 and the base substrate 120 to electrically connect the first circuit pattern 112 and the third circuit pattern 121. Will be performed.

이방성 도전 필름(140)은 도전성 물질(141)을 포함하는데, 그 도전성 물질(141)은 볼(ball)의 형상을 가지고 있다. 작업자는, 도전성 물질(141)이 제1 회로 패턴(112)과 제3 회로 패턴(121)에 동시에 접촉하도록 이방성 도전 필름(140)을 가압한다. 그렇게 되면, 이방성 도전 필름(140)의 도전성 물질(141)에 의하여 제1 회로 패턴(112)과 제3 회로 패턴(121)이 전기적으로 연결되게 됨으로써, 회로 소자(110)는 베이스 기판(120)에 플립 칩 본딩 방식(flip chip bonding method)으로 접합되어 배치되게 된다.The anisotropic conductive film 140 includes a conductive material 141, which has a ball shape. The operator presses the anisotropic conductive film 140 such that the conductive material 141 contacts the first circuit pattern 112 and the third circuit pattern 121 at the same time. In this case, the first circuit pattern 112 and the third circuit pattern 121 are electrically connected to each other by the conductive material 141 of the anisotropic conductive film 140, so that the circuit element 110 is connected to the base substrate 120. They are bonded and arranged in a flip chip bonding method.

본 실시예에 따른 이방성 도전 필름(140)의 도전성 물질(141)은 볼의 형상을 가지고 있으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 이방성 도전 필름의 종류에 따라 도전성 물질은 볼의 형상을 가지지 않을 수도 있다.The conductive material 141 of the anisotropic conductive film 140 according to the present embodiment has a ball shape, but the present invention is not limited thereto. That is, the conductive material may not have the shape of a ball depending on the kind of anisotropic conductive film according to the present invention.

한편, 커버 부재(130)는, 베이스 기판(120) 상에 배치되며, 회로 소자(110)를 덮도록 배치된다.Meanwhile, the cover member 130 is disposed on the base substrate 120 and is disposed to cover the circuit element 110.

커버 부재(130)는 유전체 소재를 적층하여 형성하는데, 커버 부재(130)의 안쪽에는 회로 소자(110)가 배치되는 캐비티(cavity)(131)가 형성된다.The cover member 130 is formed by stacking a dielectric material, and a cavity 131 in which the circuit element 110 is disposed is formed inside the cover member 130.

본 실시예의 커버 부재(130)는 유전체 소재를 순차적으로 적층하여 형성하나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 커버 부재는 에폭시 등 의 몰딩 소재를 이용하여 사출 성형 방식으로 형성될 수 있으며, RCC(resin coated copper) 등의 재료를 프리 몰딩(pre-molding)하여 형성할 수도 있다. The cover member 130 of the present embodiment is formed by sequentially stacking a dielectric material, but the present invention is not limited thereto. That is, the cover member according to the present invention may be formed by injection molding using a molding material such as epoxy, or may be formed by pre-molding a material such as resin coated copper (RCC).

커버 부재(130)의 상면에는 제4 회로 패턴(132)이 형성되어 있으며, 커버 부재(130)의 부분 중 캐비티(131)와 연결되며 제4 회로 패턴(132)의 하방에 위치한 부분에는 구멍(131a)이 형성된다. 여기서, 구멍(131a)은 캐비티(131)의 안쪽에 형성되어 제4 회로 패턴(132)과 회로 소자(110)의 제2 회로 패턴(113)을 서로 연결시키는 기능을 수행하게 된다.A fourth circuit pattern 132 is formed on an upper surface of the cover member 130, and is connected to the cavity 131 among the portions of the cover member 130, and a hole is formed in a portion below the fourth circuit pattern 132. 131a) is formed. Here, the hole 131a is formed in the cavity 131 to serve to connect the fourth circuit pattern 132 and the second circuit pattern 113 of the circuit element 110 to each other.

여기서, 제4 회로 패턴(132)은 구리(Cu)등을 포함한 도전성의 소재로 이루어지는데, 제4 회로 패턴(132)은 임베디드 회로 기판(100)의 2층에 위치한 회로를 형성하게 된다.Here, the fourth circuit pattern 132 is made of a conductive material including copper (Cu), the fourth circuit pattern 132 forms a circuit located on the two layers of the embedded circuit board 100.

제4 회로 패턴(132)은 회로 소자(110)의 제2 회로 패턴(113)과 전기적으로 연결되는데, 그러한 전기적인 연결은 범프(bump)(150)에 의해 이루어진다. The fourth circuit pattern 132 is electrically connected to the second circuit pattern 113 of the circuit element 110, and such electrical connection is made by a bump 150.

범프(150)로는 솔더 범프(solder bump) 또는 솔더 볼(solder ball) 등이 사용될 수 있다.As the bump 150, a solder bump or a solder ball may be used.

이하, 도 1 및 도 3 내지 도 6을 참조하여, 본 실시예에 관한 임베디드 회로 기판(100)의 제조 방법에 대해 살펴보기로 한다.Hereinafter, a method of manufacturing the embedded circuit board 100 according to the present embodiment will be described with reference to FIGS. 1 and 3 to 6.

도 3 내지 도 5는 본 발명의 일 실시예에 관한 임베디드 회로 기판의 각 제조 공정별 단계를 도시한 도면들이고, 도 6은 본 발명의 일 실시예에 관한 임베디드 회로 기판의 제조 방법을 도시한 흐름도이다.3 to 5 are diagrams showing the steps for each manufacturing process of the embedded circuit board according to an embodiment of the present invention, Figure 6 is a flow chart showing a manufacturing method of an embedded circuit board according to an embodiment of the present invention. to be.

먼저, 제조자는 회로 소자(110)를 준비하고, 베이스 기판(120)을 준비하고, 커버 부재(130)를 준비한다(단계 S101).First, the manufacturer prepares the circuit element 110, prepares the base substrate 120, and prepares the cover member 130 (step S101).

여기서, 준비하는 회로 소자(110)는 전술한 바와 같이, 관통 실리콘 비아(Through Silicon Via) 구조의 반도체 칩인데, 그 내부에 관통전극(111)이 형성되어 있고, 관통전극(111)의 일단에는 제1 회로 패턴(112)이 배치되어 있으며, 관통전극(111)의 타단에는 제2 회로 패턴(113)이 배치되어 있다.Here, the circuit element 110 to be prepared is a semiconductor chip having a through silicon via structure as described above, the through electrode 111 is formed therein, and one end of the through electrode 111 The first circuit pattern 112 is disposed, and the second circuit pattern 113 is disposed at the other end of the through electrode 111.

또한, 준비하는 베이스 기판(120)에는 제3 회로 패턴(121)이 형성되어 있다. 여기서, 제3 회로 패턴(121)은 구리 소재로 이루어지며 스크린 프린팅 방법, 잉크젯 프린팅 방법, 포토 리소그래피 공정 등의 방식으로 형성된다.In addition, a third circuit pattern 121 is formed on the base substrate 120 to be prepared. Here, the third circuit pattern 121 is made of a copper material and is formed by a screen printing method, an inkjet printing method, a photolithography process, or the like.

또한, 준비하는 커버 부재(130)에는, 전술한 바와 같이, 캐비티(131)와 구멍(131a) 및 제4 회로 패턴(132)이 형성되어 있는데, 제4 회로 패턴(132)은 구리 소재로 이루어지며 스크린 프린팅 방법, 잉크젯 프린팅 방법, 포토 리소그래피 공정 등의 방식으로 형성된다.In addition, as described above, the cavity 131, the holes 131a, and the fourth circuit pattern 132 are formed in the cover member 130 to be prepared. The fourth circuit pattern 132 is made of copper. And is formed by a screen printing method, an inkjet printing method, a photolithography process, or the like.

그 다음, 도 4에 도시된 바와 같이, 제조자는 회로 소자(110)를 베이스 기판(120)에 배치한다(단계 S102). Then, as shown in FIG. 4, the manufacturer places the circuit element 110 on the base substrate 120 (step S102).

이를 위해, 이방성 도전 필름(140)을 회로 소자(110)와 베이스 기판(120) 사이에 배치시키고, 회로 소자(110)를 베이스 기판(120)의 방향으로 가압하면서 이방성 도전 필름(140)을 소정의 온도로 가열한다. 그렇게 되면, 이방성 도전 필름(140)이 눌리면서 도전성 물질(141)이 제1 회로 패턴(112)과 제3 회로 패턴(121)에 동시에 접촉하게 됨으로써, 회로 소자(110)와 베이스 기판(120)이 전기적으로 연결되게 된다.To this end, the anisotropic conductive film 140 is disposed between the circuit element 110 and the base substrate 120, and the anisotropic conductive film 140 is pressed while pressing the circuit element 110 in the direction of the base substrate 120. Heated to a temperature of. When the anisotropic conductive film 140 is pressed, the conductive material 141 is brought into contact with the first circuit pattern 112 and the third circuit pattern 121 at the same time, thereby providing the circuit element 110 and the base substrate 120. Electrical connection.

그 다음, 제조자는, 도 5에 도시된 바와 같이, 커버 부재(130)와 베이스 기판(120)을 결합한다(단계 S103).Then, the manufacturer combines the cover member 130 and the base substrate 120, as shown in FIG. 5 (step S103).

이를 위해, 제조자는 제2 회로 패턴(113)의 상부에 범프(150)를 배치하고, 커버 부재(130)의 캐비티(131)에 회로 소자(110)가 위치하도록 조정하면서, 커버 부재(130)를 베이스 기판(120)의 방향으로 눌러 최종적으로 커버 부재(130)를 베이스 기판(120)에 결합하여, 도 2에 도시된 임베디드 회로 기판(100)을 구현한다. To this end, the manufacturer arranges the bump 150 on the upper portion of the second circuit pattern 113 and adjusts the circuit element 110 to be positioned in the cavity 131 of the cover member 130. Is pressed in the direction of the base substrate 120 to finally couple the cover member 130 to the base substrate 120, thereby implementing the embedded circuit board 100 shown in FIG.

여기서, 제조자는, 범프(150)가 제4 회로 패턴(132)에 접촉하기 시작하면, 외부로부터 소정의 열을 가하여, 범프(150)를 용융시켜 제2 회로 패턴(113)과 제4 회로 패턴(132)을 전기적으로 연결할 수 있다. 그 때, 용융된 범프(150)는 구멍(131a)의 내벽을 채우면서 제2 회로 패턴(113)과 제4 회로 패턴(132)을 전기적으로 연결하는데, 조립이 완료된 범프(150)의 최종 모습은 도 2에 도시되어 있다.Here, when the bump 150 starts to contact the fourth circuit pattern 132, the manufacturer applies a predetermined heat from the outside to melt the bump 150 to cause the second circuit pattern 113 and the fourth circuit pattern to be in contact with the fourth circuit pattern 132. 132 may be electrically connected. At this time, the molten bump 150 electrically connects the second circuit pattern 113 and the fourth circuit pattern 132 while filling the inner wall of the hole 131a. The final shape of the bump 150 is assembled. Is shown in FIG. 2.

여기서, 제조자는 다른 방법을 사용할 수도 있는데, 일 예로 제2 회로 패턴(113)의 상부에 범프(150)를 배치할 때 이미 어느 정도 용융된 범프(150)를 배치한 후, 조속한 시간 내에 커버 부재(130)와 베이스 기판(120)을 조립하여 제2 회로 패턴(113)과 제4 회로 패턴(132)을 전기적으로 연결하는 방법을 적용할 수도 있다.Here, the manufacturer may use another method. For example, when the bump 150 is already disposed to some extent when the bump 150 is disposed on the second circuit pattern 113, the cover member may be quickly disposed. A method of electrically connecting the second circuit pattern 113 and the fourth circuit pattern 132 by assembling the 130 and the base substrate 120 may be applied.

본 실시예에서는 회로 소자(110)를 베이스 기판(120)에 배치한 후(S102 단계를 거친 후), S103 단계에서 비로서 회로 소자(110)의 제2 회로 패턴(113)의 상부에 범프(150)를 배치하는 공정을 수행하나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 회로 소자(110)를 베이스 기판(120)에 배치하기 전에 제2 회로 패턴(113)의 상부에 범프(150)를 배치하는 공정을 수행할 수도 있다.In the present exemplary embodiment, after the circuit element 110 is disposed on the base substrate 120 (after step S102), the bumps are formed on the second circuit pattern 113 of the circuit element 110 as a ratio at step S103. 150) but the present invention is not limited thereto. That is, according to the present invention, before the circuit element 110 is disposed on the base substrate 120, a process of disposing the bump 150 on the second circuit pattern 113 may be performed.

한편, 단계 S103에서, 커버 부재(130)가 베이스 기판(120)에 접촉하여 가압될 때, 커버 부재(130)의 형상이 변화하게 된다. 작업자는 이를 위해 외부로부터 소정의 열을 가하여 커버 부재(130)를 반경화 상태로 변화시켜 변형이 가능한 상태로 함으로써, 베이스 기판(120)과의 접촉 시 공간이 발생하지 않도록 함과 동시에 소정의 접착력을 가지도록 한다.On the other hand, in step S103, when the cover member 130 is pressed against the base substrate 120, the shape of the cover member 130 is changed. To this end, the operator applies a predetermined heat from the outside to change the cover member 130 to a semi-cured state so as to be deformable, thereby preventing space from being generated when contacting the base substrate 120 and at the same time having a predetermined adhesive force. To have.

본 실시예에서는 베이스 기판(120)과 커버 부재(130)와의 상호 고정을 위해 접착제를 사용하지 않으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 접착제를 사용함으로써 베이스 기판(120)과 커버 부재(130)의 상호 고정을 확실히 수행할 수도 있다. In this embodiment, the adhesive is not used to mutually fix the base substrate 120 and the cover member 130, but the present invention is not limited thereto. That is, according to the present invention, the fixing of the base substrate 120 and the cover member 130 can be surely performed by using an adhesive.

본 실시예의 경우는, 제조자는 먼저 단계 S101에서 회로 소자(110), 베이스 기판(120) 및 커버 부재(130)를 준비한 후, 이 후 조립 과정을 거치지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 임베디드 회로 기판의 제조 방법에 따르면, 단계 S101에서 회로 소자(110) 및 베이스 기판(120)을 먼저 준비하고 단계 S102에서 회로 소자(110)를 베이스 기판(120)에 배치한 다음, 비로소 커버 부재(130)를 준비한 후, 단계 S103을 수행할 수도 있다.In this embodiment, the manufacturer first prepares the circuit element 110, the base substrate 120 and the cover member 130 in step S101, and then goes through the assembly process, but the present invention is not limited thereto. That is, according to the method for manufacturing an embedded circuit board according to the present invention, in step S101, the circuit element 110 and the base substrate 120 are prepared first, and in step S102, the circuit element 110 is disposed on the base substrate 120. Next, after preparing the cover member 130, step S103 may be performed.

이상과 같이, 본 실시예에 따른 임베디드 회로 기판(100)은, 배치되는 회로 소자(110)로서 관통전극(111)을 구비한 반도체 칩을 사용함으로써, 임베디드 회로 기판(110) 내의 인터커넥션(interconnection)의 길이를 짧게 함으로써, 고주파의 구동 영역에서 노이즈(noise) 발생을 줄일 수 있는 장점이 있다. As described above, the embedded circuit board 100 according to the present exemplary embodiment uses a semiconductor chip having the through electrode 111 as the circuit element 110 to be disposed, thereby interconnecting the embedded circuit board 110. By shortening the length), there is an advantage in that noise can be reduced in a high frequency driving region.

즉, 종래의 다층 임베디드 회로 기판에서는 내층 회로 기판의 회로 패턴과 외층 회로 패턴과의 전기적 연결을 위하여, 본 실시예의 커버 부재(130)의 두께만큼의 길이를 가지는 비아 홀(via hole) 및 연결 전극(interconnection electrode)이 필요하지만, 본 실시예에 따른 임베디드 회로 기판(100)은 그러한 연결 전극을 구비하지 않아도 되므로, 종래의 기술에 비하여 노이즈 발생을 줄일 수 있는 장점이 있게 된다.That is, in the conventional multilayer embedded circuit board, via holes and connecting electrodes having a length equal to the thickness of the cover member 130 of the present embodiment, for electrical connection between the circuit pattern of the inner layer circuit board and the outer layer circuit pattern. (interconnection electrode) is required, but since the embedded circuit board 100 according to the present embodiment does not have to have such a connection electrode, there is an advantage that the generation of noise can be reduced as compared with the prior art.

또한, 본 실시예에 따른 임베디드 회로 기판(100)은, 종래의 다층 임베디드 회로 기판의 연결 전극을 배치하기 위한 비아 홀을 구비하지 않아도 되므로, 제조 시 제조 공수 및 제조 비용을 줄일 수 있는 장점이 있으며, 공간의 효율적인 이용이 가능하여 기판 설계의 자유도를 증가시킬 수 있는 장점이 있다.In addition, since the embedded circuit board 100 according to the present embodiment does not have to have a via hole for arranging connection electrodes of a conventional multilayer embedded circuit board, there is an advantage of reducing manufacturing man-hours and manufacturing costs during manufacturing. In addition, there is an advantage in that the efficient use of space can increase the degree of freedom of substrate design.

본 발명은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art. It will be possible. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

도 1은 본 발명의 일 실시예에 관한 회로 소자의 단면도이다.1 is a cross-sectional view of a circuit device according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 관한 임베디드 회로 기판의 전체 단면도이다.2 is a cross-sectional view of an embedded circuit board in accordance with an embodiment of the present invention.

도 3 내지 도 5는 본 발명의 일 실시예에 관한 임베디드 회로 기판의 각 제조 공정별 단계를 도시한 도면들이다.3 to 5 are diagrams illustrating steps of manufacturing processes of an embedded circuit board according to an exemplary embodiment of the present invention.

도 6은 본 발명의 일 실시예에 관한 임베디드 회로 기판의 제조 방법을 도시한 흐름도이다.6 is a flowchart illustrating a method of manufacturing an embedded circuit board in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 임베디드 회로 기판 110: 회로 소자100: embedded circuit board 110: circuit element

111: 관통전극 112: 제1 회로 패턴111: through electrode 112: first circuit pattern

113: 제2 회로 패턴 120: 베이스 기판113: second circuit pattern 120: base substrate

121: 제3 회로 패턴 130: 커버 부재 121: third circuit pattern 130: cover member

131: 캐비티 131a: 구멍131: cavity 131a: hole

132: 제4 회로 패턴 140: 이방성 도전 필름132: fourth circuit pattern 140: anisotropic conductive film

150: 범프 160: 접착제150: bump 160: adhesive

Claims (11)

내부에 관통전극이 형성되어 있고, 상기 관통전극의 일단에 연결된 제1 회로패턴을 구비하고, 상기 관통전극의 타단에 연결된 제2 회로 패턴을 구비한 회로 소자;A circuit element having a through electrode formed therein, having a first circuit pattern connected to one end of the through electrode, and a second circuit pattern connected to the other end of the through electrode; 상기 제1 회로 패턴과 전기적으로 연결되는 제3 회로 패턴을 구비하며, 상기 회로 소자가 배치되는 베이스 기판; 및A base substrate having a third circuit pattern electrically connected to the first circuit pattern, wherein the base element is disposed; And 상기 회로 소자를 덮도록 배치되며, 상기 제2 회로 패턴과 전기적으로 연결되는 제4 회로 패턴을 구비하는 커버 부재;를 포함하는 임베디드 회로 기판. And a cover member disposed to cover the circuit device, the cover member including a fourth circuit pattern electrically connected to the second circuit pattern. 제1항에 있어서,The method of claim 1, 상기 회로 소자는 관통 실리콘 비아(Through Silicon Via) 구조의 반도체 칩인 임베디드 회로 기판.The circuit device is an embedded circuit board is a semiconductor chip having a through silicon via structure. 제1항에 있어서,The method of claim 1, 상기 제1 회로 패턴과 상기 제3 회로 패턴의 전기적인 연결은 이방성 도전 필름(Anisotropic conductive film)에 의해 이루어지는 임베디드 회로 기판.And an electrical connection between the first circuit pattern and the third circuit pattern is made of an anisotropic conductive film. 제1항에 있어서,The method of claim 1, 상기 제2 회로 패턴과 상기 제4 회로 패턴의 전기적인 연결은 범프(bump)에 의해 이루어지는 임베디드 회로 기판.And an electrical connection between the second circuit pattern and the fourth circuit pattern is performed by bumps. 제1항에 있어서,The method of claim 1, 상기 커버 부재는 유전체 소재로 형성되는 임베디드 회로 기판.The cover member is an embedded circuit board formed of a dielectric material. 제1항에 있어서,The method of claim 1, 상기 커버 부재의 내부에는 상기 회로 소자가 수용되는 캐비티(cavity)가 형성되고, A cavity is formed in the cover member to accommodate the circuit element. 상기 캐비티의 안쪽에는 상기 제2 회로 패턴과 상기 제4 회로 패턴을 전기적으로 연결하기 위한 구멍이 형성되는 임베디드 회로 기판.And an opening formed in the cavity to electrically connect the second circuit pattern and the fourth circuit pattern. 내부에 관통전극이 형성되어 있고, 상기 관통전극의 일단에 연결된 제1 회로패턴을 구비하고, 상기 관통전극의 타단에 연결된 제2 회로 패턴을 구비한 회로 소자를 준비하는 단계;Preparing a circuit device having a through electrode formed therein, including a first circuit pattern connected to one end of the through electrode, and a second circuit pattern connected to the other end of the through electrode; 제3 회로 패턴을 구비하는 베이스 기판을 준비하는 단계;Preparing a base substrate having a third circuit pattern; 제4 회로 패턴을 구비하는 커버 부재를 준비하는 단계;Preparing a cover member having a fourth circuit pattern; 상기 제1 회로 패턴과 상기 제3 회로 패턴을 전기적으로 연결하여 상기 회로 소자를 상기 베이스 기판에 배치하는 단계; 및Placing the circuit element on the base substrate by electrically connecting the first circuit pattern and the third circuit pattern; And 상기 커버 부재로 상기 회로 소자를 덮도록 배치하며, 상기 제2 회로 패턴과 상기 제4 회로 패턴을 전기적으로 연결하는 단계;를 포함하는 임베디드 회로 기판 의 제조 방법. And covering the circuit element with the cover member, and electrically connecting the second circuit pattern and the fourth circuit pattern. 제7항에 있어서,The method of claim 7, wherein 상기 회로 소자는 관통 실리콘 비아 구조의 반도체 칩인 임베디드 회로 기판의 제조 방법.The circuit device is a method of manufacturing an embedded circuit board is a semiconductor chip having a through silicon via structure. 제7항에 있어서,The method of claim 7, wherein 상기 제1 회로 패턴과 상기 제3 회로 패턴의 전기적인 연결은 이방성 도전 필름에 의해 이루어지는 임베디드 회로 기판의 제조 방법.And electrically connecting the first circuit pattern and the third circuit pattern to each other by an anisotropic conductive film. 제7항에 있어서,The method of claim 7, wherein 상기 제2 회로 패턴과 상기 제4 회로 패턴의 전기적인 연결은 범프에 의해 이루어지는 임베디드 회로 기판의 제조 방법.And electrically connecting the second circuit pattern to the fourth circuit pattern by bumps. 제7항에 있어서,The method of claim 7, wherein 상기 커버 부재는 유전체 소재로 이루어진 임베디드 회로 기판의 제조 방법.And the cover member is made of a dielectric material.
KR1020090076271A 2009-08-18 2009-08-18 Embedded substrate and method for manufacturing the embedded substrate KR20110018683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090076271A KR20110018683A (en) 2009-08-18 2009-08-18 Embedded substrate and method for manufacturing the embedded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090076271A KR20110018683A (en) 2009-08-18 2009-08-18 Embedded substrate and method for manufacturing the embedded substrate

Publications (1)

Publication Number Publication Date
KR20110018683A true KR20110018683A (en) 2011-02-24

Family

ID=43776278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090076271A KR20110018683A (en) 2009-08-18 2009-08-18 Embedded substrate and method for manufacturing the embedded substrate

Country Status (1)

Country Link
KR (1) KR20110018683A (en)

Similar Documents

Publication Publication Date Title
JP6281016B2 (en) Circuit board and manufacturing method thereof
KR100987688B1 (en) Printed wiring board and method for manufacturing printed wiring board
JP5191889B2 (en) Manufacturing method of component built-in wiring board
US8559184B2 (en) Electronic component built-in substrate and method of manufacturing the same
JP5093353B2 (en) Manufacturing method of component built-in module and component built-in module
US7678612B2 (en) Method of manufacturing semiconductor device
KR101438915B1 (en) The printed circuit board and the method for manufacturing the same
JP2008283166A (en) Capacitor and wiring board
JP5462450B2 (en) Component built-in printed wiring board and method for manufacturing component built-in printed wiring board
JP2006222334A (en) Component built-in module, component built-in wiring substrate, method of manufacturing them and electronic device employing them
KR101139084B1 (en) Multilayer printed circuit board and method of making same
JP5093104B2 (en) Interposer with built-in passive components
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
KR20150001125A (en) Complex integrated circuit device package manufacturing method
KR20110018683A (en) Embedded substrate and method for manufacturing the embedded substrate
US20070230146A1 (en) Printed-wiring board with built-in component, manufacturing method of printed-wiring board with built-in component, and electronic device
JP6068167B2 (en) Wiring board and manufacturing method thereof
KR100952029B1 (en) Module package and method for fabricating the same
KR20100117975A (en) Embedded circuit board and method of manufacturing the same
KR101448110B1 (en) Method for manufacturing printed circuit board embedded semiconductor device
KR101510379B1 (en) Printed circuit board assembly
KR101228320B1 (en) Embedded substrate and method for manufacturing the embedded substrate
JP2008135483A (en) Substrate incorporating electronic component and its manufacturing method
JP5672026B2 (en) Electronic equipment
KR20090093673A (en) Method for manufacturing printed circuit board

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination