KR101448110B1 - Method for manufacturing printed circuit board embedded semiconductor device - Google Patents

Method for manufacturing printed circuit board embedded semiconductor device Download PDF

Info

Publication number
KR101448110B1
KR101448110B1 KR1020070127418A KR20070127418A KR101448110B1 KR 101448110 B1 KR101448110 B1 KR 101448110B1 KR 1020070127418 A KR1020070127418 A KR 1020070127418A KR 20070127418 A KR20070127418 A KR 20070127418A KR 101448110 B1 KR101448110 B1 KR 101448110B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
base substrate
semiconductor element
insulating plate
Prior art date
Application number
KR1020070127418A
Other languages
Korean (ko)
Other versions
KR20090060551A (en
Inventor
김상현
조시연
이영민
김기현
서호성
조신희
최연호
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020070127418A priority Critical patent/KR101448110B1/en
Publication of KR20090060551A publication Critical patent/KR20090060551A/en
Application granted granted Critical
Publication of KR101448110B1 publication Critical patent/KR101448110B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다수개의 도전성 패드를 갖는 반도체 소자가 내장되는 인쇄회로기판을 제조하는 방법에 관한 것으로, 일정 두께의 하부 절연판을 준비하는 과정과, 하부 절연판 상으로 반도체 소자를 삽입하기 위한 소자 실장 영역이 형성된 베이스 기판을 적층하는 과정과, 소자 실장 영역을 통해 반도체 소자를 삽입하는 과정과, 도전성 패드 각각을 노출시키기 위한 개구부가 형성된 상부 절연판을 베이스 기판 및 반도체 소자 상으로 적층하는 과정과, 도전성 패드로부터 상부 절연판 상으로 각각 연장되는 다수개의 도전성 배선을 인쇄하는 과정을 포함한다. 본 발명에 따르면, 반도체 소자 내장형 인쇄회로기판을 이루는 각각의 구성을 개별적으로 준비하고, 이들을 순차적으로 적층한다. 뿐만 아니라, 인쇄회로기판에 내장되는 반도체 소자로부터 인출되는 도전성 배선을 인쇄 방식으로 형성한다. 이로 인하여, 비교적 단순한 제조 절차에 따라 반도체 소자 내장형 인쇄회로기판을 제조할 수 있다. 이에 따라, 반도체 소자 내장형 인쇄회로기판을 제조하는데 소요되는 시간 및 비용을 절감시킬 수 있다.The present invention relates to a method of manufacturing a printed circuit board having a semiconductor element having a plurality of conductive pads, the method comprising the steps of: preparing a lower insulating plate having a predetermined thickness; Stacking the formed base substrate, inserting the semiconductor element through the element mounting region, laminating an upper insulating plate having openings for exposing each of the conductive pads on the base substrate and the semiconductor element, And printing a plurality of conductive wirings each extending on the upper insulating plate. According to the present invention, the respective constituent elements of the semiconductor element built-in type printed circuit board are individually prepared, and these are successively laminated. In addition, a conductive wiring drawn out from a semiconductor element embedded in a printed circuit board is formed by a printing method. Accordingly, a semiconductor device-embedded printed circuit board can be manufactured according to a relatively simple manufacturing procedure. Accordingly, it is possible to reduce the time and cost required for manufacturing the semiconductor device-embedded printed circuit board.

반도체 소자, 인쇄회로기판, 베이스 기판, 도전성 배선, 인쇄 Semiconductor device, printed circuit board, base board, conductive wiring, printing

Description

반도체 소자 내장형 인쇄회로기판의 제조 방법{METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD EMBEDDED SEMICONDUCTOR DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것으로, 특히 반도체 소자 내장형 인쇄회로기판 및 그의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board and a method of manufacturing the same, and more particularly to a printed circuit board with a built-in semiconductor device and a method of manufacturing the same.

최근 전자산업의 발달에 따라 전자제품이 점차로 경박단소화 및 고기능화되고 있는 추세이다. 이와 더불어, 전자산업의 기술은 반도체 소자 등의 역할을 인쇄회로기판에 부여하는 방향으로 발전하고 있다. 즉 반도체 소자 등이 인쇄회로기판에 내장된 반도체 소자 내장형 인쇄회로기판이 개발되고 있다. 이러한 반도체 소자 내장형 인쇄회로기판에서 반도체 소자가 내부에 삽입되기 때문에, 반도체 소자가 외부에 실장되는 것보다 안정된 수율을 유지할 수 있는 장점이 있다. Recently, electronic products are gradually becoming thinner and more sophisticated and more sophisticated according to the development of electronic industry. In addition, the technology of the electronic industry is developing in the direction of giving a role of a semiconductor element to a printed circuit board. That is, a printed circuit board with a built-in semiconductor element in which a semiconductor element or the like is embedded in a printed circuit board is being developed. Since the semiconductor element is inserted into the printed circuit board with a built-in semiconductor device, it is advantageous in that a stable yield can be maintained as compared with the case where the semiconductor element is mounted on the outside.

그런데 상기와 같은 반도체 소자 내장형 인쇄회로기판은 제조 절차가 복잡한 문제점이 있다. 즉 반도체 소자 내장형 인쇄회로기판을 이루는 각각의 구성의 형태를 각각의 구성을 적층하면서 변경해야 한다. 그리고 인쇄회로기판에 내장되는 반도체 소자로부터 인출되는 회로를 형성하기 위해서, 도금(plating), 에칭(etching)과 같은 복잡한 공정이 이루어져야 한다. 이로 인하여, 반도체 소자 내장형 인쇄회로기판을 제조하는데 비교적 장시간 및 고비용이 소요된다. However, the above-described printed circuit board with a built-in semiconductor device has a complicated manufacturing procedure. That is, the configuration of the respective constituent elements of the semiconductor element built-in type printed circuit board must be changed while laminating the respective constituent elements. In addition, complicated processes such as plating and etching must be performed in order to form a circuit that is drawn out from a semiconductor device embedded in a printed circuit board. Therefore, it takes a comparatively long time and a high cost to manufacture a semiconductor element built-in type printed circuit board.

상기 과제를 해결하기 위한 본 발명에 따른 다수개의 도전성 패드를 갖는 반도체 소자가 내장되는 인쇄회로기판을 제조하는 방법은, 일정 두께의 하부 절연판을 준비하는 과정과, 상기 하부 절연판 상으로 상기 반도체 소자를 삽입하기 위한 소자 실장 영역이 형성된 베이스 기판을 적층하는 과정과, 상기 소자 실장 영역을 통해 상기 반도체 소자를 삽입하는 과정과, 상기 도전성 패드 각각을 노출시키기 위한 개구부가 형성된 상부 절연판을 상기 베이스 기판 및 상기 반도체 소자 상으로 적층하는 과정과, 상기 도전성 패드로부터 상기 상부 절연판 상으로 각각 연장되는 다수개의 도전성 배선을 인쇄하는 과정을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board having a plurality of conductive pads, the method including the steps of: preparing a lower insulating plate having a predetermined thickness; The method of manufacturing a semiconductor device according to any one of claims 1 to 3, further comprising the steps of: stacking a base substrate on which an element mounting region for inserting is formed; inserting the semiconductor element through the element mounting region; And a plurality of conductive wirings extending from the conductive pads to the upper insulating plate, respectively.

따라서, 상기와 같은 본 발명에 따른 반도체 소자 내장형 인쇄회로기판의 제조 방법은, 반도체 소자 내장형 인쇄회로기판을 이루는 각각의 구성을 개별적으로 준비하고, 이들을 순차적으로 적층한다. 뿐만 아니라, 인쇄회로기판에 내장되는 반도체 소자로부터 인출되는 도전성 배선을 인쇄 방식으로 형성한다. 이로 인하여, 비교적 단순한 제조 절차에 따라 반도체 소자 내장형 인쇄회로기판을 제조할 수 있다. 이에 따라, 반도체 소자 내장형 인쇄회로기판을 제조하는데 소요되는 시간 및 비용을 절감시킬 수 있다. Therefore, in the method of manufacturing a printed circuit board with a built-in semiconductor device according to the present invention, the respective constituent elements of the printed circuit board with a built-in semiconductor device are individually prepared and then sequentially laminated. In addition, a conductive wiring drawn out from a semiconductor element embedded in a printed circuit board is formed by a printing method. Accordingly, a semiconductor device-embedded printed circuit board can be manufactured according to a relatively simple manufacturing procedure. Accordingly, it is possible to reduce the time and cost required for manufacturing the semiconductor device-embedded printed circuit board.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판을 도시하는 단면도이다. 1 is a cross-sectional view illustrating a semiconductor device-embedded printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 반도체 소자 내장형 인쇄회로기판(100)은, 하부 절연판(10), 베이스 기판(20), 반도체 소자(30), 상부 절연판(50), 도전성 배선(60) 및 보호판(70)을 포함한다. 1, the semiconductor device-embedded printed circuit board 100 according to the present embodiment includes a lower insulating plate 10, a base substrate 20, a semiconductor element 30, an upper insulating plate 50, a conductive wiring 60 And a protection plate 70. [

즉 하부 절연판(10) 상에 베이스 기판(20)과 반도체 소자(30)가 적층되어 있다. 이 때 반도체 소자(30)는 반도체 소자(30)와 적어도 동일한 사이즈로 베이스 기판(20)에 형성된 소자 실장 영역(21)을 통해 삽입되어 있다. 그리고 베이스 기판(20) 및 반도체 소자(30) 상에 상부 절연판(50)이 적층되어 있다. 이 때 반도체 소자(30)의 도전성 패드(31)는 상부 절연판(50)의 개구부(51)들을 통해 외부로 노출되어 있다. 또한 각각의 도전성 배선(60)이 특정 도전성 패드(31)로부터 상부 절연판(50) 상으로 상호 이격되어 연장되도록 인쇄되어 있다. 게다가 상부 절연 판(50) 및 도전성 배선(60) 상에 보호판(70)이 적층되어 있다. 이 때 각각의 도전성 배선(60)의 일정 영역이 보호판(70)으로부터 외부로 노출되어 있다. The base substrate 20 and the semiconductor element 30 are stacked on the lower insulating plate 10. At this time, the semiconductor element 30 is inserted through the element mounting region 21 formed in the base substrate 20 at least in the same size as the semiconductor element 30. An upper insulating plate 50 is laminated on the base substrate 20 and the semiconductor element 30. At this time, the conductive pads 31 of the semiconductor element 30 are exposed to the outside through the openings 51 of the upper insulating plate 50. Each of the conductive wirings 60 is printed so as to extend apart from the specific conductive pads 31 on the upper insulating plate 50. In addition, a protection plate 70 is laminated on the upper insulating plate 50 and the conductive wiring 60. At this time, a certain region of each of the conductive wirings 60 is exposed to the outside from the protection plate 70.

이와 같은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판(100)의 제조 절차를 도 1 내지 도 6을 참조하여 설명하면 다음과 같다.The manufacturing procedure of the semiconductor device-embedded printed circuit board 100 according to the embodiment of the present invention will now be described with reference to FIGS. 1 to 6. FIG.

그리고 도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판의 제조 절차를 도시하는 도면들이다. 이 때 도 2는 하부 절연판을 준비하는 단계를 도시하는 단면도이고, 도 3은 베이스 기판을 적층하는 단계를 도시하는 단면도이고, 도 4는 베이스 기판에 반도체 소자를 삽입하는 단계를 도시하는 단면도이고, 도 5는 상부 절연판을 적층하는 단계를 도시하는 단면도이며, 도 6은 도전성 배선을 인쇄하는 단계를 도시하는 단면도이다. 본 실시예에서 인쇄회로기판은 연성 인쇄회로기판(Flexible Printed Circuit Board; FPCB)인 경우를 가정하여 설명한다. 1 to 6 are views showing a manufacturing procedure of a semiconductor device-embedded printed circuit board according to an embodiment of the present invention. 2 is a cross-sectional view showing a step of preparing a lower insulating plate, Fig. 3 is a cross-sectional view showing a step of laminating a base substrate, Fig. 4 is a sectional view showing a step of inserting a semiconductor element into a base substrate, 5 is a cross-sectional view showing a step of laminating an upper insulating plate, and Fig. 6 is a cross-sectional view showing a step of printing a conductive wiring. In the present embodiment, it is assumed that the printed circuit board is a flexible printed circuit board (FPCB).

먼저, 본 실시예에 따른 반도체 소자 내장형 인쇄회로기판(100)의 제조 절차는, 도 2에 도시된 바와 같이, 하부 절연판(10)을 준비하는 단계로부터 출발한다. 이 때 하부 절연판(10)은 일정 두께의 플레이트 형태로 준비된다. 그리고 하부 절연판(10)은 절연성의 폴리이미드(Polyimide)로 이루어질 수 있다. 여기서, 폴리이미드는 고분자 소재로, 내마모성, 내열성, 자기윤활성, 내크리이프성, 전기 절연성 등이 양호하다. 뿐만 아니라, 폴리이미드는 진공 상태에서의 플라스마 특성이 우수하기 때문에, 고온 및 고압의 환경에서 작업하기에 적합한 소재이다. 또한 하부 절연판(10)은 일면에 형성되는 금속 배선층(도시되지 않음)을 포함할 수 있다. 이 때 하부 절연판(10)은 금속 배선층의 일정 영역을 타면을 통해 외부로 노출시키는 구조로 준비될 수 있다. First, the manufacturing procedure of the semiconductor element-embedded printed circuit board 100 according to the present embodiment starts from the step of preparing the lower insulating plate 10, as shown in Fig. At this time, the lower insulating plate 10 is prepared in the form of a plate having a predetermined thickness. The lower insulating plate 10 may be made of an insulating polyimide. Here, polyimide is a polymer material and has good abrasion resistance, heat resistance, self-lubricating property, creep resistance, electrical insulation and the like. In addition, since polyimide has excellent plasma characteristics in a vacuum state, it is a material suitable for working in a high-temperature and high-pressure environment. Further, the lower insulating plate 10 may include a metal wiring layer (not shown) formed on one surface. At this time, the lower insulating plate 10 may be prepared to have a structure in which a certain region of the metal wiring layer is exposed to the outside through another surface.

다음으로, 도 3에 도시된 바와 같이, 베이스 기판(20)을 준비하여, 하부 절연판(10) 상으로 적층하는 단계를 진행한다. 이 때 베이스 기판(20)은 프리프레그(prepreg)로 이루어질 수 있다. 여기서, 프리프레그는 유리섬유에 열경화성 수지를 침투시켜 반 경화 상태의 소재이다. Next, as shown in FIG. 3, the base substrate 20 is prepared and laminated on the lower insulating plate 10. At this time, the base substrate 20 may be made of a prepreg. Here, the prepreg is a semi-cured material by penetrating the glass fiber with the thermosetting resin.

즉 베이스 기판(20)은 반도체 소자(30)를 삽입하기 위한 적어도 하나의 소자 실장 영역(21)이 형성된 구조로 준비된다. 이 때 소자 실장 영역(21)은, 베이스 기판(20)의 하부 절연판(10)에 적층되는 면에 반대되는 일면으로부터 수직하게 형성되는 오목홈일 수 있다. 또는 소자 실장 영역(21)은, 베이스 기판(20)의 양면을 통해 수직으로 형성되는 관통홀일 수 있다. 즉 베이스 기판(20)에서, 소자 실장 영역(21)은 반도체 소자(30)의 위치에 대응하여, 반도체 소자(30)와 적어도 동일한 사이즈로 형성된다. 이 후 베이스 기판(20)은 하부 절연판(10) 상으로 적층된다. 이 때 베이스 기판(20)은 외부로부터 가해지는 열과 압력에 의해 하부 절연판(10) 상으로 접착된다. 즉 베이스 기판(20)은 반경화 상태로 구현되기 때문에, 베이스 기판(20)을 하부 절연판(10) 상에 접착시키는데, 별도의 접착제를 필요로하지는 않는다. 또한 베이스 기판(20)은 금속 배선층이 형성된 하부 절연판(10)의 일면 상으로 적층될 수 있다. 이를 위해, 베이스 기판(20)은 금속 배선층과 연결되는 비아(via; 도시되지 않음)를 더 포함하도록 준비될 수 있다.That is, the base substrate 20 is prepared with a structure in which at least one element mounting region 21 for inserting the semiconductor element 30 is formed. In this case, the element mounting region 21 may be a concave groove vertically formed from one surface opposite to the surface of the base substrate 20 stacked on the lower insulating plate 10. Or the element mounting region 21 may be a through hole vertically formed on both sides of the base substrate 20. [ That is, in the base substrate 20, the element mounting region 21 is formed in at least the same size as the semiconductor element 30, corresponding to the position of the semiconductor element 30. [ Thereafter, the base substrate 20 is laminated on the lower insulating plate 10. At this time, the base substrate 20 is bonded onto the lower insulating plate 10 by heat and pressure externally applied. That is, since the base substrate 20 is realized in a semi-cured state, the base substrate 20 is bonded onto the lower insulating plate 10, and no separate adhesive is required. Also, the base substrate 20 may be laminated on one surface of the lower insulating plate 10 on which the metal wiring layer is formed. For this, the base substrate 20 may be prepared to further include vias (not shown) connected to the metal wiring layer.

다음으로, 도 4에 도시된 바와 같이, 베이스 기판(20)의 소자 실장 영역(21) 으로 반도체 소자(30)를 삽입하는 단계를 진행한다. 이 때 반도체 소자(30)는 활성면 상에 형성되는 다수개의 도전성 패드(31)들을 갖는다. 즉 반도체 소자(30)의 활성면이 외부로 노출되도록, 반도체 소자(30)가 소자 실장 영역(21)으로 삽입된다. 그리고 반도체 소자(30)는 소자 실장 영역(21)을 통해 돌출되지 않도록 소자 실장 영역(21)에 삽입되어야 한다. Next, as shown in Fig. 4, the step of inserting the semiconductor element 30 into the element mounting region 21 of the base substrate 20 is proceeded. At this time, the semiconductor element 30 has a plurality of conductive pads 31 formed on the active surface. The semiconductor element 30 is inserted into the element mounting region 21 so that the active surface of the semiconductor element 30 is exposed to the outside. The semiconductor element 30 should be inserted into the element mounting region 21 so as not to protrude through the element mounting region 21.

이 때 반도체 소자(30)는 활성면에 반대되는 비활성면에 접착 물질(40)이 도포된 상태로 소자 실장 영역(21)에 삽입될 수 있다. 이 때 소자 실장 영역(21)이 오목홈이면, 반도체 소자(30)는 접착 물질(40)을 통해 베이스 기판(20)에 접착될 수 있다. 또는 소자 실장 영역(21)이 관통홀이면, 반도체 소자(30)는 접착 물질(40)을 통해 하부 절연판(10)에 접착될 수 있다. 이 때 소자 실장 영역(21)과 반도체 소자(30) 사이에 공간이 형성되면, 공간에 접착 물질(40)을 충진시킬 수 있다. At this time, the semiconductor element 30 can be inserted into the element mounting region 21 with the adhesive material 40 applied to the inactive surface opposite to the active surface. At this time, if the element mounting region 21 is a concave groove, the semiconductor element 30 can be adhered to the base substrate 20 via the adhesive material 40. Or the element mounting region 21 is a through hole, the semiconductor element 30 can be bonded to the lower insulating plate 10 through the adhesive material 40. [ At this time, if a space is formed between the element mounting region 21 and the semiconductor element 30, the adhesive material 40 can be filled in the space.

이어서, 도 5에 도시된 바와 같이, 상부 절연판(50)을 준비하여, 베이스 기판(20) 및 반도체 소자(30) 상으로 적층하는 단계를 진행한다. 이 때 상부 절연판(50)은 일정 두께의 플레이트 형태를 갖는다. 그리고 상부 절연판(50)은 절연성의 폴리이미드로 이루어질 수 있다. 여기서, 폴리이미드는 고분자 소재로, 내마모성, 내열성, 자기윤활성, 내크리이프성, 전기 절연성 등이 양호하다. 뿐만 아니라, 폴리이미드는 진공 상태에서의 플라스마 특성이 우수하기 때문에, 고온 및 고압의 환경에서 작업하기에 적합한 소재이다. Next, as shown in FIG. 5, an upper insulating plate 50 is prepared and laminated on the base substrate 20 and the semiconductor element 30. At this time, the upper insulating plate 50 has a plate shape of a certain thickness. The upper insulating plate 50 may be made of an insulating polyimide. Here, polyimide is a polymer material and has good abrasion resistance, heat resistance, self-lubricating property, creep resistance, electrical insulation and the like. In addition, since polyimide has excellent plasma characteristics in a vacuum state, it is a material suitable for working in a high-temperature and high-pressure environment.

즉 상부 절연판(50)은 반도체 소자(30)의 도전성 패드(31) 각각을 외부로 노 출시키기 위한 다수개의 개구부(51)들이 형성된 구조로 준비된다. 이 후 상부 절연판(50)은 베이스 기판(20) 및 반도체 소자(30) 상으로 적층된다. 이 때 상부 절연판(50)은 각각의 도전성 패드(31)에 대응하여 각각의 개구부(51)들이 위치되도록 정렬된 다음, 베이스 기판(20) 및 반도체 상으로 적층된다. 그리고 상부 절연판(50)은 외부로 가해지는 열과 압력에 의해 베이스 기판(20) 상으로 접착된다. 즉 베이스 기판(20)은 반경화 상태로 구현되기 때문에, 베이스 기판(20) 상에 상부 절연판(50) 상에 접착시키는데, 별도의 접착제를 필요로하지는 않는다. 이 때 상부 절연판(50)은 베이스 기판(20)의 비아를 더 노출시킬 수 있다. That is, the upper insulating plate 50 is prepared with a plurality of openings 51 for exposing each of the conductive pads 31 of the semiconductor device 30 to the outside. Thereafter, the upper insulating plate 50 is laminated on the base substrate 20 and the semiconductor element 30. At this time, the upper insulating plate 50 is aligned so that the respective openings 51 are located corresponding to the respective conductive pads 31, and then stacked on the base substrate 20 and the semiconductor. The upper insulating plate 50 is bonded onto the base substrate 20 by heat and pressure applied to the outside. That is, since the base substrate 20 is realized in a semi-cured state, it is bonded onto the upper insulating plate 50 on the base substrate 20, and a separate adhesive is not required. At this time, the upper insulating plate 50 may further expose the vias of the base substrate 20.

계속해서, 도 6에 도시된 바와 같이, 상부 절연판(50) 상으로 도전성 배선(60)을 인쇄하는 단계를 진행한다. 이 때 각각의 도전성 패드(31)로부터 상부 절연판(50) 상으로 연장되도록, 도전성 잉크로 도전성 배선(60)을 드로잉한다. 즉 일정 패턴을 따라 도전성 잉크를 분사한다. 여기서, 도전성 잉크는 은 나노(silver nano) 입자, 분산제 및 용매가 혼합된 용액으로서, 도전성 잉크에서 은 나노 입자의 함유량은 50 내지 70 %이다. 그리고 열을 가하여, 도전성 잉크를 분사된 형태로 경화시킨다. 이 때 도전성 잉크의 분산제 및 용매가 제거된다. 또한 열을 더 가하여, 도전성 잉크의 은 나노 입자들을 소결시킨다. 이 때 도전성 배선(60)은 상호 이격되어 위치되도록 인쇄되어야 한다. 그리고 도전성 배선(60)은 비아로부터 상부 절연층(50) 상으로 연장되도록 더 인쇄될 수 있다.Subsequently, as shown in Fig. 6, a step of printing the conductive wiring 60 on the upper insulating plate 50 is performed. At this time, the conductive wiring 60 is drawn with the conductive ink so as to extend from the respective conductive pads 31 onto the upper insulating plate 50. That is, the conductive ink is sprayed along a predetermined pattern. Here, the conductive ink is a mixed solution of silver nano particles, a dispersant and a solvent, and the content of silver nanoparticles in the conductive ink is 50 to 70%. Then, heat is applied to cure the conductive ink in the form of spray. At this time, the dispersant and the solvent of the conductive ink are removed. Further, heat is further applied to sinter the silver nanoparticles of the conductive ink. At this time, the conductive wirings 60 should be printed so as to be spaced apart from each other. And the conductive wiring 60 may further be printed so as to extend from the via onto the upper insulating layer 50.

마지막으로, 보호판(70)을 준비하여, 상부 절연판(50) 및 도전성 배선(60) 상으로 적층하는 단계를 진행함으로써, 도 1에 도시된 바와 같은 반도체 소자 내장 형 인쇄회로기판의 제조가 완료된다. 즉 보호판(70)은 각각의 도전성 배선(60)의 일정 영역을 노출시키기 위한 다수개의 오프닝(opening; 71)들이 형성된 구조를 갖도록 준비된다. 이 후 보호판(70)은 상부 절연판(50) 및 도전성 배선(60) 상으로 적층된다. 이 때 보호판(70)은 각각의 도전성 배선(60)에 대응하여 각각의 오프닝(71)들이 위치되도록 상부 절연판(50) 및 도전성 배선(60) 상으로 적층된다. Finally, the protective plate 70 is prepared and laminated on the upper insulating plate 50 and the conductive wiring 60, thereby completing the manufacture of the semiconductor element embedded type printed circuit board as shown in Fig. 1 . That is, the protection plate 70 is prepared to have a structure in which a plurality of openings 71 for exposing a certain area of each conductive wiring 60 are formed. Thereafter, the protection plate 70 is laminated on the upper insulating plate 50 and the conductive wiring 60. At this time, the protective plate 70 is laminated on the upper insulating plate 50 and the conductive wiring 60 so that the respective openings 71 are positioned corresponding to the respective conductive wiring lines 60.

한편, 전술한 실시예에서는 인쇄회로기판이 연성 인쇄회로기판인 경우를 가정하여 설명하였으나, 이에 한정하는 것은 아니다. 즉 연성 인쇄회로기판이 아니더라도, 본 발명에 따른 반도체 소자 내장형 인쇄회로기판을 구현하는 것이 가능하다. 즉 반도체 소자 내장형 인쇄회로기판을 이루는 각각의 구성을 별도로 준비하고, 이들을 순차적으로 적층하며, 반도체 소자로부터 인출되는 도전성 배선을 인쇄 방식으로 형성함으로써, 본 발명에 따른 반도체 소자 내장형 인쇄회로기판을 제조할 수 있다. In the above embodiments, the printed circuit board is a flexible printed circuit board. However, the present invention is not limited thereto. That is, even if it is not a flexible printed circuit board, it is possible to implement a semiconductor element-embedded printed circuit board according to the present invention. That is, the semiconductor element-embedded printed circuit board according to the present invention can be manufactured by separately preparing each of the constituent elements of the semiconductor element built-in type printed circuit board, sequentially laminating them, and forming the conductive wiring drawn out from the semiconductor element by a printing method .

본 발명에 따르면, 반도체 소자 내장형 인쇄회로기판을 이루는 각각의 구성을 개별적으로 준비하고, 이들을 순차적으로 적층한다. 뿐만 아니라, 인쇄회로기판에 내장되는 반도체 소자로부터 인출되는 도전성 배선을 인쇄 방식으로 형성한다. 이로 인하여, 비교적 단순한 제조 절차에 따라 반도체 소자 내장형 인쇄회로기판을 제조할 수 있다. 이에 따라, 반도체 소자 내장형 인쇄회로기판을 제조하는데 소요되는 시간 및 비용을 절감시킬 수 있다.According to the present invention, the respective constituent elements of the semiconductor element built-in type printed circuit board are individually prepared, and these are successively laminated. In addition, a conductive wiring drawn out from a semiconductor element embedded in a printed circuit board is formed by a printing method. Accordingly, a semiconductor device-embedded printed circuit board can be manufactured according to a relatively simple manufacturing procedure. Accordingly, it is possible to reduce the time and cost required for manufacturing the semiconductor device-embedded printed circuit board.

도 1은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판을 도시하는 단면도, BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view of a semiconductor device-embedded printed circuit board according to an embodiment of the present invention,

도 2 내지 도 6은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판의 제조 절차를 도시하는 도면들로서, FIGS. 2 to 6 are diagrams showing a manufacturing procedure of a semiconductor device-embedded printed circuit board according to an embodiment of the present invention,

도 2는 하부 절연판을 준비하는 단계를 도시하는 단면도,2 is a cross-sectional view showing a step of preparing a lower insulating plate,

도 3은 베이스 기판을 적층하는 단계를 도시하는 단면도,3 is a sectional view showing a step of laminating a base substrate,

도 4는 베이스 기판에 반도체 소자를 삽입하는 단계를 도시하는 단면도,4 is a cross-sectional view showing a step of inserting a semiconductor element into a base substrate,

도 5는 상부 절연판을 적층하는 단계를 도시하는 단면도, 그리고5 is a cross-sectional view showing the step of laminating the upper insulating plate, and

도 6은 도전성 배선을 인쇄하는 단계를 도시하는 단면도이다. 6 is a cross-sectional view showing a step of printing conductive wirings.

Claims (5)

다수개의 도전성 패드를 갖는 반도체 소자가 내장되는 인쇄회로기판을 제조하는 방법에 있어서, A method of manufacturing a printed circuit board having a semiconductor element having a plurality of conductive pads embedded therein, 일정 두께의 하부 절연판을 준비하는 과정; Preparing a lower insulating plate having a predetermined thickness; 상기 하부 절연판 상으로 상기 반도체 소자를 삽입하기 위한 소자 실장 영역이 형성된 베이스 기판을 적층하는 과정; Stacking a base substrate on which an element mounting region for inserting the semiconductor element is formed on the lower insulating plate; 상기 소자 실장 영역을 통해 상기 반도체 소자를 삽입하는 과정; Inserting the semiconductor element through the element mounting region; 상기 도전성 패드 각각을 노출시키기 위한 개구부가 형성된 상부 절연판을 준비하는 과정;Preparing an upper insulating plate having an opening for exposing each of the conductive pads; 상기 상부 절연판을 상기 베이스 기판 및 상기 반도체 소자 상으로 적층하는 과정;Stacking the upper insulating plate on the base substrate and the semiconductor element; 상기 도전성 패드로부터 상기 상부 절연판 상으로 각각 연장되는 다수개의 도전성 배선을 인쇄하는 과정; 및Printing a plurality of conductive wirings extending from the conductive pads on the upper insulating plate, respectively; And 상기 다수개의 도전성 배선의 일정 영역을 노출시키기 위한 다수개의 오프닝들이 형성된 보호판을 상기 상부 절연판 및 상기 도전성 배선 상으로 적층하는 과정을 포함하는 것을 특징으로 하는 반도체 소자 내장형 인쇄회로기판의 제조 방법. And laminating a protective plate on which the plurality of openings are formed to expose a predetermined region of the plurality of conductive wirings on the upper insulating plate and the conductive wirings. 제 1 항에 있어서, The method according to claim 1, 상기 인쇄하는 과정은,The printing process may include: 도전성 잉크로 상기 다수개의 도전성 배선들을 각각 드로잉하는 과정을 포함하는 것을 특징으로 하는 반도체 소자 내장형 인쇄회로기판의 제조 방법.And drawing the plurality of conductive wirings with conductive ink, respectively. 제 1 항에 있어서, The method according to claim 1, 상기 베이스 기판을 적층하는 과정은,The step of laminating the base substrate includes: 상기 베이스 기판의 일면으로부터 형성된 오목홈인, 상기 소자 실장 영역이 형성된 베이스 기판을 적층하는 과정을 포함하는 것을 특징으로 하는 반도체 소자 내장형 인쇄회로기판의 제조 방법.And laminating a base substrate on which the device mounting region is formed, the base substrate being a concave groove formed from one surface of the base substrate. 제 1 항에 있어서, The method according to claim 1, 상기 베이스 기판을 적층하는 과정은,The step of laminating the base substrate includes: 상기 베이스 기판의 양면을 통해 형성된 관통홀인, 상기 소자 실장 영역이 형성된 베이스 기판을 적층하는 과정을 포함하는 것을 특징으로 하는 반도체 소자 내장형 인쇄회로기판의 제조 방법.And a base substrate on which the device mounting region is formed, the base substrate being a through hole formed through both sides of the base substrate. 삭제delete
KR1020070127418A 2007-12-10 2007-12-10 Method for manufacturing printed circuit board embedded semiconductor device KR101448110B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127418A KR101448110B1 (en) 2007-12-10 2007-12-10 Method for manufacturing printed circuit board embedded semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127418A KR101448110B1 (en) 2007-12-10 2007-12-10 Method for manufacturing printed circuit board embedded semiconductor device

Publications (2)

Publication Number Publication Date
KR20090060551A KR20090060551A (en) 2009-06-15
KR101448110B1 true KR101448110B1 (en) 2014-10-08

Family

ID=40990278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127418A KR101448110B1 (en) 2007-12-10 2007-12-10 Method for manufacturing printed circuit board embedded semiconductor device

Country Status (1)

Country Link
KR (1) KR101448110B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462725B1 (en) 2012-09-28 2014-11-17 삼성전기주식회사 Passive device for embedded substrate and substrate with passive device embedded therein

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017859A (en) 2001-07-04 2003-01-17 Denso Corp Manufacturing method of printed circuit board and printed circuit board formed thereby
JP2004063722A (en) 2002-07-29 2004-02-26 Toppan Printing Co Ltd Printed-wiring board with built-in passive element and its manufacturing method
JP2004096058A (en) * 2002-07-09 2004-03-25 Shinko Electric Ind Co Ltd Method for manufacturing element-buil-in board and its device
KR20060095813A (en) * 2005-02-28 2006-09-04 삼성전기주식회사 Embedded chip printed circuit board and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017859A (en) 2001-07-04 2003-01-17 Denso Corp Manufacturing method of printed circuit board and printed circuit board formed thereby
JP2004096058A (en) * 2002-07-09 2004-03-25 Shinko Electric Ind Co Ltd Method for manufacturing element-buil-in board and its device
JP2004063722A (en) 2002-07-29 2004-02-26 Toppan Printing Co Ltd Printed-wiring board with built-in passive element and its manufacturing method
KR20060095813A (en) * 2005-02-28 2006-09-04 삼성전기주식회사 Embedded chip printed circuit board and method for manufacturing the same

Also Published As

Publication number Publication date
KR20090060551A (en) 2009-06-15

Similar Documents

Publication Publication Date Title
KR102691316B1 (en) Printed circuit board
US7849591B2 (en) Method of manufacturing a printed wiring board
US11058007B2 (en) Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
EP2705735B1 (en) Method for manufacturing printed circuit board
US9320137B2 (en) Printed circuit board and method for manufacturing the same
US8186042B2 (en) Manufacturing method of a printed board assembly
KR20090130727A (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
US20060121255A1 (en) Parallel multilayer printed circuit board having interlayer conductivity due to via ports and method of fabricating same
KR102333091B1 (en) Printed circuit board and method of manufacturing the same
KR20080076241A (en) Printed circuit board having electronic component and method for manufacturing thereof
US9781835B2 (en) Printed circuit board
US20110141711A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
TWI624912B (en) Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
KR100820633B1 (en) Printed circuit board having embedded electronic component and manufacturing method thereof
US20160219713A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
CN103796451A (en) Printed wiring board and method for manufacturing printed wiring board
KR20150102504A (en) Embedded board and method of manufacturing the same
KR20160059125A (en) Element embedded printed circuit board and method of manufacturing the same
KR101131289B1 (en) Rigid-Flexible substrate comprising embedded electronic component within and Fabricating Method the same
US20110297423A1 (en) Printed circuit board and method of manufacturing the same
JP2009289790A (en) Printed wiring board with built-in component and its manufacturing method
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR100972431B1 (en) Embedded printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 5