KR20090060551A - Method for manufacturing printed circuit board embedded semiconductor device - Google Patents

Method for manufacturing printed circuit board embedded semiconductor device Download PDF

Info

Publication number
KR20090060551A
KR20090060551A KR1020070127418A KR20070127418A KR20090060551A KR 20090060551 A KR20090060551 A KR 20090060551A KR 1020070127418 A KR1020070127418 A KR 1020070127418A KR 20070127418 A KR20070127418 A KR 20070127418A KR 20090060551 A KR20090060551 A KR 20090060551A
Authority
KR
South Korea
Prior art keywords
semiconductor device
circuit board
printed circuit
insulating plate
conductive
Prior art date
Application number
KR1020070127418A
Other languages
Korean (ko)
Other versions
KR101448110B1 (en
Inventor
김상현
조시연
이영민
김기현
서호성
조신희
최연호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070127418A priority Critical patent/KR101448110B1/en
Publication of KR20090060551A publication Critical patent/KR20090060551A/en
Application granted granted Critical
Publication of KR101448110B1 publication Critical patent/KR101448110B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A method for manufacturing a printed circuit board with a built-in semiconductor device is provided to reduce a manufacturing time and cost by forming a conductive wiring drawn from a semiconductor device by a printing method. A bottom insulation plate(10) has a fixed thickness. A base board(20) is laminated on the bottom insulation plate. A semiconductor device mounting region is formed on the base board. A semiconductor device(30) is inserted through the semiconductor device mounting region. A top insulation plate(50) is laminated on the base board and the semiconductor device. An opening part is formed on the top insulation plate in order to expose a conductive pad(31) of the semiconductor device. A conductive wiring(60) is printed on the top insulation plate. The conductive wiring is extended from the conductive pad to the top insulation plate. A protective plate(70) is laminated on the top insulation plate and the conductive wiring.

Description

반도체 소자 내장형 인쇄회로기판의 제조 방법{METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD EMBEDDED SEMICONDUCTOR DEVICE}Method for manufacturing printed circuit board with semiconductor device {METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD EMBEDDED SEMICONDUCTOR DEVICE}

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것으로, 특히 반도체 소자 내장형 인쇄회로기판 및 그의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board and a method for manufacturing the same, and more particularly, to a semiconductor device embedded printed circuit board and a method for manufacturing the same.

최근 전자산업의 발달에 따라 전자제품이 점차로 경박단소화 및 고기능화되고 있는 추세이다. 이와 더불어, 전자산업의 기술은 반도체 소자 등의 역할을 인쇄회로기판에 부여하는 방향으로 발전하고 있다. 즉 반도체 소자 등이 인쇄회로기판에 내장된 반도체 소자 내장형 인쇄회로기판이 개발되고 있다. 이러한 반도체 소자 내장형 인쇄회로기판에서 반도체 소자가 내부에 삽입되기 때문에, 반도체 소자가 외부에 실장되는 것보다 안정된 수율을 유지할 수 있는 장점이 있다. Recently, with the development of the electronics industry, electronic products are gradually becoming thin and short and highly functional. In addition, the technology of the electronic industry is developing in a direction to give a printed circuit board the role of a semiconductor device. That is, a semiconductor device embedded printed circuit board in which semiconductor devices and the like are embedded in a printed circuit board has been developed. Since the semiconductor device is inserted in the semiconductor device-embedded printed circuit board, there is an advantage of maintaining a stable yield than the semiconductor device is mounted outside.

그런데 상기와 같은 반도체 소자 내장형 인쇄회로기판은 제조 절차가 복잡한 문제점이 있다. 즉 반도체 소자 내장형 인쇄회로기판을 이루는 각각의 구성의 형태를 각각의 구성을 적층하면서 변경해야 한다. 그리고 인쇄회로기판에 내장되는 반도체 소자로부터 인출되는 회로를 형성하기 위해서, 도금(plating), 에칭(etching)과 같은 복잡한 공정이 이루어져야 한다. 이로 인하여, 반도체 소자 내장형 인쇄회로기판을 제조하는데 비교적 장시간 및 고비용이 소요된다. However, the semiconductor device embedded printed circuit board has a complicated manufacturing process. In other words, the shape of each component of the semiconductor element-embedded printed circuit board must be changed while stacking the respective components. In order to form a circuit drawn out from a semiconductor device embedded in a printed circuit board, a complicated process such as plating and etching must be performed. As a result, it takes a relatively long time and high cost to manufacture a printed circuit board embedded with a semiconductor element.

상기 과제를 해결하기 위한 본 발명에 따른 다수개의 도전성 패드를 갖는 반도체 소자가 내장되는 인쇄회로기판을 제조하는 방법은, 일정 두께의 하부 절연판을 준비하는 과정과, 상기 하부 절연판 상으로 상기 반도체 소자를 삽입하기 위한 소자 실장 영역이 형성된 베이스 기판을 적층하는 과정과, 상기 소자 실장 영역을 통해 상기 반도체 소자를 삽입하는 과정과, 상기 도전성 패드 각각을 노출시키기 위한 개구부가 형성된 상부 절연판을 상기 베이스 기판 및 상기 반도체 소자 상으로 적층하는 과정과, 상기 도전성 패드로부터 상기 상부 절연판 상으로 각각 연장되는 다수개의 도전성 배선을 인쇄하는 과정을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a printed circuit board including a semiconductor device having a plurality of conductive pads, including preparing a lower insulating plate having a predetermined thickness, and forming the semiconductor device on the lower insulating plate. Stacking the base substrate on which the device mounting region for insertion is formed, inserting the semiconductor device through the device mounting region, and forming an upper insulating plate having an opening for exposing each of the conductive pads. Laminating onto a semiconductor device, and printing a plurality of conductive wires each extending from the conductive pad onto the upper insulating plate.

따라서, 상기와 같은 본 발명에 따른 반도체 소자 내장형 인쇄회로기판의 제조 방법은, 반도체 소자 내장형 인쇄회로기판을 이루는 각각의 구성을 개별적으로 준비하고, 이들을 순차적으로 적층한다. 뿐만 아니라, 인쇄회로기판에 내장되는 반도체 소자로부터 인출되는 도전성 배선을 인쇄 방식으로 형성한다. 이로 인하여, 비교적 단순한 제조 절차에 따라 반도체 소자 내장형 인쇄회로기판을 제조할 수 있다. 이에 따라, 반도체 소자 내장형 인쇄회로기판을 제조하는데 소요되는 시간 및 비용을 절감시킬 수 있다. Therefore, according to the method for manufacturing a semiconductor device-embedded printed circuit board according to the present invention as described above, each component of the semiconductor device-embedded printed circuit board is separately prepared, and these are sequentially stacked. In addition, the conductive wiring drawn out from the semiconductor element embedded in the printed circuit board is formed by a printing method. As a result, a semiconductor device embedded printed circuit board may be manufactured according to a relatively simple manufacturing procedure. Accordingly, it is possible to reduce the time and cost required to manufacture a printed circuit board embedded with a semiconductor device.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. Hereinafter, exemplary embodiments will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판을 도시하는 단면도이다. 1 is a cross-sectional view illustrating a printed circuit board having a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 반도체 소자 내장형 인쇄회로기판(100)은, 하부 절연판(10), 베이스 기판(20), 반도체 소자(30), 상부 절연판(50), 도전성 배선(60) 및 보호판(70)을 포함한다. Referring to FIG. 1, the semiconductor device-embedded printed circuit board 100 according to the present exemplary embodiment may include a lower insulating plate 10, a base substrate 20, a semiconductor element 30, an upper insulating plate 50, and conductive wirings 60. ) And a protective plate 70.

즉 하부 절연판(10) 상에 베이스 기판(20)과 반도체 소자(30)가 적층되어 있다. 이 때 반도체 소자(30)는 반도체 소자(30)와 적어도 동일한 사이즈로 베이스 기판(20)에 형성된 소자 실장 영역(21)을 통해 삽입되어 있다. 그리고 베이스 기판(20) 및 반도체 소자(30) 상에 상부 절연판(50)이 적층되어 있다. 이 때 반도체 소자(30)의 도전성 패드(31)는 상부 절연판(50)의 개구부(51)들을 통해 외부로 노출되어 있다. 또한 각각의 도전성 배선(60)이 특정 도전성 패드(31)로부터 상부 절연판(50) 상으로 상호 이격되어 연장되도록 인쇄되어 있다. 게다가 상부 절연 판(50) 및 도전성 배선(60) 상에 보호판(70)이 적층되어 있다. 이 때 각각의 도전성 배선(60)의 일정 영역이 보호판(70)으로부터 외부로 노출되어 있다. That is, the base substrate 20 and the semiconductor device 30 are stacked on the lower insulating plate 10. At this time, the semiconductor element 30 is inserted through the element mounting region 21 formed in the base substrate 20 at least the same size as the semiconductor element 30. The upper insulating plate 50 is stacked on the base substrate 20 and the semiconductor element 30. At this time, the conductive pad 31 of the semiconductor device 30 is exposed to the outside through the openings 51 of the upper insulating plate 50. In addition, the conductive wires 60 are printed so as to be spaced apart from each other on the upper insulating plate 50 from the specific conductive pad 31. In addition, a protective plate 70 is laminated on the upper insulating plate 50 and the conductive wiring 60. At this time, a predetermined region of each conductive wiring 60 is exposed to the outside from the protective plate 70.

이와 같은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판(100)의 제조 절차를 도 1 내지 도 6을 참조하여 설명하면 다음과 같다.The manufacturing process of the semiconductor device-embedded printed circuit board 100 according to the exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 6.

그리고 도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판의 제조 절차를 도시하는 도면들이다. 이 때 도 2는 하부 절연판을 준비하는 단계를 도시하는 단면도이고, 도 3은 베이스 기판을 적층하는 단계를 도시하는 단면도이고, 도 4는 베이스 기판에 반도체 소자를 삽입하는 단계를 도시하는 단면도이고, 도 5는 상부 절연판을 적층하는 단계를 도시하는 단면도이며, 도 6은 도전성 배선을 인쇄하는 단계를 도시하는 단면도이다. 본 실시예에서 인쇄회로기판은 연성 인쇄회로기판(Flexible Printed Circuit Board; FPCB)인 경우를 가정하여 설명한다. 1 to 6 are diagrams illustrating a manufacturing process of a semiconductor device-embedded printed circuit board according to an exemplary embodiment of the present invention. 2 is a cross-sectional view showing a step of preparing a lower insulating plate, FIG. 3 is a cross-sectional view showing a step of stacking a base substrate, FIG. 4 is a cross-sectional view showing a step of inserting a semiconductor element in the base substrate, FIG. 5 is a cross-sectional view showing the step of laminating the upper insulating plate, and FIG. 6 is a cross-sectional view showing the step of printing the conductive wiring. In this embodiment, the printed circuit board will be described on the assumption that the flexible printed circuit board (FPCB) is used.

먼저, 본 실시예에 따른 반도체 소자 내장형 인쇄회로기판(100)의 제조 절차는, 도 2에 도시된 바와 같이, 하부 절연판(10)을 준비하는 단계로부터 출발한다. 이 때 하부 절연판(10)은 일정 두께의 플레이트 형태로 준비된다. 그리고 하부 절연판(10)은 절연성의 폴리이미드(Polyimide)로 이루어질 수 있다. 여기서, 폴리이미드는 고분자 소재로, 내마모성, 내열성, 자기윤활성, 내크리이프성, 전기 절연성 등이 양호하다. 뿐만 아니라, 폴리이미드는 진공 상태에서의 플라스마 특성이 우수하기 때문에, 고온 및 고압의 환경에서 작업하기에 적합한 소재이다. 또한 하부 절연판(10)은 일면에 형성되는 금속 배선층(도시되지 않음)을 포함할 수 있다. 이 때 하부 절연판(10)은 금속 배선층의 일정 영역을 타면을 통해 외부로 노출시키는 구조로 준비될 수 있다. First, the manufacturing process of the semiconductor device-embedded printed circuit board 100 according to the present embodiment starts from preparing a lower insulating plate 10, as shown in FIG. 2. At this time, the lower insulating plate 10 is prepared in the form of a plate of a predetermined thickness. The lower insulating plate 10 may be made of an insulating polyimide. Here, the polyimide is a polymer material and has good abrasion resistance, heat resistance, self-lubrication, creep resistance, electrical insulation, and the like. In addition, polyimide is a material suitable for working in high temperature and high pressure environments because of its excellent plasma characteristics in a vacuum state. In addition, the lower insulating plate 10 may include a metal wiring layer (not shown) formed on one surface. In this case, the lower insulating plate 10 may be prepared in a structure that exposes a predetermined region of the metal wiring layer to the outside through the other surface.

다음으로, 도 3에 도시된 바와 같이, 베이스 기판(20)을 준비하여, 하부 절연판(10) 상으로 적층하는 단계를 진행한다. 이 때 베이스 기판(20)은 프리프레그(prepreg)로 이루어질 수 있다. 여기서, 프리프레그는 유리섬유에 열경화성 수지를 침투시켜 반 경화 상태의 소재이다. Next, as shown in FIG. 3, a step of preparing a base substrate 20 and stacking it on the lower insulating plate 10 is performed. At this time, the base substrate 20 may be made of prepreg. Here, the prepreg is a material of a semi-cured state by infiltrating the thermosetting resin into the glass fiber.

즉 베이스 기판(20)은 반도체 소자(30)를 삽입하기 위한 적어도 하나의 소자 실장 영역(21)이 형성된 구조로 준비된다. 이 때 소자 실장 영역(21)은, 베이스 기판(20)의 하부 절연판(10)에 적층되는 면에 반대되는 일면으로부터 수직하게 형성되는 오목홈일 수 있다. 또는 소자 실장 영역(21)은, 베이스 기판(20)의 양면을 통해 수직으로 형성되는 관통홀일 수 있다. 즉 베이스 기판(20)에서, 소자 실장 영역(21)은 반도체 소자(30)의 위치에 대응하여, 반도체 소자(30)와 적어도 동일한 사이즈로 형성된다. 이 후 베이스 기판(20)은 하부 절연판(10) 상으로 적층된다. 이 때 베이스 기판(20)은 외부로부터 가해지는 열과 압력에 의해 하부 절연판(10) 상으로 접착된다. 즉 베이스 기판(20)은 반경화 상태로 구현되기 때문에, 베이스 기판(20)을 하부 절연판(10) 상에 접착시키는데, 별도의 접착제를 필요로하지는 않는다. 또한 베이스 기판(20)은 금속 배선층이 형성된 하부 절연판(10)의 일면 상으로 적층될 수 있다. 이를 위해, 베이스 기판(20)은 금속 배선층과 연결되는 비아(via; 도시되지 않음)를 더 포함하도록 준비될 수 있다.That is, the base substrate 20 is prepared in a structure in which at least one device mounting region 21 for inserting the semiconductor device 30 is formed. In this case, the device mounting region 21 may be a concave groove formed perpendicularly from one surface opposite to the surface stacked on the lower insulating plate 10 of the base substrate 20. Alternatively, the device mounting area 21 may be a through hole formed vertically through both surfaces of the base substrate 20. That is, in the base substrate 20, the element mounting region 21 is formed at least the same size as the semiconductor element 30 corresponding to the position of the semiconductor element 30. Thereafter, the base substrate 20 is stacked on the lower insulating plate 10. At this time, the base substrate 20 is bonded onto the lower insulating plate 10 by heat and pressure applied from the outside. That is, since the base substrate 20 is embodied in a semi-cured state, the base substrate 20 is adhered to the lower insulating plate 10, but does not require a separate adhesive. In addition, the base substrate 20 may be stacked on one surface of the lower insulating plate 10 on which the metal wiring layer is formed. To this end, the base substrate 20 may be prepared to further include vias (not shown) connected to the metal wiring layer.

다음으로, 도 4에 도시된 바와 같이, 베이스 기판(20)의 소자 실장 영역(21) 으로 반도체 소자(30)를 삽입하는 단계를 진행한다. 이 때 반도체 소자(30)는 활성면 상에 형성되는 다수개의 도전성 패드(31)들을 갖는다. 즉 반도체 소자(30)의 활성면이 외부로 노출되도록, 반도체 소자(30)가 소자 실장 영역(21)으로 삽입된다. 그리고 반도체 소자(30)는 소자 실장 영역(21)을 통해 돌출되지 않도록 소자 실장 영역(21)에 삽입되어야 한다. Next, as shown in FIG. 4, the semiconductor device 30 is inserted into the device mounting region 21 of the base substrate 20. At this time, the semiconductor device 30 has a plurality of conductive pads 31 formed on the active surface. That is, the semiconductor element 30 is inserted into the element mounting region 21 so that the active surface of the semiconductor element 30 is exposed to the outside. In addition, the semiconductor device 30 should be inserted into the device mounting area 21 so as not to protrude through the device mounting area 21.

이 때 반도체 소자(30)는 활성면에 반대되는 비활성면에 접착 물질(40)이 도포된 상태로 소자 실장 영역(21)에 삽입될 수 있다. 이 때 소자 실장 영역(21)이 오목홈이면, 반도체 소자(30)는 접착 물질(40)을 통해 베이스 기판(20)에 접착될 수 있다. 또는 소자 실장 영역(21)이 관통홀이면, 반도체 소자(30)는 접착 물질(40)을 통해 하부 절연판(10)에 접착될 수 있다. 이 때 소자 실장 영역(21)과 반도체 소자(30) 사이에 공간이 형성되면, 공간에 접착 물질(40)을 충진시킬 수 있다. In this case, the semiconductor device 30 may be inserted into the device mounting region 21 with the adhesive material 40 coated on the inactive surface opposite to the active surface. In this case, if the device mounting region 21 is a recess, the semiconductor device 30 may be attached to the base substrate 20 through the adhesive material 40. Alternatively, when the device mounting region 21 is a through hole, the semiconductor device 30 may be attached to the lower insulating plate 10 through the adhesive material 40. In this case, if a space is formed between the device mounting region 21 and the semiconductor device 30, the adhesive material 40 may be filled in the space.

이어서, 도 5에 도시된 바와 같이, 상부 절연판(50)을 준비하여, 베이스 기판(20) 및 반도체 소자(30) 상으로 적층하는 단계를 진행한다. 이 때 상부 절연판(50)은 일정 두께의 플레이트 형태를 갖는다. 그리고 상부 절연판(50)은 절연성의 폴리이미드로 이루어질 수 있다. 여기서, 폴리이미드는 고분자 소재로, 내마모성, 내열성, 자기윤활성, 내크리이프성, 전기 절연성 등이 양호하다. 뿐만 아니라, 폴리이미드는 진공 상태에서의 플라스마 특성이 우수하기 때문에, 고온 및 고압의 환경에서 작업하기에 적합한 소재이다. Subsequently, as shown in FIG. 5, the upper insulating plate 50 is prepared and stacked on the base substrate 20 and the semiconductor device 30. At this time, the upper insulating plate 50 has a plate shape of a predetermined thickness. The upper insulating plate 50 may be made of an insulating polyimide. Here, the polyimide is a polymer material and has good abrasion resistance, heat resistance, self-lubrication, creep resistance, electrical insulation, and the like. In addition, polyimide is a material suitable for working in high temperature and high pressure environments because of its excellent plasma characteristics in a vacuum state.

즉 상부 절연판(50)은 반도체 소자(30)의 도전성 패드(31) 각각을 외부로 노 출시키기 위한 다수개의 개구부(51)들이 형성된 구조로 준비된다. 이 후 상부 절연판(50)은 베이스 기판(20) 및 반도체 소자(30) 상으로 적층된다. 이 때 상부 절연판(50)은 각각의 도전성 패드(31)에 대응하여 각각의 개구부(51)들이 위치되도록 정렬된 다음, 베이스 기판(20) 및 반도체 상으로 적층된다. 그리고 상부 절연판(50)은 외부로 가해지는 열과 압력에 의해 베이스 기판(20) 상으로 접착된다. 즉 베이스 기판(20)은 반경화 상태로 구현되기 때문에, 베이스 기판(20) 상에 상부 절연판(50) 상에 접착시키는데, 별도의 접착제를 필요로하지는 않는다. 이 때 상부 절연판(50)은 베이스 기판(20)의 비아를 더 노출시킬 수 있다. That is, the upper insulating plate 50 is prepared in a structure in which a plurality of openings 51 are formed to expose each of the conductive pads 31 of the semiconductor device 30 to the outside. Afterwards, the upper insulating plate 50 is stacked on the base substrate 20 and the semiconductor device 30. At this time, the upper insulating plate 50 is aligned so that the respective openings 51 are positioned corresponding to the respective conductive pads 31, and then stacked on the base substrate 20 and the semiconductor. The upper insulating plate 50 is bonded onto the base substrate 20 by heat and pressure applied to the outside. That is, since the base substrate 20 is embodied in a semi-cured state, the base substrate 20 is adhered to the upper insulating plate 50 on the base substrate 20, and does not require a separate adhesive. In this case, the upper insulating plate 50 may further expose vias of the base substrate 20.

계속해서, 도 6에 도시된 바와 같이, 상부 절연판(50) 상으로 도전성 배선(60)을 인쇄하는 단계를 진행한다. 이 때 각각의 도전성 패드(31)로부터 상부 절연판(50) 상으로 연장되도록, 도전성 잉크로 도전성 배선(60)을 드로잉한다. 즉 일정 패턴을 따라 도전성 잉크를 분사한다. 여기서, 도전성 잉크는 은 나노(silver nano) 입자, 분산제 및 용매가 혼합된 용액으로서, 도전성 잉크에서 은 나노 입자의 함유량은 50 내지 70 %이다. 그리고 열을 가하여, 도전성 잉크를 분사된 형태로 경화시킨다. 이 때 도전성 잉크의 분산제 및 용매가 제거된다. 또한 열을 더 가하여, 도전성 잉크의 은 나노 입자들을 소결시킨다. 이 때 도전성 배선(60)은 상호 이격되어 위치되도록 인쇄되어야 한다. 그리고 도전성 배선(60)은 비아로부터 상부 절연층(50) 상으로 연장되도록 더 인쇄될 수 있다.Subsequently, as shown in FIG. 6, the step of printing the conductive wiring 60 onto the upper insulating plate 50 is performed. At this time, the conductive wiring 60 is drawn with conductive ink so as to extend from each conductive pad 31 onto the upper insulating plate 50. That is, conductive ink is sprayed along a predetermined pattern. Here, the conductive ink is a solution in which silver nano particles, a dispersant, and a solvent are mixed, and the content of the silver nano particles in the conductive ink is 50 to 70%. Then, heat is applied to cure the conductive ink in the sprayed form. At this time, the dispersant and the solvent of the conductive ink are removed. Further heat is also applied to sinter the silver nanoparticles of the conductive ink. At this time, the conductive wires 60 should be printed so as to be spaced apart from each other. The conductive wire 60 may be further printed to extend from the via onto the upper insulating layer 50.

마지막으로, 보호판(70)을 준비하여, 상부 절연판(50) 및 도전성 배선(60) 상으로 적층하는 단계를 진행함으로써, 도 1에 도시된 바와 같은 반도체 소자 내장 형 인쇄회로기판의 제조가 완료된다. 즉 보호판(70)은 각각의 도전성 배선(60)의 일정 영역을 노출시키기 위한 다수개의 오프닝(opening; 71)들이 형성된 구조를 갖도록 준비된다. 이 후 보호판(70)은 상부 절연판(50) 및 도전성 배선(60) 상으로 적층된다. 이 때 보호판(70)은 각각의 도전성 배선(60)에 대응하여 각각의 오프닝(71)들이 위치되도록 상부 절연판(50) 및 도전성 배선(60) 상으로 적층된다. Finally, by preparing the protective plate 70 and laminating it on the upper insulating plate 50 and the conductive wiring 60, the manufacturing of the semiconductor element embedded printed circuit board as shown in FIG. 1 is completed. . That is, the protection plate 70 is prepared to have a structure in which a plurality of openings 71 are formed to expose a predetermined region of each conductive wire 60. After that, the protective plate 70 is stacked on the upper insulating plate 50 and the conductive wiring 60. In this case, the protection plate 70 is stacked on the upper insulating plate 50 and the conductive wire 60 so that the openings 71 are positioned corresponding to the conductive wires 60.

한편, 전술한 실시예에서는 인쇄회로기판이 연성 인쇄회로기판인 경우를 가정하여 설명하였으나, 이에 한정하는 것은 아니다. 즉 연성 인쇄회로기판이 아니더라도, 본 발명에 따른 반도체 소자 내장형 인쇄회로기판을 구현하는 것이 가능하다. 즉 반도체 소자 내장형 인쇄회로기판을 이루는 각각의 구성을 별도로 준비하고, 이들을 순차적으로 적층하며, 반도체 소자로부터 인출되는 도전성 배선을 인쇄 방식으로 형성함으로써, 본 발명에 따른 반도체 소자 내장형 인쇄회로기판을 제조할 수 있다. Meanwhile, in the above-described embodiment, the case where the printed circuit board is a flexible printed circuit board has been described on the assumption that the printed circuit board is not limited thereto. That is, even if the flexible printed circuit board is not, it is possible to implement a semiconductor device-embedded printed circuit board according to the present invention. In other words, by separately preparing the respective components constituting the semiconductor element-embedded printed circuit board, sequentially stacking them, and forming a conductive wiring drawn out from the semiconductor element by a printing method, a semiconductor element-embedded printed circuit board according to the present invention can be manufactured. Can be.

본 발명에 따르면, 반도체 소자 내장형 인쇄회로기판을 이루는 각각의 구성을 개별적으로 준비하고, 이들을 순차적으로 적층한다. 뿐만 아니라, 인쇄회로기판에 내장되는 반도체 소자로부터 인출되는 도전성 배선을 인쇄 방식으로 형성한다. 이로 인하여, 비교적 단순한 제조 절차에 따라 반도체 소자 내장형 인쇄회로기판을 제조할 수 있다. 이에 따라, 반도체 소자 내장형 인쇄회로기판을 제조하는데 소요되는 시간 및 비용을 절감시킬 수 있다.According to the present invention, each component of the semiconductor element-embedded printed circuit board is separately prepared, and these are sequentially stacked. In addition, the conductive wiring drawn out from the semiconductor element embedded in the printed circuit board is formed by a printing method. As a result, a semiconductor device embedded printed circuit board may be manufactured according to a relatively simple manufacturing procedure. Accordingly, it is possible to reduce the time and cost required to manufacture a printed circuit board embedded with a semiconductor device.

도 1은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판을 도시하는 단면도, 1 is a cross-sectional view showing a semiconductor device-embedded printed circuit board according to an embodiment of the present invention;

도 2 내지 도 6은 본 발명의 실시예에 따른 반도체 소자 내장형 인쇄회로기판의 제조 절차를 도시하는 도면들로서, 2 to 6 are diagrams illustrating a manufacturing process of a printed circuit board having a semiconductor device according to an embodiment of the present invention.

도 2는 하부 절연판을 준비하는 단계를 도시하는 단면도,2 is a sectional view showing a step of preparing a lower insulating plate;

도 3은 베이스 기판을 적층하는 단계를 도시하는 단면도,3 is a sectional view showing a step of laminating a base substrate;

도 4는 베이스 기판에 반도체 소자를 삽입하는 단계를 도시하는 단면도,4 is a sectional view showing a step of inserting a semiconductor element into a base substrate;

도 5는 상부 절연판을 적층하는 단계를 도시하는 단면도, 그리고5 is a sectional view showing a step of laminating an upper insulating plate, and

도 6은 도전성 배선을 인쇄하는 단계를 도시하는 단면도이다. 6 is a sectional view showing a step of printing conductive wiring.

Claims (5)

다수개의 도전성 패드를 갖는 반도체 소자가 내장되는 인쇄회로기판을 제조하는 방법에 있어서, In the method for manufacturing a printed circuit board containing a semiconductor device having a plurality of conductive pads, 일정 두께의 하부 절연판을 준비하는 과정과, Preparing a lower insulating plate having a predetermined thickness; 상기 하부 절연판 상으로 상기 반도체 소자를 삽입하기 위한 소자 실장 영역이 형성된 베이스 기판을 적층하는 과정과, Stacking a base substrate on which a device mounting region for inserting the semiconductor device onto the lower insulating plate is formed; 상기 소자 실장 영역을 통해 상기 반도체 소자를 삽입하는 과정과, Inserting the semiconductor device through the device mounting region; 상기 도전성 패드 각각을 노출시키기 위한 개구부가 형성된 상부 절연판을 상기 베이스 기판 및 상기 반도체 소자 상으로 적층하는 과정과,Stacking an upper insulating plate having an opening for exposing each of the conductive pads on the base substrate and the semiconductor element; 상기 도전성 패드로부터 상기 상부 절연판 상으로 각각 연장되는 다수개의 도전성 배선을 인쇄하는 과정을 포함하는 것을 특징으로 하는 반도체 소자 내장형 인쇄회로기판의 제조 방법. And printing a plurality of conductive wires respectively extending from the conductive pads onto the upper insulating plate. 제 1 항에 있어서, 상기 인쇄 과정은,The method of claim 1, wherein the printing process, 도전성 잉크로 상기 도전성 배선 각각을 드로잉하는 과정인 것을 특징으로 하는 반도체 소자 내장형 인쇄회로기판의 제조 방법.A method of manufacturing a printed circuit board with a semiconductor device, characterized in that the drawing of each of the conductive wirings with conductive ink. 제 2 항에 있어서, The method of claim 2, 상기 소자 실장 영역은 상기 베이스 기판의 일면으로부터 형성된 오목홈인 것을 특징으로 하는 반도체 소자 내장형 인쇄회로기판의 제조 방법.And the device mounting region is a concave groove formed from one surface of the base substrate. 제 2 항에 있어서, The method of claim 2, 상기 소자 실장 영역은 상기 베이스 기판의 양면을 통해 형성된 관통홀인 것을 특징으로 하는 반도체 소자 내장형 인쇄회로기판의 제조 방법.And the device mounting area is a through hole formed on both sides of the base substrate. 제 2 항에 있어서, The method of claim 2, 상기 도전성 배선의 일정 영역을 노출시키기 위한 다수개의 오프닝들이 형성된 보호판을 상기 상부 절연판 및 상기 도전성 배선 상으로 적층하는 과정을 더 포함하는 것을 특징으로 하는 반도체 소자 내장형 인쇄회로기판의 제조 방법. And stacking a protective plate having a plurality of openings for exposing a predetermined area of the conductive wiring onto the upper insulating plate and the conductive wiring.
KR1020070127418A 2007-12-10 2007-12-10 Method for manufacturing printed circuit board embedded semiconductor device KR101448110B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127418A KR101448110B1 (en) 2007-12-10 2007-12-10 Method for manufacturing printed circuit board embedded semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127418A KR101448110B1 (en) 2007-12-10 2007-12-10 Method for manufacturing printed circuit board embedded semiconductor device

Publications (2)

Publication Number Publication Date
KR20090060551A true KR20090060551A (en) 2009-06-15
KR101448110B1 KR101448110B1 (en) 2014-10-08

Family

ID=40990278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127418A KR101448110B1 (en) 2007-12-10 2007-12-10 Method for manufacturing printed circuit board embedded semiconductor device

Country Status (1)

Country Link
KR (1) KR101448110B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9155199B2 (en) 2012-09-28 2015-10-06 Samsung Electro-Mechanics Co., Ltd. Passive device embedded in substrate and substrate with passive device embedded therein

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3882540B2 (en) 2001-07-04 2007-02-21 株式会社デンソー Printed circuit board manufacturing method and printed circuit board formed by the manufacturing method
JP4190269B2 (en) * 2002-07-09 2008-12-03 新光電気工業株式会社 Device-embedded substrate manufacturing method and apparatus
JP4126985B2 (en) 2002-07-29 2008-07-30 凸版印刷株式会社 Passive element built-in printed wiring board and method for manufacturing the same
KR100716815B1 (en) * 2005-02-28 2007-05-09 삼성전기주식회사 Embedded chip printed circuit board and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9155199B2 (en) 2012-09-28 2015-10-06 Samsung Electro-Mechanics Co., Ltd. Passive device embedded in substrate and substrate with passive device embedded therein

Also Published As

Publication number Publication date
KR101448110B1 (en) 2014-10-08

Similar Documents

Publication Publication Date Title
EP2705735B1 (en) Method for manufacturing printed circuit board
US8110896B2 (en) Substrate structure with capacitor component embedded therein and method for fabricating the same
KR20230092854A (en) Printed circuit board
US11058007B2 (en) Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
KR100982795B1 (en) Manufacturing method of printed circuit board having electro component
KR20080076241A (en) Printed circuit board having electronic component and method for manufacturing thereof
KR20090130727A (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
CN104253092B (en) There are the integrated circuit package system and its manufacturing method of insertion load plate in layered substrate
CN102119588A (en) Method for manufacturing module with built-in component, and module with built-in component
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
KR100820633B1 (en) Printed circuit board having embedded electronic component and manufacturing method thereof
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
KR20170001388A (en) Printed circuit board and method of manufacturing the same
KR101438915B1 (en) The printed circuit board and the method for manufacturing the same
KR101693747B1 (en) Electronic components embedded substrate and manufacturing method thereof
JP2005223183A (en) Electronic component mounted board and method for manufacturing the same
JP2009289790A (en) Printed wiring board with built-in component and its manufacturing method
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
KR20110101430A (en) Rigid-flexible substrate comprising embedded electronic component within and fabricating method the same
KR100972431B1 (en) Embedded printed circuit board and manufacturing method thereof
KR20150062056A (en) Electronic components embedded substrate and method for manufacturing thereof
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US11410965B2 (en) Electronic device with embedded component carrier
KR101507268B1 (en) Flexible circuit boards expand structure of the ground

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 5