KR20110000001A - 엘이디 어레이 기판 및 이의 제조방법 - Google Patents

엘이디 어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20110000001A
KR20110000001A KR1020090056255A KR20090056255A KR20110000001A KR 20110000001 A KR20110000001 A KR 20110000001A KR 1020090056255 A KR1020090056255 A KR 1020090056255A KR 20090056255 A KR20090056255 A KR 20090056255A KR 20110000001 A KR20110000001 A KR 20110000001A
Authority
KR
South Korea
Prior art keywords
substrate
led
layer
led array
thermally conductive
Prior art date
Application number
KR1020090056255A
Other languages
English (en)
Other versions
KR101172709B1 (ko
Inventor
허순영
이병문
Original Assignee
주식회사 이그잭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이그잭스 filed Critical 주식회사 이그잭스
Priority to KR1020090056255A priority Critical patent/KR101172709B1/ko
Publication of KR20110000001A publication Critical patent/KR20110000001A/ko
Application granted granted Critical
Publication of KR101172709B1 publication Critical patent/KR101172709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 엘이디 어레이 기판, 특히, 도전성 후막 페이스트를 사용하여 직접 인쇄방식으로 전극회로를 형성한 엘이디 어레이 기판에 관한 것으로 열전도성 기판과 상기 열전도성 기판 상에 후막 인쇄방식에 의하여 형성된 전극회로 패턴으로 된 LED 어레이 기판을 제공한다.
본 발명에 의하여 구득이 용이한 금속 기판을 기반으로 전극회로 패턴을 인쇄방법에 의하여 손쉽게 형성할 수 있고 전극이 닿지 않는 LED의 본체 바닥은 열전도성이 높은 기판에 접촉되어 LED에서 발생하는 열이 바로 방출될 수 있어 고휘도를 위한 LED 고집적 어레이 기판으로 사용될 수 있는 고 방열구조의 LED 어레이 기판을 경제적으로 제공한다.
LED, 어레이, 기판, 인쇄방식, 열전도성 기판, 후막 페이스트

Description

엘이디 어레이 기판 및 이의 제조방법{a LED array board and a preparing method therefor}
본 발명은 엘이디 어레이 기판, 특히, 도전성 후막 페이스트를 사용하여 직접 인쇄방식으로 전극회로를 형성하는 엘이디 어레이 기판 및 이의 제조방법에 관한 것이다.
엘이디, 즉, 발광 다이오드(이하 LED, Light Emitting Diode)는 점광원 형태로 다양한 색상으로 단순한 표시소자로 사용되는 것으로 출발하였지만 광효율성, 오랜 수명 등의 장점으로 점차 랩탑/데스크탑 컴퓨터의 모니터 및 면적 표시장치 등 다양한 분야에 사용되고 있다. 특히 최근에는 조명과 LCD TV 백라이트 분야에 그 사용범위를 점차 확대하려고 하는 시점에 있다.
LCD TV 백라이트의 경우와 LED 조명의 경우에는 단위면적당 높은 휘도와 평면발광의 이유 등으로 다수개의 발광소자로 기판에 어레이를 구성하여 사용한다. 이러한 어레이 구성에 의하여 LED에서 발생하는 열을 기판으로 효과적으로 방출하는 것이 LED 수명과 품질 유지에 중요한 요소이다.
LED 어레이 기판은 원활한 방열을 위하여 종래의 PCB에 사용되는 동박적층 판(CCL) 대신에 MCPCB(metal core printed circuit board)를 사용한다. 보통 이러한 MCPCB는 금속 베이스 층+유전층+동박의 3층 구조를 이루고 있다. 상기 유전층은 열전도성을 증가시키기 위하여 열전도성 입자를 충진한 에폭시 수지를 사용하기도 한다. 전극회로의 형성은 종래 PCB와 마찬가지로 리소그라피 기술 등을 이용하여 레지스트 패턴을 형성하고 식각하여 제조한다. 그러나, 이러한 전극회로 형성을 위한 에칭 공정은 제조 공정이 매우 복잡하고, 공정 중 다량의 에칭 폐수가 발생하는 문제가 있다. 또한, MCPCB를 기반으로 한 LED 기판은 에폭시 유전층 때문에 방열성능이 크게 제한되는 단점이 있다.
한국 실용신안 제 20-0404237호에는 MCPCB를 사용하여 전극회로는 에칭으로 형성하고 LED가 장착되는 부위에 절연층까지의 개구부를 만들고 거기에 히트싱크 슬러그를 부착하여 그 위에 나머지 LED 부재를 그 위에 탑재한다는 설명인데 접착된 절연층을 깨끗이 떼어낸다는 것이 어려울 뿐만 아니라 조립방식의 트렌드에 역행하는 것으로 경제적으로 실현가능성이 낮은 기술이다.
한국특허 제 696063호에는 패키징된 LED를 사용하지 않고 LED칩만을 추출하여 함몰장착부, 절연층, 본딩다이, 반사판, 전극을 구성하는 별도의 기판에 장착하는 LED 어레이 기판을 개시하고 있다. 그러나 이러한 기판은 그 성격상 규격이 통일될 수 없고 기계가공, 다양한 층의 형성, 패턴 형성, 기판에 직접몰딩 등 복잡한 가공을 수반하는 것이고 이 또한 상기와 같이 조립방식의 트렌드에 역행하는 것으로 경제적으로 실현가능성이 낮은 기술이다.
LED 어레이 기판은 PCB와는 사용 목적과 환경이 기본적으로 전혀 다르다. 즉 PCB가 주로 신호전류를 보내기 위한 미세한 회로가 상당한 부분을 차지함에 반하여 LED 어레이 기판은 거의 대부분이 매크로한 전극회로로 형성되어 있고 전류밀도가 훨씬 높아 미세가공 보다 방열구조가 주요한 관심사이다. MCPCB가 PCB와 재료를 달리하기는 하나 기본적으로 PCB 형태를 개선한 것으로 이러한 방식으로 LED 어레이 기판에 접근하는 것은 근원적인 해결책이 되지 못한다.
본 발명자들은 LED 고집적 어레이 기판에 사용될 수 있는 고 방열구조의 LED 어레이 기판을 제공하기 위하여 MCPCB와는 전혀 다른 관점에서 접근해야할 필요성을 인지하고 LED 어레이 기판의 성격과 그 요구조건에 맞는 새로운 방식의 기판을 착안하고 본 발명을 완성하였다.
따라서, 본 발명은 고방열구조의 새로운 방식의 LED 어레이 기판 및 그 제조방법을 제공하기 위한 것이다.
또한, 본 발명은 동박 적층이 필요 없고 에칭공정이 필요 없는 LED 어레이 기판 및 그 제조방법을 제공하기 위한 것이다.
또한, 본 발명은 구득용이한 단순한 재료를 사용하고 공정이 단순하여 경제적으로 제공가능한 LED 어레이 기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명에 의하여, 열전도성 기판과 상기 열전도성 기판 상에 후막 인쇄방식 에 의하여 형성된 전극회로 패턴으로 된 LED 어레이 기판이 제공된다. 상기 후막 인쇄방식에 의하여 형성된 전극회로 패턴은 절연층과 도전층의 이층구조로 될 수 있다.
상기 열전도성 기판은 구조 유지와 방열이 주목적으로 열전도성이 좋으면 특별히 그 재료에 제한을 받지 않으며 전기전도성이 높아도 상관 없다. 그 재료는, 예를 들면, 금속, 세라믹 또는 이들의 복합재료이다. 금속 기판 재료로는, 예를 들면, 구리, 은, 티타늄, 니오븀, 알루미늄, 스텐레스, 아연, 베릴륨, 마그네슘 등이 있다. 이들 금속 기판은 표면에 귀금속 또는 다른 금속으로 도금될 수도 있다, 또한 이들 금속 기판은 산화층 또는 다른 피막을 가질 수도 있다. 세라믹 기판으로는, 예를 들면, 금속, 금속과 준금속의 탄화물, 붕화물, 질화물, 탄질화물 또는 이들의 혼합물의 단일체로 되어 있거나 이들을 유,무기 바인더와 혼합하여 소성 또는 소결하여 제조되는 복합체일 수 있다. 상기 열전도성 기판은 알루미나(Al2O3), 유리 코팅된 금속, 티탄산바륨(BaTiO3), 산화베릴륨(BeO), 질화알루미늄(AlN) 및 탄화규소(SiC) 등을 포함한다.
상기 열전도성 기판은 필요한 위치에 공기와의 접촉 면적을 높게 하는 구조 또는 다수의 핀을 갖는 구조로 가공되어 히트싱크와 일체화 될 수 있다.
상기 열전도성 기판이 금속으로 이루어져 있을 때 전기절연성 또는 타 층과의 접착성을 좋게 하기 위하여 편면 또는 양면을 도금을 포함한 피막처리와 산화처리와 같은 표면처리를 할 수 있다. 알루미늄 기판을, 예로 들면, 표면을 산화 처리함으로써 알루미나 층을 형성한다. 표면처리 방법에는 크게 열처리 방법, 화학적 처리방법과 전기화학적 처리방법이 있다. 열처리 방법은 공기 중 또는 특정 분위기 하에서 높은 온도로 가열한다. 화학적 처리방법은 인산피막처리와 크로메이트 처리와 같은 방법이 있다. 전기화학적 처리방법으로는 양극산화법, 즉 아노다이징에 의하여 산화층이나 도금에 의하여 도금층을 얻을 수 있다. 이러한 금속 기판의 표면처리 층은 타층과의 접착성을 좋게 할뿐만 아니라 내식성은 물론 미감을 준다.
본 발명에서 전극회로 패턴으로 형성된 절연층과 도전층의 이층구조가 가장 중요한 특징 중의 하나이다. 본 발명에서 절연층과 도전층을 전극회로에만 선택적으로 인쇄하여 LED에서 led칩 밑의 반사판과 방열구조(예를 들면, 히트싱크슬러그)로 연결되는 LED 바닥이 열전도성 기판에 접하도록 하여 LED의 방열을 원활하게 한다. 이러한 절연층과 도전층의 이층구조는 후막 페이스트 인쇄방법에 의하여 전극회로 패턴으로 열전도성 기판 위에 한 번의 인쇄와 소결에 의하여 형성하거나 전도성 물질을 제외한 페이스트로 일차 인쇄하고 건조 또는 소성한 뒤에 전도성 물질을 포함한 페이스트로 이차 인쇄하고 소결에 의하여 완성한다. 기판이 열전도성이고 충분한 전기절연성이 있을 때는, 예를 들면, 알루미나 기판인 경우 전도성 후막 페이스트를 전극회로 패턴으로 기판 위에 한 번의 인쇄와 소결이면 충분하다. 기판의 전기절연성이 충분하지 못할 때는, 예를 들면, 금속 기판인 경우, 전도성 물질이 포함되지 않은 페이스트와 전도성 물질이 포함된 페이스트로 두 번의 인쇄를 행하거나 한 번의 인쇄와 소결에 의하여 절연층과 도전층이 소성과 소결 과정을 거쳐 분리될 수 있도록 페이스트의 조성과 소성과 소결 과정을 조정하여야 한다.
상기 도전성 페이스트 조성물은 일반적으로 페이스트상 고체-액체 분산액의 헝태를 가지며, 여기에서 고체상은 도전성 입자로 금속 또는 금속 합금 또는 이들의 혼합물의 미분 입자, 및 무기 결합제를 포함한다. 예를 들어 도전성 입자는 금, 알루미늄, 구리, 인듐, 안티몬, 마그네슘, 크롬, 주석, 니켈, 은, 철, 티탄 및 이들의 합금과 같은 금속이다. 은과 같은 도전성 입자를 포함하는 도전성 후막 페이스트 조성물에 대해서는 잘 알려져 있다. 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 분산을 위한 액체 비히클은 전형적으로 유기 액체 매질이나 수계 매질이 사용될 수도 있다. 도전성 페이스트는 일반적으로 약 600℃의 이하의 온도에서 1차로 소성되어 액체 비히클을 휘발 또는 연소 제거시키며, 약 600℃ 내지 950℃의 온도에서 무기 결합제 및 금속 성분을 소결 또는 용융시킨다. 소결 전에 건조시키지 않는 직접 소결방법 또한 사용될 수 있다. 무기결합제는, 소위 유리 프릿으로 500℃ 이하의 저융점 물질과 600℃이상의 고융점 물질로 대별된다. 600℃ 내지 950℃ 온도범위의 소결조건에 따라 전극회로 패턴은 기판에 고정된다. 본 발명에서 사용하는 도전성 후막 페이스트는 특별히 제한되지는 않지만, 예를 들면, 은 입자 60 내지 85 중량%; 유리 프릿 조성물의 중량을 기준으로 4 내지 38 중량% Si02, 0 내지 27 중량% B203, 0 내지 95 중량% Bi203, 0 내지 44 중량% PbO, 0 내지 4 중량% Zr02, 0 내지 17 중량% Ge02, 0 내지 9 중량% Na20, 0 내지 6 중량% Al203 및 0 내지 33 중량% 전이금속 산화물로 이루어지는 유리 프릿 5 내지 10 중량%; 산화안티몬 0 내지 10 중량%; 유기 바인더 1 내지 10 중량%; 및 잔량의 유기 비이클로 구성된다. 후막 페이스트의 소성과 소결 과정에서 저융점 물질은 아래로 흐르는 경향이 있고 도전성 입자는 밀집되는 경향이 있어 전극회로의 저항은 줄어들고 계면 부위의 전기 저항은 증가한다. 계면에 밀집된 유리 성분에 의하여 기판과의 결합력을 높이고 도전성 입자는 상부에 패킹되어 전기저항을 줄인다. 소결온도를 높이고 저융점 유리프릿을 사용하면 이러한 경향이 두드러진다. 소성과 소결의 온도 구배를 조정하여 절연층과 도전층의 분리를 높일 수 있다. 따라서 본 발명에서 전기전도성 기판을 사용하는 경우에도 절연층이 없거나 얇은 산화층만 있어도 기판과의 절연효과를 충분히 볼 수 있으므로 도전성 후막 페이스트를 사용한 한 번의 인쇄와 한 번의 소결에 의해서도 LED 어레이 기판을 얻을 수 있다.
도전성 후막 페이스트는 열전도성 기판 위에 스크린인쇄, 프렉소인쇄, 로터리인쇄, 그라비어인쇄, 옵셋 인쇄, 잉크젯 또는 디스펜서 등의 인쇄 방법 등으로 인쇄한다. 인쇄방법은 전형적으로는 스크린 인쇄를 사용한다.
상기 전극회로 위에 필요하다면 전해도금을 실시하여 도금층을 형성할 수 있다.
본 발명에 의하여 구득이 용이한 기판을 기반으로 전극회로 패턴을 인쇄방법에 의하여 손쉽게 형성할 수 있고 전극이 닿지 않는 LED의 본체 바닥은 열전도성이 높은 기판에 접촉되어 LED에서 발생하는 열이 바로 방출될 수 있어 고휘도를 위한 LED 고집적 어레이 기판으로 사용될 수 있는 고 방열구조의 LED 어레이 기판을 경제적으로 제공한다.
이하 도면과 실시예에 의하여 본 발명을 구체적으로 설명한다.
사용한 도전성 후막 페이스트는 은 입자 80 중량%; Si02 36.9 중량%, Zr02 3.0 중량%, B203 3.0 중량%, Na20 1.3중량%, Li20 3.0중량%, Bi203 46.8중량%, Ti02 3.0중량%와 K20 3.0중량%로 이루어진 유리 프릿 7 중량%; 산화안티몬 1중량%; 터피네올 6중량%;와 에틸셀룰로스 6중량%로 이루어져 있다.
도1a는 알루미늄 베이스 층(1‘) + 에폭시 절연층(2) + 동박 층(3)으로 이루어진 종래의 3층구조 MCPCB의 개략적인 단면도이다. 최상층의 동박은 에칭방법에 의하여 전극회로를 형성하게 된다. 도1b는 도1a의 종래 3층구조 MCPCB를 에칭하여 전극회로를 형성하여 LED를 장착한 LED 어레이 기판의 단면을 보여 준다. LED 칩(15)과 다이본딩솔더(13)와 연결되는 LED(10)의 히트싱크슬러그(20)의 바닥은 에폭시 절연층(2) 위에나 전극회로(3) 위에 놓여져 방열이 잘 되지 않고 전극회로(3)에 놓인 경우 전극을 오히려 가열하는 역할을 한다.
도2a는 본 발명에서 사용하는 히트싱크(21) 일체형 알루미늄 기판(1)을 보여준다. 그냥 단일층판으로 적층판 구조가 아니다. 도2b는 도2a의 기판 위에 전극회로 패턴에 맞게 은 입자 대신에 알루미나 입자를 넣은 비전도성 후막 페이스트와 상기의 전도성 후막 페이스트로 절연층(4)과 도전층(5)을 전극회로 패턴으로 스크린 인쇄 하고 소결한 본 발명의 LED 어레이 기판에 LED를 장착한 것을 보여준다. LED 소자(10) 전극의 리드프레임(11)을 전극회로인 도전층(5)에 솔더링(8)하여 LED(10)를 장착한다. LED(10)의 히트싱크슬러그(20)는 열전도성 기판(1)에 바로 맞닿아 전도성 바인더로 접착시키거나 서멀패드를 게재시켜 LED(10) 내의 열을 전극 으로 방출하는 대신에 열전도성 기판(1)으로 용이하게 발산한다. 도2c는 LED(10)가 다수 장착된 본 발명의 LED 어레이 기판을 보여 준다.
도1a는 종래의 3층구조 MCPCB의 개략적인 단면도이고
도1b는 도1a의 LED 어레이 기판을 사용한 예의 개략적인 단면도이고
도2a는 일 실시예로서 본 발명에서 사용하는 단층구조 히트싱크 일체형 알루미늄 기판의 개략적인 단면도이고
도2b는 일 실시예로서 본 발명의 LED 어레이 기판을 사용한 예의 개략적인 단면도이다.
도2c는 일 실시예로서 LED(10)가 다수 장착된 본 발명의 LED 어레이 기판의 평면도이다.
* 주요도면 부호의 설명 *
1‘; 종래 MCPCB 금속기판, 2; 종래 MCPCB의 에폭시 절연층
3; 종래 MCPCB의 동박층
1; 단층구조 히트싱크 일체형 알루미늄 기판 4; 절연층
5; 도전층 8; 솔더링 11; LED 리드프레임
12; LED 패키지 보디 14; 렌즈 15; LED 칩 20; LED히트싱크슬러그
21; 히트싱크

Claims (6)

  1. 열전도성 기판과 상기 열전도성 기판 상에 후막 인쇄방식에 의하여 형성된 전극회로 패턴으로 된 LED 어레이 기판
  2. 제1항에 있어서, 상기 전극회로 패턴은 절연층과 도전층의 이층구조로 되어 있는 LED 어레이 기판
  3. 제2항에 있어서, 상기 열전도성 기판은 금속, 세라믹 또는 이들의 복합재료인 LED 어레이 기판
  4. 제2항에 있어서, 상기 열전도성 기판은 구리, 알루미늄, 아연, 마그네슘, 은 또는 베릴륨으로 되어 있고 이들은 각각 기판 재료의 산화층 피막을 가지는 LED 어레이 기판
  5. 제1항에 있어서, 상기 열전도성 기판은 히트싱크 일체형인 LED 어레이 기판
  6. 제1항에 있어서, 상기 전극회로 패턴은 한 번의 인쇄와 소결로 절연층과 도전층의 이층구조로 되는 LED 어레이 기판
KR1020090056255A 2009-06-24 2009-06-24 엘이디 어레이 기판 및 이의 제조방법 KR101172709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090056255A KR101172709B1 (ko) 2009-06-24 2009-06-24 엘이디 어레이 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090056255A KR101172709B1 (ko) 2009-06-24 2009-06-24 엘이디 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110000001A true KR20110000001A (ko) 2011-01-03
KR101172709B1 KR101172709B1 (ko) 2012-08-09

Family

ID=43608899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056255A KR101172709B1 (ko) 2009-06-24 2009-06-24 엘이디 어레이 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101172709B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012094663A3 (en) * 2011-01-09 2012-08-30 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
AU2012244393B1 (en) * 2012-11-07 2013-10-10 Chao-Chin Yeh LED Cooling Structure
US8652860B2 (en) 2011-01-09 2014-02-18 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
CN106338011A (zh) * 2016-08-31 2017-01-18 长兴友畅电子有限公司 一种热电分离led
KR20190058770A (ko) 2017-11-22 2019-05-30 주식회사 루멘스 발광다이오드 모듈 및 그 제조 방법
US11431154B2 (en) * 2017-11-10 2022-08-30 Tdk Electronics Ag Triggerable spark gap, switching circuit having a triggerable spark gap, and process for manufacturing a triggerable spark gap

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040099999A1 (en) 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US20060097385A1 (en) 2004-10-25 2006-05-11 Negley Gerald H Solid metal block semiconductor light emitting device mounting substrates and packages including cavities and heat sinks, and methods of packaging same
US7741189B2 (en) 2005-06-20 2010-06-22 E.I. Du Pont De Nemours And Company Electrodes, inner layers, capacitors, electronic devices and methods of making thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893039B2 (en) 2011-01-09 2018-02-13 Bridgelux, Inc. Packaging a substrate with an LED into an interconnect structure only through top side landing pads on the substrate
US10840424B2 (en) 2011-01-09 2020-11-17 Bridgelux, Inc. Packaging photon building blocks with top side connections and interconnect structure
US8652860B2 (en) 2011-01-09 2014-02-18 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
WO2012094663A3 (en) * 2011-01-09 2012-08-30 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
US9312465B2 (en) 2011-01-09 2016-04-12 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
US8354684B2 (en) 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
US9653437B2 (en) 2011-01-09 2017-05-16 Bridgelux, Inc. Packaging a substrate with an LED into an interconnect structure only through top side landing pads on the substrate
US9130139B2 (en) 2011-01-09 2015-09-08 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
US9985004B2 (en) 2011-01-09 2018-05-29 Bridgelux, Inc. Packaging a substrate with an LED into an interconnect structure only through top side landing pads on the substrate
US11411152B2 (en) 2011-01-09 2022-08-09 Bridgelux, Inc. Packaging photon building blocks with top side connections and interconnect structure
US10325890B2 (en) 2011-01-09 2019-06-18 Bridgelux, Inc. Packaging a substrate with an LED into an interconnect structure only through top side landing pads on the substrate
US10347807B2 (en) 2011-01-09 2019-07-09 Bridgelux Inc. Packaging photon building blocks with top side connections and interconnect structure
AU2012244393B1 (en) * 2012-11-07 2013-10-10 Chao-Chin Yeh LED Cooling Structure
CN106338011A (zh) * 2016-08-31 2017-01-18 长兴友畅电子有限公司 一种热电分离led
US11431154B2 (en) * 2017-11-10 2022-08-30 Tdk Electronics Ag Triggerable spark gap, switching circuit having a triggerable spark gap, and process for manufacturing a triggerable spark gap
KR20190058770A (ko) 2017-11-22 2019-05-30 주식회사 루멘스 발광다이오드 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
KR101172709B1 (ko) 2012-08-09

Similar Documents

Publication Publication Date Title
KR101049698B1 (ko) Ｌｅｄ 어레이 모듈 및 이의 제조방법
KR101172709B1 (ko) 엘이디 어레이 기판 및 이의 제조방법
US9596747B2 (en) Wiring substrate and electronic device
JP2011193015A (ja) 陽極酸化金属基板モジュール
JP2006339559A (ja) Ｌｅｄ部品およびその製造方法
WO2012036219A1 (ja) 発光素子用基板および発光装置
KR101587004B1 (ko) 엘이디 어레이 기판
JP4780939B2 (ja) 発光装置
US20100301359A1 (en) Light Emitting Diode Package Structure
JP2007227728A (ja) Ｌｅｄ部品およびその製造方法
JP6125528B2 (ja) 発光ダイオード用基板および発光ダイオード用基板の製造方法
KR20100137216A (ko) 엘이디 어레이 기판 및 이의 제조방법
US20140069574A1 (en) Manufacturing method of circuit board
JP6010333B2 (ja) 配線基板および電子装置
KR20110133244A (ko) 엘이디 어레이 방법, 이에 사용되는 기판과 이를 사용한 엘이디 어레이 패키지
JP4895777B2 (ja) 発光素子用配線基板ならびに発光装置
KR20120030928A (ko) 적층구조를 가지는 방열기판 및 이 방열기판을 사용한 전자조립구조
JP2006100364A (ja) 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
CN104637674B (zh) 具有嵌入式电容器的低温共同烧制的陶瓷基板
CN102724805A (zh) 具有高散热与高导热特性的复合陶瓷基板
JP2011071554A (ja) 発光素子用配線基板ならびに発光装置
EP2416630B1 (en) Circuit board and manufacturing method thereof
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
JP2005191065A (ja) 発光素子収納用パッケージ及びその製造方法
JP2013045900A (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150803

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170803

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7