KR20100123506A - Burn-in test system - Google Patents

Burn-in test system Download PDF

Info

Publication number
KR20100123506A
KR20100123506A KR1020090042764A KR20090042764A KR20100123506A KR 20100123506 A KR20100123506 A KR 20100123506A KR 1020090042764 A KR1020090042764 A KR 1020090042764A KR 20090042764 A KR20090042764 A KR 20090042764A KR 20100123506 A KR20100123506 A KR 20100123506A
Authority
KR
South Korea
Prior art keywords
test
burn
board
control device
load board
Prior art date
Application number
KR1020090042764A
Other languages
Korean (ko)
Other versions
KR101111482B1 (en
Inventor
김영선
이현주
Original Assignee
(주)아테코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아테코 filed Critical (주)아테코
Priority to KR1020090042764A priority Critical patent/KR101111482B1/en
Publication of KR20100123506A publication Critical patent/KR20100123506A/en
Application granted granted Critical
Publication of KR101111482B1 publication Critical patent/KR101111482B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3173—Marginal testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862—Chambers or ovens; Tanks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE: The burn-in test system is summarily proceed the burn-in test about a plurality of DIMMs(Dual In-line Memory Module). CONSTITUTION: The chamber(100) comprises a plurality of connectors in the front surface and back side. The test board is something corresponded to something made on a one-to-one basis in loadboard. Connector equips the loadboard in which a plurality of semiconductor devices is loaded. The controller(200) indicates the mounted state of loadboard by on-screen.

Description

번-인 테스트 시스템{BURN-IN TEST SYSTEM}Burn-in Test System {BURN-IN TEST SYSTEM}

본 발명은 번-인 테스트 시스템에 관한 것이다.The present invention relates to a burn-in test system.

보다 상세하게는 번-인 테스트를 수행하는 챔버 전면 및 후면 양측에 로드 보드를 장착할 수 있도록 하여 다수개의 DIMM에 대해 일괄적으로 번-인 테스트가 이루어지도록 하는 번-인 테스트 시스템에 관한 것이다.More specifically, the present invention relates to a burn-in test system in which load boards can be mounted at both front and rear sides of a chamber for performing burn-in tests so that burn-in tests can be performed on a plurality of DIMMs in a batch.

일반적으로 반도체 장치의 불량 발생 확률은 초기 1000시간 이내에 발생하는 비율이 가장 높고, 그 이후에는 반도체 장치의 수명이 다할 때까지 거의 일정한 것으로 알려져 있다.In general, it is known that the probability of failure of a semiconductor device is the highest occurring within an initial 1000 hours, and thereafter, it is almost constant until the life of the semiconductor device is reached.

상기 반도체 장치의 생산에 있어서, 번-인 테스트(burn-in test)는 일반적인 사용 환경(예컨대 실온)보다 가혹한 조건(예컨대, 125℃이상의 일정한 온도가 유지되는 챔버(chamber)내에서 각 반도체 장치의 특성에 맞게 설계된 번-인 테스트 보드에 상기 반도체 장치를 장착하고 특정시간동안 상기 챔버의 온도를 125℃이상의 일정한 온도로 유지하는 조건)하에서 수명 가속시험(Accelerated life test)을 통 하여 일반적인 환경 하에서 보다 좀 더 빠르게 반도체 장치의 초기 불량을 검출해 낼 수 있도록 함으로써 반도체 장치를 출하한 후에 발생할 수 있는 반도체 장치에 대한 잠재적인 불량을 검출하는데 그 목적이 있다.In the production of the semiconductor device, a burn-in test is carried out for each semiconductor device in a chamber in which a constant temperature is maintained at a temperature higher than 125 ° C. (e.g., room temperature). The semiconductor device is mounted on a burn-in test board designed according to the characteristics, and the accelerated life test is performed under the condition of maintaining the temperature of the chamber at a constant temperature of 125 ° C or higher for a specific time. It is an object of the present invention to detect a potential failure of a semiconductor device that may occur after shipment of the semiconductor device by enabling the early failure of the semiconductor device to be detected more quickly.

그리고 번-인 테스트가 끝난 후에 상기 번-인 테스트를 통과한 상기 반도체 장치를 대상으로 실장 테스트가 수행된다.After the burn-in test is finished, a mounting test is performed on the semiconductor device that has passed the burn-in test.

상기 실장 테스트는 상기 반도체 장치를 어플리케이션 세트((application set) 또는 실장 세트)에 장착한 후 시행되는 테스트를 말한다. 즉, 번-인 테스트와 상기 실장 테스트는 서로 분리되어 서로 다른 장치에서 각각 진행된다. 따라서 반도체 장치를 테스트하는 시간이 많이 소요된다.The mounting test refers to a test performed after the semiconductor device is mounted in an application set or mounting set. That is, the burn-in test and the mounting test are separated from each other and run in different devices. Therefore, it takes a long time to test the semiconductor device.

또한, 상기 번-인 테스트는 상당히 높은 온도에서 기능제어(function control)가 가능한 번-인 시스템에서 수행되고, 상기 실장 테스트는 상기 번-인 테스트가 수행되는 온도보다 낮은 온도에서 새로운 어플리케이션 세트를 사용하여 수행된다. 따라서 상기 번-인 테스트와 상기 실장 테스트는 서로 다른 두 개의 장비들을 사용하여 각각 수행되므로 반도체 장치를 테스트하기 위한 시간이 많이 소요되고, 테스트 효율이 저하되는 문제점이 있다. In addition, the burn-in test is performed in a burn-in system capable of function control at significantly higher temperatures, and the mounting test uses a new set of applications at a temperature lower than the temperature at which the burn-in test is performed. Is performed. Therefore, since the burn-in test and the mounting test are each performed using two different devices, the burn-in test and the mounting test are time-consuming to test a semiconductor device, and test efficiency is deteriorated.

본 발명은 상기와 같은 문제점을 해소시키기 위해 안출된 것으로, 본 발명은 번-인 테스트를 수행하는 챔버 전면 및 후면 양측에 로드 보드를 장착할 수 있도록 하여 다수개의 DIMM에 대해 일괄적으로 번-인 테스트가 이루어지도록 하는 번-인 테스트 시스템을 제공하는데, 그 목적이 있다. The present invention has been made to solve the above problems, the present invention is to enable the load board to be mounted on both sides of the chamber front and rear to perform the burn-in test burn-in for a plurality of DIMM collectively Its purpose is to provide a burn-in test system for testing.

상기 목적을 달성하기 위한 본 발명의 일 실시예는, 번-인 테스트 시스템에 있어서, 전면부와 후면부에 다수의 반도체 소자가 탑재된 로드 보드가 장착되는 커넥터가 다수개 구비되어 있으며, 상기 로드 보드에 테스트 보드가 일대일로 대응되도록 구비되어 있는 챔버; 및 상기 챔버에 장착된 로드 보드의 장착 상태를 화면상으로 표시하고, 상기 로드 보드의 반도체 소자를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치로 이루어진 것을 특징으로 한다.One embodiment of the present invention for achieving the above object, in the burn-in test system, there are provided a plurality of connectors on which the load board is mounted on the front and rear parts are mounted, the load board A chamber having a test board corresponding to one-to-one; And displaying a mounting state of a load board mounted in the chamber on a screen, and providing a test condition for testing a semiconductor device of the load board, wherein the chamber is in a test mode according to the input test condition. It is characterized in that the control device is configured to switch to, and displays a test result on the screen when the test mode is completed.

상기 테스트 보드는 FPGA 모듈을 탑재하고 있으며, 상기 컨트롤 장치는, 상기 반도체 소자에 대해 번-인 테스트를 수행하기 위한 테스트 패턴이 상기 FPGA 모듈로 다운로드 되도록 하는 것을 특징으로 한다.The test board is equipped with an FPGA module, and the control device is characterized in that the test pattern for performing a burn-in test for the semiconductor device is downloaded to the FPGA module.

상기 컨트롤 장치는, 상기 챔버 내의 반도체 소자의 실제 레이아웃과 동일한 레이아웃이 표시부상에 표시되도록 하는 것을 특징으로 한다.The control device is characterized in that the same layout as the actual layout of the semiconductor element in the chamber is displayed on the display unit.

상기 컨트롤 장치는, 상기 테스트 패턴에 따라 반도체 소자에 대해 이루어지는 테스트 수행 과정 및 테스트 결과를 리포트로 생성시켜 제공하는 것을 특징으로 한다.The control device may generate and provide a report on a test execution process and a test result of the semiconductor device according to the test pattern.

상기 컨트롤 장치는, 각 보드별로 각기 다른 테스트 패턴이 다운로드 되도록 하여, 서로 다른 테스트 조건에서 로드 보드에 탑재된 반도체 소자가 테스트 될 수 있도록 하며, 동일 반도체 소자가 장착된 로드 보드의 경우 동일한 테스트 조건으로 테스트가 이루어지는 것을 특징으로 한다.The control device allows different test patterns to be downloaded for each board so that the semiconductor devices mounted on the load board can be tested under different test conditions. In the case of a load board equipped with the same semiconductor devices, Characterized in that the test is made.

상기 컨트롤 장치는, 상기 로드보드에 탑재된 반도체 소자가 DIMM인 경우 상기 DIMM에 적용된 테크놀리지 정보를 검출하고, 검출된 테크놀로지 정보를 토대로 VDD 레벨이 인가되도록 제어하는 것을 특징으로 한다.When the semiconductor device mounted on the load board is a DIMM, the control device detects technology information applied to the DIMM, and controls the VDD level to be applied based on the detected technology information.

상기 컨트롤 장치에서 생성되는 테스트 패턴에 포함되어 있는 테스트 주파수는, 400MHz/800Mbps인 것이 바람직하다.The test frequency included in the test pattern generated by the control device is preferably 400 MHz / 800 Mbps.

상기 컨트롤 장치에서 생성되는 테스트 패턴에 포함된 파워 서플라이 전압은, 1.2V~2.5V인 것이 바람직하다.The power supply voltage included in the test pattern generated by the control device is preferably 1.2V to 2.5V.

상기 로드 보드의 각 모서리에는, 상기 챔버의 벽과 고정될 수 있도록 고정부재가 구비되어 있으며, 상기 로드 보드의 중앙에는 핸들이 구비되어 있으며, 상기 핸들을 중심으로 양측에 다수개의 DIMM 소켓이 구비되어 있는 것을 특징으로 한다.Each edge of the load board, a fixing member is provided to be fixed to the wall of the chamber, a handle is provided in the center of the load board, a plurality of DIMM sockets on both sides of the handle is provided It is characterized by being.

상기 DIMM 소켓에는, 서로 다른 종류의 DIMM이 탑재되는 것을 특징으로 한다.The DIMM socket is characterized in that different types of DIMM are mounted.

본 발명은 번-인 테스트를 수행하는 챔버 전면 및 후면 양측에 로드 보드를 장착할 수 있도록 하여 다수개의 DIMM에 대해 일괄적으로 번-인 테스트가 이루어지도록 함으로써, 처리 속도가 단축될 뿐만 아니라, 작업 효율을 향상시킬 수 있도록 하는 효과가 있다.The present invention enables load boards to be mounted on both the front and rear sides of the chamber for performing burn-in tests so that burn-in tests are performed on a plurality of DIMMs in a batch, thereby reducing processing speed and working. There is an effect to improve the efficiency.

이하, 본 발명의 구성을 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, the configuration of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 번-인 테스트 시스템은 도 1 내지 도 3에 도시된 바와 같이 전면(110) 내측과 후면(120) 내측에 다수의 반도체 소자(400)가 탑재된 로드 보드(300)가 장착되는 커넥터(130)가 다수개 구비되어 있으며, 상기 로드 보드(300)에 테스트 보드(500)가 일대일로 대응되도록 구비되어 있는 챔버(100)와, 상기 챔버(100)에 장착된 로드 보드(300)의 장착 상태를 화면상으로 표시하고, 상기 로드 보드(300)의 반도체 소자(400)를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버(100)가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치(200)로 이루어진다.In the burn-in test system according to the present invention, as shown in FIGS. 1 to 3, a load board 300 having a plurality of semiconductor devices 400 mounted therein is mounted inside the front side 110 and the rear side 120. A plurality of connectors 130 are provided, the chamber 100 having a test board 500 in one-to-one correspondence with the load board 300 and the load board 300 mounted in the chamber 100. Displays a mounting state of the on-screen, and allows a test condition for testing the semiconductor device 400 of the load board 300 to be input, and the chamber 100 tests the test condition according to the input test condition. The control device 200 to switch to the mode, and displays the test result on the screen when the test mode is completed.

상기 테스트 보드(500)는 FPGA 모듈(510)을 탑재하고 있으며, 상기 컨트롤 장치(200)는 상기 반도체 소자(400)에 대해 번-인 테스트를 수행하기 위한 테스트 패턴이 상기 FPGA 모듈(510)로 다운로드 되도록 한다.The test board 500 includes an FPGA module 510, and the control device 200 includes a test pattern for performing a burn-in test on the semiconductor device 400 to the FPGA module 510. To be downloaded.

상기 컨트롤 장치(200)는 상기 챔버(100) 내의 반도체 소자(400)의 실제 레이아웃과 동일한 레이아웃이 표시부(210)상에 표시되도록 한다.The control device 200 causes the same layout as the actual layout of the semiconductor device 400 in the chamber 100 to be displayed on the display unit 210.

상기 컨트롤 장치(200)는 상기 테스트 패턴에 따라 반도체 소자에 대해 이루어지는 테스트 수행 과정 및 테스트 결과를 리포트로 생성시켜 제공한다.The control device 200 generates and provides a test execution process and a test result for the semiconductor device according to the test pattern as a report.

상기 컨트롤 장치(200)는 각 로드 보드(300)별로 각기 다른 테스트 패턴이 다운로드 되도록 하여, 서로 다른 테스트 조건에서 로드 보드(300)에 탑재된 반도체 소자가 테스트 될 수 있도록 하며, 동일 반도체 소자가 장착된 로드 보드(300)의 경우 동일한 테스트 조건으로 테스트가 이루어지도록 한다.The control device 200 allows different test patterns to be downloaded for each load board 300 so that the semiconductor devices mounted on the load board 300 can be tested under different test conditions, and the same semiconductor device is mounted. In the case of the load board 300, the test is performed under the same test conditions.

상기 컨트롤 장치(200)는 상기 로드 보드(300)에 탑재된 반도체 소자(400)가 DIMM(Dual In-line Memory Module)인 경우 상기 DIMM에 적용된 테크놀리지 정보를 검출하고, 검출된 테크놀로지 정보를 토대로 VDD 레벨이 인가되도록 제어한다.When the semiconductor device 400 mounted on the load board 300 is a dual in-line memory module (DIMM), the control device 200 detects technology information applied to the DIMM, and based on the detected technology information, VDD Control the level to be applied.

상기 컨트롤 장치(200)에서 생성되는 테스트 패턴에 포함되어 있는 테스트 주파수는 400MHz/800Mbps인 것이 바람직하다.The test frequency included in the test pattern generated by the control device 200 is preferably 400 MHz / 800 Mbps.

상기 컨트롤 장치(200)에서 생성되는 테스트 패턴에 포함된 파워 서플라이 전압은, 1.2V~2.5V인 것이 바람직하다.The power supply voltage included in the test pattern generated by the control device 200 is preferably 1.2V to 2.5V.

상기 로드 보드(300)의 각 모서리에는 도 4에 도시된 바와 같이 상기 챔버(100)의 벽과 고정될 수 있도록 고정부재(310)가 구비되어 있으며, 상기 로드 보드(300)의 중앙에는 핸들(320)이 구비되어 있으며, 상기 핸들(320)을 중심으로 양측에 다수개의 DIMM 소켓(330)이 구비되어 있다.Each of the corners of the load board 300 is provided with a fixing member 310 to be fixed to the wall of the chamber 100, as shown in Figure 4, the center of the load board 300 handle ( 320 is provided, and a plurality of DIMM sockets 330 are provided at both sides of the handle 320.

상기 DIMM 소켓(330)에는 서로 다른 종류의 DIMM이 탑재된다.The DIMM socket 330 is equipped with different types of DIMM.

상기와 같이 구성된 번-인 테스트 시스템의 작용에 대해 설명하면 다음과 같다.Referring to the operation of the burn-in test system configured as described above are as follows.

먼저, 작업자가 챔버(100)의 전면(110) 측과 후면(120) 내부에 구비되어 있는 커넥터(110)에 로드 보드(300)를 꽂는다. 이때 챔버(100)의 전후면(110)(120)에는 총 96개의 로드 보드(300)가 꽂힌다. 그리고 로드 보드(300)는 4개의 DIMM을 꽂을 수 있는 DIMM 소켓(330)이 구비되어 있으며, 이에 총 384개의 DIMM을 테스트할 수 있게 된다.First, the operator inserts the load board 300 into the connector 110 provided in the front 110 side and the rear surface 120 of the chamber 100. In this case, a total of 96 load boards 300 are inserted into front and rear surfaces 110 and 120 of the chamber 100. The load board 300 is provided with a DIMM socket 330 into which four DIMMs can be inserted, and thus a total of 384 DIMMs can be tested.

그러므로 각 로드 보드(130)는 전후면, 로우(row), 컬럼(column)으로 구분되어 있으며, 컨트롤 장치(200)는 테스트 결과를 리포트로 생성할 때 전후면, 로우, 컬럼 형식으로 테스트 결과를 표시한다.Therefore, each load board 130 is divided into front, rear, row, and column, and the control device 200 generates the test results in the front, rear, row, and column format when generating the test results as a report. Display.

상기 로드 보드(300)는 상기 커넥터(110)를 통해 테스트 보드(500)와 연결되어 있으며, 상기 테스트 보드(500)에는 FPGA 모듈(510)이 구비되어 있다. 그리고 상기 테스트 보드(500)는 이더넷(Ethernet)을 통해 컨트롤 장치(200)와 연결되고, 상기 테스트 보드(500)는 상기 이더넷을 통해 테스트 결과를 상기 컨트롤 장치(200)로 출력한다.The load board 300 is connected to the test board 500 through the connector 110, and the test board 500 is provided with an FPGA module 510. The test board 500 is connected to the control device 200 through Ethernet, and the test board 500 outputs a test result to the control device 200 through the Ethernet.

상기와 같이 로드 보드(300)와 테스트 보드(500)가 커넥터(130)를 통해 연결되고, 테스트 보드(500)와 컨트롤 장치(500)가 이더넷을 통해 연결되면, 컨트롤 장치(500)는 테스트 보드(500), 커넥터(130)를 통해 로드 보드(300)에 탑재된 DIMM의 테크놀로지 정보를 검출하고, 검출된 테크놀로지 정보를 이용하여 테스트 조건을 생성시키고, 생성된 테스트 조건으로 이루어진 테스트 패턴을 상기 테스트 보드(500)의 FPGA 모듈(510)로 다운 로드시킨다.As described above, when the load board 300 and the test board 500 are connected through the connector 130, and the test board 500 and the control device 500 are connected through Ethernet, the control device 500 is a test board. 500, the technology information of the DIMM mounted on the load board 300 is detected through the connector 130, a test condition is generated using the detected technology information, and a test pattern composed of the generated test conditions is tested. Download to the FPGA module 510 of the board 500.

테스트 보드(500)는 FPGA 모듈(510)에 다운 로드된 테스트 패턴을 이용하여 로드 보드(300)에 탑재된 DIMM을 테스트를 수행한다. 즉, 상기 DIMM에 온도나 전압 등을 이용하여 강한 스트레스를 가하여 테스트를 수행한다. 상기와 같은 테스트는 작업자로 하여금 초기 기간 동안 발생할 가능성이 있는 디램 메모리의 위크 셀(weak cell)들의 불량을 스크린 할 수 있게 하며, 상기와 같은 위크 셀(weak cell)을 가지는 디램 메모리를 제거한 DIMM의 경우 일반적으로 평균 고장시간 간격이 2~10배 개선되며, 이러한 DIMM의 경우 높은 신뢰성이나 가동시간을 요구하는 시스템에 적용될 경우 시스템의 성능을 향상시킬 수 있게 된다.The test board 500 performs a test on the DIMM mounted on the load board 300 using the test pattern downloaded to the FPGA module 510. That is, the test is performed by applying a strong stress to the DIMM using temperature or voltage. This test allows the operator to screen the failures of the weak cells of the DRAM memory that may occur during the initial period, and to remove the DRAM memory having the weak cells as described above. In general, average downtime intervals are improved by 2 to 10 times, and such DIMMs can improve system performance when applied to systems requiring high reliability or uptime.

한편, 컨트롤 장치(200)는 상기 테스트 보드(500)에 의해 수집되는 DIMM 테스트 결과는 자체에 구비된 표시부(210)를 통해 표시된다. 즉, 컨트롤 장치(200)는 상기 표시부(210)에 챔버(100) 내의 DIMM의 실제 레이아웃과 동일하게 표시되도록 하며, 시스템 제어, 에러 로깅 및 시스템 리포팅 상태 등을 수집하여 작업자가 알 수 있도록 한다.Meanwhile, the control apparatus 200 displays the DIMM test results collected by the test board 500 through the display unit 210 provided therein. That is, the control device 200 is displayed on the display unit 210 in the same manner as the actual layout of the DIMM in the chamber 100, and collects the system control, error logging and system reporting status so that the operator can know.

상기 컨트롤 장치(200)는 로드 보드(300)에 탑재된 DIMM의 테크놀로지에 따라 상기 테스트 보드(500)로 서로 다른 테스트 패턴이 다운로드 되도록 하고, 상기 테스트 보드(500)는 다운로드 되는 테스트 패턴을 FPGA 모듈(510)에 저장시킨 후 각 로드 보드(300)별 모든 것에 대해 독립적으로 제어(control)를 하고, 동일 조건(patterns, frequency, voltage levels, and refresh settings)하에서는 모든 로드 보드(300)가 동일 조건을 공유할 수 있도록 제어한다.The control device 200 allows different test patterns to be downloaded to the test board 500 according to the technology of the DIMM mounted on the load board 300, and the test board 500 converts the downloaded test patterns into FPGA modules. After storing in 510, each load board 300 is controlled independently of all, and under the same conditions (patterns, frequency, voltage levels, and refresh settings), all load boards 300 are identical. Control the sharing.

각 로드 보드(300)별 DIMMs는 서로 다른 테크놀로지(technology), 사이즈(size), 구성(configuration)이 사용 될 수 있지만, 단 동일 로드 보드(300)에는 동일 테크놀로지(technology; DDR 또는 DDR2 또는 DDR3 )가 사용 되어야 한다. 소프트웨어에 의해 자동적으로 각 로드 보드(300)에 있는 DIMM에 어떤 테크놀로지(technology)가 적용되었는지를 확인되며, 확인 결과에 따라 자동적으로 정확한 VDD 레벨이 인가되도록 한다. DIMMs for each load board 300 may have different technologies, sizes, and configurations, but the same load board 300 may have the same technology (DDR or DDR2 or DDR3). Should be used. The software automatically determines which technology is applied to the DIMMs in each load board 300, and automatically ensures that the correct VDD level is applied according to the verification result.

상기 로드 보드(300)와 테스트 보드(500)를 연결시켜 주는 커넥터(130)는 A high-performance의 press-fit 커넥터로서, 각각의 로드 보드 커넥터의 불량뿐만 아니라, 서로 다른 형태나 다른 테크놀로지의 DIMM에 대하여 용이하게 바꿀 수 있도록 한다. 즉, 현재는 본 발명이 적용된 번-인 테스트 시스템을 이용하여 184-pin의 DDR DIMMs and 240-pin의 DDR2, DDR3 DIMMs의 테스트가 가능하며, Registered and Unbuffered DIMMs의 양쪽에 대해서 테스트가 가능하다.The connector 130 connecting the load board 300 and the test board 500 is a high-performance press-fit connector, and each DIMM of a different shape or a different technology as well as a failure of each load board connector is provided. Make it easy to change. That is, the present invention can test 184-pin DDR DIMMs and 240-pin DDR2 and DDR3 DIMMs using the burn-in test system to which the present invention is applied, and can test both Registered and Unbuffered DIMMs.

그리고 챔버(100)내 온도는 컨트롤 장치(200)에 의해 전기적으로 컨트롤되며, 챔버(100)는 최대 260℃까지 온도 견딜 수 있도록 설계되었으며, 일반적으로 번-인 모드에서는 최대 95℃까지 온도를 가해 준다. 온도 표시계는 현재의 챔버 내의 온도를 나타내고 있다.In addition, the temperature in the chamber 100 is electrically controlled by the control device 200, and the chamber 100 is designed to withstand temperatures up to 260 ° C. In general, in the burn-in mode, the temperature is applied up to 95 ° C. give. The temperature indicator shows the temperature in the current chamber.

그리고 로드 보드(300)는 4개의 DIMM 소켓(330)을 가지고 있으며, 최적의 안정 상태를 위해 모서리 4귀퉁이를 챔버(100) 벽과 고정할 수 있도록 고정부재(310)가 구비되어 있으며, 커넥터(130)로부터 로드 보드(300)를 용이하게 장착 또는 탈착시킬 수 있도록 핸들(320)이 구비되어 있다. 참조로 첨부한 도면은 184pins DDR 로드보드로서 확대되어 도시된 상태이다.In addition, the load board 300 has four DIMM sockets 330, and a fixing member 310 is provided to fix four corners of the corner with the wall of the chamber 100 for optimum stability. The handle 320 is provided to easily mount or detach the load board 300 from the 130. The accompanying drawings for reference are shown enlarged as 184pins DDR load board.

모든 DIMM은 유사한 DIMM에 대하여 각각의 로드 보드(300)가 필요 하나, 본 발명이 적용될 경우 동일 로드 보드(300)에 서로 다른 DIMM을 탑재시켜 테스트할 수 있다. 예를 들어 동일 로드 보드(300)에 1GB and 2GB Registered DIMMs를 각각 탑재시킨 후 동시에 동일 테스트를 실행 할 수 있다.All of the DIMMs need each load board 300 for a similar DIMM, but when the present invention is applied, different DIMMs may be mounted on the same load board 300 to be tested. For example, 1GB and 2GB Registered DIMMs may be mounted on the same load board 300, and then the same test may be executed at the same time.

상술한 상기 컨트롤 장치(200)에서 생성되는 테스트 패턴에 포함되어 있는 테스트 주파수는 400MHz/800Mbps이고, 파워 서플라이 전압은 1.2V~2.5V이며, 파워 서플라이 전류는 DIMM 당 최고 15A 이다.The test frequency included in the test pattern generated by the control device 200 described above is 400 MHz / 800 Mbps, the power supply voltage is 1.2 V to 2.5 V, and the power supply current is up to 15 A per DIMM.

상술한 바와 같이 본 발명에 따른 바람직한 실시 예를 설명하였지만, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.As described above, the preferred embodiment according to the present invention has been described, but the present invention is not limited to the above-described embodiment, and the present invention is not limited to the scope of the present invention as claimed in the following claims. Anyone with knowledge of the present invention will have the technical spirit of the present invention to the extent that various modifications can be made.

도 1은 본 발명에 따른 번-인 테스트 시스템의 구성을 개략적으로 도시한 블록도이다.1 is a block diagram schematically showing the configuration of a burn-in test system according to the present invention.

도 2는 본 발명에 적용된 챔버와 컨트롤 장치를 도시한 도면이다.2 is a view showing a chamber and a control device applied to the present invention.

도 3은 본 발명에 적용된 챔버의 도어를 개방한 상태를 도시한 도면이다.3 is a view showing an open state of the door of the chamber applied to the present invention.

도 4는 본 발명에 적용된 컨트롤 장치의 전면을 도시한 도면이다.Figure 4 is a view showing the front of the control device applied to the present invention.

도 5 및 도 6은 본 발명에 적용된 로드 보드를 도시한 도면이다.5 and 6 are diagrams showing a load board applied to the present invention.

** 도면의 주요부분에 대한 부호의 설명**** Explanation of symbols for the main parts of the drawings **

100 : 챔버100: chamber

200 : 컨트롤 장치200: control unit

300 : 로드 보드300: load board

400 : 반도체 소자400: semiconductor device

500 : 테스트 보드500: test board

Claims (10)

번-인 테스트 시스템에 있어서,In a burn-in test system, 전면부와 후면부에 다수의 반도체 소자가 탑재된 로드 보드가 장착되는 커넥터가 다수개 구비되어 있으며, 상기 로드 보드에 테스트 보드가 일대일로 대응되도록 구비되어 있는 챔버; 및A chamber having a plurality of connectors on which a front board and a rear board are mounted on which a plurality of semiconductor devices are mounted, the chamber having a test board corresponding to the load board in a one-to-one correspondence; And 상기 챔버에 장착된 로드 보드의 장착 상태를 화면상으로 표시하고, 상기 로드 보드의 반도체 소자를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치;A display state of the load board mounted on the chamber is displayed on the screen, and a test condition for inputting a test condition for testing a semiconductor device of the load board is provided. The chamber is placed in a test mode according to the input test condition. A control device for switching and for displaying a test result on a screen when the test mode is completed; 로 이루어진 것을 특징으로 하는 번-인 테스트 시스템.Burn-in test system, characterized in that consisting of. 제 1 항에 있어서,The method of claim 1, 상기 테스트 보드는 FPGA 모듈을 탑재하고 있으며,The test board is equipped with an FPGA module, 상기 컨트롤 장치는, 상기 반도체 소자에 대해 번-인 테스트를 수행하기 위한 테스트 패턴이 상기 FPGA 모듈로 다운로드 되도록 하는 것을 특징으로 하는 번-인 테스트 시스템.And the control device causes a test pattern for performing a burn-in test on the semiconductor device to be downloaded to the FPGA module. 제 1 항에 있어서,The method of claim 1, 상기 컨트롤 장치는, 상기 챔버 내의 반도체 소자의 실제 레이아웃과 동일한 레이아웃이 표시부상에 표시되도록 하는 것을 특징으로 하는 번-인 테스트 시스템.And the control device causes the same layout as the actual layout of the semiconductor elements in the chamber to be displayed on the display. 제 2 항에 있어서,The method of claim 2, 상기 컨트롤 장치는, The control device, 상기 테스트 패턴에 따라 반도체 소자에 대해 이루어지는 테스트 수행 과정 및 테스트 결과를 리포트로 생성시켜 제공하는 것을 특징으로 하는 번-인 테스트 시스템.Burn-in test system, characterized in that to generate a test report and the test results performed on the semiconductor device according to the test pattern to provide a report. 제 1 항에 있어서,The method of claim 1, 상기 컨트롤 장치는, 각 보드별로 각기 다른 테스트 패턴이 다운로드 되도록 하여, 서로 다른 테스트 조건에서 로드 보드에 탑재된 반도체 소자가 테스트 될 수 있도록 하며,The control device is to download a different test pattern for each board, so that the semiconductor device mounted on the load board can be tested under different test conditions, 동일 반도체 소자가 장착된 로드 보드의 경우 동일한 테스트 조건으로 테스트가 이루어지는 것을 특징으로 하는 번-인 테스트 시스템.Burn-in test system, characterized in that the test is performed under the same test conditions in the case of a load board equipped with the same semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 컨트롤 장치는, The control device, 상기 로드보드에 탑재된 반도체 소자가 DIMM인 경우 상기 DIMM에 적용된 테크놀리지 정보를 검출하고, 검출된 테크놀로지 정보를 토대로 VDD 레벨이 인가되도록 제어하는 것을 특징으로 하는 번-인 테스트 시스템.And detecting the technology information applied to the DIMM and controlling the VDD level to be applied based on the detected technology information when the semiconductor device mounted on the load board is a DIMM. 제 2 항에 있어서,The method of claim 2, 상기 컨트롤 장치에서 생성되는 테스트 패턴에 포함되어 있는 테스트 주파수는, 400MHz/800Mbps인 것을 특징으로 하는 번-인 테스트 시스템.The test frequency included in the test pattern generated by the control device is a burn-in test system, characterized in that 400MHz / 800Mbps. 제 2 항에 있어서,The method of claim 2, 상기 컨트롤 장치에서 생성되는 테스트 패턴에 포함된 파워 서플라이 전압은, 1.2V~2.5V인 것을 특징으로 하는 번-인 테스트 시스템.The power supply voltage included in the test pattern generated by the control device is a burn-in test system, characterized in that 1.2V ~ 2.5V. 제 1 항에 있어서,The method of claim 1, 상기 로드 보드의 각 모서리에는, 상기 챔버의 벽과 고정될 수 있도록 고정부재가 구비되어 있으며,Each corner of the load board is provided with a fixing member to be fixed to the wall of the chamber, 상기 로드 보드의 중앙에는 핸들이 구비되어 있으며,The center of the load board is provided with a handle, 상기 핸들을 중심으로 양측에 다수개의 DIMM 소켓이 구비되어 있는 것을 특징으로 하는 번-인 테스트 시스템.Burn-in test system, characterized in that a plurality of DIMM sockets on both sides of the handle. 제 9 항에 있어서,The method of claim 9, 상기 DIMM 소켓에는, The DIMM socket, 서로 다른 종류의 DIMM이 탑재되는 것을 특징으로 하는 번-인 테스트 시스템.Burn-in test system, characterized in that different types of DIMM are mounted.
KR1020090042764A 2009-05-15 2009-05-15 Burn-in test system KR101111482B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090042764A KR101111482B1 (en) 2009-05-15 2009-05-15 Burn-in test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090042764A KR101111482B1 (en) 2009-05-15 2009-05-15 Burn-in test system

Publications (2)

Publication Number Publication Date
KR20100123506A true KR20100123506A (en) 2010-11-24
KR101111482B1 KR101111482B1 (en) 2012-02-21

Family

ID=43408175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090042764A KR101111482B1 (en) 2009-05-15 2009-05-15 Burn-in test system

Country Status (1)

Country Link
KR (1) KR101111482B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508516B1 (en) * 2013-12-26 2015-04-08 미래산업 주식회사 In-line Test Handler
CN108761251A (en) * 2018-07-27 2018-11-06 南斗六星系统集成有限公司 A kind of automatic aging detection device
KR20220102406A (en) * 2021-01-13 2022-07-20 박병옥 A burn-in test system with protection function of control apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10162007B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US10161993B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US11009550B2 (en) 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
US9952276B2 (en) 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US9810729B2 (en) 2013-02-28 2017-11-07 Advantest Corporation Tester with acceleration for packet building within a FPGA block
KR20160007138A (en) 2014-07-11 2016-01-20 (주)인포큐브 Burn in test module
KR20160007139A (en) 2014-07-11 2016-01-20 (주)인포큐브 Burn-in test apparatus of a semiconductor device
KR101915458B1 (en) 2018-09-04 2018-11-06 노재훈 Removable apparatus for curcuit board and removable method thereof
KR101915457B1 (en) 2018-09-04 2018-11-06 노재훈 Fixing apparatus for test board and fixing method thereof
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090035364A (en) * 2007-10-05 2009-04-09 (주)테스트포스 The burn-in test system and method of the semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508516B1 (en) * 2013-12-26 2015-04-08 미래산업 주식회사 In-line Test Handler
CN108761251A (en) * 2018-07-27 2018-11-06 南斗六星系统集成有限公司 A kind of automatic aging detection device
KR20220102406A (en) * 2021-01-13 2022-07-20 박병옥 A burn-in test system with protection function of control apparatus

Also Published As

Publication number Publication date
KR101111482B1 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
KR101111482B1 (en) Burn-in test system
TWI623763B (en) Method for testing using an automated test equipment, and tester system and test equipment apparatus
US7356742B2 (en) Method and apparatus for testing a memory device in quasi-operating conditions
JP4397561B2 (en) Parallel mounting inspection board for semiconductor memory devices
CN201392373Y (en) Chip electronic element aging test device
US20130162273A1 (en) Testing device
US11073589B2 (en) Diagnostic method for inspection device and inspection system
TW201405145A (en) Test system and method for ports with multi functions
CN203012062U (en) Electronic component testing device
TWI510798B (en) Universal test platform and test method thereof
US7165002B2 (en) Test device for dynamic memory modules
KR100856079B1 (en) Semiconductor tester
JPWO2016088228A1 (en) Central processing unit of programmable logic controller system
CN103852675A (en) On-line test fixture with pneumatic probes
CN103728571A (en) Power source detection circuit and method
CN113125938B (en) Aging test monitoring method and system
CN202975264U (en) Test fixture for performing on-line testing on notebook computer
US20190079570A1 (en) Self-Powered Indicator
KR20150096612A (en) Test system for soc and test method thereof
JP2010107311A (en) Test chamber, and socket board circulation structure of semiconductor device test system
CN106153986B (en) For the test interface plate of bare chip and for the test macro of bare chip
JP2013024569A (en) Testing method, testing apparatus and testing board
KR20120109849A (en) Semiconductor integrated circuit
CN112992261B (en) Memory test system
CN205302957U (en) Storage device volume production detecting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee