KR20100121130A - 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치 Download PDF

Info

Publication number
KR20100121130A
KR20100121130A KR1020090040138A KR20090040138A KR20100121130A KR 20100121130 A KR20100121130 A KR 20100121130A KR 1020090040138 A KR1020090040138 A KR 1020090040138A KR 20090040138 A KR20090040138 A KR 20090040138A KR 20100121130 A KR20100121130 A KR 20100121130A
Authority
KR
South Korea
Prior art keywords
voltage
negative voltage
source line
ground
negative
Prior art date
Application number
KR1020090040138A
Other languages
English (en)
Other versions
KR101053702B1 (ko
Inventor
구철희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090040138A priority Critical patent/KR101053702B1/ko
Priority to US12/648,328 priority patent/US8184482B2/en
Publication of KR20100121130A publication Critical patent/KR20100121130A/ko
Application granted granted Critical
Publication of KR101053702B1 publication Critical patent/KR101053702B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 각각의 비트라인들과 소스라인 사이에 연결된 셀 스트링들을 포함하는 메모리 셀 어레이, 상기 소스 라인에 연결되어 있는 단방향 소자 및 상기 단방향 소자에 연결되어 음전압을 발생시키는 음전압 발생부를 포함한다.
소스 라인 바운싱, 소스 선택 라인, 드레인 선택 라인, 워드라인, 다이오드.

Description

불휘발성 메모리 장치 {Nonvolatile memory device}
본 발명은 불휘발성 메모리 장치에 관한 것으로서, 특히 불휘발성 메모리 장치의 소스 라인 바운싱 현상을 제거하는 기술에 관련된 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
이러한 불휘발성 메모리 장치의 프로그램(program) 동작, 검증(verify) 동작 및 독출(read) 동작에 있어서, 소스 라인 바운싱(source line bouncing) 현상이 발생하는 것이 알려지고 있다. 이러한 소스 라인 바운싱 현상으로 인해 언더 프로그램(under program)과 독출 페일(read fail) 등이 발생하는 문제점이 있다.
독출동작의 경우, 셀에 저장된 데이터를 읽어내기 위하여 비트라인을 통해 프리차지(precharge)와 디스차지(discharge)가 실시될 수 있는데, 순간적으로 많은 전류가 소스 라인을 통해 접지단으로 흘러들어감으로써, 소스 라인이 이상적인 접지 전압을 유지하지 못하고 소정의 전압 레벨로 상승하게 되는 현상이 발생한다. 이렇게 되면, 비트 라인에 프리차지(precharge) 되어 있던 전하가 디스차지(discharge) 되는데 영향을 주어 셀의 상태를 읽어내는데 에러가 발생할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 소스 라인이 접지 전압을 유지하도록 하여 소스 라인 바운싱 현상이 발생하는 것을 방지할 수 있는 불휘발성 메모리 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 각각의 비트라인들과 소스라인 사이에 연결된 셀 스트링들을 포함하는 메모리 셀 어레이, 상기 소스 라인에 연결되어 있는 단방향 소자 및 상기 단방향 소자에 연결되어 음전압을 발생시키는 음전압 발생부를 포함한다.
상기 단방향 소자는 캐소드가 상기 음전압 발생부와 연결되고 애노드가 상기 소스라인과 연결되는 다이오드일 수 있다.
상기 음전압 발생부는 상기 다이오드의 문턱전압 크기의 음전압을 발생시킬 수 있다. 이때, 상기 음전압 발생부는 음전압 펌프를 포함할 수 있다.
상기 단방향 소자는 게이트가 드레인에 접속된 NMOS 트랜지스터일 수 있다. 이때, 상기 음전압 발생부는 상기 NMOS 트랜지스터의 문턱전압 크기의 음전압을 발생시킬 수 있다.
상기 단방향 소자는 게이트가 소스에 접속된 PMOS 트랜지스터일 수 있다. 이때, 상기 음전압 발생부는 상기 PMOS 트랜지스터의 문턱전압 크기의 음전압을 발생 시킬 수 있다.
상기 소스 라인을 접지단에 연결시키기 위한 접지전압 공급부를 더 포함할 수 있다. 상기 접지전압 공급부는 NMOS 트랜지스터를 포함할 수 있다.
본 발명의 다른 실시예에 따른 불휘발성 메모리 장치는 각각의 비트라인들과 소스라인 사이에 연결된 셀 스트링들을 포함하는 메모리 셀 어레이 및 상기 소스라인에 연결되어 소스라인의 전압이 접지전압을 유지하도록 하는 접지전압 유지부를 포함한다.
상기 접지전압 유지부는 상기 소스 라인을 접지단에 연결시키기 위한 접지전압 공급부를 포함할 수 있다. 이때, 상기 접지전압 공급부는 NMOS 트랜지스터를 포함할 수 있다.
상기 접지전압 유지부는, 상기 소스라인의 전압이 접지전압보다 증가하면, 접지전압보다 증가한 전압을 외부로 전달하는 단방향소자와, 상기 단방향소자에 연결되어 상기 증가한 전압에 따라 음전압을 발생시키는 음전압 발생부를 포함할 수 있다.
상기 단방향 소자는 캐소드가 상기 음전압 발생부와 연결되고 애노드가 상기 소스라인과 연결되는 다이오드일 수 있다.
상기 음전압 발생부는 상기 다이오드의 문턱전압 크기의 음전압을 발생시킬 수 있다. 이때, 상기 음전압 발생부는 음전압 펌프를 포함할 수 있다.
상기 단방향 소자는 게이트가 드레인에 접속된 NMOS 트랜지스터일 수 있다.상기 음전압 발생부는 상기 NMOS 트랜지스터의 문턱전압 크기의 음전압을 발생시킬 수 있다.
상기 단방향 소자는 게이트가 소스에 접속된 PMOS 트랜지스터일 수 있다. 상기 음전압 발생부는 상기 PMOS 트랜지스터의 문턱전압 크기의 음전압을 발생시킬 수 있다.
상기 음전압 발생부는 상기 단방향 소자의 출력단 전압이 상기 단방향 소자의 문턱전압 크기의 음전압을 유지하도록 음전압을 발생시킬 수 있다. 반면, 상기 음전압 발생부는 상기 단방향 소자의 출력단 전압이 일정전압 이하로 낮아지면 음전압을 발생시키지 않을 수 있다.
본 발명에 의하면 불휘발성 메모리 장치에서 단방향 소자와 음전압 발생부를 이용하여 소스 라인의 전압 상승을 방지함으로써 신속하게 소스 라인 바운싱 현상을 제거할 수 있는 효과가 있다. 또한, 종래에 비해 직접적으로 소스 라인 바운싱 현상을 제거하기 때문에 불휘발성 메모리 장치의 구동효율이 향상되는 효과가 있다.
이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가 지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 불휘발성 메모리 장치의 회로도이다. 불휘발성 메모리 장치는 메모리 셀 어레이(10), 페이지 버퍼(11, 13, 15), 독출전압 공급부(20)를 포함한다.
도 1을 참조하면, 독출동작의 경우, G1 신호를 하이레벨로 인가하여 NMOS 트랜지스터(N1)를 턴온시킴으로써, 소스 라인의 MTSRC 노드가 접지상태가 되게 한다. 그리고, 드레인 선택 라인(DSL)에 전압을 인가하고, 선택되지 않은 워드라인(unselected WL)에 패스전압을 인가하고, 선택된 워드라인(selected WL)에 독출전압을 인가한다. 예를 들어, 드레인 선택 라인(DSL)에 4.5V를 인가하고, 패스전압으로 6.5V를 선택되지 않은 워드라인에 인가할 수 있다.
다음, 선택된 셀의 상태에 따라서 비트라인이 프리차지 상태를 유지하는지, 아니면 MTSRC 노드를 통해 접지로 디스차지되어 비트라인이 디스차지 상태가 되는지를 페이지 버퍼(11, 13, 15)를 통하여 읽어들인다. 이런 과정으로 독출동작이 실시된다.
그런데, 일반적인 불휘발성 메모리 장치에는 많은 수의 비트 라인이 존재하고, 이에 따라 독출 동작이나 검증 동작시에 많은 수의 비트라인으로부터 소스라인의 MTSRC 노드를 통해 접지단으로 순간적으로 많은 전류가 흐르게 되는 경우 소스라인에 존재하는 저항 성분(Rs)에 의해 MTSRC 노드가 이상적인 접지상태를 유지하지 못하고 소정 전압으로 상승하는 소스 라인 바운싱 현상이 발생한다. 이렇게 되 면, 비트라인에 프리차지되어 있던 전하가 디스차지되는데 영향을 미치기 때문에 독출 동작이나 검증 동작시에 에러 발생의 원인이 된다.
따라서, 이러한 점을 개선하기 위하여 도 1에서 보는 바와 같이, 선택된 워드라인에 인가되는 독출전압을 공급하는 독출전압 공급부(20)와 MTSRC 노드를 연결하여, 독출전압 공급부(20)가 MTSRC 노드의 전압증가만큼 증가된 독출전압을 공급하도록 한다. 즉, 소스라인에서 발생한 전압증가분만큼 독출전압을 증가하여 선택된 워드라인(WL30)에 공급함으로써 소스 라인 바운싱 현상에 의한 에러를 방지하도록 하는 것이다.
그러나, 이와 같은 방법은 독출전압 공급부(20)에서 MTSRC 노드의 전압증가량을 반영하여 변경된 독출전압을 공급하게 되므로, 선택된 워드라인(WL30)에 변경된 독출전압이 공급되기까지 시간지연이 발생하게 된다. 즉, 소스라인의 MTSRC 노드에 전압상승이 발생한 때로부터 독출전압 공급부(20)에서 증가된 독출전압을 선택된 워드라인(WL30)에 공급하기까지의 시간이 소요되는 것이다. 또한, 도 1의 불휘발성 메모리 장치에서는 소스 라인 바운싱 현상을 직접적으로 해결하는 것이 아니라, 독출전압을 보상하여 소스 라인 바운싱 현상에 따른 에러를 방지하는 것이므로 소스라인 바운싱 현상의 간접적인 해결방안이라고 할 수 있다.
도 2는 도 1의 불휘발성 메모리 장치에서의 신호 타이밍도이다.
도 2를 참조하면, 페이지 버퍼(11, 13, 15)의 비트라인 센싱신호(PBSENSE), 선택된 워드라인(WL30), 드레인 선택 라인(DSL), 소스 선택 라인(SSL), MTSRC 노드의 신호 타이밍도가 도시되어 있다.
t1 구간동안 비트라인과 페이지 버퍼의 감지노드 사이에 접속된 트랜지스터로 인가되는 비트라인 센싱신호(PBSENSE)는 V1 전압을 유지하고, 이때 비트라인이 프리차지 된다. 이 구간동안 선택된 워드라인(WL30)에는 독출전압이 인가되기 시작한다. 전 구간을 통해 선택된 워드라인(WL30)을 제외한 나머지 워드라인에는 패스전압(Vpass)이 인가된다.
t2 구간에서 비트라인 센싱신호(PBSENSE)는 로우레벨이 되고, 이와 동시에 드레인 선택 라인(DSL) 및 소스 선택 라인(SSL)에 4.5V 전압이 인가되면서 소스라인을 통해 비트라인에 프리차지된 전하가 접지단으로 흘러간다. 이때 순간적으로 비트라인들로부터 많은 전류가 소스라인을 통해 흐르는 경우 MTSRC노드의 전압이 상승하는 것을 확인할 수 있다. MTSRC노드의 전압이 상승하면, 이를 반영하여 선택된 워드라인(WL30)에 인가되는 독출전압도 같은 크기로 상승하게 된다.
그리고, t3 구간 비트라인 센싱신호(PBSENSE)에 V2 전압이 사용되어 비트라인의 전압변화를 센싱함으로써 셀의 데이터를 독출하게 된다.
이처럼, 도 1의 불휘발성 메모리 장치에서는 소스라인의 MTSRC노드의 전압이 상승함에 따라 선택된 워드라인(WL30)에 인가되는 독출전압을 상승시킴으로써 소스라인 바운싱 현상에 의한 에러를 방지하도록 한다. 이 경우 독출 전압 공급부의 특성에 따라 MTSRC 노드의 전압 변화에 따른 워드라인 전압 변화의 속도가 달라지고 워드라인 전압의 변화량도 달라질 수 있다. 따라서, 다른 방법으로 MTSRC 노드의 전압 변화를 제어할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 회로도이다.
도 3을 참조하면, 불휘발성 메모리 장치는 메모리 셀 어레이(100), 접지전압 유지부(500)를 포함한다. 접지전압 유지부(500)는 소스라인에 연결되어 소스라인의 전압이 접지전압을 유지하도록 하는 역할을 하며, 단방향 소자(200), 음전압 발생부(300), 접지전압 공급부(400)를 포함한다. 이제 각 구성요소에 대하여 상세히 설명하기로 한다.
메모리 셀 어레이(100)는 각각의 비트라인들과 소스라인 사이에 연결된 셀 스트링들을 포함한다.
단방향 소자(200)는 소스 라인에 연결되어 있다. 단방향 소자(200)는 소스라인의 전압이 접지전압보다 증가하면, 접지전압보다 증가한 전압을 음전압 발생부(300)로 전달하는 역할을 한다.
본 발명의 일 실시예에서 단방향 소자(200)는 게이트가 드레인에 접속된 NMOS 트랜지스터(N7)로 이루어질 수 있다. 또는, 단방향 소자(200)는 캐소드가 음전압 발생부(300)와 연결되고 애노드가 소스라인과 연결되는 다이오드(D1)로 이루어질 수 있다.
음전압 발생부(300)는 단방향 소자(200)에 연결되어 음전압을 발생시키는 역할을 한다. 즉, 음전압 발생부(300)는 단방향소자(200)에 연결되어 소스라인에서 증가한 전압에 따라 음전압을 발생시키는 역할을 한다. 본 발명의 일 실시예에서 음전압 발생부(300)는 음전압 펌프를 포함할 수 있다. 음전압 펌프는 단방향 소자(200)의 출력단 노드(Vn)의 전압을 체크하여 -0.7V를 유지할 때는 동작을 하지 않고, 출력단 노드(Vn)의 전압이 -0.7V보다 상승하면 음전압을 발생시키는 동작을 하게 된다.
단방향 소자(200)가 NMOS 트랜지스터(N7)로 이루어지는 경우, 음전압 발생부(300)는 단방향 소자(200)의 출력단 전압(Vn)이 NMOS 트랜지스터(N7)의 문턱전압 크기의 음전압을 유지하도록 음전압을 발생시킬 수 있다. 예를 들어, NMOS 트랜지스터(N7)의 문턱전압 크기가 0.7V라고 하면 음전압 발생부(300)는 단방향 소자(200)의 출력단 전압(Vn)이 -0.7V의 음전압을 유지하도록 음전압을 발생시킬 수 있다. 단방향 소자(200)의 출력단 전압(Vn)이 문턱전압 크기의 음전압을 유지하도록 하는 이유는, 소스라인의 전압이 접지전압에서 상승하게 되면 즉시 단방향 소자(200)를 통해 디스차지시켜서 소스라인의 전압을 접지전압으로 유지시키기 위함이다.
또한, 음전압 발생부(300)는 소스라인의 전압이 접지전압보다 높아짐에 따라 단방향 소자(200)의 출력단 전압(Vn)이 상승하더라도 출력단 전압(Vn)이 단방향 소자의 문턱전압 크기의 음전압이 되도록 음전압을 발생시킨다. 예를 들어, 소스라인 바운싱 현상 등으로 인하여 소스라인의 전압이 접지전압에서 0.5V상승하면, 이에 따라 단방향 소자(200)의 출력단 전압(Vn)이 -0.7V에서 -0.2V로 상승하게 되고, 이때 음전압 발생부(300)는 출력단 전압(Vn)의 높아진 전위가 -0.7V로 낮아지도록 음전압을 발생시킨다. 그리고, 출력단 전압(Vn)이 -0.7V로 낮아짐에 따라 소스라인의 전압이 접지전압으로 낮아지게 된다.
접지전압 공급부(400)는 소스 라인을 접지단에 연결시키는 역할을 한다. 접지전압 공급부(400)는 NMOS 트랜지스터(N2)를 포함하여 이루어질 수 있다. NMOS 트 랜지스터(N2)의 게이트에는 구동신호(G2)가 입력되고, 구동신호(G2)가 하이레벨일 때, NMOS 트랜지스터(N2)가 턴온되어 소스라인과 접지단이 연결된다.
도 3의 실시예에서는 단방향 소자(200)로 NMOS 트랜지스터(N7)와 다이오드(D1)가 사용된 실시예를 설명하였으나, 이에 한정하는 것은 아니며 단방향 소자(200)로 다양한 소자가 사용될 수 있다. 본 발명의 다른 실시예로서, 단방향 소자(200)로 소스가 게이트와 연결된 PMOS 트랜지스터(P7)를 사용한 실시예가 도 4에 도시되어 있다.
도 4는 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 회로도이다.
도 4를 참조하면, 단방향 소자(200)는 게이트가 소스에 접속된 PMOS 트랜지스터(P7)를 포함한다. 이때, 음전압 발생부(300)는 PMOS 트랜지스터(P7)의 문턱전압 크기의 음전압을 발생시킨다. 예를 들어, PMOS 트랜지스터(P7)의 문턱전압 크기가 0.7V라고 하면, 음전압 발생부(300)는 -0.7V의 음전압을 발생시킨다.
도 5는 도 3 및 도 4의 불휘발성 메모리 장치에서의 신호 타이밍도이다.
도 5를 참조하면, 페이지 버퍼(102, 104, 106)의 비트라인 센싱신호(PBSENSE), 선택된 워드라인(WL30), 드레인 선택 라인(DSL), 소스 선택 라인(SSL), MTSRC 노드, 단방향 소자(200)의 출력단 전압(Vn)의 신호 타이밍도가 도시되어 있다.
t1 구간동안 비트라인과 페이지 버퍼의 감지노드 사이에 접속된 트랜지스터로 인가되는 비트라인 센싱신호(PBSENSE)는 V1 전압을 유지하고, 이때 비트라인이 프리차지 된다. 이 구간동안 선택된 워드라인(WL30)에는 독출전압이 인가되기 시작한다. 전 구간을 통해 선택된 워드라인(WL30)을 제외한 나머지 워드라인에는 패스전압(Vpass)이 인가된다.
t2 구간에서 비트라인 센싱신호(PBSENSE)는 로우레벨이 되고, 이와 동시에 드레인 선택 라인(DSL) 및 소스 선택 라인(SSL)에 4.5V 전압이 인가되면서 소스라인을 통해 비트라인에 프리차지된 전하가 접지단으로 흘러간다. 이때 순간적으로 비트라인들로부터 많은 전류가 소스라인을 통해 흐르는 경우 소스라인의 MTSRC 노드의 전압이 상승하기 시작한다. 소스라인의 MTSRC 노드의 전압이 상승하자마자, 이와 동시에 단방향 소자(200)를 통해 소스라인에 걸리는 전압상승분 만큼의 전하가 음전압 발생부(300) 쪽으로 곧바로 흘러나간다.
즉, t2 구간에서 단방향 소자(200)의 출력단 전압(Vn)이 소스라인의 MTSRC 노드에 걸리는 전압상승분만큼 상승하다가 다시 하강하는 곡선을 그리는 신호 파형이 도시되어 있다. 반면, 소스라인의 MRSRC 노드의 전압 파형은 0V를 그대로 유지하는 것을 확인할 수 있다.
단방향 소자(200)의 문턱전압이 0.7V이므로 음전압 발생부(300)에서는 -0.7V의 음전압을 발생시키며 이에 따라 단방향 소자(200)의 출력단 전압(Vn)은 평상시에 -0.7V를 유지한다. 그러는 중에 소스라인의 MTSRC 노드의 전압상승이 발생하면 즉시 MRSRC노드의 전압상승분만큼의 전하가 단방향 소자(200)를 통해 음전압 발생부(300)로 흘러들어간다. 이에 따라 t2 구간에서 단방향 소자(200)의 출력단 전압(Vn) 파형이 0V 가까이 상승하다가 소스라인의 MTSRC 노드의 전압크기에 따라 하 강하는 곡선을 나타내게 된다.
그리고, t3 이후 비트라인 센싱신호(PBSENSE)에 V2 전압이 사용되어 비트라인을 센싱함으로써 셀의 데이터를 독출하게 된다.
이처럼 본 발명에서는 소스 라인 바운싱 현상이 발생하면 소스라인에 걸리는 증가된 전압을 즉시 단방향 소자(200)를 통해 외부로 흘러나가게 함으로써 소스라인이 접지전압을 그대로 유지하도록 할 수 있다.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
도 1은 불휘발성 메모리 장치의 회로도이다.
도 2는 도 1의 불휘발성 메모리 장치에서의 신호 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치의 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 회로도이다.
도 5는 도 3 및 도 4의 불휘발성 메모리 장치에서의 신호 타이밍도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 메모리 셀 어레이 200 단방향 소자
300 음전압 발생부 400 접지전압 공급부
500 접지전압 유지부 102, 104, 106 페이지 버퍼

Claims (23)

  1. 각각의 비트라인들과 소스라인 사이에 연결된 셀 스트링들을 포함하는 메모리 셀 어레이;
    상기 소스 라인에 연결되어 있는 단방향 소자; 및
    상기 단방향 소자에 연결되어 음전압을 발생시키는 음전압 발생부
    를 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 단방향 소자는 캐소드가 상기 음전압 발생부와 연결되고 애노드가 상기 소스라인과 연결되는 다이오드인 불휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 음전압 발생부는 상기 다이오드의 문턱전압 크기의 음전압을 발생시키는 불휘발성 메모리 장치.
  4. 제3항에 있어서,
    상기 음전압 발생부는 음전압 펌프를 포함하는 불휘발성 메모리 장치.
  5. 제1항에 있어서,
    상기 단방향 소자는 게이트가 드레인에 접속된 NMOS 트랜지스터인 불휘발성 메모리 장치.
  6. 제5항에 있어서,
    상기 음전압 발생부는 상기 NMOS 트랜지스터의 문턱전압 크기의 음전압을 발생시키는 불휘발성 메모리 장치.
  7. 제1항에 있어서,
    상기 단방향 소자는 게이트가 소스에 접속된 PMOS 트랜지스터인 불휘발성 메모리 장치.
  8. 제7항에 있어서,
    상기 음전압 발생부는 상기 PMOS 트랜지스터의 문턱전압 크기의 음전압을 발생시키는 불휘발성 메모리 장치.
  9. 제1항에 있어서,
    상기 소스 라인을 접지단에 연결시키기 위한 접지전압 공급부를 더 포함하는 불휘발성 메모리 장치.
  10. 제9항에 있어서,
    상기 접지전압 공급부는 NMOS 트랜지스터를 포함하는 불휘발성 메모리 장치.
  11. 각각의 비트라인들과 소스라인 사이에 연결된 셀 스트링들을 포함하는 메모리 셀 어레이; 및
    상기 소스라인에 연결되어 소스라인의 전압이 접지전압을 유지하도록 하는 접지전압 유지부
    를 포함하는 불휘발성 메모리 장치.
  12. 제11항에 있어서,
    상기 접지전압 유지부는 상기 소스 라인을 접지단에 연결시키기 위한 접지전압 공급부를 포함하는 불휘발성 메모리 장치.
  13. 제12항에 있어서,
    상기 접지전압 공급부는 NMOS 트랜지스터를 포함하는 불휘발성 메모리 장치.
  14. 제11항에 있어서,
    상기 접지전압 유지부는,
    상기 소스라인의 전압이 접지전압보다 증가하면, 접지전압보다 증가한 전압을 외부로 전달하는 단방향소자와,
    상기 단방향소자에 연결되어 상기 증가한 전압에 따라 음전압을 발생시키는 음전압 발생부를 포함하는 불휘발성 메모리 장치.
  15. 제14항에 있어서,
    상기 단방향 소자는 캐소드가 상기 음전압 발생부와 연결되고 애노드가 상기 소스라인과 연결되는 다이오드인 불휘발성 메모리 장치.
  16. 제15항에 있어서,
    상기 음전압 발생부는 상기 다이오드의 문턱전압 크기의 음전압을 발생시키는 불휘발성 메모리 장치.
  17. 제14항에 있어서,
    상기 음전압 발생부는 음전압 펌프를 포함하는 불휘발성 메모리 장치.
  18. 제14항에 있어서,
    상기 단방향 소자는 게이트가 드레인에 접속된 NMOS 트랜지스터인 불휘발성 메모리 장치.
  19. 제18항에 있어서,
    상기 음전압 발생부는 상기 NMOS 트랜지스터의 문턱전압 크기의 음전압을 발생시키는 불휘발성 메모리 장치.
  20. 제14항에 있어서,
    상기 단방향 소자는 게이트가 소스에 접속된 PMOS 트랜지스터인 불휘발성 메모리 장치.
  21. 제20항에 있어서,
    상기 음전압 발생부는 상기 PMOS 트랜지스터의 문턱전압 크기의 음전압을 발생시키는 불휘발성 메모리 장치.
  22. 제14항에 있어서,
    상기 음전압 발생부는 상기 단방향 소자의 출력단 전압이 상기 단방향 소자의 문턱전압 크기의 음전압을 유지하도록 음전압을 발생시키는 불휘발성 메모리 장치.
  23. 제14항에 있어서,
    상기 음전압 발생부는 상기 단방향 소자의 출력단 전압이 일정전압 이하로 낮아지면 음전압을 발생시키지 않는 불휘발성 메모리 장치.
KR1020090040138A 2009-05-08 2009-05-08 불휘발성 메모리 장치 KR101053702B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090040138A KR101053702B1 (ko) 2009-05-08 2009-05-08 불휘발성 메모리 장치
US12/648,328 US8184482B2 (en) 2009-05-08 2009-12-29 Nonvolatile memory device for preventing a source line bouncing phenomenon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090040138A KR101053702B1 (ko) 2009-05-08 2009-05-08 불휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20100121130A true KR20100121130A (ko) 2010-11-17
KR101053702B1 KR101053702B1 (ko) 2011-08-02

Family

ID=43062258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090040138A KR101053702B1 (ko) 2009-05-08 2009-05-08 불휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US8184482B2 (ko)
KR (1) KR101053702B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703162B2 (ja) * 2004-10-14 2011-06-15 株式会社東芝 不揮発性半導体記憶装置及びその書き込み方法
JP4907897B2 (ja) * 2005-04-15 2012-04-04 株式会社東芝 不揮発性半導体記憶装置
JP4167677B2 (ja) * 2005-07-14 2008-10-15 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20100284225A1 (en) 2010-11-11
KR101053702B1 (ko) 2011-08-02
US8184482B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
US20110063915A1 (en) Non-volatile semiconductor memory device
US8363466B2 (en) Nonvolatile semiconductor memory device and method of reading data from nonvolatile semiconductor memory device
KR100809072B1 (ko) 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
US7719891B2 (en) Non-volatile memory device
KR102152524B1 (ko) 반도체 기억장치, 및 nand형 플래시 메모리의 소거방법
KR100809071B1 (ko) 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
KR101132018B1 (ko) 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치
US20160189777A1 (en) Semiconductor storage device and memory system
KR101099835B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
JP2011008857A (ja) 不揮発性半導体記憶装置およびその書き込み方法
JP5992983B2 (ja) 不揮発性半導体記憶装置
KR100624302B1 (ko) 난드 플래시 메모리의 로우 디코더 회로 및 이를 이용한동작 전압 공급 방법
US9196366B2 (en) Semiconductor memory apparatus and method for erasing the same
KR20040043363A (ko) 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US10176871B2 (en) NAND flash memory comprising a current sensing page buffer preventing voltage from discharging from a node during operation
US8406061B2 (en) Semiconductor memory apparatus
US9589610B1 (en) Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same
US10083755B2 (en) Discharge circuit and semiconductor memory device
JP2008052803A (ja) 不揮発性半導体記憶装置
US8743620B2 (en) Nonvolatile memory device and program verify method thereof
JP2014203498A (ja) 半導体記憶装置
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
JP2010218623A (ja) 不揮発性半導体記憶装置
KR101053702B1 (ko) 불휘발성 메모리 장치
CN106409340B (zh) 写入电压生成电路以及存储器装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee