KR20100118243A - 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법 - Google Patents

금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20100118243A
KR20100118243A KR1020090036972A KR20090036972A KR20100118243A KR 20100118243 A KR20100118243 A KR 20100118243A KR 1020090036972 A KR1020090036972 A KR 1020090036972A KR 20090036972 A KR20090036972 A KR 20090036972A KR 20100118243 A KR20100118243 A KR 20100118243A
Authority
KR
South Korea
Prior art keywords
pattern
wiring
buffer
layer
forming
Prior art date
Application number
KR1020090036972A
Other languages
English (en)
Other versions
KR101621413B1 (ko
Inventor
홍선영
박홍식
김시열
김봉균
최영주
이병진
정종현
양동주
정현영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090036972A priority Critical patent/KR101621413B1/ko
Priority to US12/625,096 priority patent/US20100270554A1/en
Publication of KR20100118243A publication Critical patent/KR20100118243A/ko
Application granted granted Critical
Publication of KR101621413B1 publication Critical patent/KR101621413B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

생산성 및 제조 공정의 신뢰성을 향상시킬 수 있는 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법이 개시된다. 금속 패턴의 재형성 방법에서, 절연 기판 상에 제1 배선 패턴을 형성하고, 제1 배선 패턴을 제거한 후, 절연 기판의 표면에 형성된 리세스에 의해 정의된 양각 패턴을 얼라인 마크로 이용하여 양각 패턴 상에 제2 배선 패턴을 형성한다. 이에 따라, 제1 배선 패턴을 형성하는 공정에서 리세스가 형성된 절연 기판을 폐기하지 않고 재사용할 수 있고, 리세스에 의해 정의된 양각 패턴을 얼라인 마크로 이용함으로써 금속 패턴의 얼라인 신뢰성을 향상시킬 수 있다.
게이트, 얼라인, 리프로세스, 재형성, 기판, 재활용, 양각, 불소, 식각액

Description

금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법{REFORMING METHOD OF A METAL PATTERN, ARRAY SUBSTRATE, AND METHOD FOR MANUFACTURING THE ARRAY SUBSTRATE}
본 발명은 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 표시기판용 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법에 관한 것이다.
일반적으로, 액정표시패널은 각 화소 영역을 구동하기 위한 스위칭 소자들이 형성된 어레이 기판과, 상기 어레이 기판과 대향하는 대향 기판과, 상기 어레이 기판 및 상기 대향 기판 사이에 개재되어 형성된 액정층을 포함한다. 상기 액정표시패널은 상기 액정층에 전압을 인가하여 광의 투과율을 제어하는 방식으로 화상을 표시한다.
상기 어레이 기판은 절연 기판인 유리 기판 상에 순차적으로 형성된 게이트 패턴, 액티브 패턴, 데이터 패턴 및 화소 전극을 포함한다. 상기 게이트 패턴은 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함하고, 상기 데이터 패턴은 상기 게이트 라인과 교차하는 데이터 라인, 소스 전극 및 드레인 전극을 포함 할 수 있다.
상기 게이트 패턴, 상기 데이터 패턴 및 상기 화소 전극 각각은 포토리소그래피(Photolithography) 공정을 통하여 금속층을 패터닝하여 형성한다. 상기 게이트 패턴을 형성하는 공정에서 외부적 또는 공정상의 요인들에 의해 상기 게이트 패턴이 손상될 수 있다. 상기 게이트 패턴이 손상되면 상기 어레이 기판이 정상적으로 동작하지 않는다. 따라서, 상기 절연 기판으로부터 상기 게이트 패턴을 제거한 후, 상기 절연 기판 상에 다시 게이트 패턴을 재형성하고, 상기 절연 기판을 재활용하고 있다.
그러나, 상기 게이트 패턴을 형성하는 공정 중에 게이트 금속층을 식각하는 식각액 또는 식각 가스는 상기 게이트 절연층뿐만 아니라, 상기 절연 기판의 표면도 소정 두께 식각할 수 있다. 또한, 손상된 게이트 패턴을 상기 절연 기판으로부터 제거하는 공정에서 상기 식각액 또는 식각 가스를 이용하므로, 이때 역시 상기 절연 기판의 표면이 식각될 수 있다. 표면이 식각된 절연 기판에 게이트 패턴을 재형성하는 경우, 상기 절연 기판의 식각으로 인해 상기 게이트 패턴에 단차가 형성되고, 얼룩이 발생할 수 있다. 이에 따라, 손상된 게이트 패턴이 제거된 절연 기판은 재활용하지 못하고 폐기해야 하는 문제가 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 생산성 및 제조 공정의 신뢰성을 향상시킨 금속 패턴의 재형성 방법을 제공하 는 것이다.
본 발명의 다른 목적은 제조 신뢰성이 향상된 게이트 패턴을 포함하는 어레이 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 어레이 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 금속 패턴의 재형성 방법에서, 제1 배선 패턴은 절연 기판 상에 형성된다. 상기 제1 배선 패턴을 제거한 후, 상기 절연 기판의 표면에 형성된 리세스에 의해 정의된 양각 패턴을 얼라인 마크로 이용하여 상기 양각 패턴 상에 제2 배선 패턴을 형성한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 어레이 기판은 절연 기판, 게이트 패턴, 데이터 패턴 및 화소 전극을 포함한다. 상기 절연 기판은 그 표면에 형성된 리세스에 의해 정의된 양각 패턴을 포함한다. 상기 게이트 패턴은 상기 양각 패턴 상에 형성되고, 게이트 라인을 포함한다. 상기 데이터 패턴은 상기 게이트 패턴을 포함하는 상기 절연 기판 상에 형성되고, 상기 게이트 라인과 교차하는 데이터 라인을 포함한다. 상기 화소 전극은 상기 데이터 패턴이 형성된 상기 절연 기판 상에 형성된다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 어레이 기판의 제조 방법에서, 게이트 패턴은 절연 기판의 표면에 형성된 리세스에 의해 정의된 양각 패턴을 얼라인 마크로 이용하여 상기 양각 패턴 상에 형성되고, 게이트 라 인을 포함한다. 데이터 패턴은 상기 게이트 패턴이 형성된 절연 기판 상에 형성되고, 상기 게이트 라인과 교차하는 데이터 라인을 포함한다. 화소 전극은 상기 데이터 패턴이 형성된 절연 기판 상에 형성된다.
일 실시예에서, 상기 게이트 패턴을 형성하기 전에, 상기 절연 기판의 평평한 표면상에 제1 버퍼층 및 제1 배선층을 형성한다. 불소 함유 식각액을 이용하여 상기 제1 버퍼층 및 상기 제1 배선층을 패터닝하여 제1 버퍼 패턴 및 제1 배선 패턴을 형성한다. 이어서, 상기 제1 버퍼 패턴 및 상기 제1 배선 패턴을 제거한다. 상기 제1 버퍼 패턴 및 상기 제1 배선 패턴은 상기 불소 함유 식각액을 이용하여 제거할 수 있다.
이와 같은 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법에 따르면, 제1 배선 패턴을 형성하는 공정에서 리세스가 형성된 절연 기판을 폐기하지 않고 제2 배선 패턴을 형성하는 공정에서 재사용할 수 있다. 또한, 상기 리세스에 의해 정의된 양각 패턴을 얼라인 마크로 이용함으로써 상기 절연 기판에 형성되는 상기 제2 배선 패턴의 얼라인 신뢰성을 향상시킬 수 있다. 이에 따라, 어레이 기판의 생산성 및 제조 신뢰성을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발 명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 층(막) 또는 패턴들 치수는 본 발명의 명확성 을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴 또는 구조물들이 직접 기판, 각 층(막) 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 어레이 기판은 게이트 라인(GL), 데이터 라인(DL), 스위칭 소자인 박막 트랜지스터(SW), 스토리지 라인(STL) 및 화소 전극(PE)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 다수의 게이트 라인들(GL)은 상기 제1 방향(D1)과 다른 제2 방향(D2)으로 배열된다. 상기 제1 방향(D1)은 상기 제2 방향(D2)과 수직할 수 있다. 상기 데이터 라인(DL)은 상기 제2 방향(D2)으로 연장된다. 다수의 데이터 라인들(DL)은 상기 제1 방향(D1)으로 배열된다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 교차하여 상기 어레이 기판의 화소부(P)를 정의할 수 있다. 상기 화소부(P)에 상기 박막 트랜지스터(SW) 및 상기 화소 전극(SW)이 형성된다. 상기 스토리지 라인(STL)은 상기 게이트 라인(GL)과 평행하게 상기 화소부(P)를 가로질러 형성될 수 있다.
상기 박막 트랜지스터(SW)는 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 게이트 전극(GE)은 상기 게이트 라인(GL)과 연결된다. 상 기 소스 전극(SE)은 상기 데이터 라인(DL)과 연결되고, 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격된다. 상기 드레인 전극(DE)의 일단부는 상기 스토리지 라인(STL)과 중첩된다. 상기 드레인 전극(DE)의 일단부와 상기 스토리지 라인(STL)이 중첩되고 상기 드레인 전극(DE)의 일단부와 상기 화소 전극(PE)이 콘택함으로써 상기 화소부(P)의 스토리지 커패시터(Cst)를 형성할 수 있다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 2를 참조하면, 상기 어레이 기판은 절연 기판(110) 상에 순차적으로 형성된 게이트 패턴(132), 게이트 절연층(140), 반도체층(150a), 오믹 콘택층(150b), 데이터 패턴(162), 패시베이션층(170), 평탄화막(180) 및 화소 전극(PE)을 포함한다.
상기 절연 기판(110)은 투명한 기판일 수 있다. 예를 들어, 상기 절연 기판(110)은 유리 기판일 수 있다. 상기 절연 기판(110)은 표면에 형성된 리세스(112)에 의해 정의되는 양각 패턴(114)을 포함한다. 상기 리세스(112)는 상기 절연 기판(110)의 최초 표면으로부터 함입되어 형성된다. 이에 따라, 상기 양각 패턴(114)은 상기 리세스(112)에 의해 상대적으로 돌출된 패턴으로 정의된다. 상기 양각 패턴(114)의 제1 높이(x)는 상기 절연 기판(110)의 낮은 표면에서부터 높은 표면 사이의 거리로 정의될 수 있다. 즉, 상기 양각 패턴(114)의 상기 제1 높이(x)는 상기 리세스(112)의 깊이와 동일할 수 있다.
상기 게이트 패턴(132)은 상기 양각 패턴(114)을 따라서 상기 양각 패턴(114) 상에 형성된다. 상기 게이트 패턴(132)은 평면적으로 볼 때, 상기 양각 패 턴(114)과 동일한 형상을 가질 수 있다. 상기 게이트 패턴(132)은 상기 게이트 라인(GL), 상기 게이트 전극(GE) 및 상기 스토리지 라인(STL)을 포함한다. 상기 게이트 라인(GL), 상기 게이트 전극(GE) 및 상기 스토리지 라인(STL)은 실질적으로 신호를 인가하는 배선 패턴이다. 예를 들어, 상기 배선 패턴은 구리(Cu)를 포함할 수 있다.
상기 어레이 기판은 상기 게이트 패턴(132)의 하부에 형성된 버퍼 패턴(122)을 더 포함할 수 있다. 상기 버퍼 패턴(122)은 상기 배선 패턴과 상기 절연 기판(110)과의 접착성을 향상시킬 수 있다. 예를 들어, 상기 버퍼 패턴(122)은 티타늄(Ti)을 포함할 수 있다. 상기 버퍼 패턴(122)은 평면적으로 볼 때, 상기 게이트 패턴(132)과 실질적으로 동일한 형상을 가질 수 있다.
상기 게이트 절연층(140)은 상기 게이트 패턴(132)을 포함하는 상기 절연 기판(110) 상에 형성된다. 예를 들어, 상기 게이트 절연층(140)은 산화 실리콘, 질화 실리콘 등으로 형성될 수 있다.
상기 반도체층(150a) 및 상기 오믹 콘택층(150b)은 상기 게이트 절연층(140)과 상기 데이터 패턴(162) 사이에 형성된다. 상기 게이트 전극(GE)과 상기 소스 전극(SE) 사이에 배치되고, 상기 게이트 전극(GE)과 상기 드레인 전극(DE) 사이에 배치된 상기 반도체층(150a) 및 상기 오믹 콘택층(150b)은 상기 박막 트랜지스터(SW)의 액티브 패턴(AP)으로 정의될 수 있다. 상기 소스 전극(SE)과 상기 드레인 전극(DE)의 이격된 부분을 통해서 상기 반도체층(150a)의 일부가 노출될 수 있다.
상기 소스 패턴(162)은 상기 오믹 콘택층(150b)과 접촉하여 형성된다. 상기 데이터 패턴(162)은 평면적으로 볼 때, 상기 반도체층(150a) 및 상기 오믹 콘택층(150b)과 동일한 형상을 가질 수 있다. 상기 소스 패턴(162)은 상기 데이터 라인(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 포함한다.
상기 패시베이션층(170)은 상기 소스 패턴(162)이 형성된 상기 절연 기판(110) 상에 형성된다. 상기 패시베이션층(170)은 질화 실리콘, 산화 실리콘 등으로 형성될 수 있다. 상기 평탄화막(180)은 상기 패시베이션층(170) 상에 형성된다. 상기 평탄화막(180)은 포토레지스트 물질로 형성될 수 있다. 상기 패시베이션층(170) 및 상기 평탄화막(180)은 상기 드레인 전극(DE)의 일단부를 노출시키는 콘택홀(CNT)을 포함한다.
상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)의 일단부와 콘택한다. 상기 화소 전극(PE)은 상기 콘택홀(CNT)을 통해 상기 박막 트랜지스터(SW)와 전기적으로 연결될 수 있다.
도 3 내지 도 9는 도 2에 도시된 어레이 기판을 제조하는 방법의 일 실시예를 설명하기 위한 단면도들이다.
구체적으로, 도 3 및 도 4는 제1 버퍼 패턴 및 제1 배선 패턴을 형성하는 단계를 설명하기 위한 단면도들이고, 도 5는 상기 제1 버퍼 패턴 및 상기 제1 배선 패턴을 제거하는 단계를 설명하기 위한 단면도이며, 도 6은 제2 버퍼 패턴 및 제2 배선 패턴을 형성하는 단계를 설명하기 위한 단면도이다.
도 3을 참조하면, 상기 절연 기판(110) 상에 제1 버퍼층(120a) 및 제1 배선층(130a)을 순차적으로 형성한다. 예를 들어, 상기 제1 버퍼층(120a)은 티타늄을 포함하고, 상기 제1 배선층(130a)은 구리를 포함할 수 있다.
상기 제1 배선층(130a)을 포함하는 상기 절연 기판(110) 상에 제1 포토 패턴(200)을 형성한다. 상기 제1 포토 패턴(200)은 상기 절연 기판(110)의 게이트 라인 영역(GLA), 게이트 전극 영역(GEA) 및 스토리지 라인 영역(STLA) 상에 형성된다. 상기 게이트 라인 영역(GLA)은 상기 게이트 라인(GL)이 형성되는 영역이고, 상기 게이트 전극 영역(GEA)은 상기 게이트 전극(GE)이 형성되는 영역이며, 상기 스토리지 라인 영역(STLA)은 상기 스토리지 라인(STL)이 형성되는 영역이다.
도 4를 참조하면, 상기 제1 배선층(130a) 및 상기 제1 버퍼층(120a)을 패터닝하여 제1 배선 패턴(WP1) 및 제1 버퍼 패턴(BF1)을 형성한다. 상기 제1 배선 패턴(WP1)은 1차적으로 상기 절연 기판(110) 상에 형성되는 게이트 패턴이다.
구체적으로, 상기 제1 배선층(130a) 및 상기 제1 버퍼층(120a)은 상기 제1 포토 패턴(200)을 식각 방지막으로 이용하여 식각액을 이용하여 습식 식각할 수 있다. 상기 식각액은 상기 제1 배선층(130a) 및 상기 제1 버퍼층(120a)을 동시에 식각할 수 있다. 상기 식각액은 불소(F)를 포함하는 불소 함유 식각액일 수 있다.
상기 식각액은 상기 제1 배선층(130a) 및 상기 제1 버퍼층(120a)을 식각하는 동시에, 상기 절연 기판(110)의 표면의 일부를 식각한다. 이에 따라, 상기 절연 기판(110)의 표면에는 상기 리세스(112)가 형성된다. 상기 리세스(112)는 상기 게이트 라인 영역(GLA), 상기 게이트 전극 영역(GEA) 및 상기 스토리지 라인 영역(STLA)을 제외한 상기 절연 기판(110)의 전 영역에 형성될 수 있다. 상기 리세스(112)에 의해 정의되는 상기 양각 패턴(114)은 상기 게이트 라인 영역(GLA), 상 기 게이트 전극 영역(GEA) 및 상기 스토리지 라인 영역(STLA)에 형성된다. 상기 양각 패턴(114)은 제2 높이(y1)를 갖는다. 상기 제2 높이(y1)는 상기 제1 높이(x)보다 실질적으로 낮을 수 있다.
이어서, 상기 제1 배선 패턴(WP1)의 불량 여부를 검사한다. 상기 제1 배선 패턴(WP1)이 상기 식각액 또는 외부적인 요인들에 의해서 손상된 경우, 상기 제1 배선 패턴(WP1)을 다시 형성하기 위해서 상기 제1 배선 패턴(WP1) 및 상기 제1 버퍼 패턴(BF1)을 제거한다.
도 5를 참조하면, 상기 제1 배선 패턴(WP1) 및 상기 제1 버퍼 패턴(BF1)을 상기 절연 기판(110)으로부터 제거한다. 즉, 1차적으로 형성된 게이트 패턴을 상기 절연 기판(110)으로부터 제거한다. 일례로, 상기 제1 배선 패턴(WP1) 및 상기 제1 버퍼 패턴(BF1)은 상기 불소 함유 식각액을 이용하여 제거할 수 있다. 상기 식각액은 상기 제1 배선 패턴(WP1) 및 상기 제1 버퍼 패턴(BF1)을 동시에 제거할 수 있다. 상기 제1 배선 패턴(WP1) 및 상기 제1 버퍼 패턴(BF1)을 제거함으로써, 상기 리세스(112)의 깊이가 더욱 깊어져 상기 양각 패턴(114)의 제3 높이(y2)는 상기 제2 높이(y1)보다 실질적으로 높을 수 있다. 상기 제3 높이(y2)는 상기 제1 높이(x)보다는 낮다.
다른 예로, 상기 제1 배선 패턴(WP1)은 불소 미함유 식각액을 이용하여 제거할 수 있다. 이어서, 상기 제1 버퍼 패턴(BF1)은 식각 가스를 이용하여 제거할 수 있다. 상기 식각 가스는 불소를 포함하지 않을 수 있다. 이에 따라, 상기 제1 배선 패턴(WP1) 및 상기 제1 버퍼 패턴(BF1)을 제거하는 공정에서, 상기 리세스(112)의 깊이는 실질적으로 변화 없이 상기 양각 패턴(114)의 제3 높이(y2)는 상기 제2 높이(y1)와 실질적으로 동일할 수 있다.
도 6을 참조하면, 상기 양각 패턴(114)이 형성된 상기 절연 기판(110) 상에 제2 버퍼층(120b) 및 제2 배선층(130b)을 형성한다. 상기 제2 배선층(130b) 상에 제2 포토 패턴(300)을 형성한다. 상기 제2 포토 패턴(300)은 상기 양각 패턴(114)을 얼라인 마크로 이용하여 형성할 수 있다. 상기 제2 버퍼층(120b)은 실질적으로 상기 제1 버퍼층(120a)과 동일하고, 상기 제2 배선층(130b)은 실질적으로 상기 제1 배선층(130a)과 동일하다.
구체적으로, 상기 제2 배선층(130b)이 형성된 상기 절연 기판(110) 상에 포토레지스트층을 형성하고, 상기 포토레지스트층이 형성된 상기 절연 기판(110) 상에 제1 마스크(MASK1)를 배치한다. 상기 포토레지스트층은 포지티브형 포토레지스트 조성물로 형성될 수 있다. 이때, 상기 제1 마스크(MASK1)는 제1 광차단부(B1)를 포함한다. 상기 제1 광차단부(B1)는 상기 게이트 라인 영역(GLA), 상기 게이트 전극 영역(GEA) 및 상기 스토리지 라인 영역(STLA) 상에 배치될 수 있다. 상기 제1 마스크(MASK1)의 상기 제1 광차단부(B1)를 제외한 나머지 영역은 광투과부에 해당할 수 있다. 상기 제1 마스크(MASK1)는 상기 양각 패턴(114)을 얼라인 마크로 이용하여 상기 절연 기판(110) 상에 배치된다. 즉, 상기 제1 광차단부(B1)가 상기 양각 패턴(114)과 대응하도록 상기 제1 마스크(MASK1)를 배치시킬 수 있다. 이와 달리, 상기 포토레지스트층이 네가티브형 포토레지스트 조성물로 형성될 때, 상기 제1 마스크(MASK1)의 광차단부와 투광부는 반전될 수 있다.
상기 제1 마스크(MASK1)의 상부에서 광을 조사하여 상기 포토레지스트층을 노광하고, 현상하여 상기 제2 포토 패턴(300)을 형성한다. 상기 제2 포토 패턴(300)을 식각 방지막으로 이용하여 상기 제2 배선층(130b) 및 상기 제2 버퍼층(120b)을 식각한다. 상기 제2 배선층(130b) 및 상기 제2 버퍼층(120b)은 상기 불소 함유 식각액을 이용하여 패터닝할 수 있다.
도 7 내지 도 9는 소스 패턴을 형성하는 단계를 설명하기 위한 단면도들이다.
도 7을 참조하면, 상기 제2 배선층(130b) 및 상기 제2 버퍼층(120b)을 패터닝함으로써 제2 배선 패턴(WP2) 및 제2 버퍼 패턴(BF2)을 형성한다. 상기 제2 배선 패턴(WP2)은 상기 게이트 라인(GL), 상기 게이트 전극(GE) 및 상기 스토리지 라인(STL)을 포함한다. 상기 제2 배선 패턴(WP2)이 형성됨으로써, 2차적으로 실질적인 상기 게이트 패턴(132)이 형성된다. 즉, 상기 제2 배선 패턴(WP2)이 실질적으로 도 2에 도시된 "게이트 패턴(132)"과 대응된다. 상기 제2 버퍼 패턴(BF2)은 상기 제2 배선 패턴(WP2)과 상기 절연 기판(110)의 접착력을 강화시킬 수 있다. 상기 제2 버퍼 패턴(BF2)이 실질적으로 도 2에 도시된 "버퍼 패턴(122)"과 대응된다.
상기 불소 함유 식각액을 이용하여 상기 제2 배선 패턴(WP2) 및 상기 제2 버퍼 패턴(BF2)을 형성하기 때문에, 상기 양각 패턴(114)의 제4 높이(z)는 상기 제3 높이(y2)보다 실질적으로 높다. 상기 제4 높이(z)는 상기 제1 높이(x)와 실질적으로 동일할 수 있다.
상기에서 설명한 바에 따르면, 상기 제1 배선 패턴(WP1)을 형성하는 공정에서 상기 리세스(112)가 형성된 상기 절연 기판(110)을 폐기하지 않고, 상기 제2 배선 패턴(WP2)을 형성하는 공정에서 재사용할 수 있다. 또한, 상기 리세스(112)에 의해 정의된 상기 양각 패턴(114)을 상기 제2 배선 패턴(WP2)의 형성 공정에서 얼라인 마크로 이용함으로써 상기 제2 배선 패턴(WP2)의 얼라인 신뢰성을 향상시킬 수 있다.
상기 게이트 절연층(140), 상기 반도체층(150a), 상기 오믹 콘택층(150b) 및 데이터 금속층(160)을 상기 제2 배선 패턴(WP2)이 형성된 상기 절연 기판(110) 상에 순차적으로 형성한다. 상기 데이터 금속층(160) 상에 제3 포토 패턴(400)을 형성한다. 상기 제3 포토 패턴(400)은 제1 두께(a)를 갖는 제1 두께부(410) 및 제2 두께(b)를 갖는 제2 두께부(420)를 포함한다. 상기 제1 두께(a)는 상기 제2 두께(b)보다 두껍다. 상기 제1 두께부(410)는 데이터 라인 영역(DLA), 소스 전극 영역(SEA), 드레인 전극 영역(DEA) 및 콘택 영역(CNTA) 상에 형성될 수 있다. 상기 제2 두께부(420)는 상기 소스 전극 영역(SEA) 및 상기 드레인 전극 영역(DEA) 사이의 채널 영역(CHA) 상에 형성될 수 있다. 상기 제3 포토 패턴(400)은 상기 화소 영역(PA) 상에 형성되지 않아, 상기 화소 영역(PA)의 상기 데이터 금속층(160)을 노출시킨다. 상기 데이터 라인 영역(DLA)은 상기 데이터 라인(DL)이 형성되는 영역이 고, 상기 소스 전극 영역(SEA)은 상기 소스 전극(SE)이 형성되는 영역이며, 상기 드레인 전극 영역(DEA) 및 상기 콘택 영역(CNTA)은 상기 드레인 전극(DE)이 형성되는 영역이다. 상기 화소 영역(PA)은 상기 화소 전극(PE)이 형성되는 영역이다.
상기 게이트 절연층(140), 상기 반도체층(150a), 상기 오믹 콘택층(150b) 및 상기 데이터 금속층(160)은 상기 제3 포토 패턴(400)을 식각 방지막으로 이용하여 패터닝할 수 있다.
도 8을 참조하면, 상기 화소 영역(PA)의 상기 게이트 절연층(140), 상기 반도체층(150a), 상기 오믹 콘택층(150b) 및 상기 데이터 금속층(160)이 제거되어 상기 화소 영역(PA)의 상기 게이트 절연층(140)이 노출된다.
이어서, 상기 제3 포토 패턴(400)을 에치 백하여 잔류 패턴(430)을 형성한다. 상기 제3 포토 패턴(400)을 에싱하여 상기 제2 두께부(420)를 제거하고, 상기 제1 두께부(410)의 일부를 제거할 수 있다. 상기 제1 두께부(410)의 나머지가 상기 잔류 패턴(430)으로 정의될 수 있다. 상기 잔류 패턴(430)의 두께(c)는 상기 제1 두께(a)와 상기 제2 두께(b)의 차와 실질적으로 동일한 값을 가질 수 있다. 이에 따라, 상기 잔류 패턴(430)은 상기 데이터 라인 영역(DLA), 상기 소스 전극 영역(SEA), 상기 드레인 전극 영역(DEA) 및 상기 콘택 영역(CNTA) 상에 배치되고, 상기 채널 영역(CHA)의 상기 데이터 금속층(160)을 노출시킨다.
도 9 및 도 2를 참조하면, 상기 잔류 패턴(430)을 식각 방지막으로 이용하여 상기 데이터 금속층(160)을 패터닝한다. 상기 채널 영역(CHA)의 상기 데이터 금속층(160)이 제거되어 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 형성한다. 이 에 따라, 상기 데이터 라인(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 포함하는 상기 소스 패턴(162)이 형성될 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 통해 상기 채널 영역(CHA)의 상기 오믹 콘택층(150b)이 노출된다. 상기 잔류 패턴(430), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 식각 방지막으로 이용하여, 노출된 상기 오믹 콘택층(150b)을 제거하여 상기 액티브 패턴(AP)을 형성한다.
상기 소스 패턴(162)을 포함하는 상기 절연 기판(110) 상에 상기 패시베이션층(170)을 형성한다. 상기 패시베이션층(170)을 포함하는 상기 절연 기판(110) 상에 상기 평탄화막(180)을 형성한다. 상기 평탄화막(180)을 노광 및 현상하고, 패터닝된 상기 평탄화막(180)을 이용하여 상기 패시베이션층(170)을 패터닝하여 상기 드레인 전극(DE)의 일단부를 노출시키는 상기 콘택홀(CNT)을 형성한다.
상기 콘택홀(CNT)이 형성된 상기 절연 기판(110) 상에 투명 전극층을 형성하고, 상기 투명 전극층을 패터닝하여 상기 화소 전극(PE)을 형성한다. 이에 따라, 도 2에 도시된 어레이 기판이 제조된다.
상기에서 설명한 본 발명의 일 실시예에 따르면, 불량으로 판명된 상기 제1 배선 패턴(WP1)을 상기 불소 함유 식각액을 이용하여 제거함으로써 상기 절연 기판(110)의 표면에 상기 리세스(112)가 형성되더라도, 상기 리세스(112)에 의해 정의되는 상기 양각 패턴(114)을 상기 제2 배선 패턴(WP2)을 형성하는 공정에서 얼라인 마크로 이용함으로써 상기 제2 배선 패턴(WP2)의 제조 신뢰성을 향상시킬 수 있다. 또한, 상기 절연 기판(110)을 재활용함으로써 상기 어레이 기판의 제조에 필요 한 비용의 증가를 방지할 수 있다. 이에 따라, 최종적으로는 어레이 기판의 생산성 및 제조 신뢰성을 향상시킬 수 있다.
도 10 내지 도 12는 도 2에 도시된 어레이 기판을 제조하는 방법의 다른 실시예를 설명하기 위한 단면도들이다.
도 2에 도시된 어레이 기판을 제조하는 다른 방법에서, 절연 기판(110) 상에 제1 버퍼 패턴(BF1) 및 제1 배선 패턴(WP1)을 형성하고, 상기 제1 버퍼 패턴(BF1) 및 상기 제1 배선 패턴(WP1)을 형성하는 공정에서 형성된 리세스(112)에 의해 양각 패턴(114)이 정의되는 것은 도 3 및 도 4에서 설명한 것과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
도 4 및 도 10을 참조하면, 상기 제1 배선 패턴(WP1)의 불량 여부를 검사하고, 상기 제1 배선 패턴(WP1)의 형성이 불량으로 판명되면 상기 제1 배선 패턴(WP1)을 제거한다. 상기 제1 배선 패턴(WP1)은 불소 미함유 식각액을 이용하여 제거한다. 상기 불소 미함유 식각액은 상기 절연 기판(110)을 식각하지 않으므로, 상기 양각 패턴(114)의 제5 높이(w1)는 도 4에 도시된 제2 높이(y1)와 실질적으로 동일할 수 있다.
도 11을 참조하면, 상기 양각 패턴(114) 상에 배치된 상기 제1 버퍼 패턴(BF1)을 포함하는 상기 절연 기판(110) 상에 제2 버퍼층(120b) 및 제2 배선층(130b)을 순차적으로 형성한다. 상기 제2 버퍼층(120b)의 두께는 상기 제1 버퍼 패턴(BF1)의 두께보다 얇을 수 있다. 이에 따라, 상기 제2 버퍼층(120b)은 실질적 으로 상기 제1 버퍼 패턴(BF1)이 형성된 영역을 제외한 상기 절연 기판(110)의 전 영역에 형성될 수 있다. 즉, 상기 제2 버퍼층(120b)은 상기 리세스(112) 상에 형성된다.
상기 제2 배선층(130b)을 포함하는 상기 절연 기판(110) 상에 제4 포토 패턴(500)을 형성한다. 상기 제4 포토 패턴(500)은 상기 제2 배선층(130b)을 포함하는 상기 절연 기판(110) 상에 포토레지스트층을 형성하고, 상기 포토레지스트층 상에 제2 마스크(MASK2)를 배치한 후 상기 포토레지스트층을 노광 및 현상하여 형성할 수 있다. 상기 제2 마스크(MASK2)를 상기 포토레지스트층이 형성된 상기 절연 기판(110) 상에 배치시킬 때, 상기 양각 패턴(114) 및 상기 제1 버퍼 패턴(BF1)을 얼라인 마크로 이용한다. 상기 제2 마스크(MASK2)는 제2 차광부(B2)를 포함한다. 상기 제2 차광부(B2)는 상기 양각 패턴(114) 상에 배치된다.
도 12를 참조하면, 상기 제4 포토 패턴(500)을 식각 방지막으로 이용하여 불소 함유 식각액으로 상기 제2 배선층(130b) 및 상기 제2 버퍼층(120b)을 패터닝한다. 상기 제2 배선층(130b)은 패터닝되어 제2 배선 패턴(WP2)을 형성한다. 상기 제2 배선 패턴(WP2)은 게이트 라인(GL), 상기 게이트 라인(GL)과 연결된 게이트 전극(GE) 및 스토리지 라인(STL)을 포함한다. 상기 제2 버퍼층(120b)은 상기 불소 함유 식각액에 의해 제거된다. 상기 양각 패턴(114)의 제6 높이(w2)는 상기 불소 함유 식각액에 의해 상기 절연 기판(110)의 일부가 식각될 수 있으므로, 상기 제5 높이(w1)보다 상대적으로 높을 수 있다.
이에 따라, 상기 양각 패턴(114) 상에는 상기 제1 버퍼 패턴(BF1) 및 상기 제2 배선 패턴(WP2)이 배치될 수 있다. 상기 제1 버퍼 패턴(BF1)이 도 2에 도시된 "버퍼 패턴(122)"과 대응되고, 상기 제2 배선 패턴(WP2)이 도 2에 도시된 "게이트 패턴(132)"과 대응된다.
상기 제2 배선 패턴(WP2)을 형성한 후의 도 2에 도시된 어레이 기판이 제조하기 위한 후속 공정들은 도 7 내지 도 9에서 설명한 것과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
도 13 및 도 14는 도 2에 도시된 어레이 기판을 제조하는 방법의 또 다른 실시예를 설명하기 위한 단면도들이다.
도 2에 도시된 어레이 기판을 제조하는 또 다른 방법에서, 절연 기판(110) 상에 제1 버퍼 패턴(BF1) 및 제1 배선 패턴(WP1)을 형성하고, 상기 제1 버퍼 패턴(BF1) 및 상기 제1 배선 패턴(WP1)을 형성하는 공정에서 형성된 리세스(112)에 의해 양각 패턴(114)이 정의되는 것은 도 3 및 도 4에서 설명한 것과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
이어서, 상기 제1 배선 패턴(WP1)의 불량 여부를 검사하고, 상기 제1 배선 패턴(WP1)의 형성이 불량으로 판명되면 상기 제1 배선 패턴(WP1)을 제거한다. 상기 제1 배선 패턴(WP1)을 제거하는 공정은 도 10에서 설명한 것과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
도 13을 참조하면, 상기 제1 버퍼 패턴(BF1)이 형성된 상기 절연 기판(110) 상에 제2 배선층(130b)을 형성하고, 상기 제2 배선층(130b) 상에 제5 포토 패 턴(600)을 형성한다. 상기 제5 포토 패턴(600)은 상기 제2 배선층(130b)을 포함하는 상기 절연 기판(110) 상에 포토레지스트층을 형성하고, 상기 포토레지스트층 상에 제3 마스크(미도시)를 배치한 후 상기 포토레지스트층을 노광 및 현상하여 형성할 수 있다. 상기 제3 마스크를 상기 포토레지스트층이 형성된 상기 절연 기판(110) 상에 배치시킬 때, 상기 양각 패턴(114) 및 상기 제1 버퍼 패턴(BF1)을 얼라인 마크로 이용한다. 상기 제3 마스크는 제3 차광부를 포함한다. 상기 제3 차광부는 상기 양각 패턴(114) 상에 배치된다. 상기 제3 차광부의 임계 치수(critical dimension, CD)는, 상기 제1 배선 패턴(WP1)을 형성하는 공정에서 제1 포토 패턴(200, 도 3 참조)과 대응하는 제4 마스크(미도시)의 제4 차광부의 임계 치수보다 클 수 있다.
도 14를 참조하면, 상기 제5 포토 패턴(600)을 식각 방지막으로 이용하여 불소 미함유 식각액으로 상기 제2 배선층(130b)을 패터닝한다. 상기 제2 배선층(130b)은 패터닝되어 제2 배선 패턴(WP2)을 형성한다. 상기 제2 배선 패턴(WP2)은 게이트 라인(GL), 상기 게이트 라인(GL)과 연결된 게이트 전극(GE) 및 스토리지 라인(STL)을 포함한다. 상기 양각 패턴(114)의 제7 높이(w3)는 상기 불소 미함유 식각액에 의해 상기 절연 기판(110)의 일부가 식각되지 않으므로, 도 11에 도시된 제5 높이(w1)와 실질적으로 동일할 수 있다.
이에 따라, 상기 양각 패턴(114) 상에는 상기 제1 버퍼 패턴(BF1) 및 상기 제2 배선 패턴(WP2)이 배치될 수 있다. 상기 제1 버퍼 패턴(BF1)이 도 2에 도시된 "버퍼 패턴(122)"과 대응되고, 상기 제2 배선 패턴(WP2)이 도 2에 도시된 "게이트 패턴(132)"과 대응된다.
상기 제2 배선 패턴(WP2)을 형성한 후의 도 2에 도시된 어레이 기판이 제조하기 위한 후속 공정들은 도 7 내지 도 9에서 설명한 것과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
이하에서는, 다시 도 3 및 도 4를 참조하여 도 2에 도시된 어레이 기판을 제조하는 또 다른 방법을 설명하기로 한다.
도 3을 참조하면, 절연 기판(110) 상에 제1 버퍼층(120a) 및 제1 배선층(130a)을 순차적으로 형성한다. 상기 제1 배선층(130a)을 포함하는 상기 절연 기판(110) 상에 제1 포토 패턴(200)을 형성한다.
도 4를 참조하면, 상기 제1 배선층(130a) 및 상기 제1 버퍼층(120a)은 상기 제1 포토 패턴(200)을 식각 방지막으로 이용하여 패터닝하여 제1 버퍼 패턴(BF1) 및 제1 배선 패턴(WP1)을 형성한다. 상기 제1 배선층(130a)은 불소 미함유 식각액을 이용하여 습식 식각할 수 있다. 이에 따라, 상기 제1 버퍼층(120a) 상에 상기 제1 배선 패턴(WP1)이 형성된다. 이어서, 상기 제1 포토 패턴(200) 및 상기 제1 배선 패턴(WP1)을 식각 방지막으로 이용하여 상기 제1 버퍼층(120a)을 패터닝한다. 상기 제1 버퍼층(120a)은 제1 불소 함유 식각액을 이용하여 습식 식각할 수 있다. 상기 제1 불소 함유 식각액은 상기 제1 버퍼층(120a)을 선택적으로 식각할 수 있는 조성물이다. 상기 제1 불소 함유 식각액은 도 3 내지 도 5에서 설명한 공정에서 이용되고 상기 제1 버퍼층(120a) 및 상기 제1 배선층(130a)을 동시에 식각하는 제2 불소 함유 식각액과는 그 성분이 다른 조성물이다. 이에 따라, 상기 제1 배선 패턴(WP1)의 하부에 상기 제1 버퍼 패턴(BF1)이 형성된다.
상기에서 설명한 바와 같이 상기 제1 버퍼 패턴(BF1) 및 상기 제1 배선 패턴(WP1)을 형성한 후의 도 2에 도시된 어레이 기판이 제조하기 위한 후속 공정들은 도 7 내지 도 9 및 도 10 내지 도 12에서 설명한 것과 실질적으로 동일한 공정들을 통해 수행될 수 있다. 따라서, 중복되는 설명은 생략한다.
이와 달리, 상기 제1 버퍼 패턴(BF1) 및 상기 제1 배선 패턴(WP1)을 형성한 후의 도 2에 도시된 어레이 기판이 제조하기 위한 후속 공정들은 도 7 내지 도 9, 도 13 및 도 14에서 설명한 것과 실질적으로 동일한 공정들을 통해 수행될 수 있다. 따라서, 중복되는 설명은 생략한다.
본 발명은 포토리소그래피 공정에서 절연 기판을 손상시킬 수 있는 식각액 또는 식각 가스를 사용하고, 상기 절연 기판을 재활용하는 경우에 이용될 수 있다. 이에 따라, 생산성 및 제조 공정의 신뢰성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 3 내지 도 9는 도 2에 도시된 어레이 기판을 제조하는 방법의 일 실시예를 설명하기 위한 단면도들이다.
도 10 내지 도 12는 도 2에 도시된 어레이 기판을 제조하는 방법의 다른 실시예를 설명하기 위한 단면도들이다.
도 13 및 도 14는 도 2에 도시된 어레이 기판을 제조하는 방법의 또 다른 실시예를 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
132: 게이트 패턴 162: 데이터 패턴
114: 양각 패턴 112: 리세스
WP1: 제1 배선 패턴 BF1: 제1 버퍼 패턴
WP2: 제2 배선 패턴 BF2: 제2 버퍼 패턴
120a, 120b: 제1, 제2 버퍼층 130a, 130b: 제1, 제2 배선층
GL: 게이트 라인 DL: 데이터 라인
SW: 스위칭 소자 PE: 화소 전극

Claims (20)

  1. 절연 기판 상에 제1 배선 패턴을 형성하는 단계;
    상기 제1 배선 패턴을 제거하는 단계; 및
    상기 절연 기판의 표면에 형성된 리세스에 의해 정의된 양각 패턴을 얼라인 마크로 이용하여 상기 양각 패턴 상에 제2 배선 패턴을 형성하는 단계를 포함하는 금속 패턴의 재형성 방법.
  2. 제1항에 있어서, 상기 양각 패턴과 상기 제1 배선 패턴 사이에 제1 버퍼 패턴을 형성하는 단계를 더 포함하고,
    상기 제1 버퍼 패턴은 상기 제1 배선 패턴을 제거하는 단계에서 불소 함유 식각액을 이용하여 상기 제1 배선 패턴과 함께 제거되는 것을 특징으로 하는 금속 패턴의 재형성 방법.
  3. 제1항에 있어서, 상기 양각 패턴과 상기 제1 배선 패턴 사이에 제1 버퍼 패턴을 형성하는 단계; 및
    상기 제1 배선 패턴을 제거한 후 식각 가스를 이용하여 상기 제1 버퍼 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 금속 패턴의 재형성 방법.
  4. 제1항에 있어서, 상기 양각 패턴과 상기 제2 배선 패턴 사이에 제2 버퍼 패 턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 패턴의 재형성 방법.
  5. 제1항에 있어서, 상기 제1 배선 패턴을 제거하기 전에, 상기 절연 기판과 상기 제1 배선 패턴 사이에 제1 버퍼 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 패턴의 재형성 방법.
  6. 제5항에 있어서, 상기 제1 배선 패턴은 상기 절연 기판 상에 형성된 제1 배선층을 불소 미함유 식각액을 이용하여 패터닝하여 형성하고,
    상기 제1 버퍼 패턴은 상기 제1 배선층 하부에 형성된 제1 버퍼층을 불소 함유 식각액을 이용하여 패터닝하여 형성하는 것을 특징으로 하는 금속 패턴의 재형성 방법.
  7. 제5항에 있어서, 상기 제2 배선 패턴을 형성하는 단계는
    상기 양각 패턴 상에 배치된 상기 제1 버퍼 패턴을 포함하는 절연 기판의 상기 리세스 상에 제2 버퍼층을 형성하는 단계;
    상기 제2 버퍼층 상에 제2 배선층을 형성하는 단계; 및
    상기 불소 함유 식각액을 이용하여 상기 제2 버퍼층 및 상기 제2 배선층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 금속 패턴의 재형성 방법.
  8. 제5항에 있어서, 상기 제2 배선 패턴을 형성하는 단계는
    상기 양각 패턴 상에 배치된 상기 제1 버퍼 패턴을 포함하는 절연 기판 상에 제2 배선층을 형성하는 단계; 및
    상기 불소 함유 식각액을 이용하여 상기 제2 배선층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 금속 패턴의 재형성 방법.
  9. 표면에 형성된 리세스에 의해 정의된 양각 패턴을 포함하는 절연 기판;
    상기 양각 패턴 상에 형성되고, 게이트 라인을 포함하는 게이트 패턴;
    상기 게이트 패턴을 포함하는 상기 절연 기판 상에 형성되고, 상기 게이트 라인과 교차하는 데이터 라인을 포함하는 데이터 패턴; 및
    상기 데이터 패턴이 형성된 상기 절연 기판 상에 형성된 화소 전극을 포함하는 어레이 기판.
  10. 제9항에 있어서, 상기 양각 패턴과 상기 게이트 패턴 사이에 형성된 버퍼 패턴을 더 포함하는 것을 특징으로 하는 어레이 기판.
  11. 절연 기판의 표면에 형성된 리세스에 의해 정의된 양각 패턴을 얼라인 마크로 이용하여 상기 양각 패턴 상에 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴이 형성된 절연 기판 상에 상기 게이트 라인과 교차하는 데이터 라인을 포함하는 데이터 패턴을 형성하는 단계; 및
    상기 데이터 패턴이 형성된 절연 기판 상에 화소 전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
  12. 제11항에 있어서, 상기 게이트 패턴을 형성하는 단계 이전에, 상기 절연 기판의 평평한 표면상에 제1 버퍼층 및 제1 배선층을 형성하는 단계;
    제1 불소 함유 식각액을 이용하여 상기 제1 버퍼층 및 상기 제1 배선층을 패터닝하여 제1 버퍼 패턴 및 제1 배선 패턴을 형성하는 단계; 및
    상기 제1 버퍼 패턴 및 상기 제1 배선 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  13. 제12항에 있어서, 상기 제1 버퍼 패턴 및 상기 제1 배선 패턴은
    상기 제1 불소 함유 식각액을 이용하여 제거하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  14. 제12항에 있어서, 상기 제1 배선 패턴은 불소 미함유 식각액을 이용하여 제거하고, 상기 제1 버퍼 패턴은 식각 가스를 이용하여 제거하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  15. 제12항에 있어서, 상기 양각 패턴과 상기 게이트 패턴 사이에 제2 버퍼 패턴을 형성하는 단계를 더 포함하고,
    상기 게이트 패턴을 형성하는 단계는
    상기 양각 패턴 상에 제2 배선층을 형성하는 단계; 및
    상기 제1 불소 함유 식각액을 이용하여 상기 제2 배선층을 패터닝하여, 상기 양각 패턴 상에 제2 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  16. 제11항에 있어서, 상기 게이트 패턴을 형성하는 단계 이전에, 상기 절연 기판의 평평한 표면상에 제1 버퍼층 및 제1 배선층을 형성하는 단계;
    상기 제1 버퍼층 및 상기 제1 배선층을 패터닝하여 제1 버퍼 패턴 및 제1 배선 패턴을 형성하는 단계; 및
    상기 제1 배선 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  17. 제16항에 있어서, 상기 게이트 패턴을 형성하는 단계는
    상기 양각 패턴 상에 형성된 상기 제1 버퍼 패턴을 포함하는 절연 기판 상에 제2 버퍼층 및 제2 배선층을 형성하는 단계; 및
    제1 불소 함유 식각액을 이용하여 상기 제2 버퍼층을 제거하고 상기 제2 배선층을 패터닝하여, 상기 제1 버퍼 패턴 상에 형성된 제2 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  18. 제16항에 있어서, 상기 게이트 패턴을 형성하는 단계는
    상기 양각 패턴 상에 형성된 상기 제1 버퍼 패턴을 포함하는 절연 기판 상에 제2 배선층을 형성하는 단계; 및
    불소 미함유 식각액을 이용하여 상기 제2 배선층을 패터닝하여, 상기 제1 버퍼 패턴 상에 형성된 제2 배선 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  19. 제16항에 있어서, 상기 제1 버퍼 패턴 및 상기 제1 배선 패턴은
    상기 제1 버퍼층 및 상기 제1 배선층을 제1 불소 함유 식각액을 이용하여 패터닝하여 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  20. 제16항에 있어서, 상기 제1 버퍼 패턴 및 상기 제1 배선 패턴을 형성하는 단계는
    불소 미함유 식각액을 이용하여 상기 제1 배선층을 패터닝하는 단계; 및
    제2 불소 함유 식각액을 이용하여 상기 제1 버퍼층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
KR1020090036972A 2009-04-28 2009-04-28 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법 KR101621413B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090036972A KR101621413B1 (ko) 2009-04-28 2009-04-28 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법
US12/625,096 US20100270554A1 (en) 2009-04-28 2009-11-24 Method of reforming a metal pattern, array substrate, and method of manufacturing the array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090036972A KR101621413B1 (ko) 2009-04-28 2009-04-28 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100118243A true KR20100118243A (ko) 2010-11-05
KR101621413B1 KR101621413B1 (ko) 2016-05-17

Family

ID=42991327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090036972A KR101621413B1 (ko) 2009-04-28 2009-04-28 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20100270554A1 (ko)
KR (1) KR101621413B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026121A (zh) * 2017-05-17 2017-08-08 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4344270B2 (ja) 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
KR100560398B1 (ko) 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR100642384B1 (ko) * 2005-09-15 2006-11-03 주식회사 하이닉스반도체 반도체 메모리소자의 트랜지스터 및 그 제조방법
KR101328628B1 (ko) 2006-07-28 2013-11-14 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
JP4297505B2 (ja) 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
JP4167707B2 (ja) * 2006-08-08 2008-10-22 エルピーダメモリ株式会社 半導体装置の製造方法
KR101533098B1 (ko) * 2008-06-04 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20100270554A1 (en) 2010-10-28
KR101621413B1 (ko) 2016-05-17

Similar Documents

Publication Publication Date Title
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
US9698171B2 (en) Array substrate and method of manufacturing the same, and display device
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US8058087B2 (en) Method for fabricating thin film transistor array substrate
US8691639B2 (en) Manufacture methods of thin film transistor and array substrate and mask
US8017423B2 (en) Method for manufacturing a thin film structure
JP4875018B2 (ja) 薄膜トランジスタアレイパネル
KR101232062B1 (ko) 표시 기판 및 이의 제조 방법
JP2006030319A (ja) グレートーンマスク及びグレートーンマスクの製造方法
KR100938193B1 (ko) Ｔｆｔ 제조용 마스크, ｔｆｔ 및 그 제조 방법
KR101294694B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US8541268B2 (en) Method for manufacturing thin film transistor
JP2006154127A (ja) 表示装置の製造方法及びパターン形成方法
KR20100118243A (ko) 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법
US9196524B2 (en) Manufacturing method of semiconductor device
KR20170037074A (ko) 표시 장치 및 이의 제조 방법
KR20060123810A (ko) 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
CN110931528A (zh) 显示面板的制备方法
KR20080058762A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR20070076620A (ko) 표시 기판의 제조방법
KR20080076360A (ko) 어레이 기판 및 이의 제조 방법
KR20080039037A (ko) 반도체 소자의 제조 방법
KR100891997B1 (ko) 프린지 필드 스위칭 액정표시장치의 제조방법
JP2015201465A (ja) 薄膜トランジスタ基板およびその製造方法
KR20070052398A (ko) 포토 마스크 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4