KR20100118134A

KR20100118134A - 단락 저하층을 갖는 ｏｌｅｄ 디바이스

Info

Publication number: KR20100118134A
Application number: KR1020107020059A
Authority: KR
Inventors: 더스틴 윈터스
Original assignee: 글로벌 오엘이디 테크놀러지 엘엘씨
Priority date: 2008-02-29
Filing date: 2009-02-20
Publication date: 2010-11-04
Also published as: WO2009110965A1; JP2011513915A; US20090220680A1; EP2248204A1; CN101960639A

Abstract

본 발명에 따른 OLED 디바이스 제조방법은 통제환경에 제 1 전극을 갖는 기판을 제공하는 단계와, 습기를 제거하기 위해 상기 통제환경에서 상기 기판을 베이킹하는 단계와, 상기 기판을 베이킹한 후 상기 통제환경에서 습기가 제거된 기판 위에 무기 단락 저하층을 형성하는 단계와, 상기 통제환경의 상기 습기가 제거된 기판 위에 유기 전계발광 매체를 형성하는 단계와, OLED 디바이스가 형성되는 상기 통제환경 속에 상기 유기 전계발광 매체 위에 제 2 전극을 형성하는 단계와, 상기 OLED 디바이스를 캡슐화하는 단계를 포함하고, 상기 무기 단락 저하층은 상기 제 1 전극의 저항보다 더 큰 저항을 갖는다.

Description

단락 저하층을 갖는 ＯＬＥＤ 디바이스{OLED Device with Short Reduction Layer}

본 발명은 OLED 디바이스 및 디스플레이에서 단락 저하에 관한 것이다.

가장 간단한 형태로, 유기 전계발광(EL) 디바이스는 홀 주입층용의 양극과 전자 주입층용의 음극으로서 역할을 하는 제 1 및 제 2 전극 사이에 배치된 유기 전계발광 매체를 포함한다. 유기 전계발광 매체는 발광을 하는 홀과 전자의 재결합을 지지한다. 이들 디바이스는 또한 통상적으로 유기 발광다이오드, 또는 OLED라 한다. 기본 유기 EL소자가 미국특허 제4,356,429호에 기술되어 있다. 예컨대, 유기 EL소자를 포함한 텔레비전, 컴퓨터 모니터, 휴대전화 디스플레이, 또는 디지털 카메라 디스플레이와 같은 디스플레이로서 사용되는 픽셀 OLED 디스플레이 디바이스를 구성하기 위해, 매트릭스 패턴의 픽셀로서 배열될 수 있다. 이들 픽셀들은 모두 동일한 컬러를 방출하도록 형성될 수 있어, 단색 디스플레이를 만들거나 3개 픽셀의 적색, 녹색, 청색(RGB) 디스플레이와 같은 다양한 컬러들을 만들기 위해 형성될 수 있다. OLED 디스플레이 디바이스는 또한 고성능 디스플레이를 만들기 위해 액티브 매트릭스(active- matrix, AM) 구동회로를 이용해 제조되어 왔다. 이런 AM OLED 디스플레이 디바이스와 같은 예가 미국특허 제5,550,066호에 개시되어 있다.

AM OLED 디바이스의 유기 전계발광 매체는 자주 큰 진공시스템에서 제조된다. 이들 진공시스템은 습기와 산소의 농도가 낮은 통제환경을 만들도록 설계된다. 이는 왜냐하면 일반적인 유기 전계발광 소자는 습기가 있음으로 인해 열화되기 때문이다. 이러한 진공시스템을 갖는 AM OLED 디바이스를 제조하기 위한 일반적인 제조 도구의 예가 일본특허출원 JP2006260939(A)에 나타나 있다. 상기 일본특허출원 JP2006260939(A)에서 알 수 있는 바와 같이, 유기 전계발광층을 형성하기 전에 기판 또는 액티브 매트릭스 회로층에 포집될 수 있는 습기를 제거하기 위한 베이킹 챔버(baking chamber)를 포함하는 것이 종종 바람직하다. 이런 갇힌 습기로 인해 사용 또는 저장의 확장된 기간에 걸쳐 OLED 디바이스가 열화될 수 있다. 일반적인 베이킹 공정은 2 시간 이상 지속될 수 있고 200℃에서 250℃의 온도 범위에 있을 수 있다.

유기 EL 디스플레이 제조시, 유기 EL 재료에서 입자 오염 또는 스크래치와 같은 문제들로 디스플레이에 결함이 발생할 수 있다. 입자 오염 또는 스크래치에 의해 야기된 결함 타입 중 하나는 얇은 유기재료를 통해 양극과 음극을 연결한 단락회로이다. 양극과 음극 간의 단락으로 픽셀이 방출하지 않거나(죽은 픽셀) 픽셀이 휘도가 저하되어 방출된다(희미한 픽셀). 단락 결함에 대한 튼튼함을 향상시키기 위한 구조가 티안 등(Tyan et al.) 미국특허 제7,183,707호에 기술되어 있다. 티안 등은 유기 전계발광 매체와 전극들 중 하나 사이에 배치된 무기 단락 저하층의 포함을 기술하고 있다. 단락 저하층은 단락 결함을 통한 누전을 줄이기 위해 특별한 전기 저항 및 두께를 갖는다. 몰리브덴 산화물과, 절연 산화물, 플루오르화물, 및 황화물과 부분적인 도전성 금속 산화물의 혼합물을 포함하여 여러 개의 유용한 재료들이 기술되어 있다.

그러나, 베이킹을 받을 경우 단락 저하층들의 열화되는 것을 알았다. 따라서, 단락 저하층을 갖고 또한 낮은 포집 습기를 갖는 OLED 디바이스 제조를 위한 새로운 제조 시스템 및 방법이 요구된다.

본 발명의 목적은 단락 저하층을 갖는 OLED 디스플레이 디바이스를 제조하는 향상된 방법을 제공하는 것이다. 본 발명의 다른 목적은 상기 제조공정 동안 단락 저하층의 열화를 줄이는 것이다. 본 발명의 또 다른 목적은 OLED 디스플레이 디바이스에 대한 습기 또는 용매 오염을 줄임으로써 유기 전계발광 소자에 대한 손상을 줄이는 것이다.

이 목적은

(a)통제환경에 제 1 전극을 갖는 기판을 제공하는 단계와,

(b)습기를 제거하기 위해 상기 통제환경에서 상기 기판을 베이킹하는 단계와,

(c)상기 기판을 베이킹한 후 상기 통제환경에서 습기가 제거된 기판 위에 무기 단락 저하층을 형성하는 단계와,

(d)상기 통제환경에서 상기 습기가 제거된 기판 위에 유기 전계발광 매체를 형성하는 단계와,

(e)OLED 디바이스가 형성되는 상기 통제환경 속에 상기 유기 전계발광 매체 위에 제 2 전극을 형성하는 단계와,

(f)상기 OLED 디바이스를 캡슐화하는 단계를 포함하고,

상기 무기 단락 저하층은 상기 제 1 전극의 비저항(resistivity)보다 더 큰 비저항을 갖는 OLED 디바이스 제조방법에 의해 달성된다.

본 발명의 내용에 포함됨.

도 1은 본 발명에 따른 OLED 디바이스의 픽셀의 일부분의 횡단면도이다.
도 2는 본 발명에 따른 OLED 디바이스를 제조하는 방법을 도시한 블록도이다.
도 3은 본 발명에 따른 OLED 디바이스를 제조하는데 유용한 제조 시스템이다.
층 두께와 같은 몇몇 장치의 특징적 치수들은 주로 서브-마이크로미터 범위이므로, 도면은 치수 정확도라기보다는 시각의 편이를 위해 축척되어 있다.

본 발명에 따른 단락 저하층을 갖는 OLED 디바이스가 도 1 에 도시되어 있다. 이 도면은 액티브 매트릭스 타입의 디스플레이의 픽셀의 일부분의 횡단면을 도시한 것이다. OLED 디바이스는 트랜지스터(140)에 의해 구동되는 OLED 소자(30)를 포함한다. 트랜지스터(140)는 OLED 디스플레이를 구동하는데 통상적으로 사용되는 액티브 매트릭스 구동회로의 일부분이며 해당기술분야에 잘 알려져 있다. 이런 액티브 매트릭스 타입의 OLED 디바이스의 다른 예가 미국특허공보 2007-0257606A1에서 찾아볼 수 있다. 능동 매트릭스 회로의 사용은 본 발명의 일실시예를 나타낸다. 그러나, 본 발명은 능동 매트릭스 타입 OLED 디바이스에 국한되지 않으며 당업자에 의해 액트브 매트릭스 회로에 의해 구동되지 않는 OLED 디바이스(즉, 패시브 매티릭스 타입의 OLED 디바이스)로도 실시될 수 있다.

OLED 디바이스는 기판(100) 위에 제조된다. 유용한 기판은 코닝(Corning) 1737^®또는 Corning Eagle^®타입의 유리와 같은 유리로 제조된 기판을 포함한다. 다른 기판들은 (스테인레스 스틸 호일과 같은) 금속박, 실리콘 웨이퍼, 및 플라스틱 기판을 포함한 OLED 디바이스와 함꼐 사용하는 것으로 알려져 있다. 이런 기판 재료는 또한 당업자에 의해 본 발명에 사용될 수 있다. OLED 디바이스가 기판 맞은 편 방향으로 광을 방출하도록 형성된 경우(즉, 상단 방출 형태), 불투명 기판의 사용도 이용될 수 있다.

OLED 디바이스의 트랜지스터 구동부분을 더 상세히 설명한다. OLED 디바이스를 구동하기 위한 다른 많은 타입의 트랜지스터들이 해당기술분야에 공지되어 있다. 하단 게이트 타입의 비정질 실리콘계 트랜지스터가 도시되어 있다. 이런 트랜지스터의 구성은 해당기술분야에 알려져 있다. 본 발명은 이런 트랜지스터를 구동하는 타입에 국한되지 않으며 다결정 실리콘계 및 상단 게이트 타입의 트랜지스터를 포함한 다른 많은 구동 트랜지스터들도 또한 사용될 수 있다. 트랜지스터(140)가 기판(100) 위에 형성된다. 예컨대, 필요하다면 해당기술분야에 알려진 바와 같이 실리콘 질화물 또는 실리콘 산화물을 포함한 다양한 장벽층(미도시)이 기판(100)과 트랜지스터(140) 사이에 이용될 수 있다. 트랜지스터(140)는 3개의 단자들, 즉, 게이트(143), 단자(146), 및 단자(149)로 형성된다. 게이트(143)는 Cr, Mo, Al, 등과 같은 도전성 재료로 형성된다. 단자(146 및 149)는 예컨대 OLED 소자의 극성 및 액티브 매트릭스 픽셀 구동회로(미도시)의 나머지에 따라 소스 단자 또는 드레인 단자로서 구성될 수 있다. 단자(149)는 또한 OLED 소자에 전류를 공급하는 전원선(미도시)의 일부로 형성될 수 있다. 트랜지스터(140)는 또한 반도체(141)를 포함한다. 단자(146 및 149)는 알루미늄 또는 Al:Nd와 같은 알루미늄 합금과 같은 도체를 포함하거나 또한 Al 또는 Cr, Mo, Al 등으로 적층된 Al:Nd 스택과 같은 도전성 재료의 스택(stack)들로 형성될 수 있다. 반도체(141)는 예컨대 비정질 실리콘을 포함할 수 있다. 반도체(141)는 도핑 영역(141b)과 비도핑 영역(141a)으로 구성된다. 반도체(141)는 예컨대 실리콘 질화물 등으로 형성될 수 있는 절연층(210)에 의한 게이트(143)로부터 이격되어 있다. 트랜지스터(140) 위에, 절연층(202)이 형성되어 있다. 절연층(202)은 예컨대 실리콘 질화물과 같은 무기층으로 형성된 장벽 서브층(202a)을 포함한다. 절연층(202)은 또한 예컨대 광패넌화 유기재료 등으로 형성될 수 있는 평탄화 서브층(202b)과 같은 평탄화 서브층을 포함한다. 대안으로, 절연층(202)은 또한 약간의 서브층들로 형성될 수 있다. 절연층(202)에 개구(145)가 형성되어 트랜지스터(140)의 단자(146)에 전기연결을 허용한다.

절연층(202) 위에, 하부전극(181)이 형성되어 있다. 하부전극(181)은 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO)과 같은 투명한 도전성 산화물, 알루미늄 도핑된 아연 산화물(AZO) 등으로 형성될 수 있다. 유리와 같이 투명 기판(100)과 결합한 사용시 이런 투명한 하부전극 재료는 기판을 통해 보여지는 OLED 디바이스로부터의 발광을 허용한다. 이 구성은 하단방출 형태로 알려져 있다. 발광이 (상단방출 형태로 언급되는) 반대방향 또는 (이중 방출 형태로 언급되는) 양방향에서 보이는 다른 형태들도 또한 해당기술분야에 공지되어 있고, 본 발명에 적용될 수 있다. 하단전극은 OLED 소자(30)의 양극으로서 구성될 수 있으나 유기 발광다이오드의 음극으로서 하부전극이 번갈아 형성되는 배열도 해당기술분야에 공지되어 있고, 본 발명에 적용될 수 있다. 하부전극(181)의 가장자리는 절연층(203)으로 덮여져 있다. 이 절연층(203)은 예컨대 광패턴 폴리머로 구성될 수 있고 하부전극(191)의 가장자리에서 높은 전기장을 방지하는 역할을 한다. 이를 위한 유사한 절연층이 미국특허 제6,246,179호에 기술되어 있다. 절연층(203)의 사용은 유용하나, 본 발명을 성공적으로 실행하는데 필요한 것은 아니다.

단락 저하층(350)이 하부전극(181) 위에 형성되어 있다. 단락 저하층의 바람직한 조성물은 인듐 주석 산화물(ITO) 및 아연 황화물(ZnS) 실리콘 이산화물(SiO2)의 혼합물이다(이 혼합물은 이하 ZSO라 한다). 단락 저하층은 제 1 ITO 스퍼터 타겟과 제 2 ZSO 스퍼터링 타겟으로부터의 공동 스프터퍼링에 의해 형성될 수 있다. 단락 저하층에 유용한 다른 재료들이 미국특허출원 공개공보 제2005-022534A1호에 기술되어 있다.

상기 단락 저하층(120) 위에, 유기 전계발광 매질(310)이 형성되어 있다. 당업자에 의해 성공적으로 본 발명에 적용될 수 있는 해당기술분야에 알려진 다른 많은 유기 전계발광 매질 형태들이 있다. 유기 전계발광 매질(310)이 단층으로 도시되어 있으나, 바람직하게는 홀수송 서브층 및 전자 수송 서브층과 같이 복수의 서브층들을 포함한다. 유기 전계발광 매질(310)은 홀주입 서브층과 발광 서브층과 같은 추가 서브층들을 포함할 수 있다. 예컨대, 기본적인 2개의 전계발광 매질 디바이스 구조가 미국특허 제4,356,429호에 기술되어 있다. 유기 전계발광 매질(310)의 일 예시적인 형태는 NPB (4,4'-비스[N-(l-나프틸)-N-페닐아미노]비페닐)을 포함한 홀수송 서브층과 AlQ(트리스(8-하이드록시퀴놀린) 알루미늄)을 포함한 전자 수송 서브층을 포함한다.

추가로, 양극과 홀수송 서브층 간의 홀주입 서브층을 제공하는 것이 종종 유용하다. 홀주입 재료는 홀수송층에 홀의 주입을 용이하게 작용할 수 있다. 해당기술분야에 알려진 홀주입 재료들은 매우 다양하다. 헥사아자트리페닐린 유도체(Hexaazatriphenylene derivatives)가 미국특허 제6,720,573호에 기술된 바와 같이 홀주입 재료로 사용된다. 특히 유용한 화합물은 각 R이 수소원자, C1-12 탄화수소, 할로겐, 알콕시, 알릴아민, 에스테르, 아미드, 방향족 탄화수소, 헤테로싸이클릭 화합물, 니트로, 및 니트릴(-CN)기로 구성된 그룹에서 별개로 또는 동시에 선택되는 하기의 구조식 K-1에 따른 헥사아자트리페닐린 유도체를 포함한다.

한가지 특별히 유용한 홀주입 헥사아자트리페닐린 유도체는 아래 구조식 K-2에 도시된 헥사시아노헥사아자트리페닐린(hexacyanohexaazatriphenylene, CHATP)이다:

유기 전계발광 매질(310) 위에, 상부전극(320)이 형성되어 있다. 단층(320)으로 도시되어 있으나, 상부전극(320)은 또한 복수의 서브층들을 포함한다. 여러 개의 상부 전극형태들이 해당기술분야에 알려져 있고 당업자에 의해 본 발명에도 적용될 수 있다. 상부전극(320)용으로 한가지 형태는 전자 주입에 이어 두께 약 100에서 400㎚의 Al 서브층을 수월히 하기 위해 유기 전계발광 매질(310)과 접촉한 두께 약 0.5㎚의 Li 또는 LiF 서브층을 포함한다. OLED 디바이스를 제조하는 기술에 통상적으로 사용되는 습기 장벽 캡슐화(미도시) 또는 건조제(미도시)와 같은 다른 특징들도 또한 포함될 수 있다. OLED 소자(30)는 유기 전계발광 매질(310), 하부전극(181) 및 절연층(203)에서 개구에 의해 정의된 상부전극(320)으로 형성된다. 하부전극(191)과 상부전극(320) 사이에 전기장의 인가로 OLED 소자(30)가 광방출(390)을 발생하게 한다.

티안 등(Tyan et al.)의 미국특허 공개공보 2005-0225234 A1에 교시된 바와 같이, 단락 저하층(350)은 전극들 간의 단락 경로에 저항 구성요소를 도입함으로써 입자 오염에 의해 야기된 단락과 같이 작은 국소적 단락을 통해 누전을 줄인다. 단락 저하층은 매우 저항이 크며, 제 1 및 제 2 전극보다 더 큰 저항을 갖는다. 기능적 OLED 소자(30)를 통해 흐르는 전류보다 낮게 단락을 통해 바람직하지 못한 누전을 줄이도록 저항이 충분히 큰 것이 바람직하다. 그러나, 단락 감소층이 저항이 크면, 전체 OLED 소자(30)를 통한 전류가 손상되어 동작 전압이 높아지게 된다. 한편, 단락 저하층의 저항이 너무 낮으면, 측면전류가 단락 저하층에 발생되어 이웃한 방출면적 또는 픽셀들 간에 누화가 발생할 수 있다. 티안 등은 전류의 감소를 위한 단락 저하층의 필요한 비저항이 단락을 통해 OLED를 지나 흐르는 전류를 10% 이하로 감소시키는 목적으로 상기 OLED 소자를 통해 구동되는 방출소자 및 전류의 크기에 따르는 것이 또한 개시되어 있다. 단락을 통한 전류는 또한 단락의 면적에 따른다. 티안 등은 1마이크로미터×1마이크로미터의 예시적인 결함면적을 기술한다. 그러나, 실제 결함은 예컨대 0.1마이크로미터×0.1마이크로미터 이하로 상당히 더 작을 수 있다.

일반적인 고해상도 디스플레이 적용을 위해, 각 픽셀의 방출면적은 대략 0.1㎜×0.1㎜ 또는 1×10^-4㎠일 수 있다. 일반적인 OLED 디스플레이용 피크 픽셀 전류는 1 내지 10 마이크로암페어(㎂)일 수 있다. 따라서, 피크 전류밀도는 약 10에서 100mA/㎠이다. 단락 저하층은 바람직하게는 2㎚내지 500㎚, 더 바람직하게는 20㎚ 내지 200㎚ 사이의 두께로 구성된다.

본 발명의 목적을 위해, 단락 저하의 비저항에 대한 바람직한 상한은 피크 전류에서 동작시 초과한 상당한 전압 강하가 발생하는 저항을 고려하는 것이다. OLED 소자는 일반적으로 효율 및 층 구성에 따라 3V 및 20V 사이의 전압에서 동작하기 때문에, 상당한 양의 전압에 2V의 추가 전압이 고려될 수 있다.

주어진 픽셀에 대한 단락 저하층의 저항(R)은 하기의 식으로부터 결정될 수 있다:

여기서, ρ는 비저항이고, t는 단락 저하층의 층 두께이며, A픽셀은 픽셀의 방출면적이다. 그런 후, 단락영역을 배제한 동작영역에서 단락 저하층의 양단에 걸리는 전압(V)은 하기의 식으로부터 발견될 수 있다:

여기서 I_D는 단위면적당 전류밀도이다.

수학식 2로부터 알 수 있는 바와 같이, 전압 강하는 전류밀도와 관련 있으나, 픽셀의 면적에 직접 관련 있는 것은 아니다. 따라서, 전압 한계는 픽셀의 크기에 따르지 않는다. 2V와 두께 20㎚ 및 10mA/㎠의 피크 전류밀도의 바람직한 상한을 달성하기 위해, 단락 저하층의 비저항은 바람직하게는 1×10⁸옴*㎝ 이하이어야 한다. 더 바람직하게는, 0.2V 미만의 전압을 달성하기 위해, 비저항의 상한은 1×10⁷옴*㎝ 이하이어야 한다.

바람직한 하한은 마찬가지로 적용의 상세 특징에 따른다. 단락 저하층은 OLED 디바이스의 상부 또는 하부 전극 중 어느 하나보다 더 저항이 크다. 예컨대, 하부 전극용으로 일반적으로 사용되는 인듐 주석 산화물(ITO)은 비저항이 5×10^- ⁴옴*㎝ 이하이다. 상술한 바와 같이, 단락 저하층은 바람직하게는 통상의 픽셀 동작전류의 10% 미만까지 단락을 통해 전류를 감소시킨다. 저항의 하한은 하기의 식으로부터 구해질 수 있다:

여기서, I_한계는 단락을 통해 허용되는 전류의 바람직한 한계이며 A단락은 단락 면적이다. 10V에서 동작하는 0.1 마이크로미터×0.1 마이크로미터의 단락의 두께 200㎚의 단락 저하층을 갖는 픽셀의 경우를 취하고, 피크 전류의 10 마이크로암페어의 10% 한계를 허용하면, 단락 저하층은 바람직하게는 저항이 50옴*cm 보다 크다. 더 바람직하게는, 두께가 20㎚이고 1 마이크로암페어의 10% 전류 한계를 갖는 단락 저하층의 경우, 단락 저하 비저항은 5×10³옴*㎝ 보다 커야 한다. 단락 면적이 1마이크로미터 제곱까지 더 증가된 경우, 5×10⁵옴*㎝의 하한이 부여될 수 있다.

단락 저하층은 정확한 패턴화 없이 단락 저하층이 다수의 픽셀들 양단에 인가되어야 하는 경우 픽셀 대 픽셀 누화를 제한하는 것이 바람직하다. 정확한 요건은 다시 픽셀 치수 및 간격, 동작 전류 및 픽셀 구동전류과 같은 설계의 세부 내용에 따른다. 이 경우, 단락 저하층은 임의의 누화 효과를 제한하기 위한 충분한 저항을 가져야 한다.

단락 저하층에 유용한 예시적인 필름을 설명한다. 68.3 중량%의 In₂O₃, 20.9% 중량%의 ZnS, 7.6% 중량%의 SnO₂, 3.2% 중량%의 SiO₂를 포함하여 2인치 직경의 단일 타겟으로부터 스퍼터링에 의해 단락 저하층 필름(샘플 S1)을 제조하였다. 스퍼터링은 아르곤 가스에 5.2% 산소의 가스 혼합물을 흘려보내는 동안 약 4.5 밀리토르의 주변기압에서 동작된다. RF 마그네트론 소스는 80W로 스퍼터 타겟에 전력을 공급하는데 사용된다. 비교 필름(샘플 C1, C2 및 C3)이 또한 동시에 제조되고 그런 후 연이어 220℃, 130℃, 및 80℃의 온도에서 2시간 동안 베이킹되어 진다. 필름의 결과적으로 발생한 저항 특성들이 아래의 표 1에 열거되어 있다.

샘플	베이킹 온도(C)	베이킹 시간(hr)	시트 저항(옴/제곱)	두께(㎚)	비저항(옴*㎝)
S1	없음		8.3E+09	48.5	4.0E+04
C1	80	2	1.0E+09	48.5	4.9E+03
C2	130	2	1.1E+09	48.5	5.3E+03
Ce	220	2	2.7E+08	48.5	1.3E+03

표 1로부터 알 수 있는 바와 같이, 베이킹 공정으로 필름 특성에서 변화가 일어나 샘플 A 전면에 비교 샘플의 비저항이 손실 또는 저하되었다. 비저항의 손실 또는 저하는 단락 결함을 통해 전류를 줄이는데 있어 비효과적인 것이 비교 샘플에서 나타났다. 또한 단락 저하층이 정밀 패턴화 없이 복수의 픽셀들에 걸쳐 적용된 형태에 사용되는 경우, 픽셀들 간의 전류가 증가하여 픽셀 대 픽셀 누화가 바람직하지 못하게 된다. 이와 같이, 단락 저하층을 갖는 기판이 연이어 베이킹되지 않아야 하고 이에 따라 상술한 일본특허출원 JP2006260939(A)에 개시된 바와 같은 OLED 제조도구 및 OLED 디바이스 제조공정은 이 단락 저하층 필름을 갖는 OLED 디바이스와 함께 사용하기에 적합하지 않는 것으로 판단되었다.

도 2를 참조하면, 본 발명에 따른 OLED 디바이스를 제조하기 위한 제조공정(500)을 도시한 블록도를 설명한다. 제조공정(500)은 기판(100) 초기층(단계 510)을 제공하는 것을 포함한다. 이들 초기층은 하부전극(181), 절연층(203), 절연층(202) 및 절연체(201)를 포함한 트랜지스터(14)와 같은 액티브 매트릭스 회로를 제공하는 모든 층들을 포함한다. 트랜지스터(140)를 포함한 이들 층을 제조하기 위한 제조공정은 해당기술분야에 공지되어 있다.

그런 후, 이들 초기층을 포함한 기판(100)은 통제환경(단계 520)에 넣어진다. 통제환경은 질소, 아르곤 등과 같은 불활성 주변가스를 포함하는 환경 또는 133Pa 미만, 바람직하게는 0.133 Pa 미만, 더 바람직하게는 0.133 mPa 미만과 같이 감소된 압력(진공)에서 유지되는 환경이다. 통제환경은 건조 박스, 진공챔버 또는 운반용기에 의해 직접 연결되거나 링크된 복수의 건조 박스 및/또는 진공챔버일 수 있다. 통제환경은 제조공정동안 변할 수 있다. 예컨대, 통제환경은 압력저하 환경에서 연결된 환경챔버에 의해 질소 환경으로 바뀔 수 있다. 이 개시를 위해, 임의의 이러한 연결된 통제환경들은 함께 "통제환경"으로 고려된다. 바람직한 통제환경은 밀봉 진공용기 클러스터 시스템 또는 인라인 진공 용기 시스템이다. 이 통제환경은 습기와 산소가 있는 상태에서 열화되는 것으로 알려져 있는 유기 전계발광 매체 재료의 연이은 증착에 유익하다.

그런 후 기판은 상승된 온도에서 그리고 통제환경에 있는 동안 확장기간 동안 베이킹된다(단계 530). 예컨대, 기판은 2시간 동안 220℃에서 베이킹될 수 있다. 이 베이킹 단계는 기판의 표면에 포집되거나 기판 내 임의의 층에 흡수된 습기를 제거하기 위해 수행된다. 예컨대, 절연층(203)과 같은 유기 재료와 절연층(202)의 평탄화 서브층(202b)을 포함한 층들은 베이킹 단계동안(단계 530) 내보내질 때까지 포집될 수 있는 습기를 흡수하는 경향이 있다. 최종 OLED 디바이스에 포집된 습기 또는 산소는 시간에 걸쳐 OLED 소자를 열화시킬 수 있다. 따라서, 이런 열화를 줄이기 위해, 베이킹을 통해 포집된 많은 습기를 제거하는 것이 필요하다 베이킹에 이어, 기판은 아래에 상술된 습기량을 유지하기 위해 디바이스가 캡슐화될 때까지 통제환경속에 유지된다.

다음, 단락 저하층이 형성된다(단계 540), 이는 예컨대 상술한 바와 같은 스퍼터링 증착에 의해 행해진다. 일단 형성된 단락 저하층은 상승된 온도에 노출될 때 바뀔 수 있는 것이 본 발명자에 의해 관찰되었다. 예컨대, 상술한 바와 같이, 단락 저하층의 저항은 10에서 1000 인수까지 줄어들 수 있음이 관찰되었다. 이런 저항의 손실은 단락 저하층이 단락 결함을 줄이는 역할을 효과적이게 한다. 따라서, 본 발명에 따르면, 단락 저항층의 형성(단계 540)은 습기가 베이킹 동안 제거된 후(단계 530) 그리고 통제환경내에서 수행된다. 이 배열은 단락 저하층의 열화를 방지하는 한편 포집된 습기의 제거를 제공한다. 선택적으로, 단락 저하층 증착의 양호한 제어를 제공하기 위해, 기판은 베이킹(단계 530)에 이어 단락 저하층의 형성(단계 540) 전에 냉각될 수 있다. 이런 냉각은 (기간 동안 대기함으로써) 패시브또는 (주변 온도를 줄이거나 냉각 열싱크를 제공함으로써) 액티브일 수 있다. 단락 저하층은 예컨대 외부 전기연결이 이루어지는 디스플레이의 바람직한 면적에 걸쳐서가 아니라 디스플레이의 발광 면적에 걸쳐서만 단락 저하를 형성하도록 새도우 마스크를 통해 또한 증착될 수 있다.

통제환경에 있는 동안, 유기 전계발광 매체(310)가 단계(550)에서 기판 위에 형성된다. 상술한 바와 같이, 전계발광 매체(310)는 바람직하게는 복수의 다른 유기재료를 포함한 복수의 서브층으로 구성된다. 이들 유기 전계발광 매체 재료를 증착하기 위한 한가지 바람직한 방법은 재료가 증발 또는 승화되거나 단락 저하층(350), 하부전극(181) 및 기판(100)에 걸쳐 응축되도록 유기재료를 포함하는 흑연 보트(graphite boat) 또는 도가니와 같이 복수의 소스들을 가열하는 것이다. 유기 전계 발광 매질 재료는 외부 전기연결을 하는데 사용될 수 있는 주변 영역이 아니라 디스플레이 디바이스의 영역을 이루는 광에 대해서만 형성되도록 새도우 마스크를 통해 증착될 수 있다. 예로 도너 기판으로부터 레이저 운송을 포함하는 유기 전계발광 매체 재료를 증착하는 다른 방법들이 해당기술분야에 공지되어 있다.

다음, 여전히 통제환경에 있는 동안, 상부전극(320)이 형성된다(단계 560). 상부전극(320)은 증발 또는 스퍼터링과 같은 여러 가지 공지된 방법들에 의해 형성될 수 있다. 상부전극 재료는 또한 주변영역이기 때문에 기판(100)의 주변 영역이 아니라 광 생성영역에 걸쳐서만 형성되도록 새도우 마스크를 통해 증착될 수 있다.

그런 후 디바이스는 통제환경 속에 있으면서 연이어 캡슐화된다(단계 570). 다양한 캡슐화 방법이 해당기술분야에 알려져 있고 본 발명에도 적용될 수 있다. 예컨대, 유리 또는 금속으로 제조된 밀봉부재가 접착제를 이용해 기판에 부착될 수 있다. 이 단계는 OLED 소자를 공격할 수 있는 습기와 산소를 더 줄이기 위해 캡슐화된 디바이스내에 건조제를 제공하는 단계를 포함할 수 있다. 대안으로, 낮은 습기 투과성 필름이 상부전극 위에 형성되는 박막 캡슐화 방법이 형성된다. 미국특허출원 공개공보 US 2001/0052752A1 및 US 2002/0003403A1에 기술된 바와 같이 박막 캡슐화의 몇가지 예들이 원자층 증착(ALD) 방법에 이어 파릴렌층(Parylene layer)에 의해 증착된 알루미늄 산화물층을 포함한 OLED 디바이스들에 적용된다. 일단 디바이스들이 캡슐화된 후, 통제환경으로부터 안전하게 제거될 수 있다(단계 580).

도 3을 참조하면, 본 발명을 실시하는데 유용한 제조도구(400)가 도시되어 있다. 제조도구(400)는 중앙챔버(400) 주변에 위치된 통제환경을 유지하기 위한 다수의 진공챔버들을 포함한다. 중앙챔버(440)는 챔버들 간에 기판을 이동하기 위한 운송 로봇(449)을 포함한다. 로드챔버(410)는 통제환경 속으로 기판을 적재하는데 사용된다(단계 520). 저압 통제환경을 위해, 로드챔버(410)는 진공펌프를 포함한다. 적재챔버(410)는 복수의 기판을 선택적으로 보유할 수 있다. 다음, 기판은 베이크 챔버(420)로 이동된다. 선택적으로, 복수의 기판들이 한꺼번에 베이크 챔버(420)로 이동될 수 있다. 다른 형태로, 로드챔버(410)와 베이크 챔버(420)의 기능이 하나의 챔버로 결합될 수 있다. 베이크 챔버(420)에서, 기판은 상승된 온도(단계 530) 예컨대 220℃에 다다른다. 질소, 아르곤 또는 헬륨 환경에서 복사 가열 또는 대류 가열과 같은 방법에 의해 가열이 수행된다. 베이킹은 저습기 상태를 달성하기 위해 상술한 바와 같이 기판으로부터 습기를 제거하는 역할을 한다. 기판은 선택적으로 상술한 바와 같이 냉각될 수 있다.

그런 후, 기판은 단락 저하층의 증착을 위해 챔버(430)로 이동된다(단계 540). 이 시간동안, 기판은 베이킹에 의해 달성된 저습기 상태를 유지하기 위해 통제환경속에서 유지된다(단계 530). 챔버(430)는 기판 위에 단락 저하층을 증착시키기 위해 스퍼터 소스를 포함한다. 증착은 선택적으로 상술한 바와 같은 새도우 마스크를 통해 발생될 수 있다.

다음, 기판은 유기 전계발광 매질(310)의 복수의 유기 서브층들을 증착하기 위해 통제환경하에서 챔버(440)속에 하나 이상의 유기증착챔버(441,442,443,444, 및 445)들로 운송 로봇(449)에 의해 이동된다(단계 550). 유기 증착챔버는 각각 기판에 유기재료를 증발시키기 위한 하나 이상의 증발소스(또는 보트)를 포함할 수 있다. 유기 서브층들이 각 유기 증착챔버에 탑재된 새도우 마스크를 통해 기판의 선택된 면적에 증착될 수 있다. 다음, 기판은 상부전극(320)의 증착을 위해 운송로봇(449)에 의해 전극증착챔버(446)로 이동된다(단계 560). 전극증착챔버(446)는 투명한 상부전극을 증착시키기 위해 하나 이상의 증발소스 또는 스퍼터 소스를 포함할 수 있다. 그런 후, 기판은 캡슐화 챔버(450)로 이송로봇(449)에 의해 통제환경하에 이동된다. 캡슐화(단계 570)는 밀봉챔버와 함께 접착제로 부착된 유리 또는 금속판과 같이 OLED 디바이스를 밀봉함으로써 달성된다. 캡슐화에 이어, 기판은 통제환경으로부터 안전하게 제거될 수 있는 언로드 챔버(460)로 이동된다(단계 580).

30 OLED 소자
100 기판
140 트랜지스터
141 반도체
141a 언도핑 영역
141b 도핑 영역
143 게이트
145 개구
146 단자
149 단자
181 전극
201 절연층
202 절연층
202a 장벽 서브층
202b 평탄화 서브층
203 절연층
310 전계발광 매질
320 상부전극
350 단락 저하층
390 발광
400 제조도구
410 로드 챔버
420 베이크 챔버
430 챔버
440 챔버
441 유기 증착챔버
442 유기 증착챔버
443 유기 증착챔버
444 유기 증착챔버
445 유기 증착챔버
446 전극 증착챔버
449 운송 로봇
450 캡슐화 챔버
460 언로드 챔버
500 제조 공정
510 단계
520 단계
530 단계
540 단계
560 단계
570 단계
580 단계

Claims

(a)통제환경에 제 1 전극을 갖는 기판을 제공하는 단계와,
(b)습기를 제거하기 위해 상기 통제환경에서 상기 기판을 베이킹하는 단계와,
(c)상기 기판을 베이킹한 후 상기 통제환경에서 습기가 제거된 기판 위에 무기 단락 저하층을 형성하는 단계와,
(d)상기 통제환경에서 상기 습기가 제거된 기판 위에 유기 전계발광 매체를 형성하는 단계와,
(e)OLED 디바이스가 형성되는 상기 통제환경 속에 상기 유기 전계발광 매체 위에 제 2 전극을 형성하는 단계와,
(f)상기 OLED 디바이스를 캡슐화하는 단계를 포함하고,
상기 무기 단락 저하층은 상기 제 1 전극의 비저항보다 더 큰 비저항을 갖는 OLED 디바이스 제조방법.
제 1 항에 있어서,
상기 단락 저하층은 하나 이상의 타겟들로부터 스퍼터링에 의해 형성되는 OLED 디바이스 제조방법.
제 2 항에 있어서,
상기 단락 저하층은 한 타겟으로부터 스퍼터링되는 OLED 디바이스 제조방법.
제 1 항에 있어서,
상기 단락 저하층은 In₂O₃, ZnS, SnO₂ 및 SiO₂ 중 하나 이상을 구비하는 OLED 디바이스 제조방법.
제 1 항에 있어서,
상기 단락 저하층의 비저항은 50 내지 1×10⁸ 옴*㎝ 사이에 있는 OLED 디바이스 제조방법.
제 1 항에 있어서,
상기 단락 저하층의 비저항은 5×10³ 옴*㎝ 보다 큰 OLED 디바이스 제조방법.
제 5 항에 있어서,
상기 단락 저하층의 비저항은 1×10⁷ 옴*㎝ 미만인 OLED 디바이스 제조방법.
제 1 항에 있어서,
상기 통제환경은 하나 이상의 챔버를 갖는 진공기기에 의해 제공되는 OLED 디바이스 제조방법.
제 1 항에 있어서,
상기 베이킹은 80℃ 내지 220℃ 사이의 온도에서 수행되는 OLED 디바이스 제조방법.