KR20100111222A - Ｉｐ 접속형 네트워크 및 그 클록 동기화를 위한 방법 - Google Patents

Ｉｐ 접속형 네트워크 및 그 클록 동기화를 위한 방법 Download PDF

Info

Publication number
KR20100111222A
KR20100111222A KR1020090093557A KR20090093557A KR20100111222A KR 20100111222 A KR20100111222 A KR 20100111222A KR 1020090093557 A KR1020090093557 A KR 1020090093557A KR 20090093557 A KR20090093557 A KR 20090093557A KR 20100111222 A KR20100111222 A KR 20100111222A
Authority
KR
South Korea
Prior art keywords
components
domain
source
clock
igc
Prior art date
Application number
KR1020090093557A
Other languages
English (en)
Other versions
KR101355778B1 (ko
Inventor
에드 무니
테드 모로우
Original Assignee
아바야 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바야 인코포레이티드 filed Critical 아바야 인코포레이티드
Publication of KR20100111222A publication Critical patent/KR20100111222A/ko
Application granted granted Critical
Publication of KR101355778B1 publication Critical patent/KR101355778B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Telephonic Communication Services (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

네트워크 타이밍은 PSTN으로부터 도출되고, 네트워크를 통해 착신 UDP 스트림으로부터 타이밍을 도출할 수 있는 게이트웨이에 분배된다. 도출된 타이밍은 외부 타이밍 소스 또는 외부 하드웨어 구성요소를 사용하지 않으면서 음성 전화에 대한 정확한 주파수를 갖는다. 예컨대, 디지털 신호 프로세서(DSP)는 타이밍된 TDM 버스로부터 타이밍을 도출할 수 있고, 다른 게이트웨이 또는 포트 네트워크에 메시지, 예컨대, IP 메시지를 분배할 수 있다. 다른 게이트웨이 및 포트 네트워크는 타이밍을 추출하는 데 착신 스트림을 사용하고, 이어서 TDM 버스를 타이밍하는 데 사용된다. 포트 네트워크 및 게이트웨이는 또한 팬 아웃 유형의 구성으로 다른 게이트웨이에 다른 스트림을 분배할 수 있다. 이 내부적으로 생성된 타이밍은 예컨대, 회로 에뮬레이팅 서비스(CES)에 사용될 수 있다.

Description

ＩＰ 접속형 네트워크 및 그 클록 동기화를 위한 방법{NETWORK SYNCHRONIZATION OVER IP NETWORKS}
본 발명의 예시적인 실시예는 통신 장치, 프로토콜, 기술 및 타이밍에 관한 것이다. 보다 구체적으로는, 본 발명의 예시적인 양상은 IP 네트워크의 다양한 구성요소의 동기화 및 그 관리에 관한 것이다.
종래의 포트 네트워크(PN)는 CSS(Center Stage Switch)로부터 섬유 접속부(fiber connection)를 통해 타이밍된다. IP를 통해 접속되는 포트 네트워크(PN)와 미디어 게이트웨이(MG)는 로컬 참조 보드(local reference board)를 통해 타이밍된다. 미디어 게이트웨이는 CSS와 인터페이싱할 수 없다.
네트워크 타이밍 프로토콜(NTP) 및 단순 네트워크 타이밍 프로토콜(SNTP)의 사용은 특정 환경, 예컨대, 사설 LAN에서 항상 가능하지 않을 수도 있는 SNTP 또는 NTP 서버로의 접속을 설정하는 것을 필요로 한다.
GPS 수신기는 동기화를 관리하는 다른 방법이지만, GPS는 게이트웨이와 인터 페이싱해야 하는 전문 수신기를 필요로 한다. 따라서, 이 솔루션은 몇몇 하드웨어와 소프트웨어 개발을 필요로 한다.
IEEE 588은 타임 스탬프 유닛에 매우 정확한 실시간 클록을 제공하기 위해 전용 하드웨어에 기초한 고급 솔루션을 제공한다. 프로토콜 및 타이밍을 처리하기 위해 전용 하드웨어와 함께 소프트웨어 모듈이 사용된다.
본 발명의 일 예시적인 양상에 따르면, 타이밍은 PSTN으로부터 도출되고, 네트워크를 통해 착신 UDP 스트림으로부터 타이밍을 도출할 수 있는 게이트웨이에 분배된다. 도출된 타이밍은 외부 타이밍 소스 또는 외부 하드웨어 구성요소를 사용하지 않으면서 음성 전화에 대한 정확한 주파수를 갖는다.
예컨대, 디지털 신호 프로세서(DSP)는 타이밍된 TDM 버스로부터 타이밍을 도출할 수 있고, 다른 게이트웨이 또는 포트 네트워크에 메시지, 예컨대, IP 메시지를 분배할 수 있다. 다른 게이트웨이 및 포트 네트워크는 타이밍을 추출하는 데 착신 스트림을 사용하고, 이어서 그 착신 스트림은 TDM 버스를 타이밍하는 데 사용된다. 포트 네트워크 및 게이트웨이는 또한 팬 아웃(fan-out) 유형의 구성으로 다른 게이트웨이에 다른 스트림을 분배할 수 있다. 이 내부적으로 생성된 타이밍은 예컨대, 회로 에뮬레이팅 서비스(CES)에 사용될 수 있다.
CSOIP(Clock Synchronization Over Internet Protocol)은 IP 스트림을 사용 하여 시스템 클로킹을 제공하는 일 방법이다. 이들 스트림을 한 구성요소에서 다른 구성요소로 전달하기 위해 게이트웨이간 접속(IGC)이 생성될 수 있다. IP 접속형 네트워크 내의 다양한 유형의 하드웨어에 대한 쉬운 논의와 적용을 위해, 다양한 게이트웨이, 포트 네트워크 등은 "구성요소"로서 지칭될 것이다. 본 기술적 카테고리에 속하는 구성요소의 예는 고려된 "게이트웨이"인 G650 및 G450이되, G650은 VoIP 처리를 위해 DSP와 함께 상주하는 Crossfire™로 알려져 있는 보드를 하우징하고, G450은 유사한 용도를 제공하는 유사한 보드, MP80을 가지고 있다.
PSTN으로부터 전달되는 시스템 참조를 제공하는 데 DS1, BRI 또는 다른 보드를 이용하는 것이 바람직할 수 있지만, 임의의 구성요소 상의 로컬 클록도 사용될 수 있으므로, 필요한 것은 아니다. 그러나, 모든 PSTN 도출 타이밍이 결국 더 높은 레벨 계층 클록을 추적할 수 있으므로, 임의의 개수의 DS1, BRI 또는 다른 참조 보드가 참조 소스로서 사용될 수 있다. 본 발명의 예시적인 실시예에 따르면, 1차 소스(들)를 선택하는 것은 사용자에게 달려 있다.
IP 전화를 사용하기 전에, 포트 네트워크는 포트 네트워크들 중 하나에 설치되었던 DS1과 같은 참조 보드를 사용하여, PSTN에 접속된 스팬(span)로부터 타이밍 신호를 추출하였다. 이 타이밍 신호는 포트 네트워크 상의 TDM 버스를 타이밍하는 데 사용될 수 있다. 모든 포트 네트워크가 CSS에 접속될 수 있으므로, CSS로의 인터페이스 보드에 의해 타이밍이 다른 모든 포트 네트워크에 분배되었다. 따라서, 모든 포트 네트워크 내의 모든 TDM 버스는 동기화되었다.
IP 전화의 출현으로, 포트 네트워크 및 미디어 게이트웨이는 CSS로의 접속 없이 독립적일 수 있다. 포트 네트워크는 일반적으로 CSS에 어떻게 해서든지 접속될 수 있고, TDM 버스 타이밍은 로컬 클록으로부터 또는 포트 네트워크나 미디어 게이트웨이에 설치된 참조 보드로부터 나온다. 그러나, 시스템 전체의 동기화를 달성하는 유일한 방법은 모든 포트 네트워크 또는 미디어 게이트웨이 내에 참조 보드를 구비하는 것인데, 이는 비용이 많이 드는 방법이다.
본 발명의 예시적인 실시예에 따르면, CSOIP는 "동기화 도메인"의 개념에 기초한다. 도메인은 다른 구성요소로 타이밍 스트림을 발산하는 클록 동기 참조를 가지며, 동기 도메인 구성요소(슬레이브)로서 지칭되는 하나의 구성요소에 의해 정의된다. 클록/동기 참조는 DS1/BRI 트렁크 또는 수신된 IGC 스트림일 수 있다. 구성요소는 클로킹 IGC 스트림을 수신할 수 있어야 하고, 다수의 IGC 스트림을 전송할 수 있어야 한다. 구성요소가 이 목적을 위해 VoIP 리소스를 사용하고 있으므로, 이러한 스트림의 개수는 DSP 보드의 호출 전달 능력에 과도하게 영향을 주지 않기 위해 제한되어야 한다. 이 제한 또는 값은 구성요소의 "팬 아웃"으로 지칭될 것이다. 단일 클록 소스는 시스템 내 최대 개수의 구성요소로 스트림을 소싱(source)할 수 없을 것이므로, 몇몇 클록 수신기도 탠덤 클록 소스(tandem clock source)로 알려져 있는 클록 소스가 될 것이다. 그 다음에, 탠덤 클록 소스도 다른 구성요소로 스트림(IGC 스트림)을 소싱한다.
마스터 도메인은 DS1 또는 BRI로부터 도출된 클록/동기 참조를 가진 구성요 소를 구비한다. 이어서 이 참조는 DSP에 의해 슬레이브 구성요소로 알려져 있는 다른 구성요소에 IGC 스트림을 제공하는 데 사용된다. 슬레이브 구성요소는 클록 소스 미만의 하나의 홉 레벨(one hop level)이다. 탠덤 도메인은 착신 IGC 스트림으로부터 도출된 클록/동기 참조를 가진 구성요소를 구비하는데, 이어서 발신 IGC 스트림을 다른 구성요소(슬레이브)로 클로킹하는 데 사용된다.
슬레이브 구성요소가 몇몇 탠덤 클록을 통해 클로킹을 수신할 때, 각각의 탠덤 클록은 "레벨" 또는 "홉"을 지정한다. 홉 카운트는 슬레이브 구성요소와 이의 마스터 클록 구성요소 사이의 탠덤 클록의 개수이다. 홉의 최대 개수는 체인의 종단에서 슬레이브 구성요소에 대한 수렴(convergence) 시간 요구에 의존할 수 있다.
일 예시적인 실시예에 따르면, 후속 단계에 따라 동기 분배가 수행된다. 제 1 구성요소(IGC 스트림)가 서비스에 진입할 때, 제 1 구성요소는 디폴트 시스템 클록 소스가 된다. 이때 다른 모든 구성요소(IGC 소스)는 팬 아웃 한계에 도달될 때까지 슬레이브가 되어, 디폴트 마스터 도메인을 형성한다. 이 팬 아웃 한계는 하나 이상의 DSP 리소스, 구성요소의 능력, 및 통신 관리자로부터의 명령에 기초할 수 있다. 추가적인 구성요소가 서비스에 진입할 때, 슬레이브는 탠덤 클록 소스로 "승격"된다. 이어서 후속하는 구성요소(IGC 소스)는 팬 아웃이 도달될 때까지 이 탠덤 소스로부터 클로킹되어, 탠덤 도메인을 형성한다. 그 다음에, 최저 홉 레벨에서 동기 도메인으로부터의 다른 슬레이브는 탠덤 클록 소스로 승격된다. 홉 레벨에서 모든 클록 슬레이브가 승격되었을 때, 그 다음으로 낮은 홉 레벨의 슬레이브가 승격된다.
DS1/BRI 참조를 가진 구성요소는 서비스에 진입하면, 마스터 클록 도메인을 생성하는 데 사용될 것이다. 만일 디폴트 시스템 클록이 존재하면, 그 역할로부터 강등된다. 디폴트 시스템 클록은 재할당에 따라, 탠덤 클록/동기 참조를 가진 구성요소 또는 슬레이브 구성요소가 될 수 있다. 이전에 존재한 도메인 구성요소 전부도 재할당될 수 있다. 관리되는 클록/동기 참조가 존재하므로 다수의 마스터 클록 도메인으로서 존재할 수 있다.
클록/동기 참조를 가진 구성요소가 서비스에 진입 및 진출할 때, 도메인은 삭제되거나 생성되거나 변경될 필요가 있을 것이다. 탠덤 클록/동기 참조를 가진 구성요소가 서비스를 벗어날 때, 그 구성요소로부터 타이밍을 획득하는 도메인의 다른 모든 구성요소는 다른 도메인에 할당된다. 이 원리는 마스터 도메인(DS1/BRI 클록-동기 참조를 가진 구성요소를 구비한 도메인)까지로도 확장될 수 있다.
쉬운 논의를 위해, 본 명세서에서 클록/동기 참조는 DS1/BRI 트렁크, 또는 수신된 IGC 스트림으로 지칭될 것이다. 구성요소는 포트 네트워크 또는 미디어 게이트웨이를 지칭한다. 클록 소스는 클록/동기 참조를 가진 구성요소이다. 마스터 소스는 DS1/BRI 클록/동기 참조를 가진 구성요소이다. 탠덤 소스는 IGC 도출 클록/동기 참조를 가진 구성요소이다. 도메인은 다른 구성요소로 IGC 스트림을 발산하는 클록/동기 참조를 가진 구성요소이다. 마스터 도메인은 다른 구성요소로 IGC 스트림을 발산하는 DS1/BRI 클록/동기 참조를 구비한 구성요소를 가진 도메인이다. 탠덤 도메인은 다른 구성요소로 IGC 스트림을 발산하는 IGC 도출 클록/동기 참조를 구비한 구성요소를 가진 도메인이다. 슬레이브는 IGC 도출 클록/동기 참조를 구비 한 도메인 구성요소이다.
따라서, 본 발명의 양상은 네트워크 타이밍에 관한 것이다.
보다 구체적으로, 본 발명의 양상은 CSOIP에 관한 것이다.
본 발명의 또 다른 양상은 회로 에뮬레이팅 서비스에 대한 내부 타이밍을 생성하는 것에 관한 것이다.
본 발명의 또 다른 양상은 PSTN으로부터 타이밍을 도출하고, 착신 UDP 스트림으로부터 타이밍을 도출할 수 있는 네트워크 구성요소를 통해 타이밍을 분배하는 것에 관한 것이다. 도출된 타이밍은 외부 타이밍 소스 또는 외부 하드웨어 구성요소를 사용하지 않으면서 음성 전화에 대한 정확한 주파수를 갖는다.
본 발명의 또 다른 양상은 IP 접속형 네트워크 내의 도메인의 관리에 관한 것이다.
본 발명의 또 다른 양상은 타이밍 동기화에 관하여 IP 접속형 네트워크 내의 구성요소의 승격 및 강등 중 하나 이상에 관한 것이다.
본 발명의 또 다른 양상은 게이트웨이간 접속, 마스터, 탠덤 클록 소스 및 슬레이브를 사용하여 IP 접속형 네트워크에서 타이밍을 유지하는 것에 관한 것이다.
본 발명의 또 다른 양상은 구성요소의 이용가능성에 기초한 도메인 관리에 관한 것이다.
본 발명은 특정 구성에 따라 다수의 이점을 제공할 수 있다. 이들 및 다른 이점은 본 명세서에 포함된 발명(들)의 개시로부터 자명할 것이다.
"적어도 하나", "하나 이상" 및 "및/또는"이라는 구절은 사용시에 접속적이고 이접적인 제한이 없는 표현이다. 예컨대, 각각의 표현 "A, B 및 C 중 적어도 하나", "A 또는 B 또는 C 중 적어도 하나", "A, B 및 C 중 하나 이상", "A 또는 B 또는 C 중 하나 이상" 및 "A, B 및/또는 C"는 A만, B만, C만, A와 B 함께, A와 C 함께, B와 C 함께, 또는 A, B 및 C 함께를 의미한다.
용어 "하나의" 개체는 그 개체가 하나 이상임을 지칭한다. 이와 같이, 용어 "하나", "하나 이상" 및 "적어도 하나"는 본 명세서에서 상호교환적으로 사용될 수 있다. 용어 "포함하는" 및 "구비하는"이 상호교환적으로 사용될 수 있다는 것도 알아야 한다.
본 명세서에서 사용된 용어 "자동" 및 그 어미 변화는 프로세스 또는 동작이 수행될 때 유형적인 인간 입력(material human input) 없이 처리되는 임의의 프로세스 또는 동작을 지칭한다. 그러나, 프로세스 또는 동작의 실행이 프로세스 또는 동작의 실행 전에 수신된 인간 입력이 유형적이든 무형적이든 그 인간 입력을 사용하더라도 프로세스 또는 동작은 자동일 수 있다. 인간 입력은 이러한 입력이 프로세스 또는 동작이 수행될 방법에 영향을 주면 유형적인 것으로 간주된다. 프로세스 또는 동작의 실행에 동의하는 인간 입력은 "유형적"인 것으로 간주되지 않는다.
본 명세서에서 사용된 용어 "컴퓨터 판독가능 매체"는 실행을 위해 프로세서에 인스트럭션을 제공하는 데에 관여하는 임의의 실체적인 저장 및/또는 전송 매체를 지칭한다. 이러한 매체는 비휘발성 매체, 휘발성 매체 및 전송 매체를 포함하는 다수의 형태를 취할 수 있지만, 이것으로 한정되지 않는다. 비휘발성 매체는 예컨대, NVRAM, 또는 자기 또는 광학 디스크를 포함한다. 휘발성 매체는 동적 메모리, 예컨대, 주 메모리를 포함한다. 컴퓨터 판독가능 매체의 일반적인 형태는 예컨대, 플로피 디스크, 플렉시블 디스크, 하드 디스크, 자기 테이프, 또는 임의의 다른 자기 매체, 자기 광학 매체, CD-ROM, 임의의 다른 광학 매체, 펀치 카드, 종이 테이프, 홀의 패턴을 가진 임의의 다른 물리적 매체, RAM, PROM 및 EPROM, 플래시-EPROM, 메모리 카드와 같은 고체 상태 매체, 임의의 다른 메모리 칩 또는 카트리지, 후술되는 반송파, 또는 컴퓨터가 판독할 수 있는 임의의 다른 매체를 포함한다. 이메일 또는 다른 자급식 정보 아카이브(archive) 또는 아카이브 세트에 대한 디지털 파일 첨부물은 실체적인 저장 매체에 대응하는 배포 매체인 것으로 간주된다. 컴퓨터 판독가능 매체가 데이터베이스로서 구성되면, 그 데이터베이스는 임의의 유형, 예컨대, 관계형, 계층형, 객체 지향형 등의 데이터베이스일 수 있음을 알아야 한다.
본 발명과 함께 회선 또는 패킷 교환형 통신이 사용될 수 있지만, 본 명세서에 개시된 개념 및 기술은 다른 프로토콜에 적용가능하다.
따라서, 본 발명은 실체적인 저장 매체 또는 배포 매체, 종래 기술에서 인지된 균등물 및 후속 매체, 예컨대, 본 발명의 소프트웨어 구현물이 저장되는 컴퓨터 판독가능 매체를 포함하는 것으로 간주된다.
본 명세서에서 사용된 용어 "결정하다", "계산하다" 및 "연산하다" 및 이의 어미 변화는 상호교환적으로 사용되고, 임의의 유형의 방법, 프로세스, 수학적 연산 또는 기술을 포함한다.
본 명세서에서 사용된 용어 "모듈"은 임의의 알려져 있거나 나중에 개발된 하드웨어, 소프트웨어, 펌웨어, 인공 지능, 퍼지 로직, 또는 그 요소와 관련된 기능을 수행할 수 있는 하드웨어와 소프트웨어의 조합을 지칭한다. 또한, 본 발명은 예시적인 실시예의 측면에서 설명되지만, 본 발명의 개개의 양상이 개별적으로 청구될 수 있음을 알아야 한다.
전술한 내용은 본 발명의 몇몇 양상의 이해를 제공하는 본 발명의 간략한 요약이다. 이 요약은 광범위하지도 철저하지도 않은 본 발명의 개요이다. 이 요약은 본 발명의 중요한 요소를 식별하지도 본 발명의 범위를 기술하지도 않도록 의도되지만, 후술되는 보다 상세한 설명에 대한 도입부로서 본 발명의 선택된 개념을 간략한 형태로 나타내도록 의도된다. 알게 되듯이, 본 발명의 다른 실시예는 전술되거나 상세히 후술되는 하나 이상의 특징을 단독으로 또는 공동으로 이용할 수 있다.
본 발명은 IP 접속형 네트워크 환경에 관하여 후술될 것이다. IP 접속형 네트워크에서 사용하기에 적합하지만, 본 발명이 임의의 특정 유형의 통신 시스템 또는 시스템 요소의 구성과 함께 사용하는 것으로 제한되지 않으며, 당업자는 개시된 기술이 타이밍 동기화를 제공하는 것이 바람직한 임의의 응용에서 사용될 수 있음을 알 것이다.
본 발명의 예시적인 시스템 및 방법은 소프트웨어, 모듈 및 연관된 하드웨어 및 네트워크(들)에 관하여 설명될 것이다. 그러나, 본 발명을 불필요하게 불명료하게 하는 것을 방지하기 위해, 후속하는 설명은 블록도 형태로 도시되거나, 이미 알고 있거나, 요약될 수 있는 잘 알려져 있는 구조, 구성요소 및 장치를 허용한다.
설명을 위하여, 본 발명의 완전한 이해를 제공하도록 다수의 세부사항이 설명된다. 그러나, 본 발명이 본 명세서에 설명된 특정 세부사항의 범위를 넘어서 다양한 방법으로 실시될 수 있음을 알아야 한다.
도 1은 본 발명에 따른 예시적인 IP 접속형 네트워크(100)를 도시한다. IP 접속형 네트워크(100)는 통신 관리자(110)뿐만 아니라 다양한 구성요소도 포함한다. 일반적으로, 각각의 구성요소는 DSP를 포함할 수 있고, 마스터 소스(master source), 예컨대, 구성요소(120)로서, 탠덤 소스(tandem source), 예컨대, 구성요소(130)로서, 또는 슬레이브(slave), 예컨대, 구성요소(140)로서 지정된다. 이 특정 예시적인 실시예에 따르면, 구성요소(120)는 DS1/BRI 클록/동기 참조를 수신하며, 이어서 게이트간 팬 아웃(fan-out) 접속을 통해 복수의 구성요소 -본 명세서에서 4 개의 구성요소- 에 분배된다. 이어서 이들 구성요소는 게이트간 접속부(IGC)를 통해 타이밍 정보를 체인 아래의 하위 구성요소에 전송할 수 있다.
IP 접속형 네트워크의 계층은 통신 관리자(110)에 의해 관리되고, 통신 관리자(110)에 의해 다양한 구성요소들 사이에 링크가 설정되고 재할당된다.
보다 구체적으로, 통신 관리자(110)는 도메인 관리 모듈(102) 및 링크 관리 모듈(104)을 포함한다. 보다 상세히 후술되는 바와 같이, 도메인 관리 모듈(102)은 도메인을 설정하고, 도메인에 구성요소를 할당하며, 도메인 내의 구성요소 상태 를 모니터하면서 통신 관리자(110)를 지원한다. 링크 관리 모듈(104)은 IP 접속형 네트워크(100)에서 다양한 구성요소를 상호접속하는 다양한 통신 링크를 설정하면서 통신 관리자(110)를 지원한다.
통신 관리자(110), 도메인 관리 모듈(102) 및 링크 관리 모듈(104) 중 하나 이상에 의해 고려될 수 있는 정보는 각각의 구성요소의 능력, 보다 구체적으로는 구성요소와 관련된 DSP 장치의 능력, 하나 이상의 구성요소 사이의 지연, IP 접속형 네트워크(100)의 계층, 홉 레벨 정보, 팬 아웃 정보, 참조 클록 정보, IP 접속형 네트워크(100) 내의 하나 이상의 구성요소의 동작 상태, QoS 정보 및 일반적으로 네트워크 아키텍처 내에서 클록 동기화와 함께 지원하기 위한 임의의 정보이다.
도 2 및 도 3은 도메인 생성, 변경 및 삭제를 도시한다. 논의되는 바와 같이, 도메인 관리는 도메인 관리 모듈(102) 및 링크 관리 모듈(104)과 함께 처리될 것이다. 보다 구체적으로, 도 2에서, 도면의 왼쪽 부분은 초기 도메인 구성을 도시하고, 도 2의 오른쪽 부분은 마스터 도메인 소스(M1)의 상실에 대한 예시적인 시나리오에 따라 조정되거나 변경된 도메인 구성을 도시한다.
특히, 도면의 왼쪽 부분에 있어서, 도메인 1(D1)은 3 개의 구성요소(M1,M2,M3)를 포함한다. 도메인 2(D2)는 구성요소(M2,M4,M5)를 포함한다. 도메인 3(D3)은 구성요소(M3,M6,M7)를 포함한다. 구성요소(M1)가 모든 구성요소에 클로킹을 공급하므로 구성요소(M1)는 모든 도메인에 대한 마스터이다. 구성요소(M2,M3)는 M1으로부터 타이밍을 수신하고, 슬레이브 구성요소로서 지칭되는 다른 구성요소에 타이밍을 분배하는 탠덤 클록 소스이다.
만일 M1이 작동하게 되었다면, 예시적인 예(M2)에서, 탠덤 중 하나는 마스터로 승격된다(promote). 이어서 도메인 3(D3)의 구성요소가 구성요소(M4,M5)에 재할당되고 새로운 도메인이 생성된다. 따라서, 도 2의 오른쪽 부분은 변경된 도메인을 도시하는데, D5는 구성요소(M4,M3,M6)를 포함하고, D4는 구성요소(M5,M7)를 포함한다.
도 3은 탠덤 클록 소스가 작동하지 않게 되는 경우에 도메인이 관리될 수 있는 방법을 보다 상세히 도시한다. 이 예에서, 초기 도메인은 왼쪽에 있고 변경된 도메인은 오른쪽에 있다. 여기서, 탠덤 클록 소스(M3)는 작동하지 않게 되었고, 슬레이브 구성요소를 탠덤 클록 소스로 "승격시키고" 이에 구성요소를 할당함으로써 슬레이브 구성요소는 재할당되었으며, 이로써 새로운 도메인이 생성된다. 따라서, 변경된 도메인은 도메인(D2,D5,D4)을 포함하는데, D5는 구성요소(M2,M4,M5)를 포함하고, D4는 구성요소(M6,M7)를 포함하되, M6은 탠덤 클록 소스이다. 논의되는 바와 같이, 도메인 관리 모듈(102)과 링크 관리 모듈(104)은 관리하고, 이 도메인 재구성을 추적하며 이에 관한 정보를 통신 관리자(110)에 저장한다.
다른 인자에 부가하여, 통신 관리자(110), 도메인 관리 모듈(102) 및 링크 관리 모듈(104)은 도메인을 변경하거나 재구성할 때 구성요소들 사이의 링크(들)의 대역폭을 고려할 수 있다.
본 발명의 추가적인 측면은 통상적인 포트 네트워크 동기와의 호환성을 언급한다. 예를 들어, 확장 인터페이스(IE) 보드 NACSS와 같은 동기된 링크를 통해 구성요소가 그 타이밍을 획득하기 위해, 요구되는 것은 IGC 상에서 표준 참조 보드와 같은 참조를 포트 네트워크(PN) 그룹에 제공하여, 이러한 환경에 대해 확장될 본 발명의 기법을 허용하는 것이다. 이것은 적어도 2개의 예시적인 장점을 가지며, Crossfire™ 보드와 같은 단지 하나의 보드는 참조 스트림을 획득하는 것을 필요로 하고, 포트 네트워크 그룹에서 Crossfires™ 보드와 같은 모든 보드는 탠덤 클록 소스로서 기능할 수 있다.
또한, 타이밍 IGC가 일정하게 동작하며 각종 DSP 보드가 착신 IP 스트림의 품질을 측정하여 보고하므로, IP 네트워크가 일정하게 모니터링된다. 이러한 정보는 네트워크의 전체 건강 상태 및 견고함을 평가할 때 네트워크 관리자에게 매우 가치가 있는 것으로 판명될 수 있다.
또한, 패킷의 도달 시간이 중요한 파라미터이므로, 타이밍 패킷의 실제 개수의 컨텐츠는 무의미하다. 스트림이 호출 정보를 또한 왜 전송할 수 없는지에 대한 특정한 이유는 없다. 이것은 DSP 보드의 호출 성능으로부터 손상되지 않는 장점을 가지며, 소형 설비에서 또는 LAN에서 대역폭이 문제가 되지 않을 때, 최대 팬 아웃을 허용하며, 이것은 홉 레벨을 감소시켜 보다 고속의 집중도를 허용한다.
도 4는 IP 확장 주변 노드(EPN)에 대해 동기 분배의 예시적인 실시예를 도시한다. 보다 구체적으로, EPN은 클록/동기 참조를 수신하므로 마스터 소스(400)를 수신한다. Crossfire™(402)(XFire)와 같은 미디어 게이트웨이 리소스 보드는 기술된 바와 같이 DSP를 포함하므로, 다른 EPN(404), 미디어 게이트웨이(406) 및 또 다른 EPN(408)과 같은 다른 구성요소에 IGC를 통해 전송되는 클록 동기화 신호를 결정한다.
이들 구성요소(404, 406 및 408)의 각각은 다른 소스로부터 타이밍 정보를 수신하고 타이밍을 위한 IGC 도출 클록/동기 참조에 의존하므로 슬레이브이다.
도 5는 IP 미디어 게이트웨이에 대한 타이밍 동기 분배를 위한 예시적인 실시예를 도시한다. 구체적으로, 미디어 게이트웨이(500)는 T1로부터 발신하는 DS1/BRI 클록/동기 참조를 갖는 구성요소이므로 마스터 소스이다. 미디어 게이트웨이(500)는 도시된 IGC를 통해 모든 구성요소, 구체적으로, EPN(510), 미디어 게이트웨이(520) 및 EPN(530)에 클로킹을 공급하므로 모든 도시된 도메인에 대해 마스터이다.
도 6은 CSS/ATM 환경에서 타이밍 동기 분배를 위한 다른 예시적인 실시예를 도시한다. 특히, 본 특정의 예시적인 실시예에서, EPN(600), CSS/ATM(16) 및 EPN(620) 사이에 동기화 링크가 존재한다. EPN(620)은 EPN(600)으로부터 동기화된 링크를 통해 그 타이밍 정보를 도출한다는 점에서 구성요소(630, 640 및 650)에 대해 마스터 소스이다.
도 7은 포트 네트워크 또는 미디어 게이트웨이에서 1차 타이밍 소스, 이 경우, 로컬 클록을 갖는 DS1의 상호 작용을 도시한다. DS1 스팬은 PSTN 및 DS1 보드 사이의 링크로서 정의된다. 이러한 링크 상의 이러한 데이터는 통상적으로 1.54 Mps 레이트로 전송된다. DS1 보드는 8KHz 참조 레이트로서 추출하고 SYNFRM 신호를 소싱한다. 로컬 클록은 해당 신호를 발진기와 동기화하고 신호의 유효성을 결정하도록 각종 체크를 수행한다. 신호는 발진기의 주파수로부터 크게 변경해서는 안 된다. (5 ppm 내에서의) 양호한 신호이면, 클록은 캐비넷 내의 다른 모든 회로 팩을 타이밍 제어하는 데 사용되는 SYSSYNC 신호를 소싱한다. 그렇지 않으면, 국부 발진기는 SYSSYNC를 소싱하도록 사용된다.
도 8은 착신 IGC 및 로컬 클록 사이의 상호 작용을 도시한다. 본질적으로, 도 7의 DS1은 버퍼 레벨을 모니터링하고 프레이밍(framing) 신호를 결정하도록 앞서 기술된 알고리즘을 이용하는 펌웨어 모듈로 대체된다. 로컬 클록은 도 7에 기술된 바와 같이 작용하고 SYSSYNC가 소싱된다.
도 9는 이들 도메인 D1, D2 및 D3을 갖는 환경에서 IP 동기 분배의 다른 예시적인 실시예를 도시한다. 마스터 소스 M1은 탠덤 클록 소스 T2 및 T3에 타이밍 정보를 제공한다. 탠덤 클록 소스 T2 및 T3은 슬레이브 S4, S5, S6 및 S7 각각에 타이밍 정보를 제공한다. 도메인 D1은 IGC 스트림을 다른 도메인 내의 다른 구성요소로 발산하는 DS1/BRI 클록/동기 참조를 갖는 구성요소(M1)를 가지므로 마스터 도메인이다.
도 10은 마스터 클록 소스(MI)가 실패인 경우 도메인 재구성의 예시적인 실시예를 도시한다. 이러한 예시적인 실시예에서, 탠덤 클록 소스(도시되지 않음)는 마스터 클록 소스(M2)로 승격된다. 또한, 슬레이브 4는 탠덤 클록 소스 T4로 승격되고 슬레이브 5는 탠덤 클록 소스 T5로 승격된다. 탠덤 클록 소스 T3은 슬레이브 3으로 강등되고, 슬레이브 6은 슬레이브 6으로서 유지되지만, 도메인 3으로부터 도메인 D2로 이동하며, 슬레이브 S7은 탠덤 클록 소스 T5로부터 IGC 접속을 통해 타이밍 정보를 수신한다.
도 10에서, 마스터 클록 소스(MI)가 실패한 것으로 가정하여, 도 9의 구성이 재할당된다.
도 11에서, IP 동기 재분배의 다른 예시적인 실시예가 도 9에 근거하여 또한 도시된다. 이번에는 탠덤 클록 소스 T3이 실패한다는 시나리오이다. 이 예에서, 슬레이브 6은 탠덤 클록 소스 T6으로 승격되지만 나머지 아키텍처는 동일한 채로 유지된다. 따라서, 마스터 도메인(D1)에서, 구성요소 M1, T2 및 T6이 존재한다. 도메인(D2)에서, 구성요소 T2, S4 및 S5이 존재한다. 도메인(D3)에서, 구성요소 T6 및 T7이 존재한다.
도 12는 제 1 구성요소(IGC 소스)가 서비스로 들어갈 때 타이밍 동기 분배의 예시적인 방법을 도시한다. 보다 구체적으로, 제어는 단계 S1200에서 시작하고 단계 S1210으로 계속된다.
단계 S1210에서, 마스터 도메인이 이용 가능한지 여부에 대한 판정이 행해진다. 마스터 도메인이 이용 가능하지 않으면, 제어는 단계 S1220으로 계속되어 구성요소는 디폴트 마스터 도메인 소스로서 선택된다. 그 다음에 제어는 단계 S1230으로 계속된다.
마스터 도메인이 이용 가능하면, 제어는 단계 S1230으로 점프한다. 단계 S1230에서, 마스터 도메인이 생성된다. 다음에, 단계 S1240에서, 구성요소가 서비스로 들어감에 따라 마스터 도메인에 추가된다. 그 다음에, 단계 S1250에서, 팬 아웃이 도달되었는지 여부에 대한 판정이 행해진다. 팬 아웃이 도달되지 않았으면, 제어는 단계 S1240으로 점프하며 그렇지 않은 경우에는 단계 S1260으로 계속된다.
단계 S1260에서, 구성요소는 탠덤 클록 소스인 것으로 선택된다. 예를 들어, 가능한 슬레이브와 같은 임의의 구성요소는 탠덤 클록 소스로 승격될 수 있다. 다음에, 단계 S1270에서, 구성요소가 서비스로 들어감에 따라 추가된다. 그 다음에, 단계 S1280에서, 팬 아웃이 도달되었는지 여부에 대한 판정이 행해진다. 팬 아웃이 도달되지 않았으면, 제어는 구성요소의 추가를 위해 단계 S1660으로 복귀한다. 그렇지 않은 경우에는, 단계 S1290으로 점프하여, 슬레이브와 같은 후속적인 구성요소는 탠덤 도메인을 형성하는 이러한 탠덤 소스로부터 클로킹된다. 그 다음에 제어는 단계 S1295로 계속되어 제어 시퀀스가 종료된다.
도 13은 DS1/BRI 참조를 갖는 구성요소가 서비스로 들어갈 때 동기 분배의 예시적인 방법을 도시한다. 보다 구체적으로, 제어는 단계 S1300에서 시작하여 단계 S1310으로 계속된다. 단계 S1310에서, DS1/BRI 참조가 서비스로 들어갈 때, 마스터 도메인 클록이 생성된다. 다음에, 단계 S1320에서, 존재한다면, 단계 S1310에서, 디폴트 클록 시스템이 강등된다. 그 다음에, 단계 S1330에서, 디폴트 클록 시스템은 탠덤 클록 소스 또는 슬레이브인 것으로 선택적으로 할당될 수 있다. 그 다음에 제어는 단계 S1340으로 계속된다.
단계 S1340에서, 필요하다면, 기존의 도메인 구성요소가 선택적으로 재할당될 수 있다. 그 다음에 제어는 단계 S1350으로 계속되어 제어 시퀀스가 종료한다.
도 14는 본 발명에 다른 도메인 관리의 도메인 관리의 예시적인 방법을 개략적으로 도시한다. 특히, 보다 구체적으로, 제어는 단계 S1400에서 시작하여 단계 S1410으로 계속된다. 단계 S1410에서, 하나 이상의 도메인 내의 구성요소 중 하나 이상이 모니터링된다. 다음에, 단계 S1420에서, 도메인을 삭제하거나, 생성하거나 변경하는지 여부에 대한 판정이 행해진다. 예를 들어, 단계 S1430에서 탠덤 클록 소스가 서비스로부터 벗어나는 경우, 단계 S1440에서 아웃 오브 서비스(out of service) 소스로부터 타이밍을 도출하는 모든 구성요소는 다른 도메인에 할당하며 제어는 단계 S1450으로 계속된다.
그러나, 단계 S1460에서 마스터 클록 소스가 서비스로부터 벗어나는 경우, 단계 S1470에서 아웃 오브 서비스 소스로부터 타이밍을 도출하는 모든 구성요소는 다른 도메인에 할당된다. 그 다음에 제어는 단계 S1480로 계속되어 제어 시퀀스가 종료한다.
다른 대안으로서, DS1/BRI 참조 소스가 이용 가능하지 않은 경우, 구성요소 자신의 내부 신호가 마스터 소스로서 사용될 수 있다. DS1/BRI 참조가 다시 서비스로 들어갈 때, 타이밍은 해당 클록 신호에 대해 재동기화될 수 있다.
IP 클록 동기화 결정은 임의의 도메인에서의 임의의 구성요소에 의해 수행될 수 있다. 명확하게는, 다른 구성요소로 동기화 정보를 전송하고 있는 임의의 구성요소는 IP 클록 동기화 정보를 결정하는 성능을 가져야 한다. 따라서, 각각의 구성요소는 하드웨어로 구현되는 이러한 모듈의 예시적인 실시예와 함께 이러한 기능을 수행하는 모듈을 가질 수 있다. 일반적으로, 결정은 윈도우에서, 수신 패킷의 도달 시간과 FPGA로의 신호의 아웃펄싱 간의 차이의 계산에 초점을 맞춘다. 예를 들어, 제한적이지 않은 예시적인 실시예에 따르면, FPGA로의 10mA 신호 아웃펄싱이 사용된다. 모듈은 10mS 도달 시간을 이용하여 인터럽트 시간의 초기 값을 프로그 래밍하여 인터럽트를 가능하게 한다. 모듈은 (윈도우 크기) 샘플을 생성하는 데 걸린 시간을 결정하고 이를 (윈도우 크기) 샘플을 수신하는 데 걸린 시간과 비교한다. 이 차이(델타)가 누산된다. 누산 값은 인터럽트 타이머를 조정하는 데 사용된다. 이 목적은 0에 근접한 누산 값을 구하는 것이다.
예를 들어, 모듈은 클록 동기화 구현을 위해 베이스라인 클록으로서 DSP 자유 실행 타이머(종종 로컬 클록으로서 지칭됨)를 사용할 수 있다. 상이한 DSP 플랫폼이 상이한 입력 클록을 사용한다. 코드 플랫폼을 독립적으로 하는 것을 지원하기 위해, 모듈은 첫 번째 계산 시에, 10mS(TDM 버스 밀리초) 내에서 클록 사이클의 수를 사전 계산할 수 있고, 필요하다면, 측정치의 나머지를 교정하도록 사용한다. 자유 실행 클록에 액세스하기 위해, 모듈은, 예를 들어, 32 비트 결과를 반환할 수 있는 획득 사이클 카운트 () 루틴이라 불리울 수 있다. 착신 패킷은 로컬 클록에 의해 타임 스탬핑된다. 다른 프로세스는 IGC 호출을 프로세스하도록 클록 동기화 프로시쥬어를 호출할 수 있다. 클록 동기화 프로시쥬어는 인터럽트에 대한 타이머를 결정하고 이를 타이머 값으로서 저장할 수 있다. 인터럽트 타이머는 윈도우 크기 샘플을 생성한 후에 타이머 비교 레지스터에 타이머 값을 로드할 수 있다.
초기화 동안에, 모듈은 제 1 윈도우 구간(윈도우 당 사이클)을 결정하기 이전에 윈도우 크기 샘플을 윈도우 깊이 시간 동안 대기한다. 모듈은 윈도우 깊이 시간에 대해 수집된 윈도우마다의 크기인 윈도우의 평균을 취하고, 이를 10mS 타이머를 획득하기 위한 타이머 크기로 나눈다. 큰 샘플 크기는 보다 나은 클록 정밀 도를 제공하여, 집중도를 가속시키는데 도움을 준다. 모듈은 인터럽트 타이머를 획득된 값으로 프로그래밍하고, 인터럽트를 가능하게 한다.
다음에, 모듈은 다음 수신 주기(윈도우 당 사이클)를 결정하고 이를 출력 주기(IMT 당 사이클)와 비교한다. 이 차이는 누산값으로 누산된다. 누산된 양의 값 델타는 발신 레이트가 착신 레이트보다 고속임을 나타낸다. 모듈은 인터럽트에 대한 타이머를 증대시킬 필요가 있다. 누산된 음의 값 델타는 발신 레이트가 착신 레이트보다 저속인 것을 나타낸다. 모듈은 인터럽트에 대한 타이머를 저감할 필요가 있다.
모듈은 누산된 값 델타를 또한 스케일링할 수 있다. 사전 스케일링 결과는 타이머 조정을 결정하도록 사용될 수 있다. 조정은 출력 펄스에 대해 급격한 변경을 도입하고 또한 주파수가 중심 주파수(즉, 오프 주파수)를 초과하도록 하는 것을 방지하도록 소극적으로 행해진다. 사전 스케일링 누산된 값 델타는 모듈이 순간적인 지터에 대해 너무 신속하게 반응하는 것을 방지하도록 사용된다.
복구 프로세스의 다른 예시적인 버전은 그 소스와의 IGC 접속성을 상실하지 않은 구성요소에 대한 동기 교란을 최소화하는 것이다. 목적지(구성요소)에 대한 IGC가 상실될 때, 실패 목적지(구성요소)에 대한 가시적인 접속성을 갖는 소스(구성요소)로부터 새로운 IGC가 확립될 수 있다. 단지 하나의 IGC가 이동(또는 확립)된다. 실패 구성요소 내의 클록이 몇몇 히스테리시스(잔류자) 성능을 가지므로, 실패 구성요소로부터 발신하는 IGC 스트림 및 실패 구성요소에 대해 슬레이브인 구성요소의 동기는 임의의 교란이 있는 경우에 최소치를 가질 것이다.
본 발명의 다수의 변형예 및 변경예가 사용될 수 있다. 다른 특징을 제공하거나 청구하지 않고 본 발명의 몇몇 특징에 대해 제공하거나 청구하는 것이 가능하다.
본 발명의 예시적인 시스템 및 방법은 네트워크 타이밍과 관련하여 기술되었다. 그러나, 본 발명을 불필요하게 모호하게 하는 것을 방지하도록, 본 설명은 다수의 알려진 구조 및 디바이스를 생략한다. 이러한 생략은 본 발명의 범위를 제한하는 것으로서 간주되지 않는다. 본 발명의 이해를 제공하도록 특정의 세부 사항이 개시되어 있다. 그러나 본 발명은 본 명세서에서 개시된 특정의 세부 사항 이외에 다양한 방식으로 실시될 수 있음을 이해해야 한다.
또한, 본 명세서에서 도시된 예시적인 실시예는 배치된 시스템의 각종 구성요소를 나타내며, 시스템의 특정의 구성요소는 LAN, 케이블 네트워크, 및/또는 인터넷과 같은 분배 네트워크의 원거리 부분에서, 또는 분배 시스템 내에서, 원격으로 위치할 수 있다. 따라서, 시스템의 구성요소는 게이트웨이와 같은 하나 이상의 디바이스 내에 결합되거나, 또는 아날로그 및/또는 디지털 통신 네트워크, 패킷 스위치 네트워크, 회로 스위치 네트워크, 또는 케이블 네트워크와 같은 분배 네트워크의 특정의 노드 상에 배치될 수 있음을 이해해야 한다.
선행하는 상세한 설명으로부터, 그리고 연산 효율을 위해, 시스템의 구성요소가 시스템의 동작에 영향을 미치지 않고 구성요소의 분배 네트워크 내에의 임의의 위치에서 배치될 수 있음이 이해될 것이다. 예를 들어, 각종 구성요소는 하나 이상의 사용자의 구내, 또는 몇몇 그 조합에서, 하나 이상의 통신 디바이스 내에서 의 PBX와 같은 스위치, 매체 서버, 게이트웨이, 케이블 제공자, 엔터프라이즈 시스템 내에 위치할 수 있다. 마찬가지로, 시스템의 하나 이상의 기능 부분은 통신 디바이스(들)와 연관된 컴퓨팅 디바이스 사이에 분배될 수 있다.
또한, 요소를 접속하는 각종 링크는 유선 또는 무선 링크, 또는 임의의 그 결합, 또는 접속된 요소로 및 접속된 요소로부터 데이터를 인가하고/하거나 통신하는 것이 가능한 임의의 다른 알려진 또는 이후에 개발된 요소(들)일 수 있음이 이해될 것이다. 이들 유선 또는 무선 링크는 또한 안전한 링크일 수 있고 암호화된 정보를 통신할 수 있다. 링크로서 사용된 전송 매체는, 예를 들어, 동축 케이블, 구리 와이어, 광섬유를 포함하는 전기 신호에 대한 임의의 적절한 캐리어일 수 있고, 무선 파형 및 적외선 데이터통신 동안 생성된 것과 같은 음향 파형 또는 광 파형의 형태를 취할 수 있다.
또한, 순서도는 특정의 이벤트 시퀀스에 관련하여 기술되고 도시되었으나, 본 발명의 동작에 실제로 영향을 미치지 않고 이러한 시퀀스에 대한 변경, 추가 및 생략이 발생할 수 있음을 이해해야 한다.
또 다른 실시예에서, 본 발명의 시스템 및 방법은 특수용 컴퓨터, 프로그래밍된 마이크로프로세서 또는 마이크로콘트롤러 및 주변 집적 회로 요소(들), ASIC 또는 다른 집적 회로, 디지털 신호 프로세서, 하드 와이어 전자 회로 또는 이산 요소 회로와 같은 논리 회로, 프로그래밍 가능한 논리 디바이스 또는 PLD, PLA, FPGA, PAL과 같은 게이트 어레이, 특수용 컴퓨터, 임의의 유사한 수단 등과 관련하여 구현될 수 있다. 일반적으로, 본 발명의 각종 측면을 구현하도록 본 명세서에 서 도시된 방법을 구현할 수 있는 임의의 디바이스(들) 또는 수단이 사용될 수 있다.
본 발명을 위해 사용될 수 있는 예시적인 하드웨어는 컴퓨터, 휴대용 디바이스, 전화(예를 들어, 셀룰러, 인터넷 인에이블, 디지털, 아날로그, 하이브리드, 및 기타), 및 당 분야에서 알려진 다른 하드웨어를 포함한다. 이들 디바이스의 몇몇은 프로세서(예를 들어, 단일 또는 다수의 마이크로프로세서), 메모리, 비휘발성 저장부, 입력 디바이스, 및 출력 디바이스를 포함한다. 또한, 분배 프로세싱 또는 구성요소/객체 분배 프로세싱, 병렬 프로세싱, 또는 가상 머신 프로세싱을 포함하되 이들로만 제한되지 않는 대안적인 소프트웨어 구현예는 본 명세서에서 기술된 방법을 구현하도록 또한 구성될 수 있다.
또 다른 실시예에서, 개시된 방법은 다양한 컴퓨터 또는 워크스테이션 플랫폼 상에서 사용될 수 있는 휴대용 소스 코드를 제공하는 객체 또는 객체 지향 소프트웨어 개발 환경을 이용하여 소프트웨어와 결합하여 용이하게 구현될 수 있다. 대안적으로, 개시된 시스템은 표준 논리 회로 또는 VLSI 설계를 이용하여 하드웨어로 부분적으로 또는 전적으로 구현될 수 있다. 소프트웨어 및 하드웨어가 본 발명에 따른 시스템을 구현하도록 사용되는지 여부는 시스템의 속도 및/또는 효율 요건, 특정의 기능, 및 특정의 소프트웨어 또는 하드웨어 시스템 또는 이용되는 마이크로프로세서 또는 마이크로콘트롤러에 의존한다.
또 다른 실시예에서, 개시된 방법은 콘트로러 및 메모리, 특수용 컴퓨터, 마이크로프로세서 등과 협력하여 프로그래밍된 범용 컴퓨터 상에 실행된 컴퓨터 판독 가능한 저장 매체 상에 저장될 수 있는 소프트웨어로 부분적으로 구현될 수 있다. 이들 사례에서, 본 발명의 시스템 및 방법은 애플릿, JAVA® 또는 CGI 스크립트와 같은 퍼스널 컴퓨터 상에 내장된 프로그램으로서, 서버 또는 컴퓨터 워크스테이션 상에 상주하는 리소스로서, 전용 측정 시스템, 시스템 구성요소 등으로 내장된 루틴으로서 구현될 수 있다. 시스템은 소프트웨어 및/또는 하드웨어 시스템으로 시스템 및/또는 방법을 물리적으로 통합함으로써 또한 구현될 수 있다.
본 발명은 특정의 표준 및 프로토콜을 참조하여 실시예로 구현된 구성요소 및 기능을 기술하였으나, 본 발명은 이러한 표준 및 프로토콜로 제한되지 않는다. 본 명세서에서 언급되지 않은 다른 유사한 표준 및 프로토콜이 존재하며 본 발명에 포함되도록 구성된다. 또한, 본 명세서에서 언급된 표준 및 프로토콜 및 본 명세서에서 언급되지 않은 다른 유사한 표준 및 프로토콜은 특히 동일한 기능을 본질적으로 갖는 보다 고속 또는 보다 효과적인 균등물로 대체된다. 동일한 기능을 가진 이러한 대체 표준 및 프로토콜은 본 발명에 포함된 균등물로 간주된다.
각종 실시예, 구성 및 측면에서, 본 발명은 각종 실시예, 세부 결합 및 그 서브세트를 포함하여, 본 명세서에서 도시되고 기술된 바와 같은 구성요소, 방법, 프로세스, 시스템 및/또는 장치를 실질적으로 포함한다. 당 분야에서 통상의 지식을 가진 자라면 본 발명을 이해한 후에 본 발명을 어떻게 구성하여 사용할지를 이해할 것이다. 각종 실시예, 구성 및 측면에서, 본 발명은, 예를 들어, 성능을 향상시키고 구현의 용이성을 성취하고/하거나 구현 비용을 저감하기 위해, 이전의 디바이스 또는 프로세서에서 사용된 바와 같은 이러한 항목의 부재 시를 포함하여, 본 명세서에서 도시되고/되거나 기술되지 않은 항목의 부재 시에 또는 각종 실시예, 세부 결합 및 그 서브세트에서 디바이스 및 프로세스를 제공하는 것을 포함한다.
본 발명의 전술한 내용은 예시 및 설명을 위해 제시되었다. 전술한 내용은 본 발명을 본 명세서에서 개시된 형태 및 형태들로 제한하도록 의도되지 않는다. 전술한 상세한 설명에서, 예를 들어, 본 발명의 각종 특징은 본 개시 내용을 개괄하기 위해 하나 이상의 실시예, 구성 또는 측면에서 함께 그룹화된다. 실시예의 특징, 구성 또는 본 발명의 양상은 다른 실시예, 구성 또는 앞서 논의된 것과 다른 양상에서 조합될 수 있다. 본 개시 내용의 방법은 청구된 발명이 각각의 특허 청구 범위에서 명시적으로 인용된 것보다 많은 특징을 필요로 한다는 의도를 반영하는 것으로서 해석되지 않는다. 그 대신에, 후술하는 특허 청구 범위가 반영하는 바와 같이, 본 발명의 측면은 앞서 개시된 단일의 실시예, 구성 또는 측면의 모든 특징 이하의 범위에 있다. 따라서, 후술하는 특허 청구 범위는 상세한 설명에 통합되며, 각각의 특허 청구 범위는 본 발명의 개별적인 바람직한 실시예로서 그 자신을 지지한다.
또한, 본 발명의 설명은 하나 이상의 실시예, 구성 또는 측면 및 특정의 변형 및 변경의 설명을 포함하였으나, 본 개시 내용을 이해한 후에, 다른 변형, 결합 및 변경은, 예를 들어, 당 분야에서 통상의 기술 또는 지식 내에서와 같이, 본 발명의 범위 내에 있다. 이들 청구되는 대안적인, 교환 가능한, 및/또는 균등한 구조, 기능, 범위 또는 단계를 포함하여, 대안적인 실시예, 구성 또는 측면을 허용된 정도로 포함하는 권리를 획득하는 것으로 의도되며, 임의의 특허 가능한 요지를 공개적으로 기여하지 않고 이러한 대안적인, 교환 가능한, 및/또는 균등한 구조, 기능, 범위 또는 단계가 개시되어 있다
.
도 1은 본 발명에 따른 예시적인 IP 접속형 네트워크를 도시한다.
도 2는 본 발명에 따른 예시적인 도메인 관리 기술을 도시한다.
도 3은 본 발명에 따른 도메인 관리의 다른 예를 도시한다.
도 4는 본 발명에 따른 IP 확장 주변 노드로의 동기 분배를 도시한다.
도 5는 본 발명에 따른 IP 미디어 게이트웨이로의 동기 분배를 도시한다.
도 6은 본 발명에 따른 CSS/ATM으로의 동기 분배를 도시한다.
도 7은 본 발명에 따른 PSTN T1으로부터의 클록 참조 도출을 도시한다.
도 8은 본 발명에 따른 IGC IP 스트림에 대한 클록 참조 결정을 도시한다.
도 9는 본 발명에 따른 IP 동기 분배의 다른 예를 도시한다.
도 10은 본 발명에 따른 IP 동기 재분배의 다른 예를 도시한다.
도 11은 본 발명에 따른 IP 동기 재분배의 또 다른 예를 도시한다.
도 12는 본 발명에 따른 예시적인 도메인 관리 방법을 도시한다.
도 13은 본 발명에 따라 마스터 소스를 설정하는 예시적인 방법을 도시한다.
도 14는 본 발명에 따른 예시적인 구성요소 재할당 방법을 도시한다.
도면의 주요부분에 대한 부호의 설명
100 : IP 접속형 네트워크 102 : 도메인 관리 모듈
104 : 링크 관리 모듈 110 : 통신 관리자
120, 130, 140 : 구성요소

Claims (10)

  1. 다수의 구성요소를 포함하는 IP 접속형 네트워크에서 클록 동기화를 위한 방법으로서,
    마스터 도메인 소스로 마스터 도메인을 생성하는 단계와,
    팬 아웃(fan-out)에 도달할 때까지 구성요소를 추가하는 단계와,
    구성요소를 탠덤 소스(tendem source)로 승격하는 단계와,
    팬 아웃에 도달할 때까지 추가적인 구성요소를 추가하는 단계와,
    상기 탠덤 소스로부터 후속적으로 추가된 구성요소를 클로킹하는 단계를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 마스터 도메인 소스를 선택하는 단계를 더 포함하는
    방법.
  3. 제 2 항에 있어서,
    상기 마스터 도메인 소스는 DS1 또는 BRI로부터 타이밍을 도출하고,
    상기 다수의 구성요소의 각각은 포트 네트워크 또는 매체 게이트웨이일 수 있으며,
    상기 탠덤 소스는 IGC 도출 클록 또는 동기 참조를 갖는 구성요소이고,
    후속적으로 추가된 구성요소는 IGC 도출 클록 또는 동기 참조를 갖는 슬레이브이며,
    탠덤 도메인은 IGC 스트림을 다른 구성요소으로 발산하는 IGC 도출 클록 또는 동기 참조를 갖는 구성요소를 갖는 도메인이고,
    마스터 도메인은 IGC 스트림을 다른 구성요소으로 발산하는 DS1 또는 BRI 또는 동기 참조를 갖는 구성요소를 갖는 도메인인
    방법.
  4. 제 1 항에 있어서,
    하나 이상의 게이트웨이간 접속(inter-gateway connections : IGC)을 통해 타이밍 정보를 분배하는 단계와,
    동작 상태에 근거하여 도메인 내의 구성요소를 재할당하는 단계와,
    아웃 오브 서비스(out-of-service) 정보에 근거하여 도메인 내의 구성요소를 재할당하는 단계를 더 포함하는
    방법.
  5. 청구항 제 1 항의 단계를 수행하는 하나 이상의 수단.
  6. 청구항 제 1 항의 단계를 수행하도록 실행될 때의 인스트럭션을 저장하는 컴퓨터 판독 가능한 저장 매체.
  7. 다수의 구성요소를 포함하는 클록 동기화된 IP 접속형 네트워크로서,
    마스터 도메인 소스로 마스터 도메인을 생성하고, 팬 아웃에 도달할 때까지 구성요소를 추가하며, 구성요소를 탠덤 소스로 승격하고, 팬 아웃에 도달할 때까지 추가적인 구성요소를 추가하는 도메인 관리 모듈을 포함하고,
    상기 탠덤 소스로부터 후속적으로 추가된 구성요소를 클로킹되는
    네트워크.
  8. 제 7 항에 있어서,
    상기 마스터 도메인 소스를 선택하는 통신 관리자를 더 포함하고,
    상기 마스터 도메인 소스는 DS1 또는 BRI로부터 타이밍을 도출하며,
    상기 다수의 구성요소의 각각은 포트 네트워크 또는 매체 게이트웨이일 수 있는
    네트워크.
  9. 제 7 항에 있어서,
    타이밍 정보를 분배하는 하나 이상의 게이트웨이간 접속(IGC)을 더 포함하고,
    링크 관리 모듈은 동작 상태에 근거하여 도메인 내의 구성요소를 재할당하도록 상기 도메인 관리 모듈과 협력하는
    네트워크.
  10. 제 7 항에 있어서,
    상기 탠덤 소스는 IGC 도출 클록 또는 동기 참조를 갖는 구성요소이고,
    후속적으로 추가된 구성요소는 IGC 도출 클록 또는 동기 참조를 갖는 슬레이브이며,
    탠덤 도메인은 IGC 스트림을 다른 구성요소으로 발산하는 IGC 도출 클록 또는 동기 참조를 갖는 구성요소를 갖는 도메인이고,
    마스터 도메인은 IGC 스트림을 다른 구성요소으로 발산하는 DS1 또는 BRI 또는 동기 참조를 갖는 구성요소를 갖는 도메인인
    네트워크.
KR1020090093557A 2009-04-06 2009-09-30 Ｉｐ 접속형 네트워크 및 그 클록 동기화를 위한 방법 KR101355778B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/419,110 2009-04-06
US12/419,110 US8238377B2 (en) 2009-04-06 2009-04-06 Network synchronization over IP networks

Publications (2)

Publication Number Publication Date
KR20100111222A true KR20100111222A (ko) 2010-10-14
KR101355778B1 KR101355778B1 (ko) 2014-02-06

Family

ID=41350507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090093557A KR101355778B1 (ko) 2009-04-06 2009-09-30 Ｉｐ 접속형 네트워크 및 그 클록 동기화를 위한 방법

Country Status (6)

Country Link
US (1) US8238377B2 (ko)
JP (1) JP5313827B2 (ko)
KR (1) KR101355778B1 (ko)
CN (1) CN101854238B (ko)
DE (1) DE102009043279A1 (ko)
GB (1) GB2469356B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8401007B2 (en) * 2009-04-06 2013-03-19 Avaya Inc. Network synchronization over IP networks
WO2014023356A1 (en) * 2012-08-10 2014-02-13 Abb Research Ltd Latency determination in substation networks
CN103634094A (zh) * 2013-12-19 2014-03-12 中国科学院高能物理研究所 时钟同步控制方法和系统、正电子发射断层扫描仪
CN106301648B (zh) * 2015-06-29 2018-10-09 华为技术有限公司 时钟同步控制器、确定时钟同步链路的方法及系统
US10816937B2 (en) 2016-07-12 2020-10-27 Stryker Corporation Patient support apparatuses with clocks

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369163A (ja) * 1989-08-08 1991-03-25 Nec Corp 半導体集積回路装置
US5673252A (en) * 1990-02-15 1997-09-30 Itron, Inc. Communications protocol for remote data generating stations
US5068877A (en) 1990-04-02 1991-11-26 At&T Bell Laboratories Method for synchronizing interconnected digital equipment
JPH07334539A (ja) * 1994-06-07 1995-12-22 Fujitsu Ltd 論理回路合成処理方法
US5666366A (en) * 1996-05-24 1997-09-09 National Semiconductor Corporation Inter-base synchronization technique for a TDMA communication system
SE9602823L (sv) 1996-07-19 1998-01-20 Ericsson Telefon Ab L M En metod, en apparat och ett nätverk för att återhämta klockan
US6512761B1 (en) * 1999-02-02 2003-01-28 3Com Corporation System for adjusting billing for real-time media transmissions based on delay
US6834057B1 (en) * 1999-02-12 2004-12-21 Broadcom Corporation Cable modem system with sample and packet synchronization
US6765931B1 (en) * 1999-04-13 2004-07-20 Broadcom Corporation Gateway with voice
US6549587B1 (en) * 1999-09-20 2003-04-15 Broadcom Corporation Voice and data exchange over a packet based network with timing recovery
JP3353824B2 (ja) * 1999-04-22 2002-12-03 日本電気株式会社 ネットワーク同期システム及びネットワーク同期方法
JP2001117956A (ja) * 1999-10-18 2001-04-27 Nec Corp タイミング検証方法及びタイミング検証プログラムを記憶した記憶媒体
US7986729B2 (en) * 1999-10-28 2011-07-26 Lightwaves Systems, Inc. High bandwidth data transport system
US6938095B2 (en) * 2000-06-28 2005-08-30 Pluris, Inc. Method and apparatus for establishing and sharing a virtual change notification list among a plurality of peer nodes
US7126937B2 (en) * 2000-12-26 2006-10-24 Bluesocket, Inc. Methods and systems for clock synchronization across wireless networks
US7330900B2 (en) * 2001-07-06 2008-02-12 Dialogic Corporation Low-latency packet processor
US7730202B1 (en) * 2001-07-16 2010-06-01 Cisco Technology, Inc. Dynamic interrupt timer
AU2002361767A1 (en) * 2001-12-17 2003-07-09 Becomm Corporation Method and system for synchronization of content rendering
US7583897B2 (en) * 2002-01-08 2009-09-01 Enablence Usa Fttx Networks Inc. Optical network system and method for supporting upstream signals propagated according to a cable modem protocol
US6795421B1 (en) * 2002-02-12 2004-09-21 Nokia Corporation Short-range RF access point design enabling services to master and slave mobile devices
EP1355458B1 (en) * 2002-04-16 2005-09-21 ROBERT BOSCH GmbH Method for transmitting data within a communication system
GB2392588A (en) 2002-08-24 2004-03-03 Zarlink Semiconductor Ltd Adaptive TDM clock recovery using timestamps
US20040062260A1 (en) * 2002-09-30 2004-04-01 Raetz Anthony E. Multi-level jitter control
US7079554B2 (en) * 2002-10-16 2006-07-18 Terasync, Ltd. System and method for synchronizing between communication terminals of asynchronous packets networks
JP3763812B2 (ja) * 2002-11-01 2006-04-05 松下電器産業株式会社 通信システム及び方法
US20070008884A1 (en) * 2003-10-08 2007-01-11 Bob Tang Immediate ready implementation of virtually congestion free guarantedd service capable network
US20050094628A1 (en) * 2003-10-29 2005-05-05 Boonchai Ngamwongwattana Optimizing packetization for minimal end-to-end delay in VoIP networks
JP4046096B2 (ja) * 2004-03-30 2008-02-13 株式会社Ｋｄｄｉ研究所 ネットワークの時刻同期方法
US7551647B2 (en) * 2004-07-19 2009-06-23 Qvidium Technologies, Inc. System and method for clock synchronization over packet-switched networks
JP2006287919A (ja) * 2005-03-08 2006-10-19 Nec Corp 通信ネットワーク、コンテンツ配信ノード、ツリー構築方法、コンテンツ配信制御プログラム
US20070008108A1 (en) * 2005-07-07 2007-01-11 Schurig Alma K Unsynchronized beacon location system and method
CN100542083C (zh) * 2005-08-24 2009-09-16 华为技术有限公司 通过分组网络实现网络同步的方法和系统
JP2007281730A (ja) * 2006-04-04 2007-10-25 Nec Engineering Ltd ＶｏＩＰシステム
US7809027B2 (en) * 2006-09-25 2010-10-05 Futurewei Technologies, Inc. Network clock synchronization floating window and window delineation
US8295310B2 (en) * 2006-09-25 2012-10-23 Futurewei Technologies, Inc. Inter-packet gap network clock synchronization
US8660152B2 (en) * 2006-09-25 2014-02-25 Futurewei Technologies, Inc. Multi-frame network clock synchronization
US8494009B2 (en) * 2006-09-25 2013-07-23 Futurewei Technologies, Inc. Network clock synchronization timestamp
US7773639B2 (en) * 2006-09-28 2010-08-10 Texas Instruments Incorporated Synchronization of voice packet generation with transmission opportunities in a wireless network
JP5054993B2 (ja) 2007-02-09 2012-10-24 富士通株式会社 同期非同期通信網の変換装置、方法、プログラム、記録媒体及び通信システム
JP4877004B2 (ja) * 2007-03-27 2012-02-15 東京電力株式会社 ワイヤレスセンサネットワークの省電力化システム
US20080281938A1 (en) * 2007-05-09 2008-11-13 Oracle International Corporation Selecting a master node in a multi-node computer system
JP2009077323A (ja) * 2007-09-25 2009-04-09 Hitachi Communication Technologies Ltd 局舎側光通信装置および光通信システム
CN101399757B (zh) * 2007-09-25 2011-02-02 华为技术有限公司 跟踪时钟源的方法和装置
KR20090071923A (ko) * 2007-12-28 2009-07-02 주식회사 케이티 동기식 이더넷에서 단일 타임 싱크 프레임을 이용한 통신단말 및 브리지 장치의 시간 동기화 방법 및 그 장치
US8473638B2 (en) * 2008-05-02 2013-06-25 James Aweya Method and apparatus for time and frequency transfer in communication networks
US7773606B2 (en) * 2008-09-22 2010-08-10 Telefonaktiebolaget L M Ericsson (Publ) Timing distribution within a network element while supporting multiple timing domains
US8401007B2 (en) 2009-04-06 2013-03-19 Avaya Inc. Network synchronization over IP networks

Also Published As

Publication number Publication date
JP2010246083A (ja) 2010-10-28
US20100254411A1 (en) 2010-10-07
DE102009043279A1 (de) 2010-10-21
GB0917022D0 (en) 2009-11-11
KR101355778B1 (ko) 2014-02-06
CN101854238A (zh) 2010-10-06
GB2469356A (en) 2010-10-13
CN101854238B (zh) 2014-09-24
JP5313827B2 (ja) 2013-10-09
US8238377B2 (en) 2012-08-07
GB2469356B (en) 2015-06-24

Similar Documents

Publication Publication Date Title
KR101352673B1 (ko) 클록 동기화 결정 방법, 수단, 컴퓨터 판독가능 저장 매체 및 클록 동기화 결정 시스템
US8929405B2 (en) Method and apparatus for optimizing packet timing transport
US9548833B2 (en) Method, apparatus and system for time distribution in a telecommunications network
US7372875B2 (en) Systems and methods for synchronization in asynchronous transport networks
CN102104476B (zh) 时钟同步装置及方法
US10873442B2 (en) Measure and improve clock synchronization using combination of transparent and boundary clocks
KR101355778B1 (ko) Ｉｐ 접속형 네트워크 및 그 클록 동기화를 위한 방법
Cena et al. Synchronize your watches: Part II: Special-purpose solutions for distributed real-time control
US9807207B2 (en) Timing preservation for network communications
Kinali et al. Fault-tolerant clock synchronization with high precision
US11294417B2 (en) Distribution of trusted physical layer timing information using attestation
US20230163869A1 (en) Controller which adjusts clock frequency based on received symbol rate
WO2024011410A1 (en) Method and network device for ptp clock synchronization
Hadžić et al. High-performance synchronization for circuit emulation in an ethernet MAN
Aweya et al. Analysis of a clock‐recovery technique for circuit emulation services over packet networks
Suárez Marín Design of a control and management system for frequency-and time-synchronous SDN networks
Lee et al. Simple synchronizer to enhance time accuracy for legacy ethernet applications
Gahane et al. Implementation Modeling and Simulation of PTP Stacks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170112

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190110

Year of fee payment: 6