CN103634094A - 时钟同步控制方法和系统、正电子发射断层扫描仪 - Google Patents

Abstract

本发明涉及一种时钟同步控制方法和系统、正电子发射断层扫描仪，其中时钟同步控制系统包括：符合处理板和分别与符合处理板连接的多块连续采样板；符合处理板用于将本地晶振作为源时钟多路扇出，将扇出的多路时钟数据对应发送给各块连续采样板，接收并符合判选各块连续采样板发送的事例数据；各块连续采样板分别用于对应接收符合处理板发送的多路时钟数据，根据各自接收到的时钟数据恢复源时钟，将恢复得到的时钟作为主工作时钟采样事例数据，并将各自采样到的事例数据发送给符合处理板。本发明在连续采样板和符合处理板之间实现双向数据传输，无需要单独设置全局时钟板，而是由符合处理板实现各连续采样板的全局时钟分发，精简了系统结构。

Description

时钟同步控制方法和系统、正电子发射断层扫描仪

技术领域

本发明涉及核医学成像领域，特别是涉及一种时钟同步控制方法和系统、正电子发射断层扫描仪。

背景技术

正电子发射断层扫描仪（Positron Emission Tomography,简称PET）的主要工作目的是显像，确定发射正电子核素所在的位置，从而得出示踪剂药物在体内的分布，达到对肿瘤等疾病进行诊断的目的。一般而言，整个PET设备可以分为探测器子系统、电子学子系统和图像重建子系统三部分。其中探测器系统主要是探测正负电子湮没所产生的γ光子，并通过光电倍增管（Photo Multiplier Tube,简称PMT）将光信号转化为电信号，然后通过前端电子学完成信号的前置放大和定时信号的成形；电子学系统（不包含前端电子学）主要是将前端探测器给出的这些模拟电信号转换成数字信号，并进行数字积分，符合判选等处理，并将经符合判选挑选出的有用的事例数据（Event Data）传给计算机端；计算机端上安装的图像重建子系统（如图像重建软件），主要是将接收到的事例数据按照一定的重建算法变成可视化的图像，供医生进行诊断、分析、研究。

PET中的电子学系统是一个多板卡协同工作的复杂系统。以中国科学院高能物理研究所研制的人体PET样机为例，其电子学系统包含32块连续采样板和1块符合处理板和1块全局时钟板。全局时钟板的功能是给各个连续采样板以及符合处理板提供统一时钟，以保证各板卡工作具有良好的同步性。

图1为现有技术提供的一种人体PET样机电子学系统的结构示意图。如图1所示的系统中，连续采样板采样事例数据，全局时钟板为符合处理板和各连续采样板提供同步时钟。其中，全局时钟板可选用一款高精度时钟芯片产生源时钟，并采用合适的时钟扇出芯片将源时钟进行一级扇出，可以得到多路同源的时钟信号，全局时钟板这些扇出的同源时钟分别提供给系统中的各个连续采样板和符合处理板使用，从而保证了整个电子学系统的同步性。但是，该现有技术需要为PET电子学系统设计独立的全局时钟板，由此增加了系统成本和复杂度，而且全局时钟板与其他各板卡之间采用普通的双绞线连接，传输距离有所限制，增加了系统布线难度。

发明内容

在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

本发明提供一种时钟同步控制方法和系统、正电子发射断层扫描仪，用以实现系统各板的时钟同步，简化系统结构。

一方面，本发明提供了一种时钟同步控制系统，包括：符合处理板和分别与所述符合处理板连接的多块连续采样板；

所述符合处理板，用于将本地晶振作为源时钟多路扇出，将扇出的多路时钟数据对应发送给各块连续采样板，接收并符合判选各块连续采样板发送的事例数据；

各块连续采样板，分别用于对应接收所述符合处理板发送的多路时钟数据，根据各自接收到的时钟数据恢复所述源时钟，将恢复得到的时钟作为主工作时钟采样事例数据，并将各自采样到的事例数据发送给所述符合处理板。

另一方面，本发明还提供了一种正电子发射断层扫描仪，包括探测器子系统、电子学子系统和图像重建子系统，所述电子学子系统包括有上述时钟同步控制系统。

又一方面，本发明还提供了一种时钟同步控制方法，基于上述时钟同步控制系统实现，包括：

符合处理板将本地晶振作为源时钟多路扇出，将扇出的多路时钟数据对应发送给各块连续采样板；

各块连续采样板分别对应接收所述符合处理板发送的多路时钟数据，根据各自接收到的时钟数据恢复所述源时钟，将恢复得到的时钟作为主工作时钟采样事例数据；

各块连续采样板将各自采样到的事例数据发送给所述符合处理板；

符合处理板接收并符合判选各块连续采样板发送的事例数据。

本发明提供的技术方案中，时钟同步控制系统和控制方法在连续采样板和符合处理板之间实现双向数据传输，系统不再需要单独设置全局时钟板，符合处理板不光完成对事例数据进行符合判选处理，还实现各连续采样板的全局时钟分发，实现了“一板两用”，精简了系统结构，该时钟同步控制系统和控制方法可应用但不限于正电子发射断层扫描仪中的电子学系统。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种人体PET样机电子学系统的结构示意图；

图2为本发明实施例提供的一时钟同步控制系统的结构示意图；

图3为本发明实施例提供的连续采样板的结构示意图；

图4为本发明实施例提供的符合处理板的结构示意图；

图5为本发明实施例提供的另一时钟同步控制系统的结构示意图；

图6为本发明实施例提供的时钟同步控制方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供的时钟同步控制系统和控制方法在连续采样板和符合处理板之间实现双向数据传输，系统不再需要单独设置全局时钟板，符合处理板不光完成对事例数据进行符合判选处理，还实现各连续采样板的全局时钟分发，实现了“一板两用”，精简了系统结构，该时钟同步控制系统和控制方法可应用但不限于PET中的电子学系统。

图2为本发明实施例提供的一时钟同步控制系统的结构示意图。如图2所示，本实施例提供的时钟同步控制系统包括：符合处理板（Coincidence Processing Module，简称CPM）21和分别与符合处理板21连接的多块连续采样板（Continuous Sampling Module，简称CSM）22。

符合处理板21用于将本地晶振作为源时钟多路扇出，将扇出的多路时钟数据对应发送给各块连续采样板，接收并符合判选各块连续采样板发送的事例数据。

各块连续采样板22分别用于对应接收符合处理板21发送的多路时钟数据，根据各自接收到的时钟数据恢复符合处理板21端的源时钟，将恢复得到的时钟作为连续采样板22的主工作时钟采样事例数据，并将连续采样板22各自采样到的事例数据发送给符合处理板21。

本实施例提供的同步控制系统，将符合处理板端的本地晶振作为源时钟多路扇出给各连续采样板，在连续采样板端根据符合处理板发送的时钟数据进行时钟恢复，并将恢复出的时钟作为各连续采样板的主工作时钟以进行事例数据采样。由于各连续采样板是基于符合处理板端源时钟扇出的时钟数据恢复出的时钟作为主工作时钟，主工作时钟与源时钟同步，故各连续采样板和符合处理板之间可以保持较好的同步性，且无需单独设计独立的全局时钟板，实现方式简单、成本较低。

连续采样板和符合处理板之间可基于时钟数据恢复（Clock andData Recovery，简称CDR）协议进行时钟数据的交换和恢复。时钟数据恢复是一项成熟的技术，实现方式很多，本发明对此并不限制。本实施例一种可选的实现方式例如：符合处理板将源时钟扇出后将源时钟信息嵌入在时钟数据中并按照一定的编码方式编码、并转换成一定位数的符号后发送给各路连续采样板；各路连续采样板在接收到的数据流上锁定相位，然后按照恢复的时钟进行数据位对齐，接着用连续采样板上的参考时钟进行字对齐，最后将对齐后的数据进行解码以恢复发送端（符合处理板）的源时钟，并将恢复的时钟作为连续采样板的主工作时钟。

上述技术方案中，可选的，如图3所示，每块连续采样板22包括：第一数据收发模块221和第一FPGA处理芯片222。第一数据收发模块221用于接收所述符合处理板发送的一路时钟数据，并向所述符合处理板发送采样到的事例数据。第一FPGA处理芯片222用于从第一数据收发模块221接收到的时钟数据中恢复所述源时钟，将恢复得到的时钟作为主工作时钟采样事例数据，并将采样到的事例数据发送给所述第一数据收发模块，以经由第一数据收发模块221发送给符合处理模块；可选的，所述第一数据收发模块包括：时钟数据接收单元2211和事例数据发送单元2212；时钟数据接收单元2211用于自符合处理板接收时钟数据并发送给第一FPGA处理芯片；事例发送单元2212用于将来自第一FPGA处理芯片的事例数据向符合处理板发送。该方案可在连续端（即连续采样板）基于现场可编程门阵列（Field-Programmable GateArray，简称FPGA）实现发送端（即符合处理板端）的时钟恢复，实现方式简单。对于连续采样板而言，第一FPGA处理芯片可选择集成有时钟恢复电路的FPGA芯片，例如，第一FPGA处理芯片可包括但不限于赛灵思公司（XILINX）发布的Virtex-5系列FPGA，其芯片内部都包含了若干RocketIO GTP/GTX Transceiver IP核，这些IP核支持高达3.75Gbps（GTP）和6.5Gbps（GTX）的数据链路速率，可以很好的满足连续采样板端的时钟恢复及其高速数据采样、以及连续采样板和符合处理板之间的高速数据传输的需求。

可选的，所述符合处理板21包括：时钟扇出模块211和第二FPGA处理芯片。时钟扇出模块211用于将本地晶振作为源时钟多路扇出，得到多路时钟数据。第二FPGA处理芯片包括符合判选单元2121和多路第二数据收发模块2122，其中：每路第二数据收发模块2122分别与时钟扇出模块211、符合判选模块2121和一连续采样板22连接，用于从时钟扇出模块211接收一路时钟数据并发送连续采样板22，接收连续采样板22发送的事例数据并发送给符合判选模块2121；符合判选模块2121用于对各路数据收发模块2121发送的事例数据进行符合处理，符合处理后的数据可用于但不限于进行图像重建。第二数据收发模块2122可包括时钟数据发送单元21221和事例数据接收单元21222，时钟数据发送单元21221用于时钟扇出模块211扇出的时钟数据发送给与之连接的连续采样板，事例数据接收单元21222用于从连续采样板的事例数据发送给符合判选单元2121。

对于符合处理板而言，第二FPGA处理芯片可选择但不限于赛灵思公司(XILINX)发布的Virtex-5系列FPGA，其芯片内部都包含了若干RocketIO GTP/GTX Transceiver IP核，这些IP核支持高达3.75Gbps（GTP）和6.5Gbps（GTX）的数据链路速率，可以很好的满足符合处理板端的时钟扇出及其高速符合处理、以及连续采样板和符合处理板之间的高速数据传输的需求。

可选的，第一数据收发模块221和第二数据收发模块2122之间基于光纤进行数据交换。该方案在连续采样板和符合处理板之间引入光纤进行时钟数据和事例数据通信，相对传统的双绞线连接的通信方式而言，增加了传输距离，抗干扰能力强，数据传输速率高，并使符合处理板和连续采样板的空间布局更加灵活。

进一步的，所述第一数据收发模块包括：时钟数据接收单元和事例数据发送单元；所述第二数据收发模块包括：时钟数据发送单元和事例数据接收单元；所述时钟数据接收单元和所述时钟数据发送单元连接，用于进行时钟数据传输；所述事例数据发送单元和所述事例数据接收单元连接，用于进行事例数据传输。

图4为本发明实施例提供的时钟同步控制系统的可选结构示意图。如图4所示，本实施例提供的时钟同步控制系统中，连续采样板中引入Virtex-5系列具有GTP IP核、内嵌有时钟数据恢复电路的FPGA芯片，符合处理板中引入Virtex-5系列具有多个GTX IP核的FPGA芯片。

符合处理板内部采用本地晶振作为源时钟Gclk扇出给其内部的各个GTX IP核使用（图中示意出了32个，分别编号GTX0、GTX1……GTX31），连续采样板有32块。在符合处理板一端，GTX IP核的时钟数据发送单元TX基于光纤将扇出的时钟数据（Clock data）发送给与之连接的连续采样板GTP IP核的时钟数据接收单元RX，GTPIP核内置有时钟数据恢复电路，由该时钟数据恢复电路对接收到的时钟数据恢复符合处理板端的源时钟，得到恢复后的时钟RxClk，并将恢复后的时钟RxClk作为连续采样板的FPGA主工作时钟。32块连续采样板在探测器端基于FPGA主工作时钟进行连续采样，各连续采样板将各自采样到的事例数据（Event data）经事例数据发送单元TX，通过光纤发送给符合处理板与之连接的数据接收单元RX。由于各连续采样板的主工作时钟即恢复后的时钟RxClk，与符合处理板的源时钟Gclk同步，由此保证了系统中各板卡工作时钟的一致性。

该方案在连续采样板和符合处理板中都引入了FPGA核心处理芯片，二者之间实现了双向数据传输，无需单独配置全局时钟板，而是通过符合处理板为各连续采样板进行全局时钟的分发，在符合处理板原有符合判选功能的基础上实现“一板两用”，精简了系统结构；此外，符合处理板和连续采样板之间基于光纤进行数据交换，相对传统的双绞线连接的通信方式而言，增加了传输距离，抗干扰能力强，数据传输速率高，并使符合处理板和连续采样板的空间布局更加灵活。

上述任一实施例提供的时钟同步控制系统均可应用于PET设备中。图5为本发明实施例提供的正电子发射断层扫描仪的原理框图。如图5所示，本实施例提供的正电子发射断层扫描仪包括：探测器子系统51、电子学子系统52和图像重建子系统53，所述电子学子系统52包括有本发明上述任一实施例提供的时钟同步控制系统。其中，时钟同步控制系统中的连续采样板从探测器子系统51中采样事例数据并发送给符合判选板，符合判选板对事例数据进行符合判选，并将符合判选后的数据发送给图像重建子系统以进行图像重建。时钟同步控制系统中有关符合判选模块进行各连续采样板的全局时钟分发机理请参见上文实施例的相应记载，不再赘述。

图6为本发明实施例提供的时钟同步控制方法的流程图。本实施例提供的时钟同步控制方法基于上述任一时钟同步控制系统实现，如图6所示，时钟同步控制方法包括：

步骤61：符合处理板将本地晶振作为源时钟多路扇出，将扇出的多路时钟数据对应发送给各块连续采样板。

扇出的各路时钟数据相当于源时钟的复制时钟数据。

步骤62：各块连续采样板分别对应接收所述符合处理板发送的多路时钟数据，根据各自接收到的时钟数据恢复所述源时钟，将恢复得到的时钟作为主工作时钟采样事例数据。

连续采样板（接收端）根据接收到的时钟数据恢复符合处理板（发送端）源时钟的方法，可基于连续采样板FPGA芯片内嵌的时钟恢复电路实现，如连续采样板基于Virtex-5系列具有GTP IP核、内嵌有时钟数据恢复电路的FPGA芯片实现。当然，也可采用其他时钟数据恢复电路，本发明对此并不限制。

步骤63：各块连续采样板将各自采样到的事例数据发送给所述符合处理板。

步骤64：符合处理板接收并符合判选各块连续采样板发送的事例数据。

符合处理板对事例数据的符合判选的方法，可根据实际需要进行设计，本发明对此并不限制。

本实施例提供的时钟同步控制方法改变了传统PET设备中通过独立设置的全局时钟板进行全局时钟分发的设计方案，不单独设置全局时钟板，而是对符合处理板对原有功能进行扩展，由符合处理板对各连续采样板进行全局时钟分发，连续采样板基于时钟恢复技术对符合处理板发送的时钟数据进行恢复处理、并将恢复得到的时钟作为主工作时钟，由此保证各连续采样板的同步。该方案在符合处理板原有符合判选功能的基础上实现“一板两用”，精简了系统结构。

进一步的，连续采样板和符合处理板之间基于光纤进行数据交换，如基于光纤进行时钟数据和/或事例数据的交换。该方案可提高数据传输距离和抗干扰能力，以及提高系统中连续采样板和符合处理板布局的灵活性。

在本发明上述各实施例中，实施例的序号和/或先后顺序仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：只读存储器（Read-Only Memory，简称ROM）、随机存取存储器（Random Access Memory，简称RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

在本发明的装置和方法等实施例中，显然，各部件或各步骤是可以分解、组合和/或分解后重新组合的。这些分解和/或重新组合应视为本发明的等效方案。同时，在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。

最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (10)

1.一种时钟同步控制系统，包括：符合处理板和分别与所述符合处理板连接的多块连续采样板，其特征在于，

所述符合处理板，用于将本地晶振作为源时钟多路扇出，将扇出的多路时钟数据对应发送给各块连续采样板，接收并符合判选各块连续采样板发送的事例数据；

各块连续采样板，分别用于对应接收所述符合处理板发送的多路时钟数据，根据各自接收到的时钟数据恢复所述源时钟，将恢复得到的时钟作为主工作时钟采样事例数据，并将各自采样到的事例数据发送给所述符合处理板。

2.根据权利要求1所述的时钟同步控制系统，其特征在于，每块所述连续采样板包括：

第一数据收发模块，用于接收所述符合处理板发送的一路时钟数据，并向所述符合处理板发送采样到的事例数据；

第一FPGA处理芯片，用于从所述第一数据收发模块接收到的时钟数据中恢复所述源时钟，将恢复得到的时钟作为主工作时钟采样事例数据，并将采样到的事例数据发送给所述第一数据收发模块。

3.根据权利要求1或2所述的时钟同步控制系统，其特征在于，所述符合处理板包括：

时钟扇出模块，用于将本地晶振作为源时钟多路扇出，得到多路时钟数据；

第二FPGA处理芯片，包括符合判选单元和多路第二数据收发模块，其中：每路第二数据收发模块分别与所述时钟扇出模块、所述符合判选模块和一连续采样板连接，用于从所述时钟扇出模块接收一路时钟数据并发送所述连续采样板，接收所述连续采样板发送的事例数据并发送给所述符合判选模块；所述符合判选模块用于对各路数据收发模块发送的事例数据进行符合处理。

4.根据权利要求3所述的时钟同步控制系统，其特征在于，所述第一数据收发模块和所述第二数据收发模块之间基于光纤进行数据交换。

5.根据权利要求3所述的时钟同步控制系统，其特征在于，

所述第一数据收发模块包括：时钟数据接收单元和事例数据发送单元；所述第二数据收发模块包括：时钟数据发送单元和事例数据接收单元；

所述时钟数据接收单元和所述时钟数据发送单元连接，用于进行时钟数据传输；所述事例数据发送单元和所述事例数据接收单元连接，用于进行事例数据传输。

6.根据权利要求3所述的时钟同步控制系统，其特征在于，所述连续采样板和所述符号处理板之间基于时钟数据恢复协议进行时钟数据的交换与恢复。

7.根据权利要求6所述的时钟同步控制系统，其特征在于，所述第一FPGA处理芯片和/或所述第二FPGA处理芯片为赛灵思公司发布的Virtex-5系列FPGA芯片。

8.一种正电子发射断层扫描仪，包括探测器子系统、电子学子系统和图像重建子系统，其特征在于，所述电子学子系统包括有如权利要求1-5任一所述的时钟同步控制系统。

9.一种时钟同步控制方法，其特征在于，所述时钟同步控制方法基于权利要求1-7任一所述的时钟同步控制系统实现，包括：

符合处理板将本地晶振作为源时钟多路扇出，将扇出的多路时钟数据对应发送给各块连续采样板；

各块连续采样板分别对应接收所述符合处理板发送的多路时钟数据，根据各自接收到的时钟数据恢复所述源时钟，将恢复得到的时钟作为主工作时钟采样事例数据；

各块连续采样板将各自采样到的事例数据发送给所述符合处理板；

符合处理板接收并符合判选各块连续采样板发送的事例数据。

10.根据权利要求9所述的时钟同步控制方法，其特征在于，所述符合处理板和各块所述连续采样板基于光纤进行时钟数据和/或事例数据的交换。

Images