KR20100107543A - 칩 내장 인쇄회로기판의 칩 실장 밀착강도 증가 방법 - Google Patents
칩 내장 인쇄회로기판의 칩 실장 밀착강도 증가 방법 Download PDFInfo
- Publication number
- KR20100107543A KR20100107543A KR1020090025648A KR20090025648A KR20100107543A KR 20100107543 A KR20100107543 A KR 20100107543A KR 1020090025648 A KR1020090025648 A KR 1020090025648A KR 20090025648 A KR20090025648 A KR 20090025648A KR 20100107543 A KR20100107543 A KR 20100107543A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- epoxy
- embedded
- circuit board
- printed circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000002708 enhancing effect Effects 0.000 title 1
- 239000004593 Epoxy Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000007921 spray Substances 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 239000011889 copper foil Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 4
- 238000003475 lamination Methods 0.000 abstract description 7
- 239000000853 adhesive Substances 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 6
- 238000007639 printing Methods 0.000 abstract description 3
- -1 sputters Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000032798 delamination Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Laminated Bodies (AREA)
Abstract
본 발명은 칩 내장 인쇄회로기판 제조를 위해 배어 다이 칩 또는 웨이퍼 레벨 패키지를 기판 내에 견고하게 실장할 수 있는 공법에 관한 것이다.
본 발명은 칩과 에폭시 절연층과의 밀착력을 증대하기 위하여, 적층 라미네이션 과정에서 칩의 후면에 비전도성 접합제 또는 다이 어태치 필름 등과 같이 칩과 에폭시 모두에게 밀착력이 좋은 재료를 스프레이, 스퍼터링, 또는 인쇄하여 계면에 조도를 제공함으로써 칩과 에폭시 사이에 밀착력을 높여주는 것을 특징으로 한다.
다이 어태치, 내장형 기판, 실장, 인쇄회로기판.
Description
본 발명은 임베디드 인쇄회로기판 (Embedded PCB; printed circuit board), 즉 칩 내장형 인쇄회로기판 제조를 위해 배어 다이 칩(bare die chip) 또는 웨이퍼 레벨 패키지(WLP; wafer level package)를 기판 내에 견고하게 실장할 수 있는 공법에 관한 것이다.
본 발명은 내장형 기판을 제조하기 위해 칩을 기판에 실장하는 단계에서, 일반적으로 실리콘 다이의 조도(roughness)가 거의 없는 후면 폴리싱 면과 에폭시 사이의 밀착력이 적어서 계면이 취약하게 되는데, 이때에 발생할 수 있는 칩 후면과 에폭시 사이의 디래미네이션(delamination) 문제 및 기판의 구조적 결함을 방지하는 공법에 관한 것이다.
최근 들어 반도체 칩과 같은 능동 소자를 인쇄회로기판에 내장하여 제작하는 칩 내장 인쇄회로기판(Embedded PRINTED CIRCUIT BOARD) 기술이 발전하고 있다. 칩을 기판에 내장하게 되면, 전자부품의 사이즈가 축소되어 전자기기의 소형화 및 경량화에 도움이 되며 회로 동작 주파수를 증대시킬 수 있음은 물론 잡음 등 전자 파의 영향을 차단하는 장점이 있다.
그런데, 실리콘 다이 또는 웨이퍼 레벨 패키지를 기판에 내장할 경우에, 실리콘 다이 또는 웨이퍼의 후면이 폴리싱 처리되어 있어 조도(roughness)가 거의 없으므로 밀착력이 충분하지 않아, 에폭시와 적층할 때에 계면이 취약하여 디래미네이션(delamination) 되거나 구조적 결함이 발생할 수 있다.
따라서, 본 발명의 목적은 칩을 기판에 내장할 때에 실리콘 다이와 에폭시 절연층 사이의 밀착력을 증가시켜 칩에 크랙이 발생하거나 디래미네이션되는 문제를 방지할 수 있는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 칩의 후면에 NCA(nonconductive adhesive) 또는 DAF(die attach film) 등과 같이 칩과 에폭시 모두에게 밀착력이 좋은 재료를 스프레이, 스퍼터링, 또는 인쇄함으로써 칩과 에폭시 사이에 조도를 부여함으로써 밀착력을 높여주는 것을 특징으로 한다.
이와 같이, 간단히 칩의 후면(backside)에 NCA(nonconductive adhesive) 또는 DAF(die attach film) 등과 같이 칩과 에폭시 모두에게 밀착력이 좋은 재료를 스프레이, 스퍼터링, 또는 인쇄하는 공정을 추가함으로써, 기존 일반 페이스 다운 방식으로 제조한 경우보다 칩과 에폭시 사이의 밀착력이 강화되어 칩 크랙을 방지 할 수 있고, 디래미네이션 등 치명적 결함을 방지할 수 있다. 또한, 외부 충격에 취약할 수 있는 칩 내장 PCB의 신뢰성을 제고한다.
본 발명의 제1 실시예는 (a) 칩의 페이스가 동박을 향하도록 정렬을 하여 상기 칩의 후면에 대해 NCA 재료를 분사, 스퍼터링 또는 인쇄하여 칩의 후면에 접착층을 형성하는 단계; (b) 상기 칩의 후면에 에폭시 절연층과 동박을 정렬하고 라미네이션 하는 단계를 포함하는 방법을 제공한다.
본 발명의 제2 실시예는 (a) 칩의 페이스가 동박을 향하도록 정렬을 하여 상기 칩의 후면에 대해 DAF를 밀착하는 단계; (b) 상기 칩의 후면에 에폭시 절연층과 동박을 정렬하고 라미네이션 하는 단계를 포함하는 방법을 제공한다.
이하에서는, 첨부 도면 도1 및 도2를 참조하여 본 발명의 양호한 실시예를 상세히 설명한다. 도1a 내지 도1c는 본 발명의 제1 실시예를 설명하는 도면이다.
도1a는 칩(100)을 페이스 다운(face down)하여 후면이 위를 보도록 하여 동박(200)에 접착하는 것을 설명한다. 도1b는 동박(200)에 실리콘 다이(100)를 올려놓고 NCA(conconductive adhesive)와 같은 비전도성 접합 재료를 스레이하거나 스퍼터링하여 분사하는 모습을 보여주고 있다. 본 발명의 양호한 실시예로서, NCA를 인쇄할 수도 있다. 그 결과, 실리콘 다이, 즉 칩(100)의 후면에는 NCA 재료가 달라붙어 접착력을 가진 적당한 조도의 접착층(300)이 형성된다. 접착층(300)은 에폭시와의 밀착 강도를 증강하도록 한다.
이어서, 도1c를 참조하면 에폭시 절연층(400)과 동박(500)을 정렬 적층하여 라미네이션을 진행한다. 이때에, 칩(100)의 후면에는 분사 또는 스퍼터된 접착층(300)이 존재하게 되어 라미네이션 단계에서 밀착 강도를 증대하게 된다.
도2a 내지 도2c는 본 발명의 제2 실시예를 나타내는 도면이다. 도2a는 도1a와 동일한 도면으로서, 칩(100)을 페이스 다운(face down)하여 동박(200)에 접착하는 것을 설명한다. 도2b는 동박(200)에 실리콘 다이(100)를 올려놓고 DAF(die attach film) 재료를 밀착한 모습을 보여주고 있다.
이어서, 도2c를 참조하면 에폭시 절연층(400)과 동박(500)을 정렬 적층하여 라미네이션을 진행한다. 이때에, 칩(100)의 후면에는 DAF 층(320)이 존재하게 되어 라미네이션 단계에서 밀착 강도를 증대하게 된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가 능하다.
본 발명은 간단히 칩의 후면에 NCA(nonconductive adhesive) 또는 DAF(die attach film) 등과 같이 칩과 에폭시 모두에게 밀착력이 좋은 재료를 스프레이, 스퍼터링, 또는 인쇄하는 공정을 추가함으로써, 기존 일반 페이스 다운 방식으로 제조한 경우보다 칩과 에폭시 사이의 밀착력이 강화되어 칩 크랙을 방지할 수 있고 디래미네이션 등 치명적 결함을 방지할 수 있다. 또한, 외부 충격에 취약할 수 있는 칩 내장 PCB의 신뢰성을 제고한다.
도1a 내지 도1c는 본 발명의 제1 실시예를 나타낸 도면.
도2a 내지 도2c는 본 발명의 제2 실시예를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 칩
200, 500 : 동박
300 : 접착층
320 : DAF 층
400 : 절연층
Claims (2)
- 칩을 기판에 내장하는 칩 내장 인쇄회로기판을 제조하는 방법에 있어서,(a) 칩의 페이스가 동박을 향하도록 정렬을 하여 상기 칩의 후면에 대해 NCA 재료를 분사, 스퍼터링 또는 인쇄하여 칩의 후면에 접착층을 형성하는 단계; 및(b) 상기 칩의 후면에 에폭시 절연층과 동박을 정렬하고 라미네이션 하는 단계를 포함하는 방법.
- 칩을 기판에 내장하는 칩 내장 인쇄회로기판을 제조하는 방법에 있어서,(a) 칩의 페이스가 동박을 향하도록 정렬을 하여 상기 칩의 후면에 대해 DAF를 밀착하는 단계; 및(b) 상기 칩의 후면에 에폭시 절연층과 동박을 정렬하고 라미네이션 하는 단계를 포함하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090025648A KR20100107543A (ko) | 2009-03-26 | 2009-03-26 | 칩 내장 인쇄회로기판의 칩 실장 밀착강도 증가 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090025648A KR20100107543A (ko) | 2009-03-26 | 2009-03-26 | 칩 내장 인쇄회로기판의 칩 실장 밀착강도 증가 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100107543A true KR20100107543A (ko) | 2010-10-06 |
Family
ID=43129224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090025648A KR20100107543A (ko) | 2009-03-26 | 2009-03-26 | 칩 내장 인쇄회로기판의 칩 실장 밀착강도 증가 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100107543A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101150036B1 (ko) * | 2010-08-11 | 2012-05-30 | 삼성테크윈 주식회사 | 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법 |
| US11574849B2 (en) | 2018-10-05 | 2023-02-07 | AT&SAustria Technologie & Systemtechnik AG | Package with embedded electronic component being encapsulated in a pressureless way |
| US11877388B2 (en) | 2020-06-22 | 2024-01-16 | AT&SAustria Technologie & Systemtechnik AG | Component carrier with embedded component covered by functional film having an inhomogeneous thickness distribution |
-
2009
- 2009-03-26 KR KR1020090025648A patent/KR20100107543A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101150036B1 (ko) * | 2010-08-11 | 2012-05-30 | 삼성테크윈 주식회사 | 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법 |
| US11574849B2 (en) | 2018-10-05 | 2023-02-07 | AT&SAustria Technologie & Systemtechnik AG | Package with embedded electronic component being encapsulated in a pressureless way |
| US11877388B2 (en) | 2020-06-22 | 2024-01-16 | AT&SAustria Technologie & Systemtechnik AG | Component carrier with embedded component covered by functional film having an inhomogeneous thickness distribution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20220137853A (ko) | 반도체 장치의 제조 방법 | |
| JP5540276B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| KR100594669B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
| JP4346333B2 (ja) | 半導体素子を内蔵した多層回路基板の製造方法 | |
| JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| CN105280567A (zh) | 半导体封装件及其制造方法 | |
| US10229870B2 (en) | Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress | |
| US9917036B2 (en) | Chip package and a wafer level package | |
| US20080315414A1 (en) | Electronic device manufacturing method and electronic device | |
| US10546987B2 (en) | Method for producing a component, and a component | |
| KR100658023B1 (ko) | 회로 장치의 제조 방법 | |
| CN105702664A (zh) | 半导体封装构造及其制造方法 | |
| JP2002231854A (ja) | 半導体装置およびその製造方法 | |
| CN105304580A (zh) | 半导体装置及其制造方法 | |
| KR20100107543A (ko) | 칩 내장 인쇄회로기판의 칩 실장 밀착강도 증가 방법 | |
| US20090127665A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20080111391A (ko) | 전자 장치의 제조 방법 및 전자 장치 | |
| JP2015233160A (ja) | 半導体装置、電子部品内蔵基板、及びこれらの製造方法 | |
| KR101150036B1 (ko) | 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법 | |
| JP2010109182A (ja) | 半導体装置の製造方法 | |
| JP2013058545A (ja) | 電子デバイス及びその製造方法 | |
| JP2013201301A (ja) | 半導体装置、電子部品内蔵基板、及びこれらの製造方法 | |
| JP5292848B2 (ja) | 部品内蔵基板及びその製造方法 | |
| KR20100107540A (ko) | 다기능 인쇄회로기판의 접속 구조 형성 방법 | |
| JP2021002539A (ja) | 電子部品内蔵基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090326 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20101101 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20110829 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20101101 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |