KR20100096227A - 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법 - Google Patents

인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법 Download PDF

Info

Publication number
KR20100096227A
KR20100096227A KR1020107014883A KR20107014883A KR20100096227A KR 20100096227 A KR20100096227 A KR 20100096227A KR 1020107014883 A KR1020107014883 A KR 1020107014883A KR 20107014883 A KR20107014883 A KR 20107014883A KR 20100096227 A KR20100096227 A KR 20100096227A
Authority
KR
South Korea
Prior art keywords
encoder
operations
bits
output buffer
buffer
Prior art date
Application number
KR1020107014883A
Other languages
English (en)
Other versions
KR101308927B1 (ko
Inventor
진유안 리우
부핀더 파하르
비크람 안레디
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20100096227A publication Critical patent/KR20100096227A/ko
Application granted granted Critical
Publication of KR101308927B1 publication Critical patent/KR101308927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1874—Buffer management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

인코더 출력 버퍼링을 위하여 선형 메모리 모델을 사용하기 위한 장치 및 방법들이 개시된다. 본 장치 및 방법은 예컨대 다수의 프레임들을 가진 확장된 프레임 전송들의 경우에서 N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할함으로써 선형 메모리 출력 버퍼링을 실행한다. 다음으로, N개의 인코더 동작들의 비트들은 인코더 출력 버퍼에 순차적으로 버퍼링되며, N개의 인코더 동작들의 각각의 버퍼링된 인코더 동작의 비트들은 N개의 인코더 동작들의 다음 인코더 동작의 비트들이 인코더 출력 버퍼에 저장되는 동안 버퍼로부터 다중화기 엔진으로 판독된다.

Description

인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법{APPARATUS AND METHODS USING A LINEAR MEMORY MODEL FOR ENCODER OUTPUT BUFFERS}
본 출원은 "LINEAR MEMORY MODEL FOR THE UMB FLDCH ENCODER OUTPUT BUFFERS"라는 명칭으로 2007년 12월 5일에 출원된 미국 가출원번호 제60/992,463호의 우선권을 주장하며, 이 가출원은 본 발명의 양수인에게 양도되고 여기에 참조로 통합된다.
본 발명은 일반적으로 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법들에 관한 것이며, 특히 인코더 출력 메모리 설계의 복잡성을 감소시키기 위하여 확장된 프레임 전송들을 핸들링하는 제어 채널 인코더 출력에서 선형 또는 순차적인 메모리 모델을 활용하는 것에 관한 것이다.
임의의 무선 통신 시스템들에서, 무선 네트워크를 통해 전송될 매체 액세스 제어(MAC: media access control) 계층 패킷들은 먼저 서브패킷들로 분할된다. 서브패킷들은 인코더에 제공되어 인코딩되고 인터리빙되며 반복된다. 코드워드라 불리는, 각각의 서브패킷에 대한 출력 비트 스트림은 서브패킷보다 최대 5배 더 길 수 있다. 다음으로, 코드워드는 필요한 경우에 다수의 하이브리드 자동 반복 요청(HARQ: Hybrid Automatic Repeated Request) 전송들을 통해 반복적으로 전송된다. HARQ 전송들은 일반적으로 시간의 길이에 의하여 분리된다. 예컨대, HARQ8에서, 코드워드는 8개의 프레임들마다 한번 전송된다. 각각의 전송된 프레임에 대하여, 단지 전체 코드워드의 부분 비트들만이 전송된다.
종래의 설계들에서, 전체 인코딩된 코드워드 또는 동작(operation)이 인코더 메모리 또는 버퍼에 저장된다. 이러한 설계는 전체 메모리가 모든 인입(incoming) MAC 패킷들의 길이의 합의 적어도 5배일 것을 요구한다. 예컨대, UMB(Ultra Mobile Broadband) 시스템들을 위한 순방향 링크 전용 채널(FLDCH: forward link dedicated channel) 전송에서, 최악의 경우의 수(worst case number)들(예컨대, 8개의 프레임들의 HARQ 인터레이스 깊이, 4개의 계층들 및 모든 타일들(128)에 대한 가장 높은 패킷 포맷)를 가정하면, 종래의 설계는 온-칩 메모리의 대략 25 Mbit를 필요로 한다.
메모리 크기를 감소시키기 위한 제안된 솔루션(solution)에서, 전체 코드워드는 저장되지 않고, 오히려 인코더는 전체 코드워드를 재생성하고 단지 특정 HARQ 프레임 전송을 위하여 필요한 비트들만을 저장하기 위하여 다시 실행된다. 따라서, 비록 인코더가 모든 HARQ 전송들을 위하여 재실행(rerun)될지라도, 인코더는 인코더의 최대 MIPS(million of instructions per second) 버짓(budget)을 증가시키지 않으며 임의의 수의 HARQ 전송들을 핸들링하는데 있어서 융통성이 있다.
인코더의 출력은 예로서 FLDCH 자원들과 같은 채널 자원들을 페인팅(paint)하기 위하여 다중화기(mux) 엔진에 의하여 사용된다. 인코더는 항상 각각의 서브패킷에 대하여 충분한 비트들을 제공할 것이다. 그러나, FLDCH 자원의 일부분이 임의의 다른 채널들에 의하여 점유되는 경우에, mux 엔진은 서브패킷을 위하여 제공된 모든 비트들을 사용하지 않을 수 있다. 이러한 경우들을 핸들링하기 위하여, 각각의 서브패킷에 대한 비트 스트림 상태 변수들의 세트가 유지된다. 특히, 비트 스트림 상태 변수들은 제 1 프레임(즉, HARQ 프레임) 전송의 시작 부분에서 인코더에 의하여 초기화될 수 있으며, 다음으로 각각의 전송의 끝 부분에서 mux 엔진에 의하여 업데이트될 수 있다. 각각의 전송을 위한 데이터를 인코딩하는 동안, 인코더는 각각의 서브패킷에 대하여 메모리에 기록될 코드워드의 부분의 위치를 결정하기 위하여 이들 변수들을 사용한다. mux 엔진에 의하여 상태 변수들을 보존하면 인코더가 FLDCH 자원(예컨대, CQI, 비컨 등)과 중첩하는 임의의 다른 채널들에 대한 정보를 필요하지 않기 때문에 인코더의 설계를 단순화한다.
앞의 설계에 있어서의 인코더가 항상 다음 프레임에 대하여 스케줄링된 동작들 또는 할당들을 위하여 동작중인 반면에 mux 엔진은 현재의 프레임에 대하여 동작중이라는 것에 유의해야 한다. 따라서, 할당 또는 동작이 예컨대 확장된 프레임 전송들(확장된 또는 연장된 프레임들)에서 연속적인 프레임들에 걸쳐 확산되는 경우에, 인코더는 mux 엔진으로부터의 최신 상태 변수 정보를 가지지 않을 것이다. 이러한 경우에, 인코더는 비트 스트림 상태 변수들에 대한 임의의 최악의 경우 수들의 가정에 기초하여 구성될 수 있으며, 각각의 서브패킷에 대하여 임의의 추가 비트들을 제공한다. mux 엔진이 다음 프레임에 도달하는 시간에, 비트 스트림 상태 변수들은 업데이트되고 단지 적절한 비트들만을 선택하기 위하여 사용될 것이다.
UMB FLDCH 확장된 프레임 전송의 특정 예에서는 하나의 FLDCH 할당이 계속해서 3개의 프레임들을 전송할 것이다. 종래의 인코더 설계는 3개의 프레임 가치의 인코딩된 비트들을 생성하고 이들을 인코더 출력 메모리 또는 버퍼에 저장하도록 구성된다. 그러나, 이러한 방식은 상이한 수명 기간(life span)을 가진 상이한 할당들 또는 동작으로부터 인코딩된 비트들을 발생시킨다. 예컨대, 비-연장된 전송 할당 또는 동작으로부터의 인코딩된 비트들은 단지 하나의 프레임을 지속하는 반면에, 확장된 전송 할당으로부터의 인코딩된 비트들은 2개 이상의 프레임들 동안 계속될 것이다. 메모리에 저장된 비트들의 수명 기간의 이러한 불일치는 인코더 출력 메모리의 설계 및 동작에 대하여 상당한 복잡성을 유발한다. 따라서, 효율적인 인코더 동작을 제공하면서 복잡성을 감소시키는 인코더 출력 메모리 또는 버퍼 설계에 대한 필요성이 요구된다.
일 양상에 따르면, 무선 통신 시스템에서 사용하기 위한 방법이 개시된다. 상기 방법은 N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작(operation)을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할(dividing)하는 단계를 포함한다. 또한, 상기 방법은 인코더 출력 버퍼에 N개의 인코더 동작들 각각에 대한 비트들을 순차적으로 버퍼링하는 단계를 포함하며, N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 N개의 인코더 동작들 중 다음 인코더 동작의 비트들이 인코더 출력 버퍼에 저장되는 동안 인코더 출력 버퍼로부터 다중화기 엔진으로 판독된다.
다른 양상에 따르면, 무선 통신 시스템에서 사용하기 위한 트랜시버가 개시된다. 상기 트랜시버는 인코더 출력 버퍼, 다중화기 엔진, 및 인코더를 포함한다. 인코더는 N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할하도록 구성된다. 또한, 인코더는 인코더 출력 버퍼에 N개의 인코더 동작의 비트들을 순차적으로 버퍼링하도록 구성되며, N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 N개의 인코더 동작들 중 다음 인코더 동작의 비트들이 인코더 출력 버퍼에 저장되는 동안 인코더 출력 버퍼로부터 다중화기 엔진으로 판독된다.
또 다른 양상에 따르면, 무선 통신 시스템에서 사용하기 위한 장치가 개시되며, 상기 장치는 프로세서 및 데이터를 저장하기 위하여 프로세서에 연결된 메모리를 포함한다. 상기 프로세서는 N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할하도록 구성된다. 또한, 프로세서는 인코더 출력 버퍼에 N개의 인코더 동작들 각각에 대한 비트들을 순차적으로 버퍼링하도록 구성되며, N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 N개의 인코더 동작들 중 다음 인코더 동작의 비트들이 인코더 출력 버퍼에 저장되는 동안 인코더 출력 버퍼로부터 다중화기 엔진으로 판독된다.
또 다른 양상에 따르면, 무선 통신 시스템에서 사용하기 위한 장치가 개시되며, 상기 장치는 N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할하기 위한 수단을 포함한다. 또한, 상기 장치는 인코더 출력 버퍼에 N개의 인코더 동작들 각각에 대한 비트들을 순차적으로 버퍼링하기 위한 수단을 포함하며, N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 N개의 인코더 동작들의 다음 인코더 동작의 비트들이 인코더 출력 버퍼에 저장되는 동안 인코더 출력 버퍼로부터 다중화기 엔진으로 판독된다.
또 다른 일 양상에 따르면, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 물건이 개시된다. 상기 컴퓨터-판독가능 매체는 컴퓨터로 하여금 N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할하도록 하기 위한 코드를 포함한다. 또한, 상기 컴퓨터 판독가능 매체는 컴퓨터로 하여금 인코더 출력 버퍼에 N개의 인코더 동작들 각각에 대한 비트들을 순차적으로 버퍼링하도록 하기 위한 코드를 더 포함하며, N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 N개의 인코더 동작들 중 다음 인코더 동작의 비트들이 인코더 출력 버퍼에 저장되는 동안 인코더 출력 버퍼로부터 다중화기 엔진으로 판독된다.
도 1은 현재 개시된 장치 및 방법들이 활용될 수 있는 다중 접속 무선 통신 시스템을 예시한다.
도 2는 현재 개시된 장치 및 방법들이 활용될 수 있는 송신기 시스템 또는 액세스 포인트(AP) 및 수신기 시스템 또는 액세스 단말(AT)의 예시적인 블록도를 예시한다.
도 3은 본 발명의 장치 및 방법들이 사용될 수 있는 트랜시버의 예시적인 블록도를 예시한다.
도 4는 도 3의 트랜시버에서 사용하기 위한 버퍼 구성의 예시적인 블록도 구성을 예시한다.
도 5는 도 3의 트랜시버에 의한 프레임 인코딩, 프레임들의 버퍼링 및 다중화의 시간 라인을 예시한다.
도 6은 본 발명에 따라 데이터를 인코딩 및 순차적으로 버퍼링하기 위하여 무선 통신 시스템에서 사용되는 방법의 흐름도를 예시한다.
도 7은 본 발명에 따라 데이터를 인코딩 및 버퍼링하기 위한 장치를 가진 다른 트랜시버의 블록도를 예시한다.
여기서 제시되는 기술들은 코드 분할 다중 접속(CDMA) 네트워크들, 시분할 다중 접속(TDMA) 네트워크들, 주파수 분할 다중 접속(FDMA) 네트워크들, 직교 FDAM(OFDMA) 네트워크들, 단일-캐리어 FDMA(SC-FDMA) 네트워크들 등과 같은 다양한 무선 통신 네트워크들에서 사용될 수 있다는 것에 우선 유의해야 한다. 용어 "시스템들" 및 "네트워크들"는 종종 서로 교환하여 사용된다. CDMA 시스템은 유니버셜 지상 무선 액세스(UTRA), cdma2000 등과 같은 무선 기술들을 구현할 수 있다. UTRA는 와이드밴드-CDMA(W-CDMA) 및 저속 칩 레이트(LCR)을 포함한다. cdma2000은 IS-2000, IS-95, 및 IS-856 표준들을 포함한다. TDMA 네트워크는 이동 통신용 범용 시스템(GSM)과 같은 무선 기술을 구현할 수 있다. OFDMA 시스템은 이벌브드 UTRA(E-UTRA), IEEE 802.11, IEEE 802.16, IEEE 802.20, 플래시-OFDM, 등과 같은 무선 기술을 구현할 수 있다. UTRA, E-UTRA, 및 GSM은 유니버셜 이동 통신 시스템(UMTS)의 일부이다. 롱 텀 에벌루션(LTE)은 E-UTRA를 사용하는 UMTS의 다음 릴리스이다. UTRA, E-UTRA, GSM, UMTS 및 LTE는 "3세대 파트너십 프로젝트(3GPP)"라는 기관의 문서들에 제시된다. cdma2000은 "3세대 파트너십 프로젝트 2(3GPP2)"라는 기관의 문서들에 제시되며, 울트라 이동 브로드밴드(UMB)와 같은 개선점들을 포함할 수 있다. 이러한 무선 기술들 및 표준들은 공지되어 있다. 명확화를 위해, 이러한 기술들의 특정 양상들이 UMB 또는 LTE에 대해서 아래에서 제시되며, UMB 및 LTE 용어 모두가 아래 설명에서 많이 사용된다.
단일 캐리어 변조 및 주파수 영역 등화를 활용하는 단일 캐리어 주파수 분할 다중 접속(SC-FDMA)이 하나의 기술이다. SC-FDMA는 OFDMA 시스템의 것들과 유사한 성능 및 본질적으로 동일한 전체 복잡성을 가진다. SC-FDMA 신호는 그것의 고유 단일 캐리어 구조 때문에 낮은 피크-투-평균 전력 비(PAPR: peak-to-average power ratio)를 가진다. SC-FDMA는 특히 낮은 PAPR이 전송 전력 효율성 측면에서 이동 단말에 상당히 유리하게 작용하는 업링크 통신들에서 관심이 집중되었다. 그것은 현재 3GPP 롱 텀 에벌루션(LTE) 또는 이벌브드 UTRA에서 업링크 다중 접속 방식에 대한 잠정 표준(working assumption)이다.
도 1을 참조하면, 현재 개시된 장치 및 방법들이 사용될 수 있는 예시적인 다중 접속 무선 통신 시스템이 예시되어 있다. 액세스 포인트(100)(AP)는 도면부호 104와 106을 포함하는 그룹, 108과 110을 포함하는 또 다른 그룹, 112와 114를 포함하는 추가적인 그룹의 다수의 안테나 그룹들을 포함한다. 그러나, 도 1에서, 각각의 안테나 그룹에 대해 단지 두 개의 안테나들이 도시되어 있으나, 더 많거나 더 적은 안테나들이 각각의 안테나 그룹에 대하여 활용될 수 있다. 액세스 단말(116)(AT)은 안테나들(112 및 114)과 통신하며, 여기서 안테나들(112, 114)은 순방향 링크(FL)(120)를 통해 액세스 단말(116)에 정보를 전송하고 역방향 링크(RL)(118)를 통해 액세스 단말(116)로부터 정보를 수신한다. 액세스 단말(122)은 안테나들(106, 108)과 통신하며, 여기서 안테나들(106 및 108)은 순방향 링크(126)를 통해 액세스 단말(122)에 정보를 전송하고 역방향 링크(124)를 통해 액세스 단말(122)로부터 정보를 수신한다. FDD 시스템에서, 통신 링크들(118, 120, 124, 126)은 통신을 위하여 상이한 주파수를 이용할 수 있다. 예컨대, 순방향 링크(120)는 역방향 링크(118)에 의해 이용되는 주파수와 상이한 주파수를 이용할 수 있다.
액세스 포인트는 단말들과 통신하기 위하여 사용되는 고정 국일 수 있으며, 또한 액세스 포인트, 노드 B 또는 임의의 다른 용어로서 지칭될 수 있다. 액세스 단말은 또한 액세스 단말, 사용자 장비(UE), 무선 통신 장치, 단말, 액세스 단말 또는 임의의 다른 용어로 지칭될 수 있다.
도 2는 개시된 방법들 및 장치들이 활용될 수 있는 무선 시스템의 단순한 하나의 예로서 다중 입력 다중 출력(MIMO) 시스템(200)의 예에 대한 블록도이다. 시스템(200)은 송신기 시스템(210)(또한 액세스 포인트로도 알려짐) 및 수신기 시스템(250)(또한 액세스 단말로도 알려짐)을 포함한다. 송신기 시스템(210)에서, 다수의 데이터 스트림들에 대한 트래픽 데이터가 데이터 소스(212)로부터 전송(TX) 데이터 프로세서(214)로 제공된다.
일 양상에서, 각각의 데이터 스트림은 각각의 전송 안테나를 통해 전송된다. TX 데이터 프로세서(214)는 코딩된 데이터를 제공하기 위해 각각의 데이터 스트림에 대해 선택된 특정 코딩 방식에 기초하여 각각의 데이터 스트림에 대한 트래픽 데이터를 포맷, 코딩, 및 인터리빙한다.
각각의 데이터 스트림에 대하여 코딩된 데이터는 OFDM 기술들을 이용하여 파일롯 데이터와 다중화될 수 있다. 파일롯 데이터는 통상적으로 공지된 방법으로 처리되는 공지된 데이터 패턴이며 채널 응답을 추정하기 위하여 수신기 시스템에서 사용될 수 있다. 다음으로, 변조 심볼들을 제공하도록 각각의 데이터 스트림에 대하여 선택된 특정 변조 방식(예컨대, BPSK, QSPK, M-PSK, 또는 M-QAM)에 기초하여 각각의 데이터 스트림에 대하여 다중화된 파일롯 및 코딩된 데이터가 변조된다(즉, 심볼 매핑됨). 각각의 데이터 스트림에 대하여 데이터 레이트, 코딩, 및 변조가 프로세서(230)에 의해 수행되는 명령들에 의해 결정될 수 있다.
다음으로, 모든 데이터 스트림들에 대한 변조 심볼들이 TX MIMO 프로세서(220)에 제공되며, TX MIMO 프로세서(220)는 변조 심볼들을(예컨대, OFDM을 위하여) 추가로 처리할 수 있다. 다음으로, TX MIMO 프로세서(220)는 NT 변조 심볼 스트림들을 NT 송신기들(TMTR)(222a 내지 222t)에 제공한다. 어떠한 실시예들에서, TX MIMO 프로세서(220)는 데이터 스트림들의 심볼들에와 안테나들에 빔포밍(beamforming) 가중들을 적용하며, 상기 안테나들로부터 심볼들이 전송된다.
각각의 송신기(222)는 하나 이상의 아날로그 신호들을 제공하도록 각각의 심볼 스트림을 수신하여 처리하며, MIMO 채널을 통한 전송에 적합한 변조된 신호를 제공하도록 상기 아날로그 신호들을 추가로 컨디셔닝(예컨대, 증폭, 필터링, 및 상향변환)한다. 다음으로, 송신기들(222a 내지 222t)로부터의 NT 변조된 신호들은 NT 안테나들(224a 내지 224t)로부터 각각 송신된다.
수신기 시스템(250)에서, 전송된 변조된 신호들은 NR 안테나들(252a 내지 252r)에 의해 수신되고 각각의 안테나(252)로부터 수신된 신호는 각각의 수신기(RCVR)(254a 내지 254r)로 제공된다. 각각의 수신기(254)는 각각의 수신된 신호를 컨디셔닝(예컨대, 필터링, 증폭, 및 하향변환)하고, 샘플들을 제공하도록 컨디셔닝된 신호를 디지털화하고, 대응하는 "수신된" 심볼 스트림을 제공하도록 상기 샘플들을 추가로 처리한다.
다음으로, RX 데이터 프로세서(260)는 NT "검출된(detected)" 심볼 스트림들을 제공하기 위하여 특정 수신기 처리 기술에 기초하여 NR 수신기들(254)로부터 NR 수신된 심볼 스트림들을 수신하고 처리한다. 다음으로, RX 데이터 프로세서(260)는 데이터 스트림에 대한 트래픽 데이터를 복원시키기 위해서 각각의 검출된 심볼 스트림을 복조, 디인터리빙(deinterleaving), 및 디코딩한다. RX 데이터 프로세서(260)에 의한 처리는 송신기 시스템(210)에서 TX MIMO 프로세서(220) 및 TX 데이터 프로세서(214)에 의해 수행되는 처리와 상보적이다.
프로세서(270)는 어떤 사전 코딩 매트릭스를 사용할지를 주기적으로 결정한다(이하에서 설명됨). 프로세서(270)는 매트릭스 인덱스 부분과 랭크(rank) 값 부분을 갖는 역방향 링크 메시지를 형식화한다(formulate).
역방향 링크 메시지는 통신 링크 및/또는 수신된 데이터 스트림에 대한 다양한 타입의 정보를 포함할 수 있다. 다음으로, 역방향 링크 메시지는 데이터 소스(236)로부터 다수의 데이터 스트림들에 대한 트래픽 데이터를 또한 수신하는 TX 데이터 프로세서(238)에 의해 처리되며, 변조기(280)에 의해 변조되며, 송신기들(254a 내지 254r)에 의해 컨디셔닝되며, 송신기 시스템(210)에 의해 다시 전송된다.
송신기 시스템(210)에서, 수신기 시스템(250)으로부터 변조된 신호들이 안테나들(224)에 의해 수신되고, 수신기들(222)에 의해 컨디셔닝되고, 복조기(240)에 의해 복조되고, RX 데이터 프로세서(242)에 의해 수신기 시스템(250)에 의해 전송된 역방향 링크 메시지를 추출하도록 처리된다. 다음으로, 프로세서(230)는 빔포밍 가중치들을 결정하기 위하여 어떠한 사전 코딩 메트릭스를 사용할 지를 결정하고, 다음으로 상기 추출된 메시지를 처리한다.
도 3은 본 발명의 장치 및 방법들이 사용될 수 있는 트랜시버(300)의 예를 예시한다. 트랜시버(300)는 일 양상에서 도 2의 송신기(210)와 같은 액세스 포인트로서 구현될 수 있다. 특히, 도 3은 본 발명의 장치 및 방법들이 인코더 동작들에 관련되기 때문에 단지 트랜시버(300)의 송신기 부분들만을 예시한다. 트랜시버(300)는 디지털 신호 프로세서(DSP) 또는 임의의 다른 적절한 프로세서 장치에 의하여 구현될 수 있는 잡 처리 유닛(302)을 포함한다. 유닛(302)은 트랜시버(300)에 의하여 전송될 데이터를 처리하고 편성하며(organize) 비트 스트림을 인코더(304)에 출력한다. 예시된 잡 처리 유닛(302)은 일 양상에서 UMB 시스템들을 위한 FLDCH 데이터를 편성하도록 구성될 수 있다. LTE 시스템들의 다른 예에서, 처리 유닛(302)은 물리적 다운링크 공유 채널(PDSCH: Physical Downlink Shared Channel)을 처리하고 편성하도록 구성될 수 있다.
인코더(304)는 단순한 예들로서 컨벌루션(convolutional) 또는 터보(turbo) 인코딩과 같은 임의의 수의 공지된 인코딩 방식들을 사용하여 비트 스트림 데이터를 인코딩한다. 일 양상에서, 인코더(304)는 확장된 프레임 전송들과 같은, 특정 할당들을 위한 전체 인코딩된 비트들보다 오히려 다음 프레임 전송을 위한 충분한 인코딩된 비트들을 생성하고 출력하도록 구성될 수 있다. 프레임이 세팅된 수의 비트들이며 또한 프레임이 다수의 할당들을 포함할 수 있다는 것에 유의해야 한다. 언급된 바와같이, UMB 시스템들에서의 FLDCH 확장된 프레임 전송과 같은, 2개 이상의 순차적인 프레임들을 통한 전송을 명령하는 인코더 동작들 또는 할당들을 위하여, 인코더(304)는 N개의 순차적인 프레임들(즉, N이 2개 또는 이 보다 큰 프레임들 또는 멀티-프레임인 확장된 프레임 전송)으로 구성된 인코더 잡(job)을 N개의 순차적인 프레임들과 동일한 N개의 인코더 동작들로 분할하도록 구성될 수 있다. 이들 인코더 동작들의 각각은 단일 프레임 전송을 위하여 인코더 출력 버퍼 또는 메모리(306)에 출력된다. 확장된 프레임 전송들의 이러한 분할은 상이한 수명 기간들(예컨대, 임의의 할당들은 하나의 프레임을 지속하며, 확장된 프레임 전송 할당은 2개 이상의 프레임을 지속함)을 가진 할당들 또는 인코더 동작들을 버퍼(306)에서 제거한다.
인코더(304)로부터 출력된 인코딩된 비트 스트림이 인코더 출력 버퍼(306)에 버퍼링될때, 충분한 인코딩된 비트들은 단일 프레임 전송을 위하여 출력된다. 일 양상에서, 출력 버퍼(306)는 선형 메모리 모델에 따라 구성되며, 여기서 인코딩된 프레임에 대한 인코딩된 비트들은 버퍼(306)에 순차적으로 버퍼링 또는 저장된다. 특정 예에서, 출력 버퍼(306)는 선형 메모리 모델이 MIPS 및 메모리의 효율성을 향상시키기 때문에 인코더 출력 메모리에 대한 핑-퐁 선형 버퍼 메모리 모델에 따라 구성될 수 있다. 핑-퐁 선형 버퍼 모델은 인코딩된 비트들이 인코더 출력 버퍼를 순차적으로 점유할 것이라는 의미한다.
출력 버퍼(306)가 선형 핑-퐁 버퍼 모델에 따라 어떻게 구성될 수 있는 지에 관한 일례로서, 도 4는 버퍼(306)의 예시적인 블록도 구성을 예시한다. 핑-퐁 버퍼 모델에 따라 편성된 버퍼(306)는 인코더 출력 버퍼 0 및 인코더 출력 버퍼 1로서 라벨링된 2개의 편성가능한 개별 버퍼들(402, 404)을 포함한다. 핑-퐁 선형 버퍼 모델은, 2개의 개별 버퍼들을 활용함으로써, 하나의 버퍼로부터 다중화기로 출력하는 것과 동시에 인코더 처리 및 다른 버퍼에의 저장을 가능하게 한다. 즉, 한 버퍼의 데이터는 데이터의 다음 세트가 다른 버퍼로 판독되는 동안 다중화기로 판독된다. 버퍼들(402, 404)에서 알 수 있는 바와같이, 다수의 상이한 할당들 또는 동작들에 대한 다양한 인코딩된 비트들이 프레임을 위하여 저장될 수 있으며, 여기서 버퍼들(402, 404)의 각각은 단일 전송 프레임에 대한 인코딩된 비트들을 저장한다. 동작들 또는 할당들의 각각은 예로서 버퍼(402)의 버퍼 엔트리들(406, 408, 410)의 상이한 블록 크기들에 의하여 예시된 바와같이 상이한 수의 비트들을 포함할 수 있다.
버퍼(306)에 대한 선형 메모리 모델과 함께 이전에 논의된, 멀티-프레임 확장된 전송 할당들을 가진 인코더 잡들 또는 동작들의 버퍼링과 관련하여, 상이한 할당들 또는 인코더 동작들로부터의 인코딩된 비트들은 버퍼에서 동일한 수명 기간을 가져야 한다. 따라서, 현재 개시된 인코더(304)는 N개의 확장된 프레임들을 가진 멀티-프레임 인코더 동작을 N개의 개별 동작들로 분할하거나 또는 나누도록 구성된다. 예컨대, 3개의 프레임들을 통한 멀티-프레임 확장 전송을 위한 인코더 동작에서, 동작은 하나의 프레임 전송 마다 3개의 인코더 잡들 또는 동작들로 분할될 것이다. 따라서, 인코더(304)는 버퍼 엔트리(410)에 의하여 도시된 바와같이 분할된 N개의 인코더 잡중 첫번째로 인코딩된 제 1 비트들을 인코더 출력 버퍼 0(402)로 저장할 것이다. 이러한 엔트리(410)는 N개의 개별 인코더 동작들로 분할된, N개의 프레임들의 원래의 확장된 프레임 전송 동작 "3"과 관련하여 도시되며, 여기에서 엔트리(410)의 비트들은 분할된 N개의 프레임들 중 첫번째 프레임(도 4에서 확장된 프레임 0으로 기술됨)에 대한 인코딩된 비트들이다.
N개의 개별 인코더 동작들 중 제 1 동작의 인코딩과 버퍼(402)에의 저장 후에, N개의 개별 인코더 동작들 중 다음 동작이 인코딩된후 다중화기에 의한 인터리빙전에 버퍼링된다. 앞의 예를 계속하면, 원래의 동작 "3"의 이러한 다음 인코더 동작은 엔트리(412)에 의하여 예시되고 도 4에서 확장된 프레임 1로서 표시된 인코더 출력 버퍼 1(404)에 저장되는 인코딩된 비트들을 생성한다. 엔트리들(410, 412)의 크기가 동일한 것으로 도시되며, 이는 N개의 개별 인코더 동작들의 각각이 대략 동일한 수의 인코딩된 비트들의 인코딩을 실행한다는 것을 의미한다. 그러나, 일 양상에서, N개의 프레임들의 원래의 MAC 계층 할당 또는 동작의 분할은 할당 또는 동작에 할당된 직교 주파수 분할 다중화(OFDM) 톤들의 수에 기초한다. 따라서, 분할은 확장된 프레임 전송을 위한 전체 수의 OFDM 톤들을 프레임마다 대략 동일한 수의 할당된 톤들로 분할함으로써 수행될 수 있다. 결과적으로, 버퍼들(402, 404)의 엔트리들(410, 412)의 예에서 저장된 인코딩된 비트들의 수는 크기에 있어서 대략 동일하다.
도 3을 다시 참조하면, 트랜시버 장치(300)는 또한 인코더 출력 버퍼(306)로부터 판독된 인코딩된 데이터를 인터리빙하기 위하여 사용되는 다중화기(여기에서는 또한 MUX 엔진으로 지칭됨)(308)를 포함한다. 인코딩 및 인터리빙된 데이터는 안테나(312)를 통해 무선 RF 전송을 위한 임의의 적절한 변조 방식에 따라 동작하는 변조기(310)로 전송된다.
MUX 엔진(308)이 프레임의 끝 부분에 있는 인코딩된 비트 카운트(count) 또는 비트 스트림 상태를 업데이트하도록 구성된다. 비트 스트림의 이러한 콘텍스트(context) 상태는 인코더로 하여금 인터리빙되어 전송을 위하여 출력되는 비트들의 상태를 알도록 하기 위하여 인코더(304)에 전송된다. 확장된 프레임 전송들에 있어서, 인코더(304)가 프레임의 끝 전에 인코딩 동작들을 실행하기 때문에, 인코더(304)는 MUX 엔진(308)으로부터 최신 상태 변수 정보를 가지지 않을 것이다. 이 경우에, 인코더는 비트 스트림 상태에 대한 임의의 최악 경우의 수들을 가정하고 원래의 확장된 프레임 전송 동작의 각각의 분할된 프레임에 대한 임의의 추가 비트들을 제공하도록 구성된다. MUX 엔진(308)이 N개의 인코더 동작들의 다음 프레임에 도달하는 시간까지, 비트 스트림 상태 변수들은 인코더(304)에 의하여 수신되어 업데이트되고, 다음 프레임에 대한 적절한 비트들만을 선택하기 위하여 사용될 것이다. 생성된 이들 초과 비트들은 특히 확장된 프레임 전송이 단지 UMB의 낮은 패킷 포맷에 대하여만 타겟되는 구현들을 위하여 인코더 출력 버퍼 크기를 증가시키지 않을 것이다. 현재 개시된 방법들 및 장치들은 또한 예컨대 변조 및 코딩 방식들(MCS)과 함께 LTE 시스템들의 낮은 패킷 포맷들에 적용가능하다.
인코더(304), 출력 버퍼(306) 및 MUX 엔진(308)간의 상호 작용에 대한 타이밍의 예시로서, 도 5는 프레임 인코딩, 프레임들의 버퍼링 및 다중화의 시간 라인을 예시한다. 예시된 바와같이, 인코더(304)는 프레임, 즉 본 예에서 도면부호 504로 표시된 프레임 0의 인코딩을 시작하기 위하여 화살표 502로 표시된 바와같이 초기화된다. 초기화시에, 인코더는 상태 노드들을 초기화하며, 상태 노드 정보(즉, 비트 스트림 상태 변수들)를 복사한다. 인코더(304)는 저장을 위한 버퍼(306)(예컨대, 인코더 출력 버퍼(402))의 부분에 인코딩된 비트들을 출력한다. 시간 t1에서, 저장된 프레임(504)은 MUX 엔진(308)으로 판독되며, 인코딩된 비트들의 인터리빙이 수행된다. MUX 엔진이 버퍼(306)로부터 인코딩된 비트를 처리하는 기간동안, 인코더(304)는 화살표 506에 의하여 표시된 바와같이 제 1 프레임(프레임 0(504))에 대한 비트의 인코딩 및 저장을 완료한다. 이 시간에, 인코더(304)는 본 예에서 프레임 1로 지칭되고 도면부호 508로 표시되는 다음 프레임에 대한 비트들을 인코딩하는 것을 시작할 것이다. 인코더(304)는 MUX 엔진(308)이 프레임 0에 대한 자신의 처리를 종결(즉, 시간 t2에 의하여 표시된 종결)하지 않았기 때문에, MUX 엔진(308)으로부터의 최신 비트 스트림 상태 정보를 가지지 않을 것이다. 따라서, 인코더(306)는 다음 프레임의 인코딩을 위한 비트 스트림 상태의 보수적인(conservative) 추정을 가정하도록 구성되며, 즉 인코더(306)는 이전 프레임 0(504)에 대하여 매우 적은 수의 심볼들이 다중화되었다는 것을 가정한다. 경험적 또는 임의적 베이스(base)들에 기초하여 또는 특정 통신 시스템에 기초하여 적절한 수로 세팅될 수 있는 이러한 보수적인 추정은 다음 프레임(즉, 프레임 1(508))에 대하여 필수적으로 요구되는 것보다 더 많은 비트들을 생성할 것이다.
시간 t2에서, MUX 엔진(308)은 프레임 0을 다중화하는 것을 종료한 다음에 화살표 510에 의하여 표시된 바와같이 업데이트된 비트 스트림 상태 정보를 전송을 위한 서브패킷으로 복사할 것이다. 부가적으로, 이러한 시간에, MUX 엔진(308)은 다음 인코더 동작을 인코딩할때 사용하는 인코더(304)에 업데이트된 비트 스트림 상태 정보를 통신할 수 있다. 게다가, 시간 t2에서, MUX 엔진(304)은 활성 큐가 되는 버퍼(306)(즉, 인코더 출력 버퍼 1(404))의 다른 부분으로부터 인코딩된 비트들을 판독하는 것을 시작할 것이다. 임의의 확장된 프레임 할당 또는 동작은 N개의 순차적인 프레임들 중 다음 프레임이 확장된 프레임 전송 잡과 적절하게 조화(accord)되도록 MUX 엔진(308)이 비트 스트림 상태를 내부적으로 업데이트하는 것을 필요로 하며, 대응하는 적절한 비트들은 MUX 엔진(308)에 의하여 선택된다. 이러한 동작은 화살표 512에 의하여 표시된다. 당업자에 의하여 인식되는 바와같이, 도 5의 시간 라인은 확장된 프레임 전송들을 포함하는 모든 서브패킷들 또는 프레임들에 대하여 필요에 따라 기술된 동작들을 반복하면서 계속된다.
도 6은 선형 메모리 모델에 기초하여 데이터를 인코딩 및 버퍼링하기 위하여 무선 통신 시스템에서 사용되는 방법(600)의 흐름도를 예시한다. 방법(600)은 도 3에 예시된 트랜시버 장치(300) 뿐만아니라 도 1 또는 도 2에 예시된 송신기들의 다양한 컴포넌트들에 의하여 예시적으로 구현될 수 있다.
방법(600)은, 블록(602)에 기술된 바와같이, N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 각각 구성하는 N개의 인코더 동작들로 분할하는 단계에서 시작한다. 블록(602)의 프로세스는 인코더(304), DSP 또는 다른 적절한 프로세서 또는 이들의 조합에 의하여 구현될 수 있다. 블록(602)에서 인코더 동작의 분할후에, 흐름은 블록(604)으로 진행한다. 여기서, N개의 인코더 동작들 각각에 대한 인코딩된 비트들은 인코더 출력 버퍼에 순차적으로 버퍼링된다. 즉, 분할된 N개의 인코더 동작들의 각각은 버퍼(306)에 순차적으로 버퍼링되며, 여기서 N개의 동작들중 제 1 동작은 선형 모델링된 버퍼(306)의 부분(예컨대, 제 1 부분(402))으로 인코딩되며, N개의 인코더 동작들 중 다음 동작은 버퍼(306)(예컨대, 제 2 부분(404))에 버퍼링되며, N개의 인코더 동작들 중 더 다음 동작은 버퍼(306)(예컨대, 제 1 인코더 동작으로부터의 비트들이 MUX 엔진(408)에 의하여 판독되었기 때문에 지금은 자유로운(free) 제 1 부분(402))에 버퍼링된다.
블록 (604)에 추가적으로 도시된 바와같이, N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 N개의 인코더 동작들 중 다음 인코더 동작의 비트들이 인코더 출력 버퍼에 저장되는 동안 버퍼로부터 다중화기 엔진으로 판독된다. 이러한 동작의 일례는 이전에 논의된 핑-퐁 선형 버퍼 모델(ping-pong linear buffer model)이다. 블록(604)의 프로세스들이 도 3에 예시된 인코더(304), 버퍼(306) 및 MUX 엔진(308)에 의하여 실행될 수 있다는 것에 유의해야 한다. 대안적으로, 블록(604)의 프로세스들의 다양한 부분들은 코드 또는 프로세서 명령들을 저장하는 메모리와 결합된 DSP 또는 임의의 다른 적절한 프로세서와 같은 프로세서에 의하여 실행될 수 있다. 방법(600)의 프로세스들을 구현하기 위한 추가적인 프로세서 및 메모리의 예가 도 3에서 대안 프로세서(314) 및 메모리(316)에 의하여 예시된다.
방법(600)은 이들 프로세스들이 방법(600)의 방송 구현을 실시하는데 있어서 필수적이지 않기 때문에 대시선의 블록(606)에 도시된 추가 프로세스를 추가로 포함할 수 있다. 블록(606)에 의하여 도시된 바와같이, 방법(600)은 다중화기 엔진에 의한 N개의 인코더 동작들 중 하나의 인코더 동작의 다중화후에 상기 하나의 인코더 동작의 인코딩된 비트들에 기초하여 비트 스트림 상태를 업데이트하는 단계를 더 포함할 수 있다. 따라서, 이전에 논의된 바와같이, MUX 엔진(408)이 인코더 동작을 다중화하는 것을 완료하였을때, 비트 스트림 상태는 다중화기(408)에 의하여 사용되는 비트들에 기초하여 업데이트된다. 또한, 블록(606)의 프로세스들이 비록 명백하게 언급되지 않았을지라도 본질적으로 MUX 엔진의 다중화 동작의 실행을 포함한다는 것에 유의해야 한다. 비트 스트림 상태의 업데이트후에, 블록(606)에 도시된 바와같이 업데이트된 비트 스트림 상태를 이용하여 N개의 인코더 동작들 중 순차적인 다음 동작으로부터 다중화기 엔진에 대한 적절한 비트들이 선택된다.
도 7은 인코딩 동작들로부터 생성되는 비트들의 인코딩 동작들 및 선형 버퍼링을 위하여 활용될 수 있는 장치(702)를 포함하는, 무선 통신 시스템에서 사용하기 위한 트랜시버 장치(700)의 블록도를 예시한다. 장치(702)는 N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할하기 위한 모듈 또는 수단(704)을 포함한다. 수단(704)은 인코더(304)와 같은 인코더내의 로직 또는 프로세서, 잡 프로세서(302), DSP와 같은 다른 적절한 프로세서, 또는 이들의 임의의 조합에 의하여 구현될 수 있다. 수단(704)의 기능이 도 6의 블록(602)과 관련하여 앞서 기술된 기능들과 유사하다는 것에 유의해야 한다.
수단(704)에 의하여 결정된 인코딩된 N개의 인코더 동작들은 버스(706) 또는 유사한 적절한 통신 커플링(coupling)을 통해 장치(702)내의 다양한 다른 모듈들 또는 수단에 의하여 통신될 수 있다. 도 7의 특정 예에서, 수단(704)에 의하여 생성된 인코딩된 비트들은, 버스(706)를 통해, 인코더 출력 버퍼에 N개의 인코더 동작들 각각에 대한 비트들을 순차적으로 버퍼링하기 위한 수단(708)에 통신된다. 일 양상에서 N개의 인코더 동작들의 버퍼링된 인코더 동작의 비트들은 N개의 인코더 동작들의 다음 인코더 동작의 비트들이 수단(708)에 의하여 인코더 출력 버퍼에 저장되는 동안 수단(708)에 의하여 버퍼로부터 다중화기 엔진으로 판독된다는 것에 유의해야 한다. 수단(708)은 도 3의 예에서 기술된 인코더(304), 프로세서(302), 버퍼(306) 또는 MUX 엔진(308) 중 하나 이상에 의하여 또는 추가 DSP 또는 유사한 프로세서의 도움으로 예로서 구현될 수 있다. 수단(708)의 기능이 도 6의 방법의 블록(604)에서 수행되는 기능들과 유사하다는 것에 유의해야 한다.
장치(702)는 다중화기 엔진에 의한 N개의 인코더 동작들 중 하나의 인코더 동작의 다중화후에 상기 하나의 인코더 동작의 인코딩된 비트들에 기초하여 비트 스트림 상태를 업데이트하기 위한 수단(710)의 옵션을 추가적으로 포함할 수 있다. 수단(710)은 예컨대 MUX 엔진(306), 버퍼(306), 인코더(304), DSP와 같은 프로세서, 또는 이들의 임의의 조합에 의하여 구현될 수 있다. 부가적으로, 수단(710)의 기능이 도 6의 블록(606)과 관련하여 논의된 프로세스들과 유사하다는 것에 유의해야 한다.
더욱이, 장치(702)는 업데이트된 비트 스트림 상태를 사용하여 N개의 인코더 동작들 중 순차적인 다음 동작으로부터 다중화기 엔진에 대한 적절한 비트들을 선택하기 위한 다른 선택적인 수단(712)을 포함할 수 있다. 수단(712)은 예컨대 MUX 엔진(308), 버퍼(306), 인코더(304), DSP와 같은 프로세서, 또는 이들의 임의의 조합에 의하여 구현될 수 있다. 부가적으로, 수단(712)의 기능이 도 6의 블록(606)과 관련하여 논의된 프로세스들과 유사하다는 것에 유의해야 한다.
장치(702)는 또한 어떤 모듈들의 프로세스들 및 동작들을 실행하기 위한 컴퓨터 판독가능 명령들 및 데이터를 저장하도록 구성된 선택적 컴퓨터 판독가능 매체 또는 메모리 장치(714)를 추가적으로 포함할 수 있다. 부가적으로, 장치(702)는 메모리(714)의 컴퓨터 판독가능 명령들을 실행하기 위한 프로세서(716)를 포함할 수 있으며, 장치(702)내의 다양한 모듈들 또는 수단의 하나 이상의 기능들을 실행하도록 구성될 수 있다.
당업자는 정보 및 신호들이 다양한 상이한 기술들중 일부를 사용하여 표현될 수 있음을 잘 이해할 것이다. 예컨대, 앞의 설명 전반에 걸쳐 참조될 수 있는 데이터, 지령, 명령, 정보, 신호, 비트, 심볼, 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광 필드 또는 입자, 또는 이들의 임의의 조합으로 표현될 수 있다.
설명을 간략화하기 위하여 방법이 일련의 또는 다수의 동작들로서 도시되고 기술되는 반면에, 여기에 기술된 프로세스들은 일부 동작들이 여기에 도시되고 기술된 것과 상이한 순서들로 발생되고 및/또는 여기에 도시되고 기술된 것과 다른 동작들과 동시에 발생할 수 있기 때문에 동작들의 순서에 의하여 제한되지 않는다는 것이 이해되어야 한다. 예컨대, 당업자는 방법이 예컨대 상태도에서 일련의 상호 관련된 상태들 또는 이벤트들로서 대안적으로 표현될 수 있다는 것을 인식할 것이다. 더욱이, 여기에 제시된 주요 방법들에 따라 일 방법을 구현하는데 있어서 모든 기술된 동작들이 요구되지 않을 수 있다.
당업자는 여기에서 제시된 실시예들과 관련하여 기술된 다양한 예시적인 논리블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있음을 추가로 인식할 것이다. 하드웨어 및 소프트웨어의 상호 호환성을 명확히 하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 그들의 기능적 관점에서 앞서 기술되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 대해 부가된 설계 제한들에 의존한다. 당업자는 기술된 기능들을 각각의 특정 애플리케이션에 대해 다양한 방식으로 구현할 수 있지만, 이러한 구현 결정들이 본 발명의 영역을 벗어나는 것으로 해석되지 않아야 한다.
여기에 개시된 실시예들과 관련하여 기술된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들이 범용 프로세서; 디지털 신호 프로세서, DSP; 주문형 집적회로, ASIC; 필드 프로그램가능 게이트 어레이, FPGA; 또는 다른 프로그램가능 논리 장치; 개별 게이트 또는 트랜지스터 로직; 개별 하드웨어 컴포넌트들; 또는 여기에 기술된 기능들을 수행하도록 설계된 것들의 조합을 통해 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로 프로세서 일 수 있지만; 대안적으로, 이러한 프로세서는 임의의 기존 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 예컨대 DSP 및 마이크로프로세서, 다수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로 프로세서, 또는 임의의 다른 이러한 구성들의 조합과 같이 계산 장치들의 조합으로서 구현될 수 있다.
여기에서 제시된 실시예들과 관련하여 기술된 알고리즘 또는 방법의 단계들 은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들의 조합에 의해 직접 구현될 수 있다. 소프트웨어 모듈들은 RAM 메모리; 플래시 메모리; ROM 메모리; EPROM 메모리; EEPROM 메모리; 레지스터; 하드디스크; 휴대용 디스크; CD-ROM; 또는 공지된 저장 매체의 임의의 다른 형태로서 존재할 수 있다. 예시적인 저장매체는 프로세서와 결합되어, 프로세서는 저장매체로부터 정보를 판독하여 저장매체에 정보를 기록할 수 있다. 대안적으로, 저장 매체는 프로세서의 구성요소일 수 있다. 프로세서 및 저장매체는 ASIC 에 위치할 수 있다. ASIC 는 사용자 단말에 위치할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말에서 개별 컴포넌트들로서 존재할 수 있다.
하나 이상의 예시적인 예들에서, 기술된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합을 통해 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터 판독가능한 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나, 또는 이들을 통해 전송될 수 있다. 컴퓨터 판독가능한 매체는 컴퓨터 저장 매체 및 일 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 용이하게 하는 임의의 매체를 포함하는 통신 매체를 포함한다. 저장 매체는 컴퓨터에 의하여 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 예컨대, 이러한 컴퓨터 판독가능한 매체는 RAM,ROM,EEPROM,CD-ROM 또는 다른 광학 디스크 저장 매체, 자기 디스크 저장 매체 또는 다른 자기 저장 장치들, 또는 명령들 또는 데이터 구조들의 형태로 요구되는 프로그램 코드를 반송(carry)하거나 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결 수단이 컴퓨터 판독가능한 매체로 간주될 수 있다. 예컨대, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 라인(DSL), 또는 적외선 라디오, 및 마이크로웨이브와 같은 무선 기술들을 통해 전송되는 경우, 이러한 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선 라디오, 및 마이크로웨이브와 같은 무선 기술들이 이러한 매체의 정의 내에 포함된다. 여기서 사용되는 disk 및 disc은 컴팩트 disc(CD), 레이저 disc , 광 disc, DVD, 플로피 disk, 및 블루-레이 disc를 포함하며, 여기서 disk는 데이터를 자기적으로 재생하지만, disc은 레이저를 통해 광학적으로 데이터를 재생한다. 상기 조합들 역시 컴퓨터 판독가능한 매체의 범위 내에 포함되어야 한다.
여기에 개시된 예들은 당업자로 하여금 현재 개시된 요지를 이용하거나 또는 실시할 수 있도록 제공된다. 이들 개시된 예들에 대한 다양한 수정들은 당업자에게 명백할 것이며, 여기에서 정의된 일반적인 원리들은 본 발명의 개시들로부터 벗어나지 않고 다른 실시예들에 적용될 수 있다. 또한, 용어 “예시적인”은 여기서 “예, 보기, 또는 예시로서 기능하는” 것을 의미하는 것으로 이용된다. “예시적인” 것으로서 여기 기재되는 임의의 예가 반드시 다른 예들에 비해 바람직하거나 유리한 것으로 해석되는 것은 아니다. 따라서, 본 발명은 여기에 제시된 예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.

Claims (45)

  1. 무선 통신 시스템에서 사용하기 위한 방법으로서,
    N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작(operation)을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할(dividing)하는 단계; 및
    인코더 출력 버퍼에 상기 N개의 인코더 동작들 각각에 대한 비트들을 순차적으로 버퍼링하는 단계를 포함하며, 상기 N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들 중 다음 인코더 동작의 비트들이 상기 인코더 출력 버퍼에 저장되는 동안 상기 인코더 출력 버퍼로부터 다중화기 엔진으로 판독되는,
    방법.
  2. 제 1항에 있어서, 상기 다중화기 엔진에 의한 상기 N개의 인코더 동작들 중 하나의 인코더 동작의 다중화 후에 상기 하나의 인코더 동작의 인코딩된 비트들에 기초하여 비트 스트림 상태를 업데이트하는 단계; 및
    업데이트된 비트 스트림 상태를 사용하여 상기 N개의 인코더 동작들의 순차적인 다음 인코딩 동작으로부터 상기 다중화기 엔진에 대한 적절한 비트들을 선택하는 단계를 더 포함하는, 방법.
  3. 제 2항에 있어서, 다음 인코더 동작을 위하여 상기 업데이트된 비트 스트림 상태를 상기 인코더에 전송하는 단계를 더 포함하는, 방법.
  4. 제 1항에 있어서, 상기 N개의 프레임들이 인코딩되게 하는 인코더 동작은 UMB 확장된 프레임 전송인, 방법.
  5. 제 1항에 있어서, 상기 인코더 출력 버퍼는 적어도 제 1 및 제 2 버퍼 부분들을 가진 핑-퐁 선형 버퍼(ping-pong linear buffer)로서 구성되는, 방법.
  6. 제 5항에 있어서, 상기 N개의 인코더 동작들 중 제 1 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들 중 다음 제 2 순차적인 인코더 동작의 비트들이 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 하나에 저장되는 동안 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 다른 하나로부터 상기 다중화기 엔진으로 판독되는, 방법.
  7. 제 1항에 있어서, 상기 인코더는 UMB FLDCH 인코더인, 방법.
  8. 제 1항에 있어서, 상기 인코더는 LTE PDSCH 인코더인, 방법.
  9. 제 1항에 있어서, 상기 N개의 순차적인 프레임들이 인코딩되게 하는 인코더 동작은 확장된 프레임 전송인, 방법.
  10. 무선 통신 시스템에서 사용하기 위한 트랜시버로서,
    상기 트랜시버는,
    인코더 출력 버퍼,
    다중화기 엔진, 및
    인코더를 포함하며;
    상기 인코더는,
    N개의 순차적인 프레임들이 상기 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할하고, 그리고
    인코더 출력 버퍼에 상기 N개의 인코더 동작들의 비트들을 순차적으로 버퍼링하도록 구성되며;
    상기 N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들 중 다음 인코더 동작의 비트들이 상기 인코더 출력 버퍼에 저장되는 동안 상기 인코더 출력 버퍼로부터 상기 다중화기 엔진으로 판독되는,
    트랜시버.
  11. 제 10항에 있어서, 상기 다중화기 엔진은,
    다중화 후에 상기 N개의 인코더 동작들 중 하나의 인코더 동작의 인코딩된 비트들에 기초하여 비트 스트림 상태를 업데이트하고, 그리고
    업데이트된 비트 스트림 상태를 사용하여 상기 N개의 인코더 동작들 중 순차적인 다음 인코딩 동작으로부터 상기 다중화기 엔진에 대한 적절한 비트들을 선택하도록 구성되는, 트랜시버.
  12. 제 11항에 있어서, 상기 다중화기 엔진은 다음 인코더 동작을 위하여 상기 업데이트된 비트 스트림 상태를 상기 인코더에 전송하도록 추가적으로 구성되는, 트랜시버.
  13. 제 10항에 있어서, 상기 N개의 프레임들이 인코딩되게 하는 인코더 동작은 UMB 확장된 프레임 전송인, 트랜시버.
  14. 제 10항에 있어서, 상기 인코더 출력 버퍼는 적어도 제 1 및 제 2 버퍼 부분들을 가진 핑-퐁 선형 버퍼로서 구성되는, 트랜시버.
  15. 제 14항에 있어서, 상기 N개의 인코더 동작들 중 제 1 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들 중 다음 제 2 순차적인 인코더 동작의 비트들이 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 하나에 저장되는 동안 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 다른 하나로부터 상기 다중화기 엔진으로 판독되는, 트랜시버.
  16. 제 10항에 있어서, 상기 인코더는 UMB FLDCH 인코더인, 트랜시버.
  17. 제 10항에 있어서, 상기 인코더는 LTE PDSCH 인코더인, 트랜시버.
  18. 제 10항에 있어서, 상기 N개의 순차적인 프레임들이 인코딩되게 하는 인코더 동작은 확장된 프레임 전송인, 트랜시버.
  19. 무선 통신 시스템에서 사용하기 위한 장치로서,
    N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할하기 위한 수단; 및
    인코더 출력 버퍼에 상기 N개의 인코더 동작들 각각에 대한 비트들을 순차적으로 버퍼링하기 위한 수단을 포함하며, 상기 N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들의 다음 인코더 동작의 비트들이 상기 인코더 출력 버퍼에 저장되는 동안 상기 인코더 출력 버퍼로부터 다중화기 엔진으로 판독되는,
    장치.
  20. 제 19항에 있어서, 상기 다중화기 엔진에 의한 상기 N개의 인코더 동작들 중 하나의 인코더 동작의 다중화 후에 상기 하나의 인코더 동작의 인코딩된 비트들에 기초하여 비트 스트림 상태를 업데이트하기 위한 수단; 및
    업데이트된 비트 스트림 상태를 사용하여 상기 N개의 인코더 동작들 중 순차적인 다음 인코딩 동작으로부터 상기 다중화기 엔진에 대한 적절한 비트들을 선택하기 위한 수단을 더 포함하는, 장치.
  21. 제 20항에 있어서, 다음 인코더 동작을 위하여 상기 업데이트된 비트 스트림 상태를 상기 인코더에 전송하기 위한 수단을 더 포함하는, 장치.
  22. 제 19항에 있어서, 상기 N개의 프레임들이 인코딩되게 하는 인코더 동작은 UMB 확장된 프레임 전송인, 장치.
  23. 제 19항에 있어서, 상기 인코더 출력 버퍼는 적어도 제 1 및 제 2 버퍼 부분들을 가진 핑-퐁 선형 버퍼로서 구성되는, 장치.
  24. 제 23항에 있어서, 상기 N개의 인코더 동작들 중 제 1 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들 중 다음 제 2 순차적인 인코더 동작의 비트들이 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 하나에 저장되는 동안 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 다른 하나로부터 상기 다중화기 엔진으로 판독되는, 장치.
  25. 제 19항에 있어서, 상기 인코더는 UMB FLDCH 인코더인, 장치.
  26. 제 19항에 있어서, 상기 인코더는 LTE PDSCH 인코더인, 장치.
  27. 제 19항에 있어서, 상기 N개의 순차적인 프레임들이 인코딩되게 하는 인코더 동작은 확장된 프레임 전송인, 장치.
  28. 무선 통신 시스템에서 사용하기 위한 장치로서,
    상기 장치는 프로세서, 및 데이터를 저장하기 위하여 상기 프로세서에 연결된 메모리를 포함하며;
    상기 프로세서는,
    N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할하고, 그리고
    인코더 출력 버퍼에 상기 N개의 인코더 동작들 각각에 대한 비트들을 순차적으로 버퍼링하도록 구성되며;
    상기 N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들 중 다음 인코더 동작의 비트들이 상기 인코더 출력 버퍼에 저장되는 동안 상기 인코더 출력 버퍼로부터 다중화기 엔진으로 판독되는,
    장치.
  29. 제 28항에 있어서, 상기 프로세서는,
    상기 다중화기 엔진에 의한 상기 N개의 인코더 동작들 중 하나의 인코더 동작의 다중화 후에 상기 하나의 인코더 동작의 인코딩된 비트들에 기초하여 비트 스트림 상태를 업데이트하고, 그리고
    업데이트된 비트 스트림 상태를 사용하여 상기 N개의 인코더 동작들 중 순차적인 다음 인코딩 동작으로부터 상기 다중화기 엔진에 대한 적절한 비트들을 선택하도록 추가적으로 구성되는, 장치.
  30. 제 29항에 있어서, 상기 프로세서는 다음 인코더 동작을 위하여 상기 업데이트된 비트 스트림 상태를 상기 인코더에 전송하도록 추가적으로 구성되는, 장치.
  31. 제 28항에 있어서, 상기 N개의 프레임들이 인코딩되게 하는 인코더 동작은 UMB 확장된 프레임 전송인, 장치.
  32. 제 28항에 있어서, 상기 인코더 출력 버퍼는 적어도 제 1 및 제 2 버퍼 부분들을 가진 핑-퐁 선형 버퍼로서 구성되는, 트랜시버.
  33. 제 32항에 있어서, 상기 N개의 인코더 동작들 중 제 1 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들 중 다음 제 2 순차적인 인코더 동작의 비트들이 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 하나에 저장되는 동안 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 다른 하나로부터 상기 다중화기 엔진으로 판독되는, 장치.
  34. 제 28항에 있어서, 상기 인코더는 UMB FLDCH 인코더인, 장치.
  35. 제 28항에 있어서, 상기 인코더는 LTE PDSCH 인코더인, 장치.
  36. 제 28항에 있어서, 상기 N개의 순차적인 프레임들이 인코딩되게 하는 인코더 동작은 확장된 프레임 전송인, 장치.
  37. 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 물건으로서,
    상기 컴퓨터-판독가능 매체는,
    컴퓨터로 하여금 N개의 순차적인 프레임들이 인코더에 의하여 인코딩되게 하는 인코더 동작을 단일 프레임 전송을 위하여 각각 지정된 N개의 인코더 동작들로 분할하도록 하기 위한 코드, 및
    컴퓨터로 하여금 인코더 출력 버퍼에 상기 N개의 인코더 동작들 각각에 대한 비트들을 순차적으로 버퍼링하도록 하기 위한 코드를 포함하며;
    상기 N개의 인코더 동작들 중 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들 중 다음 인코더 동작의 비트들이 상기 인코더 출력 버퍼에 저장되는 동안 상기 인코더 출력 버퍼로부터 다중화기 엔진으로 판독되는,
    컴퓨터 프로그램 물건.
  38. 제 37항에 있어서, 상기 컴퓨터-판독가능 매체는,
    컴퓨터로 하여금 상기 다중화기 엔진에 의한 상기 N개의 인코더 동작들 중 하나의 인코더 동작의 다중화 후에 상기 하나의 인코더 동작의 인코딩된 비트들에 기초하여 비트 스트림 상태를 업데이트하도록 하기 위한 코드; 및
    컴퓨터로 하여금 업데이트된 비트 스트림 상태를 사용하여 상기 N개의 인코더 동작들 중 순차적인 다음 인코딩 동작으로부터 상기 다중화기 엔진에 대한 적절한 비트들을 선택하도록 하기 위한 코드를 더 포함하는, 컴퓨터 프로그램 물건.
  39. 제 38항에 있어서, 상기 컴퓨터-판독가능 매체는 컴퓨터로 하여금 다음 인코더 동작을 위하여 상기 업데이트된 비트 스트림 상태를 상기 인코더에 전송하도록 하기 위한 코드를 더 포함하는, 컴퓨터 프로그램 물건.
  40. 제 37항에 있어서, 상기 N개의 프레임들이 인코딩되게 하는 인코더 동작은 UMB 확장된 프레임 전송인, 컴퓨터 프로그램 물건.
  41. 제 37항에 있어서, 상기 인코더 출력 버퍼는 적어도 제 1 및 제 2 버퍼 부분들을 가진 핑-퐁 선형 버퍼로서 구성되는, 컴퓨터 프로그램 물건.
  42. 제 41항에 있어서, 상기 N개의 인코더 동작들 중 제 1 버퍼링된 인코더 동작의 비트들은 상기 N개의 인코더 동작들 중 다음 제 2 순차적인 인코더 동작의 비트들이 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 하나에 저장되는 동안 상기 인코더 출력 버퍼의 제 1 및 제 2 버퍼 부분들 중 다른 하나로부터 상기 다중화기 엔진으로 판독되는, 컴퓨터 프로그램 물건.
  43. 제 37항에 있어서, 상기 인코더는 UMB FLDCH 인코더인, 컴퓨터 프로그램 물건.
  44. 제 37항에 있어서, 상기 인코더는 LTE PDSCH 인코더인, 컴퓨터 프로그램 물건.
  45. 제 37항에 있어서, 상기 N개의 순차적인 프레임들이 인코딩되게 하는 인코더 동작은 확장된 프레임 전송인, 컴퓨터 프로그램 물건.
KR1020107014883A 2007-12-05 2008-12-05 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법 KR101308927B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US99246307P 2007-12-05 2007-12-05
US60/992,463 2007-12-05
US12/328,697 US7898443B2 (en) 2007-12-05 2008-12-04 Apparatus and methods using a linear memory model for encoder output buffers
US12/328,697 2008-12-04
PCT/US2008/085704 WO2009076217A2 (en) 2007-12-05 2008-12-05 Apparatus and methods using a linear memory model for encoder output buffers

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020127002759A Division KR20120023190A (ko) 2007-12-05 2008-12-05 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법
KR1020137009681A Division KR101365133B1 (ko) 2007-12-05 2008-12-05 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100096227A true KR20100096227A (ko) 2010-09-01
KR101308927B1 KR101308927B1 (ko) 2013-09-23

Family

ID=40721619

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020127002759A KR20120023190A (ko) 2007-12-05 2008-12-05 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법
KR1020107014883A KR101308927B1 (ko) 2007-12-05 2008-12-05 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법
KR1020137009681A KR101365133B1 (ko) 2007-12-05 2008-12-05 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127002759A KR20120023190A (ko) 2007-12-05 2008-12-05 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137009681A KR101365133B1 (ko) 2007-12-05 2008-12-05 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법

Country Status (7)

Country Link
US (1) US7898443B2 (ko)
EP (1) EP2223455B1 (ko)
JP (1) JP5199386B2 (ko)
KR (3) KR20120023190A (ko)
CN (2) CN101889411B (ko)
TW (1) TW200934167A (ko)
WO (1) WO2009076217A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101783271B1 (ko) * 2009-12-10 2017-10-23 삼성전자주식회사 정보 객체의 인코딩을 위한 방법 및 이를 이용한 인코더
TWI399645B (zh) * 2010-01-15 2013-06-21 Silicon Motion Inc 管理記憶體讀出資料之方法以及記憶裝置
JP6474904B2 (ja) * 2015-08-21 2019-02-27 日本電信電話株式会社 無線通信システムおよび無線通信方法
CN105611295B (zh) * 2015-12-23 2018-10-02 中国航天时代电子公司 一种在soc上实现视频采集压缩传输的系统和方法
CN108924561A (zh) * 2018-07-30 2018-11-30 西安安国软件有限公司 基于h.264视频压缩标准的实时视频快速压缩方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917438A (en) * 1995-06-30 1999-06-29 Victor Company Of Japan, Ltd. Data storing and outputting apparatus
JP3373130B2 (ja) * 1997-03-24 2003-02-04 沖電気工業株式会社 画像復号化装置
JP3599704B2 (ja) * 1999-06-25 2004-12-08 サムスン エレクトロニクス カンパニー リミテッド 符号分割多重接続通信システムのチャネル符号化／多重化装置及び方法
US6621795B1 (en) * 1999-10-12 2003-09-16 Verizon Corporate Services Group Inc. Band manager for use in multiple-channel networks
KR20030009669A (ko) * 2001-07-23 2003-02-05 삼성전자주식회사 다채널 영상 부호화기 및 그 부호화 방법
US6577254B2 (en) * 2001-11-14 2003-06-10 Hewlett-Packard Development Company, L.P. Data compression/decompression system
US6667698B2 (en) * 2002-03-25 2003-12-23 Hewlett-Packard Development Company, L.P. Distributed compression and transmission method and system
EP1520428A1 (en) * 2002-06-28 2005-04-06 Koninklijke Philips Electronics N.V. Subband video decoding method and device
US7225382B2 (en) * 2004-05-04 2007-05-29 Telefonakiebolaget Lm Ericsson (Publ) Incremental redundancy operation in a wireless communication network
KR100570839B1 (ko) 2004-10-28 2006-04-13 한국전자통신연구원 최소 전송지연을 갖는 직교주파수분할다중(ｏｆｄｍ)전송장치 및 방법
US7340669B2 (en) * 2005-03-11 2008-03-04 Via Telecom Co., Ltd. Memory efficient streamlined transmitter with a multiple instance hybrid ARQ

Also Published As

Publication number Publication date
JP2011507356A (ja) 2011-03-03
US7898443B2 (en) 2011-03-01
KR101365133B1 (ko) 2014-02-20
US20090147797A1 (en) 2009-06-11
JP5199386B2 (ja) 2013-05-15
EP2223455B1 (en) 2016-11-30
EP2223455A2 (en) 2010-09-01
WO2009076217A2 (en) 2009-06-18
CN103401634A (zh) 2013-11-20
KR101308927B1 (ko) 2013-09-23
KR20130048799A (ko) 2013-05-10
KR20120023190A (ko) 2012-03-12
CN103401634B (zh) 2017-04-19
CN101889411A (zh) 2010-11-17
WO2009076217A3 (en) 2009-07-30
TW200934167A (en) 2009-08-01
CN101889411B (zh) 2013-11-13

Similar Documents

Publication Publication Date Title
RU2523170C2 (ru) Способы и системы для слепого декодирования pdcch в мобильной связи
KR101443313B1 (ko) 크로스-반송파 할당들을 위한 리소스 블록 맵핑
KR101595197B1 (ko) 무선 통신 시스템에서 상향링크 제어 정보 전송 방법 및 장치
TWI468058B (zh) 用於前瞻ｌｔｅ的上行鏈路資源分配
TWI455552B (zh) 控制資訊訊令
CN102792656A (zh) 在无线通信系统中发送上行链路控制信息的方法和装置
KR101136718B1 (ko) 낮은 메모리 요구사항들을 가지는 ｈａｒｑ인코딩을 위한 방법 및 장치
CN102111254B (zh) 一种反馈信息的发送方法及用户设备
KR101308927B1 (ko) 인코더 출력 버퍼들에 대하여 선형 메모리 모델을 사용하는 장치 및 방법
WO2011140515A1 (en) Linked -list management of llr- memory
JP2011518497A (ja) チャネル・リソース描写のための装置及び方法
RU2575391C2 (ru) Способы и системы для слепого декодирования pdcch в мобильной связи

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
AMND Amendment
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 6