KR20100093359A - 반도체 모듈의 제조 방법 - Google Patents

반도체 모듈의 제조 방법 Download PDF

Info

Publication number
KR20100093359A
KR20100093359A KR1020090012508A KR20090012508A KR20100093359A KR 20100093359 A KR20100093359 A KR 20100093359A KR 1020090012508 A KR1020090012508 A KR 1020090012508A KR 20090012508 A KR20090012508 A KR 20090012508A KR 20100093359 A KR20100093359 A KR 20100093359A
Authority
KR
South Korea
Prior art keywords
substrate
plate
semiconductor package
semiconductor
plate portion
Prior art date
Application number
KR1020090012508A
Other languages
English (en)
Inventor
오현종
한성찬
최재훈
윤찬형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090012508A priority Critical patent/KR20100093359A/ko
Priority to US12/705,729 priority patent/US20100210042A1/en
Publication of KR20100093359A publication Critical patent/KR20100093359A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/02—Constructional details
    • H04Q1/11—Protection against environment
    • H04Q1/112—Protection against environment mechanical protection, e.g. resistance to earthquakes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/02—Constructional details
    • H04Q1/09—Frames or mounting racks not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2201/00—Constructional details of selecting arrangements
    • H04Q2201/02—Details of frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/306—Lifting the component during or after mounting; Increasing the gap between component and PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Geometry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 모듈의 제조 방법을 제공한다. 열에 의해 휘어지는 적어도 하나 이상의 플레이트부를 갖는 반도체 패키지를 형성한다. 상기 반도체 패키지를 모듈 기판 상에 정렬하되, 상기 반도체 패키지 및 상기 모듈 기판 사이에 접속 부재들을 배치시킨다. 상기 플레이트부 및 상기 접속 부재들에 열을 가하여 상기 모듈 기판과 상기 반도체 패키지 사이의 간격을 늘린다. 아울러, 상기 반도체 패키지와 상기 모듈 기판 사이에 접속 패턴들을 형성한다. 상기 접속 패턴들의 높이는 상기 접속 부재들보다 높다.

Description

반도체 모듈의 제조 방법{Method for fabricating semiconductor module}
본 발명은 반도체 모듈의 제조 방법에 관한 것으로서, 보다 상세하게는, 서로 다른 열팽창계수의 이종 금속층들이 적층된 플레이트부를 이용하여 반도체 패키지와 모듈 기판 사이에 형성되는 접속 패턴의 높이를 조절할 수 있는 반도체 모듈의 제조 방법에 관한 것이다.
반도체 패키지는 경박단소화되고 고용량화되는 방향으로 발전되고 있다. 이에, 반도체 칩의 회로 선폭 및 솔더볼과 같은 접속 패턴의 크기가 줄어들고 있으며 상기 접속 패턴의 수는 증가되고 있다.
따라서, 반도체 패키지와 모듈 기판을 전기적으로 연결하는 접속 패턴의 TC(Thermal Cycling) 신뢰성이 감소되고 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 반도체 패키지와 모듈 기판 사이에 높은 신뢰성의 접속 패턴을 형성할 수 있는 반도체 모듈의 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명의 실시 예에 따른 반도체 패키지 모듈의 제조 방법은, 열에 의해 휘어지는 적어도 하나 이상의 플레이트부를 갖는 반도체 패키지를 형성한다. 상기 반도체 패키지를 모듈 기판 상에 정렬하되, 상기 반도체 패키지 및 상기 모듈 기판 사이에 접속 부재들을 배치시킨다. 상기 플레이트부 및 상기 접속 부재들에 열을 가하여 상기 모듈 기판과 상기 반도체 패키지 사이의 간격을 늘린다. 아울러, 상기 반도체 패키지와 상기 모듈 기판 사이에 접속 패턴들을 형성한다. 상기 접속 패턴들의 높이는 상기 접속 부재들보다 높다.
상기 반도체 패키지를 형성하는 것은 몸체부, 상기 플레이트부 및 고정부를 갖는 기판을 형성할 수 있다. 상기 고정부는 상기 몸체부 및 상기 플레이트부를 연결할 수 있다. 상기 플레이트부는 적층된 서로 다른 열팽창계수의 금속층들을 가질 수 있다. 기 기판 상에 상기 기판과 전기적으로 연결되는 반도체 칩을 형성할 수 있다. 상기 기판 상에 상기 반도체 칩을 덮는 몰드부를 형성할 수 있다.
상기 플레이트부는 상기 몸체부의 대향하는 가장자리들 외측에 형성할 수 있다.
상기 플레이트부는 상기 몸체부의 모든 가장자리들 외측에 상호 이격되게 형성할 수 있다.
상기 고정부는 상기 플레이트부의 중앙 부분과 상기 몸체부 사이에 형성할 수 있다.
상기 플레이트부의 상기 금속층들은 상기 접속 패턴 방향으로 갈수록 낮은 열팽창계수를 갖게 형성할 수 있다.
상기 고정부는 상기 플레이트부의 양측 단부 부분들과 상기 몸체부 사이에 형성할 수 있다.
상기 플레이트부의 상기 금속층들은 상기 접속 패턴 방향으로 갈수록 높은 열팽창계수를 갖게 형성할 수 있다.
상기 반도체 패키지를 형성하는 것은, 기판, 반도체 칩 및 몰드부를 갖는 패키지 몸체부를 형성할 수 있다. 상기 반도체 칩은 상기 기판 상에 부착할 수 있다. 상기 몰드부는 상기 기판 상에 상기 반도체 칩을 덮게 형성할 수 있다. 상기 패키지 몸체부의 가장자리에 상기 플레이트부를 고정 부재로 부착할 수 있다. 상기 플레이트부는 적층된 서로 다른 열팽창계수의 금속층들을 가질 수 있다.
상기 금속층들은 쌍금속(Bi-metal) 또는 형상기억합금으로 형성할 수 있다.
본 발명은 서로 다른 열팽창계수의 이종 금속층들을 갖는 플레이트에 열을 가하여, 휘어진 상기 플레이트로 반도체 패키지와 모듈 기판 사이에 형성되는 접속 패턴의 종횡비를 크게 할 수 있다.
이에 따라, 반도체 패키지와 모듈 기판을 전기적으로 연결하는 접속 패턴의 TC 신뢰성이 향상된 반도체 모듈을 형성할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시 예들에 따른 반도체 모듈의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시 예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 반도체 모듈의 제조 방법을 다양한 다른 형태로 구현할 수 있을 것이다.
반도체 패키지는 경박단소화되고 고용량화되는 방향으로 발전하고 있다. 반도체 패키지의 경박단소화를 위해 반도체 패키지를 구성하는 반도체 칩의 사이즈 및 회로 배선의 선폭이 줄어들고 있다. 또한, 반도체 패키지의 고용량화를 위해 다수의 반도체 칩 또는 단위 패키지를 적층하는 적층 패키지의 개발이 가속화되고 있다. 따라서, 반도체 패키지와 모듈 기판을 연결하는 솔더볼과 같은 접속 패턴의 수는 증가되고 있으며 접속 패턴의 크기는 감소되고 있다.
한편, 상기 반도체 칩의 크기가 줄어듦에 따라 접속 패턴이 반도체 칩의 가장자리를 벗어난 위치의 기판 하면에 형성되는 팬 아웃(Fan out) 구조의 반도체 패키지가 개발되고 있다. 그러나, 상기 팬 아웃 구조의 반도체 패키지는 반도체 칩의 가장자리를 벗어난 위치에 형성된 접속 패턴에 크랙이 발생하는 등 솔더 조인트 부분의 TC 신뢰성이 취약하다.
또한, 반도체에 패키지의 접속 패턴 수가 증가함에 따라 솔더볼 없이 솔더를 이용하여 반도체 패키지와 모듈 기판을 전기적으로 연결하는 방법이 개발되고 있다. 그러나, 상기 솔더를 이용하여 형성된 접속 패턴은 종횡비(Aspect ratio)가 작아 솔더 조인트 부분의 TC 신뢰성이 나빠진다.
상기 솔더볼과 같은 접속 패턴은 자연적인 표면장력과 반도체 패키지의 무게에 의해 형성되어 종횡비가 낮다. 이에 따라, 접속 패턴의 높이를 조절할 수 있는 인위적인 방법들이 개발되었으나, 이는, 대부분의 산업 현장에서 사용중인 벨트 타입 리플로우(Belt type reflow) 공정에 적용하기 어렵다.
따라서, 반도체 패키지와 모듈 기판의 전기적인 연결 시, 접속 패턴의 종횡비를 높여 전기적 연결 부분의 TC 신뢰성을 향상시킬 수 있는 새로운 방법이 필요하다.
[제 1 실시 예]
도 1은 본 발명의 제1실시 예에 따른 반도체 패키지를 간략히 도시한 사시도이고, 도 2는 도 1의 절단선 Ⅰ―Ⅰ'에 따라 취해진 단면도이며, 도 3은 본 발명의 제1실시 예에 따른 반도체 패키지용 기판의 하면을 도시한 평면도이고, 도 4는 도 3의 절단선 Ⅱ―Ⅱ'에 따라 취해진 단면도이며, 도 5는 도 3의 절단선 Ⅲ―Ⅲ'에 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 반도체 패키지(100)는 반도체 패키지용 기판(110), 반도체 칩(130) 및 상기 기판(110) 상에 형성된 몰드부(132)를 포함할 수 있다.
상기 기판(110)은 몸체부(112), 제1플레이트부(114) 및 상기 몸체부(112)와 상기 제1플레이트부(114)를 연결하는 고정부(116)를 포함할 수 있다.
상기 기판(110) 상에 배치된 상기 반도체 칩(130)은 상기 기판(110)과 금속와이어 또는 범프 등과 같은 연결 부재(미도시)를 매개로 전기적으로 연결될 수 있다.
상기 몰드부(132)는 상기 기판(110) 상에 상기 반도체 칩(130) 및 상기 연결부재(미도시)를 보호하기 위하여 형성할 수 있다. 상기 몰드부(132)는, 예를 들어, EMC(Epoxy Molding Compound)로 형성할 수 있다. 상기 몰드부(132)는 상기 기판(110)의 상기 몸체부(112), 상기 제1플레이트부(114) 및 상기 고정부(116) 상에 형성될 수 있다. 아울러, 도시하지는 않았지만, 상기 몰드부(132)는 공간의 제약에 의해 상기 몸체부(112) 상에만 형성되거나, 상기 몸체부(112) 및 상기 고정부(116) 상에 형성될 수 있다.
도 3 내지 도 5를 참조하면, 상기 기판(110)은 상기 몸체부(112), 상기 제1플레이트부(114) 및 상기 고정부(116)가 일체형으로 형성된 인쇄회로기판일 수 있다. 상기 기판(110)은 다수의 절연층(미도시), 전기적인 연결을 위한 배선층(120, 120a)들 및 상기 배선층(120, 120a)들의 일부분을 노출시키는 솔더마스크(미도시)를 포함할 수 있다.
상기 몸체부(112) 및 상기 제1플레이트부(114)는, 평면적으로 보았을 때, 사각형 형상일 수 있다. 상기 몸체부(112)는 상면(111) 및 상기 상면과 대향하는 하면(113)을 가질 수 있다. 상기 배선층(120, 120a)들 중 상기 하면(113)에 배치되는 배선층은 볼랜드 패턴(120)일 수 있다. 상기 상면(111)에 배치되는 배선층(120a)은 상기 반도체 칩과 전기적으로 연결되는 연결 패턴일 수 있다.
상기 제1플레이트부(114)는 상기 몸체부(112)의 일측 가장자리(117a) 및 상기 일측 가장자리(117a)와 대향하는 타측 가장자리(117b) 외측에 한쌍으로 배치될 수 있다. 상기 고정부(116)는 상기 몸체부(112)와 상기 제1플레이트부(114)를 물리적으로 연결할 수 있다.
상호 마주하게 배치된 상기 몸체부(112)의 상기 일측 및 타측 가장자리(117a, 117b)들의 길이와 상기 제1플레이트부(114)들의 길이는 동일할 수 있다. 상기 몸체부(112)의 상기 일측 및 타측 가장자리(117a, 117b)들 길이는 마주하게 배치된 상기 제1플레이트부(114)들의 길이보다 길 수 있다.
상기 한 쌍의 제1플레이트부(114)들의 길이는 동일할 수 있다. 상기 고정부(116)는 마주하는 상기 제1플레이트부(114)들의 중앙 부분과 상기 몸체부(112)의 상기 일측 및 타측 가장자리(117a, 117b) 사이에 형성할 수 있다. 이에 따라, 상기 고정부(116)로부터 상기 제1플레이트부(114)의 양측 단부들까지의 길이는 동일할 수 있다. 상기 고정부(116)에 의해 상호 마주하는 상기 몸체부(112)의 일측 및 타측 가장자리(117a, 117b) 부분과 상기 제1플레이트부(114)들 사이에는 제1공간(118)이 형성될 수 있다. 상기 제1공간(118)은 상기 기판(100)에 펀칭(Punching) 공정 또는 절단 공정을 수행하여 형성할 수 있다.
상기 제1플레이트부(114)는 내부에 상호 열팽창계수가 다른 적어도 둘 이상의 금속층들, 예를 들어, 제1금속층(124) 및 제2금속층(126)을 가질 수 있다. 상기 제1 및 제2금속층(124, 126)들은, 예를 들어, 플레이트 형상을 가질 수 있다. 상기 제1 및 제2금속층(124, 126)들은 상기 몸체부(112)의 일측 및 타측 가장자리(117a, 117b)를 따라 상호 평행하게 배열될 수 있다. 상기 제1 및 제2금속층(124, 126)들은 상기 기판(110)을 구성하는 상기 절연층(미도시)을 매개로 상호 이격되게 적층된 형태로 형성될 수 있다. 상기 제1 및 제2금속층(124, 126)들은, 예를 들어, 동일한 길이 및 두께를 가질 수 있다. 도시하지는 않았지만, 상기 제1 및 제2금속층(124, 126)들은 상호 다른 길이 및 다른 두께를 가질 수 있으며, 상호 부착되어 적층된 형태로 배치될 수 있다.
상기 제1금속층(124)은 상기 몸체부(112)에 형성된 볼랜드 패턴(120)과 동일한 열팽창계수를 가질 수 있다. 즉, 상기 제1금속층(124)은 상기 몸체부(112)에 형성된 볼랜드 패턴(120)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 제2금속층(126)은 상기 제1금속층(124)보다 큰 열팽창계수를 가질 수 있다. 상기 제1플레이트부(114) 내에 다수의 플레이트들이 적층된 경우, 상기 금속층들은 상기 기판(110)의 상기 상면(111)으로부터 상기 하면(113) 방향으로 갈수록 낮은 열팽창계수를 가질 수 있다. 이에 따라, 상기 기판(110)에 열을 가하는 경우, 상기 플레이트(114)는 상대적으로 열팽창 계수가 작은 상기 제1금속층(124) 방향으로 휘어질 수 있다. 즉, 상기 고정부(116)에 의해 고정된 중앙부를 기준으로 상기 제1플레이트부(114)의 양측 단부 부분들은 상기 기판(110)의 상기 하면(113) 방향으로 휘어질 수 있다. 상기 제1 및 제2금속층(124, 126)들은 형상기억합금으로 형성할 수 있다.
도 1 및 도 2를 참조하면, 상기 제1플레이트부(114)들과 상기 몰드부(132) 사이에는 제2공간(128)이 형성될 수 있다. 이에 따라, 상기 제1플레이트부(114)들과 상기 몰드부(132)는 분리되며, 상기 몸체부(112) 및 상기 몰드부(132)는 상기 제1플레이트부(114)들에 의해 휘어지지 않을 수 있다. 상기 제1 및 제2금속층(124, 126)들의 양측 단부들은 상기 제1플레이트부(114)들의 휨이 일방향으로 용이하게 발생되도록 외부로 노출될 수 있다.
이하에서는, 본 발명의 제1실시예에 따른 반도체 패키지를 이용한 반도체 모듈의 제조 방법을 상세히 설명하도록 한다.
도 6a 내지 도 6c는 본 발명의 제1실시 예에 따른 반도체 패키지를 이용한 반도체 모듈의 제조 방법을 설명하기 위하여 도시한 공정별 단면도이다.
도 6a 내지 도 6c는 앞서 도 1 내지 도 5에 도시 및 설명된 반도체 패키지 및 반도체 패키지용 기판과 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 6a를 참조하면, 다수의 접속 단자(154)가 구비된 모듈 기판(152) 상에, 상술한 도 1 및 도 2에 도시된, 반도체 패키지(100)를 배치시킬 수 있다. 상기 모듈 기판(152)은, 예를 들어, 인쇄회로기판일 수 있다.
상기 반도체 패키지(100)의 상기 하면에 형성된 다수의 볼랜드 패턴들은 상기 모듈 기판(152)의 상기 접속 단자(154)들과 대응하는 위치에 형성될 수 있다.
상기 볼랜드 패턴들과 상기 접속 단자(154)들 사이에는 전기적인 연결을 위 한 접속 부재(156a)들이 배치될 수 있다. 상기 접속 부재(156a)들은, 예를 들어, 솔더 페이스트일 수 있다. 상기 접속 부재(156a)들은 상기 반도체 패키지(100)의 배치 전, 상기 모듈 기판(152)의 상기 접속 단자(154)들 상에 형성될 수 있다. 상기 접속 부재(156a)들은 상기 반도체 패키지(100)의 볼랜드 패턴들에 형성된 솔더볼일 수 있다. 상기 반도체 패키지(100)는 상기 접속 부재(156a)들에 의해 상기 모듈 기판(152)으로부터 제1높이(a)로 이격되어 배치될 수 있다.
상기 반도체 패키지(100)의 몸체부(112) 가장자리 외측에는 고정부(116)를 매개로 한 쌍의 제1플레이트부(114)들이 배치될 수 있다. 상기 고정부(116)는 상기 제1플레이트부(114)들의 중앙 부분과 상기 몸체부(112) 사이에 배치될 수 있다. 상기 제1플레이트부(114)의 상기 제1금속층(124)은 상부에 배치되는 상기 제2금속층(126)보다 작은 열팽창계수를 가질 수 있다.
도 6b를 참조하면, 상기 반도체 패키지(100) 및 상기 접속 부재(156b)에, 예를 들어, 솔더링(Soldering) 공정과 같은 열 공정을 수행할 수 있다. 이때, 상기 접속 부재(156b)는 열에 의해 용융되어 대응하는 상기 볼랜드 패턴들 및 상기 접속 단자(154)들에 부착될 수 있다. 또한, 상기 접속 부재(156b)가 용융되는 온도와 유사한 온도에서 상기 제1 및 제2금속층(124, 126)들은 열에 의해 팽창하여 상기 제1플레이트부(114)에는 휨이 발생할 수 있다. 상기 제1플레이트부(114)는 상기 제2금속층(126)이 상기 제1금속층(124)에 비해 상대적으로 큰 열팽창계수를 가짐에 따라 양측 단부 부분들이 상기 모듈 기판(152) 방향으로 휘어질 수 있다. 상기 휘어진 제1플레이트부(114)의 단부 부분들은 상기 모듈 기판(152) 상에 밀착될 수 있다.
상기 제1플레이트부(114)는 상기 휨에 의해 상기 모듈 기판(152)으로부터 상기 반도체 패키지(100)를 들어올릴 수 있다. 즉, 상기 반도체 패키지(100)와 상기 모듈 기판(152) 사이의 간격은 상기 제1높이(a)보다 큰 제2높이(b)로 늘어날 수 있다. 이때, 상기 용융된 상태의 접속 부재(156b)들은 상기 반도체 패키지(100)가 들어 올려짐에 따라 높이가 신장되어 제2높이(b)를 가질 수 있다. 즉, 상기 접속 부재(156b)들의 종횡비는 커질 수 있다.
상기 접속 부재(156b)의 신장되는 높이는 상기 제1플레이트부(114)의 휨 정도에 따라 조절할 수 있다.
도 6c를 참조하면, 상기 열 공정을 완료하여, 반도체 패키지(100)와 모듈 기판(152) 사이에 높이가 신장되어 종횡비가 커진 접속 패턴(156)들을 형성할 수 있다. 상기 제1플레이트부(114)는 제1 및 제2금속층(124, 126)들이 수축됨에 따라 상기 모듈 기판(152)과 평행하게 배치될 수 있다.
이와 같이, 본 발명은 열에 의해 휨이 발생하는 플레이트부를 갖는 반도체 패키지를 이용하여 종횡비가 큰 접속 패턴들을 형성함으로써 안정적인 TC 신뢰성을 갖는 반도체 모듈을 형성할 수 있다.
[제 2 실시 예]
도 7은 본 발명의 제2실시 예에 따른 반도체 패키지를 간략히 도시한 사시도이며, 도 8은 본 발명의 제2실시 예에 따른 반도체 패키지의 하면을 도시한 평면도이다.
도 7 및 도 8은 앞서 도 1 및 도 2에 도시 및 설명된 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 7 및 도 8을 참조하면, 본 발명의 실시 예에 따른 반도체 패키지는(200)은 몸체부(112), 제1플레이트부(114) 및 상기 몸체부(112)와 상기 제1플레이트부(114)를 연결하는 고정부(116)들을 포함하는 반도체 패키지용 기판(110a)을 가질 수 있다.
상기 고정부(116)는 마주하는 상기 제11플레이트부(114)들의 양측 단부 부분들과 상기 몸체부(112)의 일측 및 타측 가장자리(117a, 117b)들 사이에 형성할 수 있다. 상기 고정부(116)에 의해 상기 몸체부(112)의 상기 일측 및 타측 가장자리(117a, 117b)들 및 상기 제1플레이트부(114)들 사이에는 제1공간(118)이 형성될 수 있다. 상기 몰드부(132)와 상기 제1플레이트부(114) 사이에는 제2공간(128)이 형성될 수 있다.
상기 제1플레이트부(114)들은 상호 적층된 제1금속층(124) 및 제2금속층(126)을 가질 수 있다. 상기 상부에 배치되는 제2금속층(126)는 상기 제1금속층(124)보다 상대적으로 작은 열팽창계수를 가질 수 있다. 즉, 상기 제1플레이트부(114) 내에 다수의 플레이트들이 적층된 경우, 상기 기판(110)의 상기 상면(111)으로부터 상기 하면(113) 방향으로 갈수록 상기 금속층들은 높은 열팽창계수를 가질 수 있다.
이에 따라, 상기 기판(110a)에 열을 가하는 경우, 상기 제1플레이트부(114)는 양측 단부 부분들은 중앙 부분에 비하여 수평적으로 높은 위치를 갖게 휘어질 수 있다.
도 9는 본 발명의 제2실시 예에 따른 반도체 패키지를 이용한 반도체 모듈의 제조 방법을 설명하기 위하여 도시한 단면도이다.
도 9는 앞서 도 6a 내지 도 6c에 도시 및 설명된 반도체 모듈의 제조 방법과 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소 및 공정에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 9를 참조하면, 다수의 접속 단자(154)가 구비된 모듈 기판(152) 상에 접속 부재를 매개로, 상술한 도 8에 도시된, 반도체 패키지(200)를 배치시킬 수 있다. 상기 고정부(116)는 상기 제1플레이트부(114)들의 양측 단부 부분들과 상기 몸체부(112) 사이에 배치될 수 있다. 상기 제1플레이트부(114)의 상기 제1금속층(124)는 상부에 배치되는 상기 제2금속층(126)보다 상대적으로 큰 열팽창계수를 가질 수 있다.
상기 반도체 패키지(200) 및 상기 접속 부재에 솔더링 공정을 수행할 수 있다. 상기 제1플레이트부(114)는 상기 제1금속층(124)이 상기 제2금속층(126)에 비해 큰 열팽창계수를 가짐에 따라 중앙 부분이 상기 모듈 기판(152) 방향으로 휘어질 수 있다. 상기 휘어진 제1플레이트부(114)의 중앙 부분은 상기 모듈 기판(152) 상에 밀착될 수 있다.
상기 제1플레이트부(114)는 상기 휨에 의해 상기 모듈 기판(152)으로부터 상기 반도체 패키지(200)를 밀어올릴 수 있다. 이에 따라, 용융된 상태의 상기 접속 부재들은 높이가 신장되어 열 공정 전의 높이보다 큰 제2높이(b)를 가질 수 있다.
상기 열 공정을 완료하여, 반도체 패키지(100)와 모듈 기판(152) 사이에 높이가 신장되어 종횡비가 커진 접속 패턴(156)들을 형성할 수 있다.
[제 3 실시 예]
도 10은 본 발명의 제3실시 예에 따른 반도체 패키지의 하면을 도시한 평면도이다.
도 10은 앞서 도 1 및 도 2에 도시 및 설명된 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 10을 참조하면, 본 발명의 실시 예에 따른 반도체 패키지(300)는 몸체부(112), 두 쌍의 제1플레이트부(114a, 114b) 및 상기 몸체부(112)와 상기 제1플레이트부(114a, 114b)를 연결하는 고정부(116)를 포함하는 반도체 패키지용 기판(110b)을 가질 수 있다.
상기 기판(110c)은 두 쌍의 플레이트부(114a, 114b)를 가질 수 있다. 즉, 상기 플레이트부(114a, 114b)들은 상기 몸체부(112)의 가장자리들(117a, 117b, 119a, 119b) 외측 모두에 배치될 수 있다. 상기 고정부(116)는 상기 제1플레이트부(114a, 114b)들의 중앙 부분과 상기 몸체부(112)의 가장자리(117a, 117b, 119a, 119b)들 사이에 형성될 수 있다.
상기 마주하게 배치된 한 쌍의 플레이트부(114a, 114b)들은 상호 동일한 길이를 가질 수 있다. 평면적으로 보았을 때, 상기 몸체부(112)의 가장자리들(117a, 117b, 119a, 119b) 길이에 따라, 상호 수직하게 배치되는 두 쌍의 플레이트부(114a, 114b)은 상호 다른 길이를 가질 수 있다. 이때, 상호 수직하게 배치되는 두 쌍의 플레이트부(114a, 114b)들 내의 상기 제1금속층(124a, 124b)들 및 상기 제2금속층(미도시)들은 상호 다른 열팽창계수를 갖는 물질로 형성할 수 있다. 또한, 상기 두 쌍의 플레이트부(114a, 114b)들 내에 배치되는 플레이트들의 수는 다를 수 있다. 이는, 상호 다른 길이를 가지고 수직하게 배치된 제1플레이트부(114a, 114b)들의 양측 단부 부분들이 열에 의해 동일한 높이로 휘어지게 하기 위함이다.
아울러, 도시하지는 않았지만, 상기 고정부는 상기 제1플레이트부의 양측 단부 부분들과 상기 몸체부의 가장자리들 사이에 형성될 수 있다.
본 발명의 실시예에 따른 반도체 패키지(300)를 이용한 반도체 모듈의 제조 방법은 상술한 도 6a 내지 도 6c와 동일하며, 이에 따라, 상세한 설명은 생략하기로 한다.
[제 4 실시 예]
도 11은 본 발명의 제4실시예에 따른 반도체 패키지를 도시한 사시도이며, 도 12는 도 11의 절단선 Ⅳ―Ⅳ'에 따라 취해진 단면도이다.
도 11 및 도 12를 참조하면, 본 발명의 실시예에 따른 반도체 패키지(400)는 패키지 몸체부(134), 제2플레이트부(140) 및 상기 몸체부(134)와 제2플레이트부(140)를 물리적으로 연결하는 고정 부재(142)를 포함할 수 있다.
상기 패키지 몸체부(134)는 기판(110), 반도체 칩(130) 및 몰드부(132)를 포함하는 패키지 형태를 가질 수 있다. 상기 반도체 칩(130)은 상기 기판(110) 상에 배치되며, 상기 기판(110)과 전기적으로 연결될 수 있다. 상기 몰드부(132)는 상기 기판(110) 상에 상기 반도체 칩(130)을 덮게 형성할 수 있다. 상기 패키지 몸체부(134) 및 상기 제2플레이트부(140)는, 평면적으로 보았을 때, 사각형 형상일 수 있다.
상기 기판(110)은 볼랜드 패턴(120)들이 형성된 인쇄회로기판일 수 있다. 상기 반도체 칩(130)은 상기 기판(110)과 금속와이어 또는 범프 등과 같은 연결 부재(미도시)를 매개로 전기적으로 연결될 수 있다.
상기 제2플레이트부(140)는 상호 열팽창계수가 상이한 제3금속층(136) 및 제4금속층(138)이 적층된 바(Bar) 형태의 쌍금속(Bi-metal) 구조체일 수 있다. 상기 제3 및 제4금속층(136, 138)들은, 예를 들어, 잘 알려진 구리-아연 합금, 니켈-철 합금을 포함하여 다양한 금속 및 합금으로 형성할 수 있다. 상기 제2플레이트부(140)는 상기 패키지 몸체부(134)의 일측 가장자리(141a) 및 상기 일측 가장자리(141a)와 대향하는 타측 가장자리(141b)에 상기 패키지 몸체부(134)와 이격하여 배치될 수 있다.
상기 제2플레이트부(140)는 상기 고정 부재(142)를 매개로 상기 패키지 몸체 부(134)와 물리적으로 부착될 수 있다. 상기 고정 부재(142)는 접착제 또는 접착 테이프와 같은 접착 부재일 수 있다. 상기 고정 부재(142)는 솔더링 공정과 같은 열 공정에서 용융되거나 접착력이 변하지 않는 물성을 가질 수 있다.
상호 마주하게 배치된 상기 패키지 몸체부(134)의 일측 및 타측 가장자리(141a, 141b) 길이와 상기 제2플레이트부(140)들의 길이는 상호 다를 수 있다. 상기 제2플레이트부(140)들의 길이는 상호 동일할 수 있다. 상기 제2플레이트부(140)의 높이는 상기 패키지 몸체부(134)의 높이보다 작은 수 있다. 상기 제2플레이트부(140)의 높이는, 도시하지는 않았지만, 상기 패키지 몸체부(134)의 높이와 동일할 수 있다.
상기 고정 부재(142)들은 상기 제2플레이트부(140)의 중앙 부분과 상기 패키지 몸체부(134)의 일측 및 타측 가장자리(141a, 141b) 사이에 형성될 수 있다. 따라서, 상기 고정 부재(142)로부터 상기 제2플레이트부(140)의 양측 단부들까지 길이는 동일할 수 있다. 상호 마주하는 상기 패키지 몸체부(134)의 일측 및 타측 가장자리(141a, 141b)와 상기 제2플레이트부(140)들 사이에는 상기 고정 부재(142)에 의해 단부 부분이 개방된 형태의 제3공간(144)이 형성될 수 있다.
상기 제3금속층(136)와 상기 제4금속층(138)는, 예를 들어, 동일한 다른 길이 및 두께를 가질 수 있다. 그러나, 공정 조건에 따라, 상기 제3금속층(136) 및 상기 제4금속층(138)는 상호 다른 두께 및 길이를 가질 수 있다.
상기 제3금속층(136)는 상기 제4금속층(138)보다 작은 열팽창계수를 가질 수 있다. 이에 따라, 상기 제2플레이트부(140)에 열을 가하는 경우, 상기 제4금속 층(138)은 열팽창 계수가 작은 상기 제3금속층(136) 방향으로 휘어질 수 있다. 즉, 상기 제2플레이트부(140)는 상기 패키지 몸체부(134)의 상기 하면(113) 방향으로 휘어질 수 있다. 따라서, 상기 반도체 패키지(400)에 열을 가하는 경우, 상기 제2플레이트부(140)는 양측 단부 부분들이 고정된 중앙 부분에 비하여 수평적으로 낮은 위치를 갖게 휘어질 수 있다. 이때, 상기 패키지 몸체부(134)는 상기 제3공간(144)에 의해 상기 제2플레이트부(140)들의 휨에 의해 휘어지지 않는다. 상기 제3 및 제4금속층(136, 138)들은, 도시하지는 않았지만, 외표면에 절연막들이 형성될 수 있다.
도 13a 내지 도 13c는 본 발명의 제4실시 예에 따른 반도체 패키지를 이용한 반도체 모듈의 제조 방법을 설명하기 위하여 도시한 공정별 단면도이다.
도 13a 내지 도 13c는 앞서 도 11 및 도 12에 도시 및 설명된 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 13a를 참조하면, 다수의 접속 단자(154)가 구비된 모듈 기판(152) 상에, 상술한 도 11 및 도 12에 도시된, 반도체 패키지(400)를 배치시킬 수 있다. 상기 반도체 패키지(400)의 상기 패키지 몸체부(134)와 상기 모듈 기판(152)의 상기 접속 단자(154)들 사이에는 전기적인 연결을 위한 접속 부재(156a)들이 배치될 수 있다. 상기 접속 부재(156a)들에 의해 상기 반도체 패키지(400)는 상기 모듈 기판(152)으로부터 제1높이(a)로 이격되어 배치될 수 있다.
상기 고정 부재(142)는 상기 제2플레이트(140)의 중앙 부분과 상기 패키지 몸체부(134) 사이에 배치될 수 있다. 상기 제2플레이트부(140)의 상기 제3금속층(136)은 상부에 배치되는 상기 제4금속층(138)보다 작은 열팽창계수를 가질 수 있다.
도 13b를 참조하면, 상기 반도체 패키지(400) 및 상기 접속 부재에 솔더링 공정을 수행할 수 있다. 이때, 상기 제2플레이트부(140)는 리플로우 온도와 유사한 온도에서 양측 단부 부분들이 상기 모듈 기판(152) 방향으로 휘어질 수 있다.
상기 제2플레이트부(140)는 상기 휨에 의해 상기 모듈 기판(152)으로부터 상기 반도체 패키지(400)를 밀어올릴 수 있다. 즉, 상기 반도체 패키지(400)와 상기 모듈 기판(152)은 상기 제1높이(a)보다 긴 길이의 제2높이(b)로 늘어날 수 있다. 이때, 상기 용융된 상태의 접속 부재(156b)들은 상기 반도체 패키지(100)가 밀어올려짐에 따라 높이가 신장되어 제2높이(b)를 가질 수 있다. 즉, 상기 접속 부재(156b)들의 종횡비는 커질 수 있다.
도 13c를 참조하면, 상기 열 공정을 완료하여, 반도체 패키지(100)와 모듈 기판(152) 사이에 높이가 신장되어 종횡비가 커진 접속 패턴(156)들을 형성할 수 있다. 상기 제2플레이트부(140)는 제3 및 제4금속층(136, 138)들은 수축됨에 따라 상기 모듈 기판(152)과 평행하게 배치될 수 있다.
[제 5 실시 예]
도 14는 본 발명의 제5실시 예에 따른 반도체 패키지를 도시한 사시도이다.
도 14는 앞서 도 11 및 도 12에 도시 및 설명된 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 14를 참조하면, 본 발명의 실시 예에 따른 반도체 패키지는(500)는 패키지 몸체부(134a), 제2플레이트부(140) 및 상기 패키지 몸체부(134)와 제2플레이트부(140)들을 연결하는 고정 부재(142)들을 포함할 수 있다.
상기 고정 부재(142)는 마주하는 상기 제2플레이트부(140)의 양측 단부 부분들과 상기 패키지 몸체부(134a)의 일측 및 타측 가장자리(141a, 141b) 사이에 배치될 수 있다.
상기 제2플레이트부(140)들은 상대적으로 큰 열팽창계수를 갖는 제3금속층(136) 및 상부에 배치되며 작은 열팽창계수를 갖는 제4금속층(138)을 가질 수 있다.
이에 따라, 상기 제2플레이트부(140)에 열을 가하는 경우, 상기 제2플레이트부(140)는 중앙 부분이 고정된 양측 단부 부분들에 비하여 수평적으로 높은 위치를 갖게 휘어질 수 있다.
본 발명의 실시예에 따른 반도체 패키지(500)를 이용한 반도체 모듈의 제조 방법은 상술한 도 9와 동일하며, 이에 따라, 상세한 설명은 생략하기로 한다.
아울러, 본 발명의 실싱예에 따른 반도체 패키지를 이용한 반도체 모듈의 제조 과정에서는 플레이트부를 고정하는 클립부가 사용될 수 있다.
도 15a 및 도 15b는 본 발명의 실시예에 따른 반도체 패키지에 장착된 클립부를 도시한 사시도이다.
도 15a 및 도 15b는 앞서 도시 및 설명된 도 11 및 도 14의 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 15a 및 도 15b를 참조하면, 본 발명의 실시예에 따른 반도체 모듈의 형성 방법은 상술한 도 11 및 도 14에 도시된 반도체 패키지(400, 500)들에 배치된 제1 및 제2클립부(150a, 150b)를 더 포함할 수 있다. 상기 제1 및 제2클립부(150a, 150b)들은 상기 반도체 패키지(400, 500)들에 배치된 제2플레이트부(140)들을 고정하기 위하여 배치될 수 있다.
도 15a를 참조하면, 반도체 패키지(400)의 고정 부재(142)는 마주하는 상기 제2플레이트부(140)들과 상기 패키지 몸체부(134)의 일측 및 타측 가장자리(141a, 141b)들의 중앙 부분에 형성될 수 있다. 상기 제1클립부(150a)는 상기 고정 부재(142)가 형성된 상기 제2플레이트부(140)와 상기 패키지 몸체부(134)의 중앙 부분에 클립 형상으로 배치될 수 있다.
도 15b를 참조하면, 반도체 패키지(500)의 고정 부재(142)는 마주하는 상기 제2플레이트부(140)들과 상기 패키지 몸체부(134)의 일측 및 타측 가장자리(141a, 141b)들의 양측 단부 부분들에 형성될 수 있다. 상기 제2클립부(150b)는 상기 고정 부재(142)가 형성된 상기 제2플레이트부(140)와 상기 패키지 몸체부(134)의 양측 단부 부분들을 가로지르도록 클립 형상으로 배치될 수 있다.
이에 따라, 상기 제2플레이트부(140)들은 상기 제1 및 제2클립부(150a, 150b)들에 의해 상기 패키지 몸체부(134)에 더욱 강하게 고정될 수 있다. 따라서, 반도체 모듈의 형성 과정에서 상기 제2플레이트부(140)들이 상기 패키지 몸체부(134)로부터 탈착되는 것을 방지할 수 있다. 또한, 상기 제1 및 제2클립부(150a, 150b)들이 제2플레이트부(140)와 상기 패키지 몸체부(134)의 연결 부분을 정확히 지지하여 휘어지는 상기 제2플레이트부(140) 부분의 높이를 동일하게 유지할 수 있다.
상기 제1 및 제2클립부(150a, 150b)들은 반도체 모듈의 제조 공정이 완료된 후, 제거될 수 있다.
[제 6 실시 예]
도 16은 본 발명의 제6실시 예에 따른 반도체 패키지를 도시한 사시도이다.
도 16은 앞서 도 11 및 도 12에 도시 및 설명된 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 16을 참조하면, 본 발명의 실시 예에 따른 반도체 패키지(600)는 패키지 몸체부(134b), 두 쌍의 제2플레이트부(140a, 140b) 및 상기 패키지 몸체부(134b)와 제2플레이트부(140a, 140b)를 연결하는 고정 부재(142)를 포함할 수 있다.
상기 제2플레이트부(140a, 140b)는 상기 패키지 몸체부(134b)의 가장자리들(141a, 141b, 143a, 143b) 외측 모두에 배치될 수 있다. 상기 제2플레이트부(140a, 140b)들은 상기 고정 부재(142)를 매개로 상기 패키지 몸체부(134)와 물리적으로 부착될 수 있다.
상기 마주하게 배치된 한 쌍의 제2플레이트부(140a, 140b)들은 상호 동일한 길이를 가질 수 있다. 평면적으로 보았을 때, 상호 수직하게 배치되는 상기 두 쌍의 제2플레이트부(140a, 140b)들은 상호 다른 길이를 가질 수 있다. 이때, 상호 수직하게 배치되는 상기 두 쌍의 제2플레이트부(140a, 140b)를 구성하는 상기 제3금속층(136)들 및 상기 제4금속층(138)들은 상호 다른 열팽창계수를 갖는 물질로 형성할 수 있다. 또한, 상기 두 쌍의 제2플레이트부(140a, 140b)들 내에 배치되는 플레이트들의 수는 다를 수 있다. 이는, 상호 다른 길이를 가지고 수직하게 배치된 상기 제2플레이트부(140a, 140b)들의 양측 단부 부분들이 열에 의해 동일한 높이로 휘어지게 하기 위함이다.
[제 7 실시 예]
도 17은 본 발명의 제7실시예에 따른 반도체 패키지를 도시한 사시도이며, 도 18은 도 17의 절단선 Ⅴ―Ⅴ'에 따라 취해진 단면도이다.
도 17 및 도 18은 앞서 도시 및 설명된 도 11 및 도 12의 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 17 및 도 18을 참조하면, 본 발명에 따른 반도체 패키지(600)는 패키지 몸체부(134c), 제2플레이트부(140) 및 상기 몸체부(134c)와 제2플레이트부(140)를 물리적으로 연결하는 고정 부재(142)를 포함할 수 있다.
상기 패키지 몸체부(134c)는 기판(110), 상기 기판(110) 상에 배치된 반도체 칩(130), 상기 기판(110) 상에 배치되며 상기 반도체 칩(130)을 덮는 몰드부(132)를 포함하는 패키지 형태를 가질 수 있다.
상기 몰드부(132)는 상기 반도체 칩(130) 및 상기 기판(110)의 가장자리 외측으로 연장되어 형성될 수 있다. 상기 패키지 몸체부(134c)는 상기 연장된 몰드부(132)에 의해 일측 및 타측 가장자리(141a, 141b) 부분들에 수납공간(146)을 가질 수 있다. 상기 제2플레이트부(140)는 상기 연장된 몰드부(132)의 하부, 즉, 상기 수납공간(146) 내에 배치될 수 있다. 상기 제2플레이트부(140)는 상기 고정 부재(142)를 매개로 상기 패키지 몸체부(134c)와 물리적으로 부착될 수 있다. 상기 수납공간(146)들 내에 배치된 상기 제2플레이트부(140)들은, 예를 들어, 상대적으로 작은 열팽창계수를 갖는 제3금속층(136) 및 큰 열팽창계수를 갖는 제4금속층(138)들을 포함할 수 있다. 상기 수납공간(146)들 내에 배치된 상기 제2플레이트부(140)들은 동일한 길이를 가질 수 있다. 상기 제2플레이트부(140)들과 상기 몰드부(132) 사이에는 제4공간(148)이 형성될 수 있다. 이에 따라, 상기 제2플레이트부(140)들은 상기 몰드부(132)에 대하여 독립적인 움직임을 가질 수 있다. 상기 고정 부재(142)는 상기 제2플레이트부(140)들의 중앙 부분과 상기 패키지 몸체 부(134c)의 일측 및 타측 가장자리(141a, 141b) 사이에 형성될 수 있다. 이에 따라, 상기 고정 부재(142)로부터 상기 제2플레이트부(140)의 양측 단부까지의 길이는 동일할 수 있다. 따라서, 상기 제2플레이트부(140)에 열을 가하는 경우, 상기 제2플레이트부(140)의 양측 단부들은 상기 패키지 몸체부(134c)의 상기 하면 방향으로 휘어질 수 있다.
도시하지는 않았지만, 상기 고정 부재(142)는 상기 제2플레이트부(140)의 양측 단부 부분들과 상기 패키지 몸체부(134c)의 일측 및 타측 가장자리(141a, 141b)들 사이에 형성될 수 있다. 이때, 상기 제2플레이트부(140)의 상기 제3금속층(126)는 상부에 배치되는 상기 제4금속층(138)보다 큰 열팽창계수를 가질 수 있다.
또한, 상기 제2플레이트부(140)는 상기 패키지 몸체부(134c)의 모든 가장자리 부분들에, 즉, 두 쌍으로 형성될 수 있다.
본 발명의 실시예에 따른 반도체 패키지(600)를 이용한 반도체 모듈의 제조 방법은 상술한 도 13a 내지 도 13c와 동일하며, 이에 따라, 상세한 설명은 생략하기로 한다.
이상에서와 같이, 본 발명은 반도체 패키지의 가장자리 부분에 형성되며 서로 다른 열팽창계수를 갖는 금속층들이 적층된 플레이트부를 이용하여 반도체 패키지와 모듈 기판 사이에 형성되는 접속 패턴의 높이를 조절할 수 있다.
따라서, 반도체 패키지와 모듈 기판 사이에 종횡비가 큰 접속 패턴을 형성하여 전기적 연결 부분의 TC 신뢰성을 향상된 반도체 모듈을 형성할 수 있다.
이상, 여기에서는 본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 제1실시예에 따른 반도체 패키지를 간략히 도시한 사시도.
도 2는 도 1의 절단선 Ⅰ―Ⅰ'에 따라 취해진 단면도.
도 3은 본 발명의 제1실시 예에 따른 반도체 패키지용 기판의 하면을 도시한 평면도.
도 4는 도 3의 절단선 Ⅱ―Ⅱ'에 따라 취해진 단면도.
도 5는 도 3의 절단선 Ⅲ―Ⅲ'에 따라 취해진 단면도.
도 6a 내지 도 6c는 본 발명의 제1실시 예에 따른 반도체 패키지를 이용한 반도체 모듈의 제조 방법을 설명하기 위하여 도시한 공정별 단면도.
도 7은 본 발명의 제2실시예에 따른 반도체 패키지를 간략히 도시한 사시도.
도 8은 본 발명의 제2실시예에 따른 반도체 패키지의 하면을 도시한 평면도.
도 9는 본 발명의 제2실시 예에 따른 반도체 패키지를 이용한 반도체 모듈의 제조 방법을 설명하기 위하여 도시한 단면도.
도 10은 본 발명의 제3실시예에 따른 반도체 패키지의 하면을 도시한 평면도.
도 11은 본 발명의 제4실시예에 따른 반도체 패키지를 도시한 사시도.
도 12는 도 11의 절단선 Ⅳ―Ⅳ'에 따라 취해진 단면도.
도 13a 내지 도 13c는 본 발명의 제4실시 예에 따른 반도체 패키지를 이용한 반도체 모듈의 제조 방법을 설명하기 위하여 도시한 공정별 단면도.
도 14는 본 발명의 제5실시예에 따른 반도체 패키지를 도시한 사시도.
도 15a 및 도 15b는 본 발명의 실시예에 따른 반도체 패키지에 장착된 클립부를 도시한 사시도.
도 16은 본 발명의 제6실시예에 따른 반도체 패키지를 도시한 사시도.
도 17은 본 발명의 제7실시예에 따른 반도체 패키지를 도시한 사시도.
도 18은 도 17의 절단선 Ⅴ―Ⅴ'에 따라 취해진 단면도.

Claims (10)

  1. 열에 의해 휘어지는 적어도 하나 이상의 플레이트부를 갖는 반도체 패키지를 형성하고,
    상기 반도체 패키지를 모듈 기판 상에 정렬하되, 상기 반도체 패키지 및 상기 모듈 기판 사이에 접속 부재들을 배치시키고,
    상기 플레이트부 및 상기 접속 부재들에 열을 가하여 상기 모듈 기판과 상기 반도체 패키지 사이의 간격을 늘림과 아울러 접속 패턴들을 형성하는 것을 포함하되, 상기 접속 패턴들의 높이는 상기 접속 부재들보다 높은 반도체 모듈의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 패키지를 형성하는 것은,
    몸체부, 상기 플레이트부 및 고정부를 갖는 기판을 형성하되, 상기 고정부는 상기 몸체부 및 상기 플레이트부를 연결하며, 상기 플레이트부는 적층된 서로 다른 열팽창계수의 금속층들을 갖고,
    상기 기판 상에 상기 기판과 전기적으로 연결되는 반도체 칩을 형성하고,
    상기 기판 상에 상기 반도체 칩을 덮는 몰드부를 형성하는 것을 포함하는 반도체 모듈의 제조 방법.
  3. 제 2 항에 있어서,
    상기 플레이트부는 상기 몸체부의 대향하는 가장자리들 외측에 형성하는 반도체 모듈의 제조 방법.
  4. 제 2 항에 있어서,
    상기 플레이트부는 상기 몸체부의 모든 가장자리들 외측에 상호 이격되게 형성하는 반도체 모듈의 제조 방법.
  5. 제 2 항에 있어서,
    상기 고정부는 상기 플레이트부의 중앙 부분과 상기 몸체부 사이에 형성하는 반도체 모듈의 제조 방법.
  6. 제 5 항에 있어서,
    상기 플레이트부의 상기 금속층들은 상기 접속 패턴 방향으로 갈수록 낮은 열팽창계수를 갖게 형성하는 반도체 모듈의 제조 방법.
  7. 제 2 항에 있어서,
    상기 고정부는 상기 플레이트부의 양측 단부 부분들과 상기 몸체부 사이에 형성하는 반도체 모듈의 제조 방법.
  8. 제 7 항에 있어서,
    상기 플레이트부의 상기 금속층들은 상기 접속 패턴 방향으로 갈수록 높은 열팽창계수를 갖게 형성하는 반도체 모듈의 제조 방법.
  9. 제 1 항에 있어서,
    상기 반도체 패키지를 형성하는 것은,
    기판, 반도체 칩 및 몰드부를 갖는 패키지 몸체부를 형성하되, 상기 반도체 칩은 상기 기판 상에 부착하며, 상기 몰드부는 상기 기판 상에 상기 반도체 칩을 덮게 형성하고,
    상기 패키지 몸체부의 가장자리에 상기 플레이트부를 고정 부재로 부착하되, 상기 플레이트부는 적층된 서로 다른 열팽창계수의 금속층들을 갖는 것을 포함하는 반도체 모듈의 제조 방법.
  10. 제 9 항에 있어서,
    상기 금속층들은 쌍금속(Bi-metal) 또는 형상기억합금으로 형성하는 반도체 모듈의 제조 방법.
KR1020090012508A 2009-02-16 2009-02-16 반도체 모듈의 제조 방법 KR20100093359A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090012508A KR20100093359A (ko) 2009-02-16 2009-02-16 반도체 모듈의 제조 방법
US12/705,729 US20100210042A1 (en) 2009-02-16 2010-02-15 Method of manufacturing semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090012508A KR20100093359A (ko) 2009-02-16 2009-02-16 반도체 모듈의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100093359A true KR20100093359A (ko) 2010-08-25

Family

ID=42560283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090012508A KR20100093359A (ko) 2009-02-16 2009-02-16 반도체 모듈의 제조 방법

Country Status (2)

Country Link
US (1) US20100210042A1 (ko)
KR (1) KR20100093359A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446029B2 (en) 2014-10-27 2019-10-15 Robert Bosch Gmbh Method and device for operating a parking lot

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2976719A1 (fr) * 2011-06-16 2012-12-21 Commissariat Energie Atomique Procede pour la realisation d'un composant microelectronique courbe par effet bilame, et composant microelectronique ainsi obtenu
US9953934B2 (en) 2015-12-16 2018-04-24 Intel Corporation Warpage controlled package and method for same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940271A (en) * 1997-05-02 1999-08-17 Lsi Logic Corporation Stiffener with integrated heat sink attachment
US5975409A (en) * 1997-08-12 1999-11-02 International Business Machines Corporation Ceramic ball grid array using in-situ solder stretch
KR100292033B1 (ko) * 1998-05-13 2001-07-12 윤종용 반도체칩패키지및그제조방법
KR100443504B1 (ko) * 2001-06-12 2004-08-09 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법
JP4692708B2 (ja) * 2002-03-15 2011-06-01 Ｄｏｗａメタルテック株式会社 セラミックス回路基板およびパワーモジュール
US6857557B2 (en) * 2002-12-20 2005-02-22 Intel Corporation Low temperature microelectronic die to substrate interconnects
US7405924B2 (en) * 2004-09-27 2008-07-29 Idc, Llc System and method for protecting microelectromechanical systems array using structurally reinforced back-plate
JP4930049B2 (ja) * 2006-12-27 2012-05-09 富士通株式会社 高さ調節装置及び実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446029B2 (en) 2014-10-27 2019-10-15 Robert Bosch Gmbh Method and device for operating a parking lot

Also Published As

Publication number Publication date
US20100210042A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
CN103109367B (zh) 可堆叠的模塑微电子封装
KR960006710B1 (ko) 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
KR100265563B1 (ko) 볼 그리드 어레이 패키지 및 그의 제조 방법
CN102376679B (zh) 封装基板以及包括该封装基板的倒装芯片封装
KR100744140B1 (ko) 더미 패턴을 갖는 인쇄회로기판
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
US7781299B2 (en) Leadframe semiconductor package stand and method for making the same
KR100723529B1 (ko) 홀을 갖는 솔더볼 랜드를 구비하는 회로기판 및 이를구비하는 반도체 패키지
JP5051463B2 (ja) 積み重ね型パッケージ集積回路デバイスの製造方法
PL87007B1 (ko)
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
US20060278962A1 (en) Microelectronic loop packages
KR20100093359A (ko) 반도체 모듈의 제조 방법
US6603195B1 (en) Planarized plastic package modules for integrated circuits
CN101326864B (zh) 用于表面安装式组件的无垫衬底
US20090001529A1 (en) Package stacking using unbalanced molded tsop
US20080197460A1 (en) Packaged ic device comprising an embedded flex circuit, and methods of making same
US6690088B2 (en) Integrated circuit package stacking structure
JP4849802B2 (ja) 半導体装置
US20090004783A1 (en) Method of package stacking using unbalanced molded tsop
US11682609B2 (en) Three-dimensional functional integration
KR20050006547A (ko) 반도체 패키지 제조용 회로기판 및 이를 이용한 반도체패키지
KR100376884B1 (ko) 스택 패키지
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application