KR20100088398A - Semiconductor layer doping method, back contact solar cell by using the same method, and manufacturing method thereof - Google Patents

Semiconductor layer doping method, back contact solar cell by using the same method, and manufacturing method thereof Download PDF

Info

Publication number
KR20100088398A
KR20100088398A KR20090007595A KR20090007595A KR20100088398A KR 20100088398 A KR20100088398 A KR 20100088398A KR 20090007595 A KR20090007595 A KR 20090007595A KR 20090007595 A KR20090007595 A KR 20090007595A KR 20100088398 A KR20100088398 A KR 20100088398A
Authority
KR
South Korea
Prior art keywords
impurity
channel
conductive semiconductor
semiconductor
type
Prior art date
Application number
KR20090007595A
Other languages
Korean (ko)
Other versions
KR101549555B1 (en
Inventor
박창서
최영호
윤필원
김형석
김진성
장재원
최철재
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090007595A priority Critical patent/KR101549555B1/en
Publication of KR20100088398A publication Critical patent/KR20100088398A/en
Application granted granted Critical
Publication of KR101549555B1 publication Critical patent/KR101549555B1/en

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A doping method, a back side electrode type solar cell thereof, and a manufacturing method thereof are provided to simplify a manufacturing process by diffusing an ink containing p-type and n-type impurity in two semiconductor impurity doping channels which are separated with each other. CONSTITUTION: A first impurity doping channel and a second impurity doping channel are formed in one side surface of a semiconductor substrate(101), respectively. The second impurity doping channel is separated from the first impurity doping channel with a uniform interval. An impurity having a first conductivity type is injected into the first impurity doping channel. The impurity having the second conductive type is injected into the second impurity doping channel. The impurity is diffused into the inside the substrate by heat-treating the injected impurity.

Description

반도체층의 도핑방법, 이를 이용한 후면전극형 태양전지 및 그 제조방법{Semiconductor layer doping method, Back contact solar cell by using the same method, and Manufacturing method thereof}Doping method of semiconductor layer, back electrode type solar cell using same and manufacturing method thereof {Semiconductor layer doping method, Back contact solar cell by using the same method, and Manufacturing method}

본 발명은 반도체 불순물을 도핑하는 방법과 이를 이용하여 반도체 기판의 후면에 에미터(emitter)층과 후면전계층(Back Surface Field, BSF)을 포함하는 후면전극형 태양전지를 제조하는 방법에 관한 것이다. The present invention relates to a method of doping semiconductor impurities and a method of manufacturing a back-electrode solar cell including an emitter layer and a back surface field (BSF) on a back surface of a semiconductor substrate using the same. .

본 발명은 후면전극형 태양전지에 불순물을 도핑하는 방법을 개선하여 태양전지의 공정을 단순화하고 태양전지의 효율을 증가시키는 태양전지를 제공한다. The present invention provides a solar cell that simplifies the process of the solar cell and increases the efficiency of the solar cell by improving a method of doping impurities into the back electrode solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어서 특히 주목받고 있다. 태양전지에는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 태양빛을 전기에너지로 변화시키는 태양광 전지가 있다. 일반적으로 태양전지라고 하면 태양광 전지를 일컫는 것이다.Recently, as the prediction of depletion of existing energy sources such as oil and coal is increasing, interest in alternative energy to replace them is increasing. Among them, solar cells are particularly attracting attention because they are rich in energy resources and have no problems with environmental pollution. Solar cells include solar cells that generate steam required to rotate turbines using solar heat, and solar cells that convert sunlight into electrical energy using properties of semiconductors. In general, a solar cell refers to a solar cell.

앞으로 수십 년 후에 화석 연료의 고갈이 예상되어 지고 있고 동시에 많은 양의 화석 연료 사용에 따른 이산화탄소의 배출에 따른 지구 온난화와 같은 환경 문제가 대두됨에 따라서 무한한 에너지 원인 태양광을 이용하여 전기를 생산하는 태양전지에 많은 관심과 이목이 집중되고 있다.In the coming decades, the depletion of fossil fuels is anticipated, and at the same time, environmental issues such as global warming due to carbon dioxide emissions due to the use of large amounts of fossil fuels are emerging. Much attention and attention is focused on batteries.

현재 태양전지의 개발은 전력 생산 W당 단가를 낮추는 방향으로 추진되고 있는데, 이를 위해서 태양전지의 생산 원가를 낮추거나 혹은 태양전지의 효율을 높이는 방향으로 연구가 진행되고 있다. Currently, the development of solar cells is being promoted in order to lower the unit cost per W of power production. To this end, research is being conducted toward lowering the production cost of solar cells or increasing the efficiency of solar cells.

세계 시장의 90%이상을 차지하는 벌크형 실리콘 태양전지의 경우 고효율화를 목표로 많은 대안들이 제시되었는데, 그 예로 함몰형(Buried Contact) 태양전지, HIT 태양전지, 후면전극 태양전지(Interdigitated Back Contact Solar Cell, IBC Cell)등을 들 수 있다. In the case of bulk silicon solar cells, which account for more than 90% of the global market, many alternatives have been proposed for the purpose of high efficiency. For example, buried contact solar cells, HIT solar cells, interdigitated back contact solar cells, IBC Cell).

이 기술들은 이미 양산에 성공하여 생산이 이루어지고 있고, 이후로도 효율을 더욱 높이고 생산원가를 낮추기 위해 신공정 및 신기술 도입을 서두르고 있는 실정인데, 본 발명 역시 이러한 고효율의 태양전지를 저비용으로 생산하기 위한 반도체 도핑방법과 이를 활용한 제조공정의 개선에 관한 것이다.These technologies have already been mass-produced and are being produced. Since then, new processes and new technologies have been rushed to increase efficiency and lower production costs. The present invention also provides semiconductor doping to produce such high-efficiency solar cells at low cost. It relates to a method and an improvement of a manufacturing process using the same.

본 발명의 목적은 반도체 소자에서 반도체 불순물을 도핑하는 개선된 방법을 제공하는데 있다. It is an object of the present invention to provide an improved method of doping semiconductor impurities in a semiconductor device.

또한, 본 발명의 목적은 반도체 불순물의 개선된 도핑 방법을 이용하여 후면전극형 태양전지의 제조 공정을 단순화하고 저비용의 생산단가로 고효율의 태양전지를 제공하는데 있다.It is also an object of the present invention to simplify the manufacturing process of a back electrode solar cell using an improved doping method for semiconductor impurities and to provide a high efficiency solar cell at a low production cost.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. The technical objects to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical subjects which are not mentioned can be clearly understood by those skilled in the art from the description of the present invention .

일반적으로 후면전극형 태양전지는 기존의 태양전지와는 달리 음극 및 양극 전극과 배선을 모두 후면에 배치함으로써 전면전극에 의한 차단 손실(shading loss)을 없애 수광율을 높임과 동시에 직렬저항을 줄일 수 있고, 모듈제작이 용이한 장점이 있는 반면, 에미터(emitter) 및 후면전계(BSF, Back surface field)를 동일한 일면에 형성하기 때문에 제조 공정이 복잡해지고 이로 인해 제조 단가가 다소 높은 문제가 있다.In general, unlike the conventional solar cell, the rear electrode type solar cell has a negative electrode, a positive electrode, and a wiring disposed at the rear to eliminate shading loss caused by the front electrode, thereby increasing the light receiving rate and reducing the series resistance. In addition, there is an advantage that the module is easy to manufacture, since the emitter and the back surface field (BSF) are formed on the same surface, the manufacturing process is complicated and thus the manufacturing cost is rather high.

따라서 이를 해결하기 위한 본 발명의 후면전극형 태양전지의 제조방법과 이의 불순물 도핑방법, 및 이를 통해 제조되는 태양전지는 실리콘 반도체 기판 전면 텍스처링(texturing)시 후면에 이격된 불순물 도핑 채널(channel)을 동시에 형성하 고 각 채널을 통해 p형과 n형 불순물을 포함하는 불순물 잉크를 넣고 확산을 통해서 에미터층(Emitter)과 BSF층을 형성함으로써 제조 공정을 단순화할 수 있다.Therefore, a method of manufacturing the back-electrode solar cell of the present invention, an impurity doping method thereof, and a solar cell manufactured by the same according to the present invention provide impurity doping channels spaced apart from the back surface of the silicon semiconductor substrate during texturing. The manufacturing process can be simplified by forming at the same time, impurity ink containing p-type and n-type impurities through each channel, and forming an emitter layer and a BSF layer through diffusion.

구체적으로 상기 과제를 해결하기 위한 본 발명의 반도체층의 불순물 도핑방법은 반도체 기판의 어느 한쪽 표면에 제1 불순물 도핑 채널과 상기 제1 불순물 도핑채널과 소정의 간격으로 이격된 제2 불순물 도핑 채널을 각각 형성하는 단계와, 상기 제1 불순물 도핑 채널에 제1 도전형을 갖는 불순물을 주입하고, 상기 제2 불순물 도핑채널에 제2도전형을 갖는 불순물을 주입하는 단계, 및 상기 주입된 불순물을 열처리하여 상기 불순물을 반도체 기판 내로 확산시켜 각각 도입하는 단계를 포함한다.Specifically, the impurity doping method of the semiconductor layer of the present invention for solving the above problems is to form a first impurity doping channel and a second impurity doping channel spaced apart from the first impurity doping channel at a predetermined interval on one surface of the semiconductor substrate Forming each, implanting impurities having a first conductivity type into the first impurity doping channel, implanting impurities having a second conductivity type into the second impurity doping channel, and heat-treating the implanted impurities Thereby diffusing the impurities into the semiconductor substrate and introducing the impurities.

또한 다른 실시예로서의 본 발명의 반도체층의 불순물 도핑방법은 반도체 기판의 표면에 식각저항막을 패터닝하여 형성하는 단계, 상기 식각저항막이 형성되지 않은 반도체 기판의 표면을 식각하여 불순물 도핑 채널을 형성하는 단계, 상기 식각저항막을 제거하고, 상기 불순물 도핑 채널 위에 상기 채널 상면부와 외부를 차단시키고 탈부착이 가능한 채널 차폐막 을 부착하는 단계, 외부와 차단된 상기 불순물 도핑 채널에 반도체 불순물을 주입하는 단계, 및 상기 채널 차폐막 을 탈착하고 열처리하여 상기 불순물을 반도체 기판 내로 도입하는 단계를 포함한다.In another embodiment, an impurity doping method of a semiconductor layer of the present invention may include forming an etch resistive film on a surface of a semiconductor substrate, forming an impurity doped channel by etching the surface of the semiconductor substrate on which the etch resistive film is not formed, Removing the etch resistant film, attaching a channel shielding film that blocks the upper and upper portions of the channel and the outside on the impurity doped channel, and injects semiconductor impurities into the impurity doped channel blocked from the outside; and Desorbing and thermally treating the shielding film to introduce the impurities into the semiconductor substrate.

상기 목적을 달성하기 위한 본 발명의 후면전극형 태양전지를 제조하는 방법은, 반도체 기판의 후면에 에미터층과 BSF층을 포함하는 후면전극형 태양전지를 제조하는 방법에 있어서, 제1 도전형 반도체 기판의 후면에 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 상호 이격하여 형성하 는 단계와, 상기 제1 도전형의 불순물 도핑 채널과 상기 제2 도전형의 불순물 도핑 채널을 통해 제1 도전형의 반도체 불순물과 제2 도전형의 반도체 불순물을 각각 주입하는 단계와, 및 상기 반도체 불순물을 열처리하여 상기 제1 도전형의 반도체 불순물과 제2 도전형의 반도체 불순물을 반도체 기판 내로 확산하여 BSF층과 에미터층을 각각 형성하는 단계를 포함한다.Method of manufacturing a back-electrode solar cell of the present invention for achieving the above object, in the method of manufacturing a back-electrode solar cell comprising an emitter layer and a BSF layer on the back of the semiconductor substrate, the first conductivity type semiconductor Forming a first conductivity type semiconductor impurity doping channel and a second conductivity type semiconductor impurity doping channel on a rear surface of the substrate, the impurity doping channel of the first conductivity type and the impurity of the second conductivity type Implanting semiconductor impurity of a first conductivity type and semiconductor impurity of a second conductivity type through a doping channel, and heat treating the semiconductor impurity to remove the semiconductor impurity of the first conductivity type and semiconductor impurity of the second conductivity type Diffusing into the semiconductor substrate to form a BSF layer and an emitter layer, respectively.

다른 본 발명에 따른 실시예로서의 후면전극형 태양전지의 제조방법은, 반도체 기판의 후면에 에미터층과 BSF층을 포함하는 후면전극형 태양전지를 제조하는 방법에 있어서, 제1 도전형 반도체 기판의 후면에 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 상호 이격하여 형성하는 단계와, 상기 도핑 채널 위에 상기 채널의 상면부와 외부를 차단시키고 탈부착이 가능한 채널차폐막을 부착하는 단계와, 외부와 차단된 상기 제1 도전형의 불순물 도핑 채널과 상기 제2 도전형의 불순물 도핑 채널을 통해 제1 도전형의 반도체 불순물과 제2 도전형의 반도체 불순물을 각각 주입하는 단계, 및 상기 채널차폐막을 탈착하고 열처리하여 상기 제1 도전형의 반도체 불순물과 제2 도전형의 반도체 불순물을 반도체 기판 내로 확산하여 BSF층과 에미터층을 각각 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a back electrode type solar cell, wherein the back electrode type solar cell includes an emitter layer and a BSF layer on a back surface of a semiconductor substrate. Forming a first conductivity type semiconductor impurity doping channel and a second conductivity type semiconductor impurity doping channel spaced apart from each other, and attaching a channel shielding film that blocks an upper surface portion and an outside of the channel and is detachable on the doping channel And injecting semiconductor impurities of the first conductivity type and semiconductor impurities of the second conductivity type through the impurity doping channel of the first conductivity type and the second conductivity type impurity doping channel that are blocked from the outside. Desorption and heat treatment of the channel shielding film to diffuse the first conductive semiconductor impurity and the second conductive semiconductor impurity into the semiconductor substrate. And forming a W BSF layer and emitter layer, respectively.

상기 후면전극형 태양전지의 제조방법을 통해 제작되는 태양전지는 제1 도전형 반도체 기판과, 상기 제1 도전형 반도체 기판의 후면에 제1 도전형과 반대되는 도전형을 가지는 제2 도전형의 반도체 불순물 도핑 채널을 통해 주입된 제2 도전형 반도체 불순물에 의해 도핑된 제2 도전형 반도체층과, 상기 제1 도전형 반도체 기판의 후면에 상기 제2 도전형 반도체층과 이격되어 형성되고, 제1 도전형과 동일 한 도전형을 가지는 제1 도전형의 반도체 불순물 도핑 채널을 통해 주입된 제1 도전형 반도체 불순물에 의해 도핑된 제1 도전형 반도체층과, 상기 제2 도전형 반도체층과 전기적으로 접속하는 제1 전극, 및 상기 제1 도전형 반도체층과 전기적으로 접속하는 제2 전극을 포함하는 구조일 수 있다. The solar cell manufactured by the method of manufacturing the back electrode type solar cell has a second conductivity type having a first conductivity type semiconductor substrate and a conductivity type opposite to the first conductivity type on a rear surface of the first conductivity type semiconductor substrate. A second conductive semiconductor layer doped by a second conductive semiconductor impurity implanted through a semiconductor impurity doping channel, and a second conductive semiconductor layer formed on a rear surface of the first conductive semiconductor substrate and spaced apart from the second conductive semiconductor layer A first conductivity type semiconductor layer doped by a first conductivity type semiconductor impurity injected through a first conductivity type semiconductor impurity doping channel having the same conductivity type as that of the first conductivity type, and the second conductivity type semiconductor layer And a second electrode electrically connected to the first conductivity-type semiconductor layer.

이 때 상기 제2 도전형 반도체층은 에미터층이고 제1 도전형 반도체층은 BSF층이 된다.In this case, the second conductivity type semiconductor layer is an emitter layer and the first conductivity type semiconductor layer is a BSF layer.

본 발명은 반도체 기판 위에 에미터층과 BSF층을 형성함에 있어 반도체 불순물의 도핑 공정을 단순화하여 제작 공정을 간편화하여 태양전지의 제조원가를 낮추는 경제적인 태양전지의 제조방법을 제공할 수 있다.The present invention can provide an economical method of manufacturing a solar cell to reduce the manufacturing cost of the solar cell by simplifying the manufacturing process by simplifying the doping process of semiconductor impurities in forming the emitter layer and the BSF layer on the semiconductor substrate.

본 발명은 태양전지 이외의 다양한 반도체 소자에 적용할 수 있는 개선된 불순물 도핑방법을 제공함으로써 반도체 소자 공정 과정을 경제적으로 절감하는 효과가 있다.The present invention has an effect of economically reducing the semiconductor device processing process by providing an improved impurity doping method that can be applied to various semiconductor devices other than solar cells.

또한 불순물 도핑 공정의 개선된 방법을 통하여 후면전극형 태양전지를 저비용의 생산단가로 생산할 수 있어 고효율 태양전지의 산업화 대중화에 기여할 수 있다.In addition, through the improved method of the impurity doping process, the back-electrode solar cell can be produced at a low production cost, thereby contributing to the popularization of high-efficiency solar cells.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체층의 도핑방법은 반도체 기판의 표면에 식각저항막을 패터닝하여 형성하는 단계, 상기 식각저항막이 형성되지 않은 반도체 기판의 표면을 식각하여 불순물 도핑 채널을 형성하 는 단계, 상기 식각저항막을 제거하고, 상기 불순물 도핑 채널 위에 상기 채널 상면부와 외부를 차단시키고 탈부착이 가능한 채널 차폐막 을 부착하는 단계, 외부와 차단된 상기 불순물 도핑 채널에 반도체 불순물을 주입하는 단계, 및 상기 채널 차폐막 을 탈착하고 열처리하여 상기 불순물을 반도체 기판 내로 도입하는 단계를 포함한다.The semiconductor layer doping method according to an embodiment of the present invention for achieving the above object is formed by patterning an etching resistance film on the surface of the semiconductor substrate, by etching the surface of the semiconductor substrate is not formed the etching resistance film is doped with impurities Forming a channel, removing the etch resistant film, and attaching a channel shielding film that blocks the upper and outer portions of the channel and the external portion on the impurity doped channel, and attaches a detachable channel shielding film to the impurity doped channel. And injecting the impurity into the semiconductor substrate by desorption and heat treatment of the channel shielding film.

본 발명에서 상기 반도체 기판은, p형 실리콘 기판 또는 n형 실리콘 기판일 수 있으며, 상기 반도체 불순물은, 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In)으로 구성된 3족 원소와, 인(P), 비소(As), 안티모니(Sb)로 구성된 5족 원소 중에서 선택되는 어느 하나의 원소를 포함하는 화합물일 수 있다.In the present invention, the semiconductor substrate may be a p-type silicon substrate or an n-type silicon substrate, the semiconductor impurity is a Group III element consisting of boron (B), aluminum (Al), gallium (Ga), indium (In) And a compound including any one element selected from Group 5 elements composed of phosphorus (P), arsenic (As), and antimony (Sb).

즉, 본 발명의 일 실시예에 따라서는, 반도체층의 pn 접합 구조를 이루기 위하여 반도체 기판이 p형 실리콘 기판인 경우 그 표면에 형성되는 반도체층은 n형 반도체층이어야 하므로, 인(P), 비소(As), 안티모니(Sb)로 구성된 5족 원소 중에서 선택되는 n형 불순물 도펀트를 사용한다. 역으로, 반도체 기판이 n형 실리콘 기판인 경우 pn 접합을 이루기 위하여 기판의 표면에 형성되는 반도체층은 p형 반도체층이어야 하므로, 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In)으로 구성된 3족 원소 중에서 선택되는 p형 불순물 도펀트를 사용한다. That is, according to an embodiment of the present invention, in order to form a pn junction structure of the semiconductor layer, when the semiconductor substrate is a p-type silicon substrate, the semiconductor layer formed on the surface thereof should be an n-type semiconductor layer. An n-type impurity dopant selected from Group 5 elements consisting of arsenic (As) and antimony (Sb) is used. Conversely, when the semiconductor substrate is an n-type silicon substrate, the semiconductor layer formed on the surface of the substrate must be a p-type semiconductor layer in order to achieve pn junctions. Thus, boron (B), aluminum (Al), gallium (Ga), and indium ( A p-type impurity dopant selected from Group 3 elements consisting of In) is used.

본 발명에서 상기 불순물 도핑 채널을 형성한 후, 불순물 도핑 채널의 표면을 친수성으로 처리하는 단계를 더 추가할 수 있다. 친수성의 처리 방법은 특별히 제한되지 않으며 공지된 기술로서 해당 분야의 당업자가 적용할 수 있는 기술이면 충분할 것이나, 일 실시예에 따라서는 질산 용액 또는 오존수에 침지하는 방법을 들 수 있다.After the impurity doped channel is formed in the present invention, a step of treating the surface of the impurity doped channel with hydrophilicity may be further added. The method of treating hydrophilicity is not particularly limited, and any known technique may be sufficient as a technique applicable to those skilled in the art, but the method of dipping in nitric acid solution or ozone water may be exemplified.

또한 상기 채널 차폐막 은 폴리디메틸실록산(polydimethylsiloxane; PDMS), 실리콘계 고무(Silicon Rubber), 폴리부타디엔(Polybutadiene), 니트릴 고무(Nitrile Rubber), 아크릴 고무(Acryl Rubber), 부틸 고무(Butyl Rubber), 폴리이소프렌(Polyisoprene), 및 폴리스티렌-부타디엔 공중합체(Poly(Styrene-co-Butadiene))로 구성된 그룹 중에서 선택된 어느 하나 이상의 고분자 필름층일 수 있다. 그러나 반드시 이에 제한되는 것은 아니며 채널의 상부 공간과 외부를 차단할 수 있으며 탈부착이 가능한 물질이면 채널 차폐막 으로 사용할 수 있을 것이다.In addition, the channel shielding film may be made of polydimethylsiloxane (PDMS), silicone rubber, polybutadiene, polybutadiene, nitrile rubber, acrylic rubber, butyl rubber, polyisoprene (Polyisoprene), and polystyrene-butadiene copolymer (Poly (Styrene-co-Butadiene)) may be any one or more polymer film layer selected from the group consisting of. However, the present invention is not limited thereto, and the upper space and the outside of the channel may be blocked, and any removable material may be used as the channel shield.

상기 목적을 달성하기 위한 본 발명의 후면전극형 태양전지를 제조하는 방법은, 반도체 기판의 후면에 에미터층과 BSF층을 포함하는 후면전극형 태양전지를 제조하는 방법에 있어서, 제1 도전형 반도체 기판의 후면에 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 상호 이격하여 형성하는 단계와, 상기 도핑 채널 위에 상기 채널의 상면부와 외부를 차단시키고 탈부착이 가능한 채널차폐막을 부착하는 단계와, 외부와 차단된 상기 제1 도전형의 불순물 도핑 채널과 상기 제2 도전형의 불순물 도핑 채널을 통해 제1 도전형의 반도체 불순물과 제2 도전형의 반도체 불순물을 각각 주입하는 단계, 및 상기 채널차폐막을 탈착하고 열처리하여 상기 제1 도전형의 반도체 불순물과 제2 도전형의 반도체 불순물을 반도체 기판 내로 확산하여 BSF층과 에미터층을 각각 형성하는 단계를 포함한다. 본 발명에 의하면 한 번의 열확산 공정으로 불순물을 주입하여 에미터층과 BSF층을 형성할 수 있는 장점이 있다.Method of manufacturing a back-electrode solar cell of the present invention for achieving the above object, in the method of manufacturing a back-electrode solar cell comprising an emitter layer and a BSF layer on the back of the semiconductor substrate, the first conductivity type semiconductor Forming a first conductive semiconductor impurity doping channel of a first conductivity type and a second conductive semiconductor impurity doping channel on a rear surface of the substrate, and separating and removing an upper surface of the channel and an outside of the channel on the doping channel. Attaching a shielding film and implanting a first conductive semiconductor impurity and a second conductive semiconductor impurity through the first conductive impurity doping channel and the second conductive impurity doping channel that are blocked from the outside And desorption and heat treatment of the channel shielding film to remove the first conductive semiconductor impurity and the second conductive semiconductor impurity into the semiconductor substrate. Diffusion to form a BSF layer and an emitter layer, respectively. According to the present invention, there is an advantage in that an emitter layer and a BSF layer can be formed by injecting impurities in one thermal diffusion process.

본 발명의 일 실시예에 따른 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 형성하는 방법은 반도체 기판의 후면을 식각하는 방법일 수 있다.The method of forming the first conductivity type semiconductor impurity doping channel and the second conductivity type semiconductor impurity doping channel according to an embodiment of the present invention may be a method of etching the back surface of the semiconductor substrate.

본 발명의 일 실시예에 따른 반도체 기판에 형성된 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널은 반도체 기판의 전면을 텍스쳐링하는 것과 동시에 혹은 이시에 형성될 수 있다.The first conductivity type semiconductor impurity doping channel and the second conductivity type semiconductor impurity doping channel formed in the semiconductor substrate according to the exemplary embodiment of the present invention may be formed simultaneously or at the same time as texturing the entire surface of the semiconductor substrate.

본 발명의 상기 실시예에서 상기 제1 도전형 반도체 기판은 p형 실리콘 기판이고, 상기 제1 도전형의 반도체 불순물은 p형 불순물이고, 상기 제2 도전형의 반도체 불순물은 n형 불순물일 수 있다.In the embodiment of the present invention, the first conductive semiconductor substrate may be a p-type silicon substrate, the first conductive semiconductor impurity may be a p-type impurity, and the second conductive semiconductor impurity may be an n-type impurity. .

한편, 상기 제1 도전형 반도체 기판은 n형 실리콘 기판이고, 상기 제1 도전형의 반도체 불순물은 n형 불순물이고, 상기 제2 도전형의 반도체 불순물은 p형 불순물일 수도 있다.The first conductive semiconductor substrate may be an n-type silicon substrate, the first conductive semiconductor impurity may be an n-type impurity, and the second conductive semiconductor impurity may be a p-type impurity.

여기에서 상기 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In)으로 구성된 3족 원소 중에서 선택되는 어느 하나의 원소를 포함하는 화합물과 물의 혼합액으로서의 p형 불순물 잉크이다.The p-type impurity ink may be a p-type impurity ink as a mixture of water and a compound containing any one element selected from Group III elements consisting of boron (B), aluminum (Al), gallium (Ga), and indium (In). to be.

또한 상기 n형 불순물은 인(P), 비소(As), 안티모니(Sb)로 구성된 5족 원소 중에서 선택되는 어느 하나의 원소를 포함하는 화합물과 물의 혼합액으로서의 n형 불순물 잉크이다.The n-type impurity is an n-type impurity ink as a mixture of water and a compound containing any one element selected from Group 5 elements composed of phosphorus (P), arsenic (As), and antimony (Sb).

따라서, 이들 불순물 잉크에서 도펀트 원소들의 절대적 함량을 조절함으로써 반도체층의 도핑 농도 수준을 조절하는 것이 가능하다.Therefore, it is possible to control the doping concentration level of the semiconductor layer by adjusting the absolute content of dopant elements in these impurity inks.

본 발명에서 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 형성하는 단계는, 제1 도전형 반도체 기판의 후면에 식각저항막을 패터닝하여 형성하는 단계와, 상기 식각저항막이 형성되지 않은 반도체 기판의 후면을 식각하여 상기 식각저항막에 의해 이격된 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 형성하는 단계와, 상기 식각저항막을 제거하는 단계를 포함한다.In the present invention, the forming of the first conductivity type semiconductor impurity doping channel and the second conductivity type semiconductor impurity doping channel may include forming an etching resistance film on a rear surface of the first conductivity type semiconductor substrate, and etching Etching the back surface of the semiconductor substrate on which the resist film is not formed to form a first conductive semiconductor impurity doping channel and a second conductive semiconductor impurity doping channel spaced apart by the etching resistance film, and removing the etching resist film. It includes a step.

상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널의 배열 형태는 다양한 실시예로서 구현할 수 있으며, 특히 라인 형상의 핑거가 서로 교대로 배열되는 형태로 형성될 수 있다. 상기 각 반도체 불순물 도핑 채널의 핑거들은 하나의 주된 중심선과 연결되어 빗(comb) 모양으로 형성되어 상호 이격되어 핑거들이 맞물린 형태로 배열될 수 있다.The arrangement of the first conductive semiconductor impurity doping channel and the second conductive semiconductor impurity doping channel may be implemented in various embodiments, and in particular, may be formed such that the fingers of the line shape are alternately arranged. Fingers of each of the semiconductor impurity doping channels may be connected to one main center line to form a comb shape and spaced apart from each other so that the fingers are engaged with each other.

상기 식각저항막이 형성되지 않은 반도체 기판의 후면을 식각하여 반도체 불순물 채널을 형성할 때 경우에 따라서는 상기 반도체 기판의 전면이 함께 식각되어 기판의 전면부가 요철형태를 가지도록 텍스쳐링될 수도 있다.In some cases, when the back surface of the semiconductor substrate on which the etch resistance layer is not formed is etched to form a semiconductor impurity channel, the front surface of the semiconductor substrate may be etched together and the front surface of the substrate may be textured to have an uneven shape.

상기 식각의 방법은 공지된 기술이면 적용가능할 것이고, 레이저법과 같은 기계적 식각법, 건식화학 식각법, 습식화학 식각법 등을 사용할 수 있다.The etching method may be applicable to a known technique, and a mechanical etching method such as a laser method, a dry chemical etching method, a wet chemical etching method, or the like may be used.

본 발명에서 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널의 깊이와 상호 이격 거리는 다양한 실시예로 구현될 수 있다.In the present invention, the depth and the distance between the first conductive semiconductor impurity doping channel and the second conductive semiconductor impurity doping channel may be implemented in various embodiments.

제1 도전형의 반도체 기판은 n형 또는 p형 실리콘 단결정 혹은 다결정 기판 일 수 있는데, 이러한 기판의 후면에 형성되는 반도체 불순물 도핑 채널의 깊이는 수 내지 수십 ㎛가 될 수 있고, 상호 다른 도전형의 반도체 불순물 도핑 채널 사이의 거리는 적어도 수 ㎛ 내지 수 mm 로 이격시켜 형성하는 것이 바람직하다.The first conductive semiconductor substrate may be an n-type or p-type silicon single crystal or polycrystalline substrate, and the depth of the semiconductor impurity doping channel formed on the rear surface of the substrate may be several to several tens of micrometers, and may be different from each other. The distance between the semiconductor impurity doping channels is preferably formed to be separated by at least several micrometers to several mm.

특히 채널의 깊이는 1 ㎛ 내지 100 ㎛이고, 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널의 상호 이격 거리는 1 ㎛ 내지 10 mm 일 수 있다.In particular, the depth of the channel may be 1 μm to 100 μm, and the distance between the first conductive semiconductor impurity doped channel and the second conductive semiconductor impurity doped channel may be 1 μm to 10 mm.

상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 형성한 후, 채널의 표면을 친수성으로 처리할 수 있다. 상기 친수성 표면처리의 공정은 기존의 공정기술을 사용할 수 있으며 특별히 제한되지 않는다. 특히 본 발명의 일 실시예에 따라서는 질산 용액 또는 오존수에 침지하여 상기 불순물 도핑 채널의 표면을 친수성으로 처리할 수 있다.After forming the first conductive semiconductor impurity doped channel and the second conductive semiconductor impurity doped channel, the surface of the channel may be hydrophilically treated. The hydrophilic surface treatment may be carried out using conventional process technology and is not particularly limited. In particular, according to an embodiment of the present invention, the surface of the impurity doping channel may be hydrophilic by immersion in nitric acid solution or ozone water.

본 발명의 일 실시예에 따른 후면전극형 태양전지를 제조하는 방법에서 사용되는 상기 채널 차폐막 은 폴리디메틸실록산(polydimethylsiloxane; PDMS), 실리콘계 고무(Silicon Rubber), 폴리부타디엔(Polybutadiene), 니트릴 고무(Nitrile Rubber), 아크릴 고무(Acryl Rubber), 부틸 고무(Butyl Rubber), 폴리이소프렌(Polyisoprene), 및 폴리스티렌-부타디엔 공중합체(Poly(Styrene-co-Butadiene))로 구성된 그룹 중에서 선택된 어느 하나 이상의 고분자 필름층일 수 있다.The channel shielding film used in the method of manufacturing a back-electrode solar cell according to an embodiment of the present invention may be polydimethylsiloxane (PDMS), silicon rubber, polybutadiene, or nitrile rubber. At least one polymer film layer selected from the group consisting of rubber, acrylic rubber, butyl rubber, polyisoprene, and polystyrene-butadiene copolymer (Poly (Styrene-co-Butadiene)) Can be.

또한 후면전극형 태양전지를 제조하는 방법에서 상기 BSF층과 에미터층을 각각 형성하는 단계 이후에 기판 후면에 생성되는 불순물 확산 부산물을 제거하는 단계를 추가로 더 포함할 수 있다.The method may further include removing impurity diffusion by-products generated on the rear surface of the substrate after forming the BSF layer and the emitter layer in the method of manufacturing the back-electrode solar cell.

상기 불순물 확산 부산물은 특별히 제한되지 않으며 본 발명의 일 실시예에 따라 사용되는 불순물 도펀트 잉크를 주입하고 불순물을 도핑할 때 열처리 과정에서 생산되는 확산 부산물을 통칭한다. 특히 보론(B) 잉크를 주입할 경우 확산 부산물로 BSG(Boro silicate glass)가 생성되고 인(P) 잉크를 주입할 경우 확산 부산물로서 PSG(Phosphorous silicate glass)가 생성되므로 이들 부산물 등을 제거한 후 다음 공정으로 진행된다. The impurity diffusion by-products are not particularly limited and refer to the diffusion by-products produced during the heat treatment process when the impurity dopant ink used in accordance with an embodiment of the present invention is injected and doped with impurities. In particular, when boron (B) ink is injected, BSG (Boro silicate glass) is produced as a diffusion by-product, and when phosphorus (P) ink is injected, PSG (Phosphorous silicate glass) is produced as a diffusion by-product. The process proceeds.

상기 발명에서 경우에 따라서는 반도체 기판의 전면의 오염이나 불순물 확산을 방지하기 위하여 이산화규소(SiO2) 등과 같은 산화막을 기판 전면에 플라즈마화학기상증착법(PECVD), 화학기상증착법(CVD)등의 방법으로 증착한 후 상기 방법을 수행할 수 있다. 상기 산화막은 불순물 도핑 공정 후 에미터층이나 BSF층이 형성된 후에 제거된다.In some embodiments of the present invention, in order to prevent contamination or diffusion of impurities on the entire surface of the semiconductor substrate, an oxide film such as silicon dioxide (SiO 2 ) or the like may be applied to the entire surface of the substrate, such as plasma chemical vapor deposition (PECVD) or chemical vapor deposition (CVD). After deposition, the method may be performed. The oxide film is removed after the emitter layer or the BSF layer is formed after the impurity doping process.

상기 목적을 달성하기 위한 본 발명의 후면전극형 태양전지는 제1 도전형 반도체 기판과, 상기 제1 도전형 반도체 기판의 후면에 제1 도전형과 반대되는 도전형을 가지는 제2 도전형의 반도체 불순물 도핑 채널을 통해 주입된 제2 도전형 반도체 불순물에 의해 도핑된 제2 도전형 반도체층과, 상기 제1 도전형 반도체 기판의 후면에 상기 제2 도전형 반도체층과 이격되어 형성되고, 제1 도전형과 동일한 도전형을 가지는 제1 도전형의 반도체 불순물 도핑 채널을 통해 주입된 제1 도전형 반도체 불순물에 의해 도핑된 제1 도전형 반도체층과, 상기 제2 도전형 반도체층과 전기적으로 접속하는 제1 전극, 및 상기 제1 도전형 반도체층과 전기적으로 접속하 는 제2 전극을 포함한다. In order to achieve the above object, a back electrode type solar cell of the present invention has a first conductivity type semiconductor substrate and a second conductivity type semiconductor having a conductivity type opposite to the first conductivity type on a rear surface of the first conductivity type semiconductor substrate. A second conductive semiconductor layer doped by a second conductive semiconductor impurity implanted through an impurity doping channel, and a second conductive semiconductor layer formed on a rear surface of the first conductive semiconductor substrate and spaced apart from the second conductive semiconductor layer, A first conductivity type semiconductor layer doped by a first conductivity type semiconductor impurity injected through a first conductivity type semiconductor impurity doping channel having the same conductivity type as the conductivity type, and electrically connected to the second conductivity type semiconductor layer And a second electrode electrically connected to the first conductive semiconductor layer.

상기 태양전지에서 제1 도전형 반도체 기판은 p형 실리콘 기판이고, 상기 제2 도전형 반도체층은 n+형 반도체층이고, 상기 제1 도전형 반도체층은 p+형 반도체층일 수 있다. In the solar cell, the first conductive semiconductor substrate may be a p-type silicon substrate, the second conductive semiconductor layer may be an n + type semiconductor layer, and the first conductive semiconductor layer may be a p + type semiconductor layer.

또한, 상기 제1 도전형 반도체 기판은 n형 실리콘 기판이고, 상기 제2 도전형 반도체층은 p+형 반도체층이고, 상기 제1 도전형 반도체층은 n+형 반도체층일 수 있다.The first conductivity type semiconductor substrate may be an n-type silicon substrate, the second conductivity type semiconductor layer may be a p + type semiconductor layer, and the first conductivity type semiconductor layer may be an n + type semiconductor layer.

이 때 상기 제2 도전형 반도체층은 에미터층이고 제1 도전형 반도체층은 BSF층이 된다.In this case, the second conductivity type semiconductor layer is an emitter layer and the first conductivity type semiconductor layer is a BSF layer.

상기 제2 도전형 반도체층과 제1 도전형 반도체층의 배열 형태는 특별히 제한되지 않고 다양한 실시형태를 가질 수 있으나, 라인 형상으로 교대로 배열되는 형태일 수 있다.The arrangement form of the second conductive semiconductor layer and the first conductive semiconductor layer is not particularly limited and may have various embodiments, but may be arranged alternately in a line shape.

상기 제1 도전형 반도체 기판의 전면은 텍스쳐링된 요철구조일 수 있다.The front surface of the first conductive semiconductor substrate may have a textured concave-convex structure.

상기 제1 전극 및 제2 전극은, 알루미늄, 티타늄, 팔라듐, 니켈, 구리 및 은으로 구성된 그룹 중에서 선택된 어느 하나의 도전성 금속으로 형성될 수 있으나 이에 특별히 제한되는 것은 아니다.The first electrode and the second electrode may be formed of any one conductive metal selected from the group consisting of aluminum, titanium, palladium, nickel, copper, and silver, but is not particularly limited thereto.

이하, 본 발명의 구체적인 다양한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. Hereinafter, various exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.In adding reference numerals to components of the following drawings, it is determined that the same components have the same reference numerals as much as possible even if displayed on different drawings, and it is determined that they may unnecessarily obscure the subject matter of the present invention. Detailed descriptions of well-known functions and configurations will be omitted.

도 1 내지 도 9는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법의 공정을 나타낸 단면도이다.1 to 9 are cross-sectional views showing the process of the manufacturing method of the back-electrode solar cell according to an embodiment of the present invention.

도 1 내지 도 9를 참조하여 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제작방법을 공정 순서대로 설명하기로 한다. 이러한 공정 순서는 본 발명의 일 실시형태일 뿐 이 과정에 반드시 제한되는 것은 아니다.A method of manufacturing a back electrode solar cell according to an exemplary embodiment of the present invention will be described with reference to FIGS. This process sequence is only one embodiment of the present invention and is not necessarily limited to this process.

먼저 도 1에서와 같이 반도체 기판(101)을 준비한다. 일 실시예에 따르면 상기 기판은 n형 실리콘 반도체 기판으로서 실리콘 잉곳(ingot)에서 웨이퍼를 자르면서 생긴 쏘우 데미지(saw damage)를 먼저 식각해낸 웨이퍼를 준비한다. 다른 실시예로서 p형 실리콘 반도체 기판으로 준비할 수 있음은 물론이다.First, as shown in FIG. 1, the semiconductor substrate 101 is prepared. According to an embodiment, the substrate is an n-type silicon semiconductor substrate, which prepares a wafer which is first etched from saw damage caused by cutting the wafer from a silicon ingot. As another example, the p-type silicon semiconductor substrate may be prepared.

도 2는 상기 n형 실리콘 반도체 기판(101) 위에 이격된 반도체 불순물 주입용 도핑 채널을 형성하기 위하여 식각저항막(102)을 패턴에 따라 형성하는 것을 나타낸다. FIG. 2 illustrates that an etch resistance layer 102 is formed in a pattern to form a doping channel for implanting semiconductor impurities spaced apart from the n-type silicon semiconductor substrate 101.

일 실시예로서 식각저항막은 수 ㎛ 내지 수 mm 폭을 갖는 식각 레지스트 페이스트(etching resist paste)를 스크린 프린팅 기법이나 인쇄법, 포토리소그래피법 등을 사용하여 패터닝하여 형성할 수 있다.In some embodiments, the etching resist layer may be formed by patterning an etching resist paste having a width of several μm to several mm using screen printing, printing, photolithography, or the like.

상기 식각저항막의 폭만큼 서로 다른 불순물 채널 간에 이격 거리가 형성되 는 것이다. 식각저항막으로 사용되는 식각 레지스트 페이스트는 공지된 식각 방지 물질이면 충분히 사용될 수 있을 것이며 특별히 제한되지 않는다.The separation distance between the impurity channels different from each other by the width of the etch resistive film is formed. An etching resist paste used as an etching resist film may be used as long as it is a known anti-etching material, and is not particularly limited.

또한 일 실시예로서 식각저항막은 건식막, 습식막, 잉크, 플라스틱막 및 솔더 마스크 잉크 등에서 선택된 하나의 식각 저항성 물질로 이루어질 수 있다.Also, as an example, the etch resistant film may be formed of one etch resistant material selected from a dry film, a wet film, an ink, a plastic film, and a solder mask ink.

도 3은 식각저항막(102)을 식각 마스크로 사용하여 해당 기판을 식각한 것을 도시한 것이다. 도 3을 참조하면 식각저항막(102)이 형성되지 않은 나머지 부분, 즉 반도체 기판(101)의 후면에 수 내지 수십 ㎛ 의 깊이로 채널, 혹은 그루부가 형성된 것을 알 수 있다. 3 illustrates that the substrate is etched using the etch resistant film 102 as an etch mask. Referring to FIG. 3, it can be seen that channels or grooves are formed at a depth of several to several tens of micrometers on the remaining portion where the etch resistant film 102 is not formed, that is, the back surface of the semiconductor substrate 101.

식각의 방법은 공지된 방법이면 족할 것이지만 특히 화학적 습식 식각법을 사용할 수 있으며, 수산화나트륨(NaOH), 수산화칼륨(KOH), 테트라메틸 암모늄 하이드록사이드(TMAH, Tetramethyl Ammonium Hydroxide) 등의 실리콘 비등방성 식각이 가능한 용액으로 식각할 수 있다. The etching method may be a known method, but in particular, chemical wet etching may be used, and silicon anisotropy such as sodium hydroxide (NaOH), potassium hydroxide (KOH), tetramethyl ammonium hydroxide (TMAH), and the like can be used. Etchable solution can be etched.

이 경우에 반도체 기판(101)의 전면부에도 식각할 수 있어 전면의 텍스처링이 가능하다. In this case, the front surface of the semiconductor substrate 101 can also be etched to allow texturing of the entire surface.

식각 후의 n형 반도체 기판(101)의 후면부에는 기판과 동형의 도전형을 가지는 n형 불순물 반도체 도핑 채널(104)과 기판과 반대의 도전형을 가지는 p형 불순물반도체 도핑 채널(103)에 해당하는 두 종류의 채널 혹은 그루부가 형성된다.After etching, the back portion of the n-type semiconductor substrate 101 corresponds to the n-type impurity semiconductor doping channel 104 having the same conductivity type as the substrate and the p-type impurity semiconductor doping channel 103 having the conductivity type opposite to the substrate. Two kinds of channels or grooves are formed.

도 4는 상기 식각되어 형성된 채널에 불순물 잉크를 주입하기 전에 반도체 불순물의 확산을 방지하고 기판 전면부의 오염을 막기 위해서 기판 전면부에 산화막(105) 처리를 한 것을 나타낸다. 4 shows that the oxide film 105 is treated on the front surface of the substrate to prevent diffusion of semiconductor impurities and to prevent contamination of the front surface of the substrate before injecting the impurity ink into the etched channel.

본 발명의 일 실시예에 따른 산화막은 이산화규소(실리콘 옥사이드) SiO2 등일 수 있으나 반드시 이에 제한되지 않으며 다양한 산화막을 형성할 수 있다.The oxide film according to an embodiment of the present invention may be silicon dioxide (silicon oxide) SiO 2 , but is not necessarily limited thereto and may form various oxide films.

산화막(105)의 형성방법은 공지된 기술을 사용하면 족할 것이지만, 특히 플라즈마화학기상증착법(PECVD) 등을 사용하여 증착한다. The formation method of the oxide film 105 may be sufficient using a known technique, but in particular, deposition is performed using a plasma chemical vapor deposition (PECVD) or the like.

산화막의 증착 두께는 특별히 제한되지 않으나 500nm 이상 증착할 수 있다.The deposition thickness of the oxide film is not particularly limited, but may be deposited at 500 nm or more.

한편, 도 4에서는 하부의 식각저항막(102)를 제거한 모습인데, 식각 레지스트 페이스트를 제거한 후 기판을 세정하여 두 종류의 채널이 드러날 수 있게 한다.Meanwhile, in FIG. 4, the lower etching resistive film 102 is removed. After removing the etching resist paste, the substrate is cleaned to expose two kinds of channels.

비록 도시하지는 않았으나, 본 발명의 다른 실시형태에 따라서는, 상기 식각저항막이 제거된 반도체 기판의 채널 부분에 친수성으로 표면처리할 수 있다.Although not shown, according to another embodiment of the present invention, the channel portion of the semiconductor substrate from which the etch resistance film is removed may be hydrophilically surface treated.

기판의 채널 부분만 혹은 기판 전체를 질산 용액이나 오존수 등에 침지하고 건조하여 처리하면 채널의 표면부를 친수성으로 만들 수 있다.If only the channel portion of the substrate or the entire substrate is immersed in a nitric acid solution or ozone water and dried, the surface portion of the channel can be made hydrophilic.

상기와 같은 채널 표면의 친수성 처리는 불순물 도펀트 잉크의 용매가 물이어서 도핑시 채널을 통해 기판으로 도펀트가 효과적으로 도입되도록 하기 위함이다.The hydrophilic treatment of the channel surface is such that the solvent of the impurity dopant ink is water so that the dopant is effectively introduced into the substrate through the channel when doping.

다음으로, 도 5를 참조하면 상기 반도체 기판의 후면부에 채널과 외부를 차단하는 채널 차폐막 (106)을 형성한 것을 나타내었다.Next, referring to FIG. 5, a channel shielding film 106 is formed on the rear surface of the semiconductor substrate to block the channel and the outside.

상기 채널 차폐막 (106)은 기판에 탈부착이 용이하며 반도체 불순물과의 무반응성의 물질로서 구성될 수 있다.The channel shielding layer 106 may be easily attached or detached to a substrate and may be configured as a non-reactive material with semiconductor impurities.

본 발명의 일 실시예로서는 폴리디메틸실록산(polydimethylsiloxane; PDMS) 과 같은 실리콘계 고무(Silicon Rubber)를 비롯하여, 폴리부타디엔(Polybutadiene), 니트릴 고무(Nitrile Rubber), 아크릴 고무(Acryl Rubber), 부틸 고무(Butyl Rubber), 폴리이소프렌(Polyisoprene), 및 폴리스티렌-부타디엔 공중합체(Poly(Styrene-co-Butadiene))등의 고분자 필름층을 사용할 수 있다.One embodiment of the present invention, including silicone rubber such as polydimethylsiloxane (PDMS), polybutadiene (Polybutadiene), nitrile rubber (Nitrile rubber), acrylic rubber (butyl rubber), butyl rubber (Butyl Rubber) ), Polyisoprene, and a polymer film layer such as polystyrene-butadiene copolymer (Poly (Styrene-co-Butadiene)) can be used.

도 6은 실시형태에 따라서 p형 불순물 도핑 채널을 통해 p형 불순물 잉크(107)가 주입된 것을 나타낸다.6 shows that the p-type impurity ink 107 is injected through the p-type impurity doping channel according to the embodiment.

p형 불순물 잉크(107)는 보론(B)과 같은 3족 원소 물질을 함유한 화합물을 물에 용해한 용액일 수 있다. 상기 p형 불순물 잉크(107)는 제2 도전형(본 실시예에서는 p형) 불순물 도핑 채널(103)을 통하여 주입될 수 있다.The p-type impurity ink 107 may be a solution obtained by dissolving a compound containing a Group 3 elemental material such as boron (B) in water. The p-type impurity ink 107 may be injected through the second conductive type (p type in this embodiment) impurity doping channel 103.

주입방법은 특별히 제한되는 것은 아니며 다양한 실시형태로서 p형 불순물 도핑 채널에 주입할 수 있으나, 상기 예에서는 이미 채널의 상부면이 채널 차폐막 (106)에 의해 차단되었으므로 외부와 연결되어진 채널의 양 측면부 중의 일부를 통해 p형 불순물을 주입할 수 있다.The injection method is not particularly limited and may be injected into the p-type impurity doped channel in various embodiments. However, in the above example, since the upper surface of the channel has already been blocked by the channel shielding film 106, P-type impurities can be implanted through some.

일 측면부를 통해 p형 불순물 잉크를 주입하는 경우 반대쪽의 채널 측면부의 입구를 막은채 잉크를 주입하여야 한다.In the case of injecting the p-type impurity ink through one side portion, the ink must be injected while blocking the opening of the opposite channel side portion.

불순물 잉크의 주입방법은 강제적으로 잉크를 흘려 넣거나, 혹은 채널의 양 측면 입구 중 어느 하나를 막고 불순물 잉크액에 침지하여 자연스럽게 불순물 잉크가 흘러들어가게 하는 방법이 있다.The impurity ink injection method is a method of forcibly flowing ink or blocking one of both side openings of the channel and immersing it in the impurity ink liquid so that impurity ink flows naturally.

도 7은 p형 불순물 잉크가 주입되고 건조된 후, n형 불순물 도핑 채널(104)을 통하여 인(P), 비소(As) 등과 같은 n형 불순물 잉크(108) 주입되고 건조된 것을 나타낸다.7 shows that after the p-type impurity ink is injected and dried, the n-type impurity ink 108 such as phosphorus (P), arsenic (As), or the like is injected and dried through the n-type impurity doping channel 104.

n형 불순물 잉크(108)의 주입 방법 역시 상술한 바와 같으므로 생략한다.Since the method of injecting the n-type impurity ink 108 is also the same as described above, it is omitted.

상기 서로 다른 도전형의 불순물 잉크의 주입 순서는 반드시 고정적인 것은 아니며 순서를 달리할 수 있음은 물론이다.The order of injection of the impurity inks of different conductivity types is not necessarily fixed, and may be changed in a different order.

도 8은 반도체 기판(101)의 후면에 부착된 PDMS와 같은 실리콘계 고무의 채널 차폐막 이 탈착된 형태를 도시한 것이다.FIG. 8 illustrates a form in which a channel shielding film of a silicon-based rubber such as PDMS attached to the rear surface of the semiconductor substrate 101 is detached.

도 8을 참조하면 p형 반도체 도핑 채널을 통해 주입된 p형 반도체 잉크와 n형 반도체 도핑 채널을 통해 주입된 n형 반도체 잉크가 개시되어 있는데, 이러한 상태에서 확산로(diffusion furnace)나 벨트로(belt furnace)와 같은 로에서 고온으로 열처리를 수행한다. 각 채널을 통해 주입된 p형의 반도체 불순물과 n형의 반도체 불순물이 반도체 기판의 채널 내부로 동시에 확산되면 도 9와 같이 각각 에미터층(109)과 BSF층(110)이 형성한다.Referring to FIG. 8, a p-type semiconductor ink injected through a p-type semiconductor doping channel and an n-type semiconductor ink injected through an n-type semiconductor doping channel are disclosed. In this state, a diffusion furnace or a belt furnace ( Heat treatment is carried out at high temperature in a furnace such as a belt furnace. When the p-type semiconductor impurity and the n-type semiconductor impurity injected through each channel are simultaneously diffused into the channel of the semiconductor substrate, the emitter layer 109 and the BSF layer 110 are formed as shown in FIG. 9.

경우에 따라서는 불순물의 도핑에 따라서 확산 부산물이 생성될 수 있는데, 다음 공정으로 상기 확산 부산물을 제거한다. In some cases, diffusion by-products may be generated according to doping of impurities, and the diffusion by-products are removed by the following process.

또한, 상기 기판의 전면부에 증착한 산화막(105)을 제거하는 과정을 수행한다.In addition, a process of removing the oxide film 105 deposited on the front surface of the substrate is performed.

이후의 공정은 기존의 후면전극형 태양전지와 차이가 없으므로 자세한 설명은 생략하기로 한다.Since the subsequent process is not different from the conventional back-electrode type solar cell, a detailed description thereof will be omitted.

이상에서와 같이 본 발명은 후면전극형 태양전지 제조 공정 중 Emitter와 BSF 형성 방법에 관한 것으로, 추가공정 없이 전면 텍스처링시 서로 이격된 두개의 반도체 불순물 도핑 채널을 만들고 각각에 p형과 n형 불순물을 함유한 잉크를 주입하여 확산시킴으로써 기존 공정수를 획기적으로 줄이고 제조 공정을 단순화함으로써 제조 원가를 크게 낮추는 데 효과가 있다.As described above, the present invention relates to a method of forming an emitter and a BSF during a back-electrode solar cell manufacturing process, and makes two semiconductor impurity doping channels spaced apart from each other during full-texturing without an additional process, and each has p-type and n-type impurities. By injecting and diffusing the contained ink, it is effective in drastically reducing the number of existing processes and simplifying the manufacturing process, thereby greatly reducing the manufacturing cost.

도 10 내지 도 17은 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법의 공정을 나타내는 기판의 후면도이다.10 to 17 is a rear view of the substrate showing the process of the manufacturing method of the back-electrode solar cell according to an embodiment of the present invention.

도 10은 도 1에 대응하는 n형 반도체 실리콘 기판(201)을 준비한 것을 후면에서 관찰한 것이다.FIG. 10 illustrates an example of preparing an n-type semiconductor silicon substrate 201 corresponding to FIG. 1 from the rear surface thereof.

도 11은 도 2에 대응하는 반도체 기판(201)의 후면을 관찰한 것으로서 일 실시형태에 따른 식각저항막(202)의 패터닝된 형상을 나타낸다.FIG. 11 is a view of the back surface of the semiconductor substrate 201 corresponding to FIG. 2, and shows a patterned shape of the etch resistive film 202 according to one embodiment.

식각저항막이 형성되지 않은 부분은 본 발명에서 불순물 도핑 채널로서 식각될 부분이다.The portion where the etch resistant film is not formed is a portion to be etched as an impurity doped channel in the present invention.

도 12는 도 3 내지 도 4의 과정을 거쳐 식각저항막이 형성되지 않은 기판(201)의 후면부에 반도체 불순물의 두 종류 도핑 채널(203, 204)이 각각 식각된 형태를 나타낸 것이다.FIG. 12 illustrates a form in which two doping channels 203 and 204 of semiconductor impurities are etched on the rear surface of the substrate 201 where the etch resistive film is not formed through the processes of FIGS. 3 to 4.

도 12를 참조하면 식각저항막(202)을 제거하고 나면 n형 반도체 기판의 후면에 p형 반도체 불순물 도핑채널(203)과 n형 반도체 불순물 도핑 채널(204)이 상호 빗 모양으로서 서로 맞물린 형태로 형성된다.Referring to FIG. 12, after the etch resistive film 202 is removed, the p-type semiconductor impurity doping channel 203 and the n-type semiconductor impurity doping channel 204 are interdigitated with each other in the form of a comb. Is formed.

기상술한 바와 같이 각 불순물 도핑 채널의 라인 형태의 핑거부분은 서로 겹쳐지지 않으면서 식각저항막의 형성 두께만큼의 간격으로 이격되도록 형성될 수 있다.As described above, the line-shaped finger portions of each of the impurity doping channels may be formed to be spaced apart by an interval equal to the thickness of the etch resistive layer without overlapping each other.

도 13은 도 5의 단계에 해당하는 것으로서, 상기 채널이 형성된 반도체 기판 후면에 채널차폐막(206)이 부착된 것을 도시한 것이다.FIG. 13 corresponds to the step of FIG. 5 and illustrates that a channel shielding film 206 is attached to a rear surface of the semiconductor substrate on which the channel is formed.

채널 차폐막 은 실시 형태에 따라서 채널 윗부분과 외부를 차단할 수 있는 형태로 부착되면 충분할 것이지만 공정의 편의를 위해 일 실시예에서는 전체 기판에 일괄적으로 채널 차폐막 을 부착할 수 있다.In some embodiments, the channel shielding film may be attached in such a manner that the upper portion and the outside of the channel may be blocked. However, in one embodiment, the channel shielding film may be collectively attached to the entire substrate.

도 14는 도 6의 과정에 의해 p형 불순물 도핑 채널(203)을 통해 p형 불순물 잉크(207)가 주입된 형태를 도시한 것이다.FIG. 14 illustrates a form in which the p-type impurity ink 207 is injected through the p-type impurity doping channel 203 by the process of FIG. 6.

도 15는 도 7의 과정에 의해 n형 불순물 도핑 채널(204)을 통해 n형 불순물 잉크(208)가 주입된 형태를 도시한 것이다.FIG. 15 illustrates a form in which n-type impurity ink 208 is injected through the n-type impurity doping channel 204 by the process of FIG. 7.

상기 불순물 잉크의 주입은 빗 모양의 채널에서 핑거부분이 연결된 중심축이 되는 채널의 양 측단부와 외부가 연결된 곳을 통해 주입될 수 있다.The impurity ink may be injected through a comb-shaped channel through both side ends of the channel, which are the central axes to which the finger parts are connected, and the outside of the channel.

도 16은 본 발명의 일 실시예에서 채널 차폐막 (206)을 제거한 것을 도시한 것으로서 도 8의 과정을 수행한 기판의 후면부를 나타낸 것이다. 이러한 도 16의 기판 후면부를 열처리 공정함으로써 각 불순물을 기판 내부로 도입하게 된다.FIG. 16 illustrates the backside of the substrate on which the channel shielding layer 206 is removed in one embodiment of the present invention. The impurity is introduced into the substrate by performing a heat treatment process on the rear surface of the substrate of FIG. 16.

도 17은 p형 불순물 잉크(207)와 n형 불순물 잉크(208)이 각각 열처리 공정을 통해 기판 내부로 확산되어 각각 에미터층(209)과 BSF층(210)을 형성한 것을 나타낸 것이다.FIG. 17 shows that the p-type impurity ink 207 and the n-type impurity ink 208 are respectively diffused into the substrate through a heat treatment process to form the emitter layer 209 and the BSF layer 210, respectively.

이후의 공정 역시 후면전극형 태양전지의 일반적인 공정을 따른다.The subsequent process also follows the general process of the back-electrode solar cell.

도 18은 본 발명의 일 실시예에 따른 후면전극형 태양전지 제조방법의 일부 공정을 나타낸 흐름도이다.18 is a flowchart illustrating some processes of a method of manufacturing a back electrode solar cell according to an embodiment of the present invention.

도 18을 참조하면, 먼저 반도체 실리콘 기판의 후면에 식각저항막을 패터닝하여 형성한다(S01).Referring to FIG. 18, first, an etching resistance film is patterned on a rear surface of a semiconductor silicon substrate (S01).

다음으로 기판을 식각 용액에 침지함으로써 기판의 전면부를 텍스처링 함과 동시에 기판 후면 중에서 식각저항막이 형성되지 않은 부분을 제1 도전형 또는 제2 도전형의 불순물 도핑 채널로서 식각한다(S02).Next, the substrate is immersed in an etching solution to texture the front surface of the substrate, and at the same time, a portion of the substrate backside in which the etch resistance film is not formed is etched as an impurity doping channel of the first conductivity type or the second conductivity type (S02).

이어 식각 저항막을 제거하고 기판을 세정한다(S03).Subsequently, the etch resistant film is removed and the substrate is cleaned (S03).

기판의 전면은 플라즈마화학기상증착법, 화학기상증착법과 같은 방법으로 실리콘 옥사이드와 같은 산화막을 형성한다(S04).The front surface of the substrate forms an oxide film such as silicon oxide by a method such as plasma chemical vapor deposition or chemical vapor deposition (S04).

상기 기판 전체 혹은 채널이 형성된 기판 후면부를 친수성으로 표면처리 한다(S05).The entire substrate or the rear surface of the substrate on which the channel is formed is surface treated with hydrophilicity (S05).

친수성 처리된 표면의 채널이 형성된 기판 후면에 실리콘계 고부를 부착한다(S06).The silicon-based recess is attached to the rear surface of the substrate on which the channel of the hydrophilic surface is formed (S06).

실리콘계 고무가 부착되지 않아 외부와 연결된 채널의 측단부를 통해 제1 도전형 또는 제2 도전형의 반도체 불순물을 주입한다(S07).Since the silicon rubber is not attached, semiconductor impurities of the first conductivity type or the second conductivity type are injected through the side ends of the channels connected to the outside (S07).

상기 반도체 불순물은 물을 용매로 하는 잉크형태의 혼합액임은 이미 설명한 바와 같다.As described above, the semiconductor impurity is a mixed liquid in the form of an ink using water as a solvent.

이어서 실리콘계 고무를 탈착하고(S08), 반도체 기판을 고온에서 열처리 한다(S09). 상기 열처리 공정으로 인해 채널에 주입된 불순물 이온이 채널의 형상대로 반도체 기판의 후면에 확산되어 에미터층과 BSF층을 각각 형성한다(S10).Subsequently, the silicon rubber is desorbed (S08), and the semiconductor substrate is heat treated at a high temperature (S09). Impurity ions implanted into the channel by the heat treatment process are diffused on the rear surface of the semiconductor substrate in the shape of the channel to form an emitter layer and a BSF layer, respectively (S10).

다음으로 불순물의 열처리 확산 공정에서 생성될 수 있는 확산 부산물인 BSG, PSG 등을 제거하고, 기판 전면부에 증착한 산화막을 제거한다(S11).Next, BSG and PSG, which are diffusion byproducts that may be generated in the heat treatment diffusion process of impurities, are removed, and an oxide film deposited on the front surface of the substrate is removed (S11).

본 발명의 상기 불순물 도핑 방법은, 태양전지의 pn 접합층을 형성하기 위한 불순물 도핑뿐만 아니라, 다양한 반도체 소자의 불순물 도핑에 적용할 수 있다. The impurity doping method of the present invention can be applied not only to impurity doping for forming a pn junction layer of a solar cell, but also to impurity doping of various semiconductor devices.

이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.The present invention has been described above in connection with specific embodiments of the present invention, but this is only an example and the present invention is not limited thereto. Those skilled in the art can change or modify the described embodiments without departing from the scope of the present invention, and such changes or modifications are within the scope of the present invention. In addition, the materials of each component described herein can be readily selected and substituted for various materials known to those skilled in the art. Those skilled in the art will also appreciate that some of the components described herein can be omitted without degrading performance or adding components to improve performance. In addition, those skilled in the art may change the order of the method steps described herein depending on the process environment or equipment. Therefore, the scope of the present invention should be determined by the appended claims and equivalents thereof, not by the embodiments described.

도 1 내지 도 9는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법의 공정을 나타낸 단면도.1 to 9 are cross-sectional views showing the process of the manufacturing method of the back-electrode solar cell according to an embodiment of the present invention.

도 10 내지 도 17은 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법의 공정을 나타내는 기판의 후면도.10 to 17 is a rear view of the substrate showing the process of the manufacturing method of the back-electrode solar cell according to an embodiment of the present invention.

도 18은 본 발명의 일 실시예에 따른 후면전극형 태양전지 제조방법의 일부 공정을 나타낸 흐름도.18 is a flowchart illustrating some processes of a method of manufacturing a back electrode solar cell according to an embodiment of the present invention.

{도면의 주요부분에 대한 부호의 설명}{Description of symbols for main parts of the drawing}

101, 201: 제1 도전형 반도체 기판 102, 202: 식각저항막101, 201: first conductive semiconductor substrate 102, 202: etch resistive film

103, 203: 제2 도전형의 반도체 불순물 도핑 채널103 and 203: semiconductor impurity doping channel of the second conductivity type

104, 204: 제1 도전형의 반도체 불순물 도핑 채널104, 204: Semiconductor impurity doping channel of a first conductivity type

105: 산화막 106, 206: 채널차폐막105: oxide film 106, 206: channel shielding film

107, 207: 제2 도전형 반도체 불순물107 and 207: second conductivity type semiconductor impurity

108, 208: 제1 도전형 반도체 불순물108, 208: first conductivity type semiconductor impurity

109, 209: 에미터층 110, 210: BSF층109, 209: emitter layer 110, 210: BSF layer

Claims (22)

반도체 기판의 어느 한쪽 표면에 제1 불순물 도핑 채널과 상기 제1 불순물 도핑채널과 소정의 간격으로 이격된 제2 불순물 도핑 채널을 각각 형성하는 단계;Forming a first impurity doping channel and a second impurity doping channel spaced apart from the first impurity doping channel at predetermined intervals on either surface of the semiconductor substrate; 상기 제1 불순물 도핑 채널에 제1 도전형을 갖는 불순물을 주입하고, 상기 제2 불순물 도핑채널에 제2도전형을 갖는 불순물을 주입하는 단계; 및Injecting impurities having a first conductivity type into the first impurity doping channel and implanting impurities having a second conductivity type into the second impurity doping channel; And 상기 주입된 불순물을 열처리하여 상기 불순물을 반도체 기판 내로 확산시켜 각각 도입하는 단계를 포함하는 반도체층의 도핑방법.Heat-treating the implanted impurities to diffuse and introduce the impurities into the semiconductor substrate, respectively. 반도체 기판의 후면에 에미터층과 BSF층을 포함하는 후면전극형 태양전지를 제조하는 방법에 있어서,In the method of manufacturing a back-electrode solar cell comprising an emitter layer and a BSF layer on the back of the semiconductor substrate, 제1 도전형 반도체 기판의 후면에 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 상호 이격하여 형성하는 단계;Forming a first conductive semiconductor impurity doped channel and a second conductive semiconductor impurity doped channel on a rear surface of the first conductive semiconductor substrate, spaced apart from each other; 상기 제1 도전형의 불순물 도핑 채널과 상기 제2 도전형의 불순물 도핑 채널을 통해 제1 도전형의 반도체 불순물과 제2 도전형의 반도체 불순물을 각각 주입하는 단계; 및Implanting a first conductive semiconductor impurity and a second conductive semiconductor impurity through the impurity doping channel of the first conductivity type and the impurity doping channel of the second conductivity type, respectively; And 상기 반도체 불순물을 열처리하여 상기 제1 도전형의 반도체 불순물과 제2 도전형의 반도체 불순물을 반도체 기판 내로 확산하여 BSF층과 에미터층을 각각 형성하는 단계를 포함하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.Heat treating the semiconductor impurities to diffuse the first conductive semiconductor impurities and the second conductive semiconductor impurities into a semiconductor substrate to form a BSF layer and an emitter layer, respectively. Manufacturing method. 제 2항에 있어서,3. The method of claim 2, 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널은 기판을 식각하여 형성하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.And the first conductive semiconductor impurity doping channel and the second conductive semiconductor impurity doping channel are formed by etching a substrate. 제 2항에 있어서,3. The method of claim 2, 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널은 기판의 전면을 텍스쳐링함과 동시에 형성하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.And the first conductive semiconductor impurity doping channel and the second conductive semiconductor impurity doping channel are formed simultaneously with texturing the entire surface of the substrate. 제 2항에 있어서,3. The method of claim 2, 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 형성한 후, 반도체 기판의 전면에 산화막을 형성하는 단계를 더 추가하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.After forming the first conductivity type semiconductor impurity doping channel and the second conductivity type semiconductor impurity doping channel, further comprising the step of forming an oxide film on the front surface of the semiconductor substrate manufacturing of a back-electrode type solar cell Way. 제 2항에 있어서,3. The method of claim 2, 상기 제1 도전형의 반도체 불순물과 제2 도전형의 반도체 불순물을 각각 주입하는 단계 이전에, 반도체 기판의 후면에 탈부착이 가능한 채널차폐막을 형성하고, 상기 반도체 불순물의 주입 후에 상기 채널차폐막을 제거하는 단계를 추가로 더 포함하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.Before the step of implanting each of the first conductivity type semiconductor impurity and the second conductivity type semiconductor impurity, a removable channel shielding film is formed on the rear surface of the semiconductor substrate, and the channel shielding film is removed after the implantation of the semiconductor impurity Method of manufacturing a back-electrode solar cell, characterized in that it further comprises the step. 제 2항에 있어서,3. The method of claim 2, 상기 제1 도전형 반도체 기판은 p형 실리콘 기판이고, 상기 제1 도전형의 반도체 불순물은 p형 불순물이고, 상기 제2 도전형의 반도체 불순물은 n형 불순물인 것을 특징으로 하는 후면전극형 태양전지의 제조방법.Wherein the first conductive semiconductor substrate is a p-type silicon substrate, the first conductive semiconductor impurity is a p-type impurity, and the second conductive semiconductor impurity is an n-type impurity Manufacturing method. 제 2항에 있어서,3. The method of claim 2, 상기 제1 도전형 반도체 기판은 n형 실리콘 기판이고, 상기 제1 도전형의 반도체 불순물은 n형 불순물이고, 상기 제2 도전형의 반도체 불순물은 p형 불순물인 것을 특징으로 하는 후면전극형 태양전지의 제조방법.The first conductive semiconductor substrate is an n-type silicon substrate, the first conductive semiconductor impurity is an n-type impurity, and the second conductive semiconductor impurity is a p-type impurity Manufacturing method. 제 7항 또는 제 8항에 있어서,The method according to claim 7 or 8, 상기 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In)으로 구성된 3족 원소 중에서 선택되는 어느 하나의 원소를 포함하는 화합물과 물의 혼합액인 것을 특징으로 하는 후면전극형 태양전지의 제조방법.The p-type impurity is a rear electrode, characterized in that a mixture of water and a compound containing any one element selected from Group III elements consisting of boron (B), aluminum (Al), gallium (Ga), indium (In). Method of manufacturing a type solar cell. 제 7항 또는 제 8항에 있어서,The method according to claim 7 or 8, 상기 n형 불순물은 인(P), 비소(As), 안티모니(Sb)로 구성된 5족 원소 중에서 선택되는 어느 하나의 원소를 포함하는 화합물과 물의 혼합액인 것을 특징으로 하는 후면전극형 태양전지의 제조방법.The n-type impurity is a mixture of water and a compound containing any one element selected from Group 5 elements consisting of phosphorus (P), arsenic (As), antimony (Sb) of the back-electrode type solar cell Manufacturing method. 제 2항에 있어서,3. The method of claim 2, 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 형성하는 단계는, Forming the first conductivity type semiconductor impurity doped channel and the second conductivity type semiconductor impurity doped channel, 제1 도전형 반도체 기판의 후면에 식각저항막을 패터닝하여 형성하는 단계;Patterning and forming an etch resistant film on a rear surface of the first conductive semiconductor substrate; 상기 식각저항막이 형성되지 않은 반도체 기판의 후면을 식각하여 상기 식각저항막에 의해 이격된 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 형성하는 단계; 및Etching a rear surface of the semiconductor substrate on which the etch resistant film is not formed to form a first conductive semiconductor impurity doped channel spaced by the etch resistant film and a second conductive semiconductor impurity doped channel; And 상기 식각저항막을 제거하는 단계를 포함하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.Method of manufacturing a back-electrode solar cell comprising the step of removing the etching resist film. 제 2항에 있어서,3. The method of claim 2, 상기 제1 도전형의 반도체 불순물 도핑 채널과 제2 도전형의 반도체 불순물 도핑 채널을 형성한 후, 상기 불순물 도핑 채널의 표면을 친수성으로 처리하는 단계를 추가로 더 포함하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.And forming the first conductive semiconductor impurity doping channel and the second conductive semiconductor impurity doping channel, and then treating the surface of the impurity doping channel with hydrophilicity. Manufacturing method of solar cell. 제 2항에 있어서,3. The method of claim 2, 상기 채널 차폐막은 폴리디메틸실록산(polydimethylsiloxane; PDMS), 실리콘계 고무(Silicon Rubber), 폴리부타디엔(Polybutadiene), 니트릴 고무(Nitrile Rubber), 아크릴 고무(Acryl Rubber), 부틸 고무(Butyl Rubber), 폴리이소프 렌(Polyisoprene), 및 폴리스티렌-부타디엔 공중합체(Poly(Styrene-co-Butadiene))로 구성된 그룹 중에서 선택된 어느 하나 이상의 고분자 필름층인 것을 특징으로 하는 후면전극형 태양전지의 제조방법.The channel shielding film may be polydimethylsiloxane (PDMS), silicone rubber, polybutadiene, polynitrile rubber, nitrile rubber, acrylic rubber, butyl rubber, polyisoprene (Polyisoprene), and polystyrene-butadiene copolymer (Poly (Styrene-co-Butadiene)) A method for manufacturing a back-electrode solar cell, characterized in that at least one polymer film layer selected from the group consisting of. 제 2항에 있어서,3. The method of claim 2, 상기 BSF층과 에미터층을 각각 형성하는 단계 이후에 기판 후면에 생성되는 불순물 확산 부산물을 제거하는 단계를 추가로 더 포함하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.After the step of forming the BSF layer and the emitter layer, respectively, further comprising the step of removing the impurity diffusion by-products generated on the back of the substrate. 제1 도전형 반도체 기판;A first conductivity type semiconductor substrate; 상기 제1 도전형 반도체 기판의 후면에 형성된 소정의 반도체 불순물 도핑 채널을 통해 제2 도전형 반도체 불순물이 도핑된 에미터층;An emitter layer doped with a second conductive semiconductor impurity through a predetermined semiconductor impurity doping channel formed on a rear surface of the first conductive semiconductor substrate; 상기 제1 도전형 반도체 기판의 후면에 상기 에미터층과 이격되어 형성된 반도체 불순물 도핑 채널을 통해 제1 도전형 반도체 불순물이 도핑된 BSF층;A BSF layer doped with a first conductive semiconductor impurity through a semiconductor impurity doping channel formed on a rear surface of the first conductive semiconductor substrate to be spaced apart from the emitter layer; 상기 에미터층과 전기적으로 접속하는 제1 전극; 및A first electrode electrically connected to the emitter layer; And 상기 BSF층과 전기적으로 접속하는 제2 전극을 포함하는 후면전극형 태양전지.A back electrode type solar cell comprising a second electrode electrically connected to the BSF layer. 제 15항에 있어서,The method of claim 15, 상기 제1 도전형 반도체 기판은 p형 실리콘 기판이고, 상기 에미터층은 n+형 반도체층이고, 상기 BSF층은 p+형 반도체층인 것을 특징으로 하는 후면전극형 태양전지.And the first conductive semiconductor substrate is a p-type silicon substrate, the emitter layer is an n + type semiconductor layer, and the BSF layer is a p + type semiconductor layer. 제 15항에 있어서,The method of claim 15, 상기 제1 도전형 반도체 기판은 n형 실리콘 기판이고, 상기 에미터층은 p+형 반도체층이고, 상기 BSF층은 n+형 반도체층인 것을 특징으로 하는 후면전극형 태양전지.And the first conductive semiconductor substrate is an n-type silicon substrate, the emitter layer is a p + type semiconductor layer, and the BSF layer is an n + type semiconductor layer. 제 15항에 있어서,The method of claim 15, 상기 에미터층과 BSF층은 라인 형상으로 교대로 배열되는 형태인 것을 특징으로 하는 후면전극형 태양전지.The emitter layer and the BSF layer is a back-electrode solar cell, characterized in that the shape is arranged alternately in a line shape. 제 15항에 있어서,The method of claim 15, 상기 반도체 불순물 도핑 채널의 깊이는 1 ㎛ 내지 100 ㎛인 것을 특징으로 하는 후면전극형 태양전지.The depth of the semiconductor impurity doping channel is a back electrode type solar cell, characterized in that 1 ㎛ to 100 ㎛. 제 15항에 있어서,The method of claim 15, 상기 에미터층과 이격되어 형성된 반도체 불순물 도핑 채널과 상기 에미터층과의 상호 이격 거리는 1 ㎛ 내지 10 mm 인 것을 특징으로 하는 후면전극형 태양전지.A back electrode type solar cell, wherein a distance between the semiconductor impurity doping channel formed to be spaced apart from the emitter layer and the emitter layer is 1 μm to 10 mm. 제 15항에 있어서,The method of claim 15, 상기 제1 도전형 반도체 기판의 전면은 텍스쳐링된 요철구조인 것을 특징으로 하는 후면전극형 태양전지.The front surface of the first conductive semiconductor substrate is a back electrode type solar cell, characterized in that the textured concave-convex structure. 제 15항에 있어서,The method of claim 15, 상기 제1 전극 및 제2 전극은, The first electrode and the second electrode, 알루미늄, 티타늄, 팔라듐, 니켈, 구리 및 은으로 구성된 그룹 중에서 선택된 어느 하나의 도전성 금속으로 형성되는 것을 특징으로 하는 후면전극형 태양전지.A back-electrode type solar cell, which is formed of any one conductive metal selected from the group consisting of aluminum, titanium, palladium, nickel, copper, and silver.
KR1020090007595A 2009-01-30 2009-01-30 Semiconductor layer doping method Back contact solar cell by using the same method and Manufacturing method thereof KR101549555B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090007595A KR101549555B1 (en) 2009-01-30 2009-01-30 Semiconductor layer doping method Back contact solar cell by using the same method and Manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090007595A KR101549555B1 (en) 2009-01-30 2009-01-30 Semiconductor layer doping method Back contact solar cell by using the same method and Manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20100088398A true KR20100088398A (en) 2010-08-09
KR101549555B1 KR101549555B1 (en) 2015-09-04

Family

ID=42754620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090007595A KR101549555B1 (en) 2009-01-30 2009-01-30 Semiconductor layer doping method Back contact solar cell by using the same method and Manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101549555B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103144B1 (en) * 2010-12-08 2012-01-04 현대중공업 주식회사 Back contact solar cell fabrication method
KR101127076B1 (en) * 2010-03-19 2012-03-22 성균관대학교산학협력단 Preparation method of selective emitter using doping paste containing polymer
WO2012081813A1 (en) * 2010-12-17 2012-06-21 현대중공업 주식회사 Back contact solar cell and method for fabricating same
KR20140021730A (en) * 2012-08-08 2014-02-20 엘지전자 주식회사 Solar cell and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4927770A (en) 1988-11-14 1990-05-22 Electric Power Research Inst. Corp. Of District Of Columbia Method of fabricating back surface point contact solar cells
KR100378343B1 (en) * 1996-01-09 2003-07-18 삼성전자주식회사 Backside recess electrode type solar cell
US6998288B1 (en) 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
JP2006156646A (en) * 2004-11-29 2006-06-15 Sharp Corp Solar cell manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127076B1 (en) * 2010-03-19 2012-03-22 성균관대학교산학협력단 Preparation method of selective emitter using doping paste containing polymer
KR101103144B1 (en) * 2010-12-08 2012-01-04 현대중공업 주식회사 Back contact solar cell fabrication method
WO2012081813A1 (en) * 2010-12-17 2012-06-21 현대중공업 주식회사 Back contact solar cell and method for fabricating same
KR20140021730A (en) * 2012-08-08 2014-02-20 엘지전자 주식회사 Solar cell and manufacturing method thereof

Also Published As

Publication number Publication date
KR101549555B1 (en) 2015-09-04

Similar Documents

Publication Publication Date Title
KR102482564B1 (en) Solar cell emitter region fabrication using ion implantation
US9178086B2 (en) Method for fabricating back-contact type solar cell
KR20150097647A (en) Hybrid emitter all back contact solar cell
US20140256084A1 (en) Solar cell and method for manufacturing the same
JP6199727B2 (en) Manufacturing method of solar cell
US20210057597A1 (en) Method for manufacturing solar cell, and holder used for same
US20180254359A1 (en) Solar cell and solar cell manufacturing method
JP6363335B2 (en) Photoelectric device and method for manufacturing photoelectric device
CN105826409A (en) Local back field N type solar cell, preparation method thereof, assembly and system
US20120264253A1 (en) Method of fabricating solar cell
KR101549555B1 (en) Semiconductor layer doping method Back contact solar cell by using the same method and Manufacturing method thereof
JP5734447B2 (en) Photovoltaic device manufacturing method and photovoltaic device
JP6114029B2 (en) Photovoltaic element and manufacturing method thereof
KR102547804B1 (en) Bifacial silicon solar cell and method for manufacturing the same
KR101482130B1 (en) Manufacturing Method For Back Contact of Solar Cell And The Same Thereof
KR20110010336A (en) Method of manufacturing back junction solar cell
KR20100093279A (en) Manufacturing method of solar cell
CN105826408A (en) Local back surface field N type solar cell, preparation method, assembly and system
KR101414570B1 (en) Silicon solar cell having selective emitter structure and manufacturing method thereof
CN102709391B (en) A kind of preparation method of selective emitter solar battery
KR101406339B1 (en) Method for preparing selective emitter layer, selective emitter layer prepared by the same, and silicone solar-cell comprising the same
KR101127076B1 (en) Preparation method of selective emitter using doping paste containing polymer
CN107155378B (en) The manufacturing method of Photvoltaic device
JP6153885B2 (en) Back junction solar cell
KR101153378B1 (en) Back junction solar cells using a Floating junction and method for manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 4