KR102547804B1 - Bifacial silicon solar cell and method for manufacturing the same - Google Patents

Bifacial silicon solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR102547804B1
KR102547804B1 KR1020160075954A KR20160075954A KR102547804B1 KR 102547804 B1 KR102547804 B1 KR 102547804B1 KR 1020160075954 A KR1020160075954 A KR 1020160075954A KR 20160075954 A KR20160075954 A KR 20160075954A KR 102547804 B1 KR102547804 B1 KR 102547804B1
Authority
KR
South Korea
Prior art keywords
layer
silicon
conductivity type
type semiconductor
semiconductor layer
Prior art date
Application number
KR1020160075954A
Other languages
Korean (ko)
Other versions
KR20170143074A (en
Inventor
이승직
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020160075954A priority Critical patent/KR102547804B1/en
Publication of KR20170143074A publication Critical patent/KR20170143074A/en
Application granted granted Critical
Publication of KR102547804B1 publication Critical patent/KR102547804B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0684—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells double emitter cells, e.g. bifacial solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 양면 수광형 실리콘 태양전지 및 그 제조 방법에 관한 것이며, 보다 상세하게는 터널링층 후면에 패터닝된 패시베이션층을 포함하는 양면 수광형 실리콘 태양전지 및 그 제조 방법에 관한 것이다.The present invention relates to a double-sided light-receiving silicon solar cell and a manufacturing method thereof, and more particularly, to a double-sided light-receiving silicon solar cell including a patterned passivation layer on a rear surface of a tunneling layer and a manufacturing method thereof.

Description

양면 수광형 실리콘 태양전지 및 그 제조 방법 {BIFACIAL SILICON SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}Bifacial light-receiving silicon solar cell and its manufacturing method {BIFACIAL SILICON SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 양면 수광형 실리콘 태양전지 및 그 제조 방법에 관한 것이며, 보다 상세하게는 터널링층 후면에 패터닝된 패시베이션층을 포함하는 양면 수광형 실리콘 태양전지 및 그 제조 방법에 관한 것이다.
The present invention relates to a double-sided light-receiving silicon solar cell and a manufacturing method thereof, and more particularly, to a double-sided light-receiving silicon solar cell including a patterned passivation layer on a rear surface of a tunneling layer and a manufacturing method thereof.

최근 환경문제와 에너지 고갈에 대한 관심이 높아지면서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없으며 에너지 효율이 높은 대체 에너지로서의 태양전지에 대한 관심이 높아지고 있다.Recently, as interest in environmental problems and energy depletion increases, interest in solar cells as alternative energy with abundant energy resources, no problems with environmental pollution, and high energy efficiency is increasing.

태양전지는　태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 태양빛(photons)을 전기에너지로 변환시키는 태양광 전지로 나눌 수 있다. A solar cell can be divided into a solar cell that generates steam necessary for rotating a turbine using solar heat and a photovoltaic cell that converts sunlight (photons) into electrical energy using the property of a semiconductor.

그 중에서도 흡수된 광자에 의해 생성된 전자와 정공을 이용함으로써 광 에너지를 전기 에너지로 변환하는　태양광 전지에 대한연구가 활발히 행해지고 있다.Among them, research on a photovoltaic cell that converts light energy into electrical energy by using electrons and holes generated by absorbed photons is being actively conducted.

이러한 태양광 전지(이하에서는 "태양전지"로 지칭함)의 대표적인 예인 실리콘 태양전지는 다결정 실리콘 혹은 단결정 실리콘의 광전 변환 효과를 이용하여 광 에너지를 전기 에너지로 변환하는 것이다.A silicon solar cell, which is a representative example of such a photovoltaic cell (hereinafter referred to as “solar cell”), converts light energy into electrical energy by using a photoelectric conversion effect of polycrystalline silicon or single crystal silicon.

보다 구체적으로, 태양전지는 태양광이 다결정 혹은 단결정 실리콘 태양전지 내에 입사되면 정공과 전자가 발생되고, 발생된 정공과 전자는 각각 전극을 통해 포집되어 전기 에너지를 발생시키는 원리를 이용한다. More specifically, the solar cell uses the principle that holes and electrons are generated when sunlight is incident into a polycrystalline or monocrystalline silicon solar cell, and the generated holes and electrons are collected through electrodes to generate electric energy.

실리콘 태양전지는 광전 효과를 발생시키기 위하여 제1 도전형 실리콘층과 제2 도전형 실리콘층을 포함하는 실리콘 태양전지 모체와, 정공과 전자를 포집하기 위하여 제1 도전형 실리콘층과 제2 도전형 실리콘층 각각에 연결되는 전극들이 포함된다. 많은 예의 경우 제1 도전형 실리콘 기판에 제2 도전형 도펀트를 도핑하여 제2 도전형 실리콘층을 형성하고 있다. A silicon solar cell includes a silicon solar cell matrix including a first conductive silicon layer and a second conductive silicon layer to generate a photoelectric effect, and a first conductive silicon layer and a second conductive silicon layer to collect holes and electrons. Electrodes connected to each of the silicon layers are included. In many cases, a second conductivity type silicon layer is formed by doping a second conductivity type dopant on a first conductivity type silicon substrate.

실리콘 태양전지는 일반적으로 제1 도전형 실리콘층에 전기적으로 연결되는 제1 전극과 제2 도전형 실리콘층에 전기적으로 연결되는 제2 전극을 포함하고, 2개의 전극 중 하나는 태양전지의 전면에 형성되고, 다른 하나는 태양전지의 후면에 형성된다.A silicon solar cell generally includes a first electrode electrically connected to the first conductivity type silicon layer and a second electrode electrically connected to the second conductivity type silicon layer, and one of the two electrodes is on the front surface of the solar cell. formed, and the other is formed on the rear side of the solar cell.

일반적인 태양전지는 전면에서 태양광을 흡수하여 전기를 생산하는데, 전면에 형성되는 전극으로 인해 태양광 흡수 영역을 그만큼 감소되거나 지면에서 반사되는 광을 수광하기는 어려운 문제가 있다. A typical solar cell generates electricity by absorbing sunlight on the front surface. Due to electrodes formed on the front surface, it is difficult to reduce the solar light absorbing area by that much or to receive light reflected from the ground.

이에 반해, 양면 수광형 태양전지는 태양전지의 전/후면 모두에서 태양광을 흡수하여 전기를 생산하기 때문에 형성되는 전류가 높아 보다 많은 전기를 생산할 수 있다.On the other hand, since the bifacial light-receiving solar cell generates electricity by absorbing sunlight on both the front and rear surfaces of the solar cell, the generated current is high and more electricity can be produced.

이러한 양면 수광형 태양전지의 이점을 살려, 보다 높은 수광 효율과 제조과정에서 우수한 내구성을 갖는 양면 수광형 태양전지 구조에 대한 연구가 진행되고 있다.
Taking advantage of the advantages of the double-sided light-receiving solar cell, research is being conducted on a double-sided light-receiving solar cell structure having higher light-receiving efficiency and excellent durability in the manufacturing process.

본 발명은 실리콘 기판의 양면을 모두 활용하고 후면에 터널링층을 형성함으로써 우수한 터널링 효과 및 향상된 전지 효율을 갖는 양면 수광형 실리콘 태양전지 및 이의 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a double-sided light-receiving silicon solar cell having excellent tunneling effect and improved cell efficiency by utilizing both sides of a silicon substrate and forming a tunneling layer on the back side, and a manufacturing method thereof.

또한, 본 발명은 후면 접합부에 패턴화된 패시베이션층을 구비함으로써 높은 개방 전압을 갖는 양면 수광형 실리콘 태양전지 및 이의 제조방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a double-sided light-receiving silicon solar cell having a high open-circuit voltage and a manufacturing method thereof by including a patterned passivation layer on the rear junction.

또한, 본 발명은 후면 접합부에 패턴화된 패시베이션층을 구비함으로써 모듈 제작 과정에서 터널링층과 실리콘층의 분리 현상을 줄인 양면 수광형 실리콘 태양전지 및 이의 제조방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a double-sided light-receiving silicon solar cell and a method for manufacturing the same, which reduce separation between a tunneling layer and a silicon layer in a module manufacturing process by providing a patterned passivation layer on the rear junction.

또한, 본 발명은 에너지 변환 효율이 향상되고 전지 특성이 우수한 양면 수광형 실리콘 태양전지 및 이의 제조방법을 제공하는 것을 목적으로 한다.
In addition, an object of the present invention is to provide a double-sided light-receiving silicon solar cell with improved energy conversion efficiency and excellent cell characteristics and a manufacturing method thereof.

상기 과제를 해결하기 위하여,In order to solve the above problems,

본 발명의 일 측면에 따른 양면 수광형 실리콘 태양전지는 실리콘 기판, 상기 실리콘 기판의 전면에 위치하는 제1 도전형 반도체층, 상기 실리콘 기판의 후면에 위치하는 터널링층, 상기 터널링층의 후면에 위치하며, 상기 터널링층의 일부를 노출시키는 복수의 개구부를 정의하는 패시베이션층, 상기 패시베이션층의 후면 및 상기 개구부에 위치하는 실리콘층, 상기 실리콘층의 후면에 위치하는 제2 도전형 반도체층, 상기 제1 도전형 반도체층에 연결되는 제1 전극 및 상기 제2 도전형 반도체층에 연결되는 제2 전극을 포함할 수 있다.A double-sided light-receiving silicon solar cell according to an aspect of the present invention includes a silicon substrate, a first conductivity-type semiconductor layer located on the front surface of the silicon substrate, a tunneling layer located on the rear surface of the silicon substrate, and a rear surface of the tunneling layer. A passivation layer defining a plurality of openings exposing a portion of the tunneling layer, a silicon layer positioned on the rear surface of the passivation layer and the opening, a second conductive semiconductor layer positioned on the rear surface of the silicon layer, the first A first electrode connected to the first conductivity type semiconductor layer and a second electrode connected to the second conductivity type semiconductor layer may be included.

특히, 상기 실리콘층은 상기 개구부를 통해서만 상기 터널링층과 접하기 때문에 실리콘층과 터널링층의 상대적으로 낮은 접착력을 통해 발생되는 문제를 해결할 수 있다.In particular, since the silicon layer is in contact with the tunneling layer only through the opening, it is possible to solve a problem caused by relatively low adhesive strength between the silicon layer and the tunneling layer.

또한, 상기 복수의 개구부를 통해 노출된 면적은 상기 실리콘 기판의 후면 면적의 10 내지 50%일 수 있고, 실리콘층과 터널링층의 접속 영역 및 비접속 영역을 모두 포함함으로써 패시베이션 성능을 극대화시켜 개방 전압값을 높일 수 있다.In addition, the area exposed through the plurality of openings may be 10 to 50% of the area of the rear surface of the silicon substrate, and by including both the connection area and the non-connection area of the silicon layer and the tunneling layer, passivation performance is maximized to reduce the open voltage value can be increased.

또한, 본 발명의 일 측면에 따른 양면 수광형 실리콘 태양전지 제조방법은 실리콘 기판의 후면에 터널링층을 형성하는 단계, 상기 터널링층의 후면에 패시베이션층을 형성하는 단계, 상기 패시베이션층의 일부를 제거하여, 상기 터널링층의 일부를 노출시키는 복수의 개구부를 형성하는 단계, 상이기 패시베이션층의 후면 및 상기 개구부에 실리콘층을 형성하는 단계, 상기 실리콘 기판의 전면에 제1 도전형 반도체층, 상기 실리콘 기판 후면의 상기 실리콘층에 제2 도전형 반도체층을 형성하는 단계 및 상기 제1 도전형 반도체층에 연결되는 제1 전극, 상기 제2 도전형 반도체층에 연결되는 제2 전극을 형성하는 단계를 포함할 수 있다.In addition, a method for manufacturing a double-sided light-receiving silicon solar cell according to an aspect of the present invention includes forming a tunneling layer on a rear surface of a silicon substrate, forming a passivation layer on the rear surface of the tunneling layer, and removing a portion of the passivation layer. Thus, forming a plurality of openings exposing a portion of the tunneling layer, forming a silicon layer on the rear surface of the passivation layer and the opening, a first conductive semiconductor layer on the front surface of the silicon substrate, the silicon Forming a second conductivity-type semiconductor layer on the silicon layer on the rear surface of the substrate, and forming a first electrode connected to the first conductivity-type semiconductor layer and a second electrode connected to the second conductivity-type semiconductor layer. can include

전술한 방법을 통하여, 본 발명은 에너지 변환 효율이 향상되고 전지 특성이 우수한 양면 수광형 실리콘 태양전지를 제공할 수 있다.
Through the above method, the present invention can provide a double-sided light-receiving silicon solar cell with improved energy conversion efficiency and excellent cell characteristics.

본 발명에 따른 양면 수광형 실리콘 태양전지는 실리콘 기판의 양면을 활용하여 수광 면적이 넓고 후면 터널 접합 구조를 갖기 때문에 발전 효율 및 수명 특성이 우수한 장점이 있다.The double-sided light-receiving silicon solar cell according to the present invention has a large light-receiving area by utilizing both sides of a silicon substrate and has a back tunnel junction structure, so it has excellent power generation efficiency and lifespan characteristics.

또한, 상기 태양전지는 후면 터널 접합 구조에서 패턴화된 패시베이션층을 포함함으로써 높은 개방 전압값 및 우수한 패시베이션 효과가 있다. In addition, the solar cell has a high open-circuit voltage value and excellent passivation effect by including a passivation layer patterned in a back tunnel junction structure.

아울러, 본 발명에 따른 양면 수광형 실리콘 태양전지를 모듈화하는 경우, 제조 공정상 안정성이 뛰어날 뿐만 아니라, 모듈에서의 에너지 변환 효율이 높은 효과가 있다.
In addition, when the double-sided light-receiving silicon solar cell according to the present invention is modularized, not only the stability in the manufacturing process is excellent, but also the energy conversion efficiency in the module is high.

도 1은 본 발명의 일 측면에 따른 양면 수광형 실리콘 태양전지를 개략적으로 나타낸 것이다.
도 2는 본 발명의 다른 측면에 따른 양면 수광형 실리콘 태양전지를 개략적으로 나타낸 것이다.
도 3은 본 발명의 또 다른 측면에 따른 양면 수광형 실리콘 태양전지를 개략적으로 나타낸 것이다.1 schematically shows a double-sided light-receiving silicon solar cell according to an aspect of the present invention.
2 schematically shows a double-sided light-receiving silicon solar cell according to another aspect of the present invention.
3 schematically illustrates a double-sided light-receiving silicon solar cell according to another aspect of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 후술하는 실시예들을 참조하면 명확해질 것이다 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
Advantages and characteristics of the present invention, and methods for achieving them will become clear with reference to the following embodiments. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, Only these embodiments are provided to make the disclosure of the present invention complete, and to fully inform those skilled in the art of the scope of the invention to which the present invention belongs, and the present invention is defined by the scope of the claims. only become Like reference numbers designate like elements throughout the specification.

이하, 첨부된 도면을 참조하여 본 발명에 따른 양면 수광형 실리콘 태양전지 및 그 제조방법에 대하여 상세히 설명하도록 한다.
Hereinafter, a double-sided light-receiving silicon solar cell and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 양면 수광형 실리콘 태양전지를 개략적으로 나타낸 것이다.1 schematically shows a double-sided light-receiving silicon solar cell according to the present invention.

도 1을 참조하면, 본 발명에 따른 양면 수광형 실리콘 태양전지는 실리콘 기판(110), 터널링층(120) 및 실리콘층(140)을 포함하고, 터널링층(120)과 실리콘층(140)사이에는 패시베이션층(130)이 구비된 특징이 있다.Referring to FIG. 1 , the double-sided light-receiving silicon solar cell according to the present invention includes a silicon substrate 110, a tunneling layer 120 and a silicon layer 140, and a gap between the tunneling layer 120 and the silicon layer 140. has a feature that the passivation layer 130 is provided.

또한, 상기 실리콘 기판(110)의 전면에는 제1 도전형 반도체층(151), 상기 실리콘 기판의 후면의 실리콘층(140) 후면에는 제2 도전형 반도체층을 포함하며, 각각에 연결되는 제1 전극(201) 및 제2 전극(202)를 포함한다.In addition, a first conductivity-type semiconductor layer 151 is provided on the front surface of the silicon substrate 110 and a second conductivity-type semiconductor layer is included on the rear surface of the silicon layer 140 on the rear surface of the silicon substrate. An electrode 201 and a second electrode 202 are included.

이 때, 상기 제 1 도전형은 제 2 도전형의 반대 도전형이다.At this time, the first conductivity type is the opposite conductivity type of the second conductivity type.

상기 실리콘 기판(110)은 실리콘을 포함하는 기판으로, n형 도전성 타입의 도펀트를 함유하는 결정질 실리콘 기판일 수 있고, 혹은 p형 실리콘 기판일 수 있다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘일 수 있다.The silicon substrate 110 is a substrate containing silicon and may be a crystalline silicon substrate containing an n-type conductivity type dopant or a p-type silicon substrate. In this case, silicon may be monocrystalline silicon or polycrystalline silicon.

또한, 실리콘 기판(110)은 실리콘 산화물층, 폴리실리콘층, 비정질 실리콘층 등이 형성된 기판이 될 수도 있다. Also, the silicon substrate 110 may be a substrate on which a silicon oxide layer, a polysilicon layer, an amorphous silicon layer, or the like is formed.

한편, 실리콘 기판(110)의 후면에는 터널링층(120)이 구비될 수 있다. 터널링층(120)은 실리콘 기판의 계면 특성을 향상시키면서 생성된 캐리어가 터널링 효과에 의해 원활하게 전달되도록 할 수 있다.Meanwhile, a tunneling layer 120 may be provided on the rear surface of the silicon substrate 110 . The tunneling layer 120 may improve interfacial characteristics of the silicon substrate and allow generated carriers to be smoothly transferred by a tunneling effect.

구체적으로, 터널링층(120)은 전자 및 정공에 대하여 장벽 역할을 하여, 소수 캐리어(minority carrier)는 통과되지 않도록 하면서 터널링층(120)에 인접한 구역에서 축적되어 일정 이상의 에너지를 갖는 다수 캐리어 (majority carrier)만이 통과되도록 한다.Specifically, the tunneling layer 120 serves as a barrier for electrons and holes, and prevents minority carriers from passing through, while being accumulated in a region adjacent to the tunneling layer 120 and having a certain energy (majority carriers) carrier) to pass through.

이 때, 일정 이상의 에너지를 갖는 다수 캐리어는 터널링 효과에 의해 터널링층(120)을 용이하게 통과할 수 있고, 제2 도전형 반도체층(152) 형성시, 제2 도전형 도펀트가 실리콘 기판으로 확산되는 것을 방지하는 배리어로서의 역할을 수행할 수 있다. At this time, majority carriers having energy above a certain level can easily pass through the tunneling layer 120 due to the tunneling effect, and when the second conductivity type semiconductor layer 152 is formed, the second conductivity type dopant diffuses into the silicon substrate. It can serve as a barrier to prevent

이러한 터널링층(120)은 캐리어가 터널링될 수 있는 다양한 물질을 포함할 수 있고, 예를 들어, 실리콘 산화물, 실리콘 질화물, 금속 산화물 및 이들의 조합으로 이루어진 군으로부터 선택된 하나의 물질을 포함할 수 있다.The tunneling layer 120 may include various materials through which carriers may tunnel, and may include, for example, one material selected from the group consisting of silicon oxide, silicon nitride, metal oxide, and combinations thereof. .

또한, 상기 금속 산화물은 알루미늄 산화물인 것이 가장 바람직하며, 실리콘 산화 질화물, 진성 비정질 실리콘, 진성 다결정 실리콘 등도 포함될 수 있다. Further, the metal oxide is most preferably aluminum oxide, and may include silicon oxynitride, intrinsic amorphous silicon, and intrinsic polycrystalline silicon.

상기 터널 절연층(120)은 각종 증착 방식, 화학적 산화 방식 등으로 별도의 패터닝 없이 용이하게 형성될 수 있고, 실리콘 기판의 후면에 전체적으로 형성됨으로써 실리콘 기판 후면의 계면 특성을 향상시킬 수 있다.The tunnel insulating layer 120 can be easily formed without separate patterning using various deposition methods, chemical oxidation methods, etc., and can improve interface characteristics of the back surface of the silicon substrate by being entirely formed on the back surface of the silicon substrate.

또한, 상기 터널링층(120)은 1 내지 2nm 두께인 것이 캐리어의 통과 측면에서 가장 바람직하다. 통상적인 절연층의 경우, 캐리어가 통과할 수 없으나, 1 내지 2nm 정도의 매우 얇은 두께의 터널링은, 터널링 효과에 의해 캐리어가 통과할 수 있으면서도 실리콘 기판으로 제2 도전형 도펀트의 유입을 방지할 수 있다.In addition, it is most preferable that the thickness of the tunneling layer 120 is 1 to 2 nm in terms of passing carriers. In the case of a typical insulating layer, carriers cannot pass through, but tunneling with a very thin thickness of about 1 to 2 nm can prevent inflow of the second conductivity type dopant into the silicon substrate while allowing carriers to pass through due to the tunneling effect. there is.

상기 터널링층(120)후면에 패시베이션층(130)이 구비될 수 있다. 상기 패시베이션층(130)은 일층 또는 다층 구조일 수 있고, 실리콘 질화물층, 실리콘 탄화물층 및 이들의 조합으로 이루어진 군으로부터 선택된 하나인 것이 가장 바람직하다.A passivation layer 130 may be provided on the rear surface of the tunneling layer 120 . The passivation layer 130 may have a single-layer or multi-layer structure, and is most preferably one selected from the group consisting of a silicon nitride layer, a silicon carbide layer, and a combination thereof.

구체적으로, 상기 패시베이션층(130)은 패터닝된 구조를 가져 상기 터널링층(120)의 일부를 노출시키는 복수의 개구부를 정의한다.Specifically, the passivation layer 130 has a patterned structure to define a plurality of openings exposing a portion of the tunneling layer 120 .

즉, 패시베이션층(130)은 터널링층(120) 후면을 전체로서 덮는 구조가 아니고 그 일부에 구비되어, 터널링층(120)의 일부 영역을 패시베이션하는 효과를 가진다. That is, the passivation layer 130 does not cover the entire rear surface of the tunneling layer 120 but is provided on a part of the tunneling layer 120 to have an effect of passivating a partial area of the tunneling layer 120 .

한편, 도 2를 참조하면, 상기 패시베이션층 후면에 터널링층을 더 포함하여 패시베이션층이 형성됨으로써 저하될 수 있는 터널링 효과를 보강할 수 있다.Meanwhile, referring to FIG. 2 , a tunneling effect that may be reduced by forming a passivation layer may be reinforced by further including a tunneling layer on the rear surface of the passivation layer.

이러한 패시베이션층(130) 및 이로 인해 정의되는 개구부 구조는 후에 형성되는 실리콘층(140)과 터널링층(120)의 접촉 면적을 감소시켜 수광 효율 및 모듈화 공정시 제품 안정성을 높일 수 있다.The passivation layer 130 and the opening structure defined thereby reduce the contact area between the silicon layer 140 and the tunneling layer 120 to be formed later, thereby increasing light receiving efficiency and product stability during a modularization process.

구체적으로, 패시베이션층(130)이 터널링층(120)의 전체 면적 중 50 내지 90%의 면적을 성막함으로써, 실리콘층과 터널링층의 접촉 영역이 10 내지 50%로 구현될 수 있다.Specifically, by forming the passivation layer 130 on 50 to 90% of the total area of the tunneling layer 120, the contact area between the silicon layer and the tunneling layer may be 10 to 50%.

즉, 상기 복수의 개구부를 통해 노출된 면적은 상기 실리콘 기판의 후면 면적의 10 내지 50%이고, 바람직하게는 20 내지 30%일 수 있는 바 이는 패시베이션 효과 및 터널링 효과 두 측면을 고려할 때 가장 최적화된 구조이다.That is, the area exposed through the plurality of openings may be 10 to 50%, preferably 20 to 30% of the rear surface area of the silicon substrate, which is the most optimized when considering both the passivation effect and the tunneling effect. It is a structure.

또한, 터널링 효과를 보강하기 위하여 상기 복수의 개구부를 통해 노출된 영역은 추가적 터널링층을 포함할 수 있고, 따라서 패시베이션층 전면의 터널링층에 비하여 개구부에 구비된 터널링층의 두께가 더 두꺼울 수 있다.In addition, in order to reinforce the tunneling effect, the area exposed through the plurality of openings may include an additional tunneling layer, and thus the thickness of the tunneling layer provided in the openings may be thicker than that of the tunneling layer in front of the passivation layer.

또한, 상기 패시베이션층(130)의 후면 및 상기 개구부에 실리콘층(140)이 구비될 수 있다. 상기 실리콘층(140)은 전면에 배치된 실리콘 기판(110)과 반대되는 도전성 타입으로 형성된다.In addition, a silicon layer 140 may be provided on the rear surface of the passivation layer 130 and the opening. The silicon layer 140 is formed of a conductivity type opposite to that of the silicon substrate 110 disposed on the front surface.

상기 실리콘층(140)은 폴리실리콘 또는 비정질 실리콘으로 형성된 후 도핑 과정에서 인가되는 열에 의해 결정화된 마이크로 크리스탈 실리콘(μc-Si)으로 이루어질 수 있다. 폴리실리콘 또는 마이크로 크리스탈 실리콘의 경우 캐리어의 이동이 가능하기 때문에, 태양전지 구동효율에 영향을 미치지는 않는다.The silicon layer 140 may be formed of polysilicon or amorphous silicon and then crystallized by heat applied in a doping process. In the case of polysilicon or microcrystalline silicon, since the carrier can move, it does not affect the driving efficiency of the solar cell.

이러한 실리콘층(140)은 30 내지 500nm 정도의 두께로 구비될 수 있고, 이에 따라 안정적으로 제2 도전형 도펀트를 포함하여 제2 도전형 반도체층(152)를 구비할 수 있다.The silicon layer 140 may have a thickness of about 30 to 500 nm, and accordingly, the second conductivity type semiconductor layer 152 may be stably provided with a second conductivity type dopant.

특히, 상기 실리콘층(140)은 상기 개구부를 통해 상기 터널링층(120)과 접할 수 있는데, 상기 터널링층(120)과 상기 실리콘층(140)이 부분적으로 접속됨으로써 패시베이션 성능이 극대화될 수 있어 소자의 개방전압값을 높이는 효과가 있다.In particular, the silicon layer 140 may be in contact with the tunneling layer 120 through the opening. As the tunneling layer 120 and the silicon layer 140 are partially connected, passivation performance can be maximized, thereby maximizing the device's passivation performance. It has the effect of increasing the open-circuit voltage value of

또한, 도 1에 도시된 바와 같이, 실리콘 기판의 전면에 제1 도전형 반도체층(151)은 위치하며, 실리콘 기판의 후면의 실리콘층(140) 후면에 제2 도전형 반도체층(152)이 구비될 수 있다.In addition, as shown in FIG. 1, the first conductivity type semiconductor layer 151 is located on the front side of the silicon substrate, and the second conductivity type semiconductor layer 152 is on the back side of the silicon layer 140 on the back side of the silicon substrate. may be provided.

예를 들어, 제1 도전형 반도체층(151)에는 인(P), 비소(As), 안티몬(Sb), 비스무스(Bi) 등과 같은 5가 원소의 n형 도펀트가 포함되고, 제2 도전형 반도체층(152)에는 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 p형 도펀트가 포함될 수 있다. For example, the first conductivity type semiconductor layer 151 includes an n-type dopant of a 5-valent element such as phosphorus (P), arsenic (As), antimony (Sb), or bismuth (Bi), and the second conductivity type The semiconductor layer 152 may include a p-type dopant of a trivalent element such as boron (B), aluminum (Al), gallium (Ga), or indium (In).

이러한 도전형 반도체층들은 열 확산법, 기체 확산법, 레이저 화학공정, 또는 도펀트를 포함한 용액 또는 페이스트 도포에 이은 레이저 조사 공정을 통해 형성할 수 있다.These conductive semiconductor layers may be formed through a thermal diffusion method, a gas diffusion method, a laser chemical process, or a laser irradiation process following application of a solution or paste including a dopant.

또한, 제1 도전형 반도체층(151)에 p형 도펀트가 포함되고, 제2 도전형 반도체층(152)에 n형 도펀트가 포함될 수 있다. 한편, 제1 도전형 반도체층(151) 및 제2 도전형 반도체층(152) 각각에 포함되는 도펀트 농도가 실리콘 기판(110)에 포함되는 도펀트 농도보다 더 높을 수 있다.In addition, a p-type dopant may be included in the first conductivity-type semiconductor layer 151 and an n-type dopant may be included in the second conductivity-type semiconductor layer 152 . Meanwhile, dopant concentrations included in each of the first conductivity type semiconductor layer 151 and the second conductivity type semiconductor layer 152 may be higher than the dopant concentration included in the silicon substrate 110 .

제1 전극(201)은 제1 도전형 반도체층(151)에, 제2 전극(202)은 제2 도전형 반도체층(152)에 전기적, 물리적으로 연결되며, 각각의 전극(201, 202)은 다양한 금속 물질을 포함할 수 있다.The first electrode 201 is electrically and physically connected to the first conductive semiconductor layer 151 and the second electrode 202 is electrically and physically connected to the second conductive semiconductor layer 152, respectively. may include various metal materials.

또한, 제1 전극(201) 및 제2 전극(202)는 서로 전기적으로 연결되지 않으면서 제1 도전형 반도체층(151) 및 제2 도전형 반도체층(152)에 각각 연결되어 생성된 캐리어를 수집하여 외부로 전달할 수 있는 다양한 평면 형상을 가질 수 있다. In addition, the first electrode 201 and the second electrode 202 are connected to the first conductivity type semiconductor layer 151 and the second conductivity type semiconductor layer 152, respectively, while not being electrically connected to each other to generate carriers. It can have various flat shapes that can be collected and delivered to the outside.

한편, 상기 기판의 전면에 진성(intrinsic) 영역이 형성될 수 있다. 즉, 본원 발명에 따른 태양전지는 제1 도전형 반도체층이 기판에 직접 맞닿아 있지 않는 구조가 될 수 있다.Meanwhile, an intrinsic region may be formed on the entire surface of the substrate. That is, the solar cell according to the present invention may have a structure in which the first conductivity type semiconductor layer does not directly contact the substrate.

이와 같이 기판 전면부에 비정질 실리콘으로 이루어진 진성영역이 존재함으로써, 기판 내부로 제1 도전형 도펀트가 도핑되지 않을 수 있어 개방전압, 열적 안정성 및 장기 신뢰성을 보다 높일 수 있다.As such, since the intrinsic region made of amorphous silicon exists on the front surface of the substrate, the first conductivity type dopant may not be doped into the substrate, so that the open circuit voltage, thermal stability, and long-term reliability may be further improved.

　또한, 상기 제1 전극(201) 및 상기 제2 전극(202)은 일정한 패턴을 가지면서 형성되어 반사 등에 의하여 태양전지로 입사되는 광을 이용하여 광전 변환을 수행할 수 있다. 따라서, 태양전지에서 사용되는 광량을 최대화할 수 있고, 태양전지의 효율을 효과적으로 형성할 수 있다.In addition, the first electrode 201 and the second electrode 202 are formed to have a certain pattern, and photoelectric conversion can be performed using light incident to the solar cell by reflection or the like. Therefore, the amount of light used by the solar cell can be maximized, and the efficiency of the solar cell can be effectively formed.

본 발명의 일 측면에 따른 양면 수광형 실리콘 태양전지는, 전면 혹은 후면으로부터 입사되는 태양광에 의해 실리콘 기판(110)에서 생성되는 전자 및 정공 중 어느 하나는 실리콘 기판 전면의 제1 도전형 반도체층(151)으로 이동하고, 다른 하나는 터널링층(120)을 통과하여 실리콘 기판 후면의 제2 도전형 반도체층(152)으로 이동하여, 각각의 전극(201, 202)에 포집된다.In the double-sided light-receiving silicon solar cell according to an aspect of the present invention, either electrons or holes generated in the silicon substrate 110 by sunlight incident from the front or rear surface of the first conductive semiconductor layer on the front surface of the silicon substrate 151, and the other passes through the tunneling layer 120 and moves to the second conductivity-type semiconductor layer 152 on the back side of the silicon substrate, and is collected in the respective electrodes 201 and 202.

이러한 구조를 통하여, 전면 및 후면 모두에서 수광이 가능하며, 수광에 의해 실리콘 기판(110)에서 발생하는 전자 및 정공을 각각의 반도체층(151, 152)으로 효과적으로 이동시킬 수 있다.Through this structure, light reception is possible on both the front and rear surfaces, and electrons and holes generated in the silicon substrate 110 can be effectively moved to the respective semiconductor layers 151 and 152 by light reception.

또한, 본 발명에 따른 양면 수광형 실리콘 태양전지는 상기 제1 도전형 반도체층의 전면 또는 상기 제2 도전형 반도체층의 후면에 캡핑층을 더 구비할 수 있다.In addition, the double-sided light-receiving silicon solar cell according to the present invention may further include a capping layer on the front surface of the first conductivity type semiconductor layer or the rear surface of the second conductivity type semiconductor layer.

이러한 캡핑층은 패시베이션 효과를 높여 결과적으로 태양전지의 수광 효율을 높일 수 있다.Such a capping layer can increase the passivation effect and consequently increase the light-receiving efficiency of the solar cell.

구체적으로, 상기 캡핑층은 단일층 또는 다층구조일 수 있고, 실리콘 산화물층, 실리콘 질화물층, 수소 함유 실리콘 질화물층, 실리콘 산화 질화물층, 알루미늄 산화물층 등일 수 있고, 실리콘 실리콘 질화물층, 알루미늄 산화물층 및 이들의 조합으로 이루어진 군으로부터 선택된 하나인 것이 가장 바람직하다.Specifically, the capping layer may have a single layer or multi-layer structure, and may include a silicon oxide layer, a silicon nitride layer, a hydrogen-containing silicon nitride layer, a silicon oxynitride layer, an aluminum oxide layer, or the like, a silicon silicon nitride layer, an aluminum oxide layer, and the like. And it is most preferably one selected from the group consisting of combinations thereof.

한편, 전면 캡핑층은 제1 도전형 반도체층(151) 전면에 위치하는 알루미늄 산화물층(171)과 알루미늄 산화물층(171) 전면에 위치하는 실리콘 질화물층(161)을 포함하는 다층 구조이다.Meanwhile, the front capping layer has a multilayer structure including an aluminum oxide layer 171 positioned on the entire surface of the first conductive semiconductor layer 151 and a silicon nitride layer 161 positioned on the entire surface of the aluminum oxide layer 171 .

아울러, 후면 캡핑층은 제2 도전형 반도체층(152) 후면에 위치하는 실리콘 질화물층(162)과, 실리콘 질화물층(162) 후면에 위치하는 알루미늄 산화물층(172)을 포함하는 다층 구조인 것이 수광 효율 측면에서 보다 바람직하다.In addition, the rear capping layer has a multilayer structure including a silicon nitride layer 162 located on the rear surface of the second conductive semiconductor layer 152 and an aluminum oxide layer 172 located on the rear surface of the silicon nitride layer 162. It is more preferable in terms of light receiving efficiency.

구체적으로, 본 발명의 일 실시예에 따라 전면에 위치하는 제1 도전형 반도체층(151)이 붕소(B) 등의 불순물을 가진 경우에는 (+) 전하(charge)를 가지게 되며, 제2 도전형 반도체층(152)이 인(P) 등의 불순물을 가진 경우에는 (-) 전하(charge)를 가지게 된다. Specifically, when the first conductivity-type semiconductor layer 151 located on the front surface has an impurity such as boron (B) according to an embodiment of the present invention, it has a (+) charge, and the second conductivity When the type semiconductor layer 152 contains an impurity such as phosphorus (P), it has a (-) charge.

이 각각의 반도체층(151, 152)에 인접하여 형성되는 캡핑층이 본 발명의 일 실시예와 같이 복수의 층으로 형성되는 경우, 각 캡핑층은 이웃한 반도체층의 전하와 반대의 전하로 구성되는 것이 패시베이션 효과 및 전지 성능을 보다 향상시킬 수 있다. When the capping layer formed adjacent to each of the semiconductor layers 151 and 152 is formed of a plurality of layers as in one embodiment of the present invention, each capping layer is composed of a charge opposite to that of the adjacent semiconductor layer. This can further improve the passivation effect and battery performance.

즉, 전면의 제1 도전형 반도체층이 P형((+) 전하)일 경우, (-) 전하를 가진 알루미늄 산화층(171)이 이웃하게 되어야 바람직하며, 후면의 제2 도전형 반도체층이 N 형((-) 전하)일 경우, (+) 전하를 가진 실리콘 질화물층(162)이 이웃하게 되는 것이 보다 바람직하다.That is, when the first conductivity-type semiconductor layer on the front side is P-type (positive charge), it is preferable that the aluminum oxide layer 171 having a negative charge be adjacent to it, and the second conductivity-type semiconductor layer on the back side is N-charged. In the case of a positive (+) charge, it is more preferable that the silicon nitride layer 162 having a (+) charge be adjacent to it.

한편, 전면 캡핑층의 알루미늄 산화물층(171) 및 후면 캡핑층의 알루미늄 산화물층(172)은 동시에 형성될 수 있다. Meanwhile, the aluminum oxide layer 171 of the front capping layer and the aluminum oxide layer 172 of the rear capping layer may be formed at the same time.

또한, 상기 실리콘 기판(110)의 전면 및 후면 중 적어도 일면에 요철 패턴이 형성될 수 있다. 도 1 및 2는 실리콘 기판(110)의 전면에 요철 패턴이 형성된 경우이고, 도 3은 실리콘 기판(110)의 전면 및 후면 모두에 요철 패턴이 형성된 경우이다.In addition, a concave-convex pattern may be formed on at least one of the front and rear surfaces of the silicon substrate 110 . 1 and 2 show the case where the concave-convex pattern is formed on the front surface of the silicon substrate 110, and FIG. 3 shows the case where the concave-convex pattern is formed on both the front and rear surface of the silicon substrate 110.

아울러, 실리콘 기판의 후면에도 요철 패턴이 형성되어 있을 수 있다. 이러한 요철 패턴은 이른바 텍스쳐링 공정에 의해 형성될 수 있다. 이러한 요철 패턴은 태양전지에 입사하는 광의 반사를 억제하여, 수광 효율을 높일 수 있다.
In addition, a concavo-convex pattern may be formed on the rear surface of the silicon substrate. Such concavo-convex patterns may be formed by a so-called texturing process. Such a concave-convex pattern can suppress reflection of light incident on the solar cell, thereby increasing light receiving efficiency.

이하, 본 발명에 따른 양면 수광형 실리콘 태양전지 제조 방법에 대하여 설명하기로 한다. Hereinafter, a method for manufacturing a double-sided light-receiving silicon solar cell according to the present invention will be described.

본 발명의 일 측면에 따르면, 실리콘 기판의 후면에 터널링층을 형성하는 단계, 상기 터널링층의 후면에 패시베이션층을 형성하는 단계, 상기 패시베이션층의 일부를 제거하여, 상기 터널링층의 일부를 노출시키는 복수의 개구부를 형성하는 단계, 상이기 패시베이션층의 후면 및 상기 개구부에 실리콘층을 형성하는 단계, 상기 실리콘 기판의 전면에 제1 도전형 반도체층, 상기 실리콘 기판 후면의 상기 실리콘층에 제2 도전형 반도체층을 형성하는 단계 및 상기 제1 도전형 반도체층에 연결되는 제1 전극, 상기 제2 도전형 반도체층에 연결되는 제2 전극을 형성하는 단계를 포함하는 양면 수광형 태양전지 제조방법을 제공할 수 있다.According to one aspect of the present invention, forming a tunneling layer on the rear surface of a silicon substrate, forming a passivation layer on the rear surface of the tunneling layer, removing a portion of the passivation layer to expose a portion of the tunneling layer Forming a plurality of openings, forming a silicon layer on the back surface of the passivation layer and on the opening, a first conductive semiconductor layer on the front surface of the silicon substrate, and a second conductive semiconductor layer on the back surface of the silicon substrate A double-sided light-receiving solar cell manufacturing method comprising the steps of forming a semiconductor layer and forming a first electrode connected to the first conductivity-type semiconductor layer and a second electrode connected to the second conductivity-type semiconductor layer. can provide

실리콘 기판의 후면에 터널링층을 형성할 수 있고, 상기 터널링층은 실리콘 기판의 전면 및 측면에도 함께 형성될 수 있다.A tunneling layer may be formed on the rear surface of the silicon substrate, and the tunneling layer may also be formed on the front and side surfaces of the silicon substrate.

상기 터널링층은, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법, 원자층 증착법 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 터널링층은 다양한 방법에 의하여 형성될 수 있다.The tunneling layer may be formed by a thermal growth method, a deposition method (eg, a chemical vapor deposition method, an atomic layer deposition method, etc.). However, the present invention is not limited thereto and the tunneling layer may be formed by various methods.

또한, 상기 터널링층의 후면에 패시베이션층을 형성하고, 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.In addition, a passivation layer may be formed on the rear surface of the tunneling layer, and may be formed by various methods such as vacuum deposition, chemical vapor deposition, spin coating, screen printing, or spray coating.

예를 들어, 상기 패시베이션층은 상기 터널링층의 후면에 실리콘 질화물층, 상기 실리콘 질화물층의 후면에 실리콘 탄화물층이 증착된 2층 구조로 구현될 수 있다.For example, the passivation layer may be implemented as a two-layer structure in which a silicon nitride layer is deposited on the rear surface of the tunneling layer and a silicon carbide layer is deposited on the rear surface of the silicon nitride layer.

이 후, 상기 패시베이션층의 일부를 제거하여, 상기 터널링층의 일부를 노출시키는 복수의 개구부를 형성할 수 있다. Thereafter, a plurality of openings exposing a portion of the tunneling layer may be formed by removing a portion of the passivation layer.

구체적으로, 상기 패시베이션층을 식각 용액, 식각 페이스트 또는 레이저 등을 이용하여 패터닝하여, 터널링층의 후면 중 일부를 노출킨다.Specifically, the passivation layer is patterned using an etching solution, an etching paste, or a laser to expose a part of the rear surface of the tunneling layer.

이러한 패시베이션층 및 이로 인해 정의되는 개구부 구조는 후에 형성되는 실리콘층과 터널링층의 접촉 면적을 감소시켜 수광 효율 및 모듈화 공정 단계에서 제품 안정성을 높일 수 있다.The passivation layer and the opening structure defined thereby reduce the contact area between the silicon layer and the tunneling layer to be formed later, thereby increasing light receiving efficiency and product stability in the modularization process step.

또한, 상기 패시베이션층의 패터닝은 상기 복수의 개구부를 통해 노출된 면적은 상기 실리콘 기판의 후면 면적의 10 내지 50%가 되도록 수행될 수 있다.In addition, patterning of the passivation layer may be performed such that an area exposed through the plurality of openings is 10 to 50% of a rear surface area of the silicon substrate.

즉, 상기 개구부의 총 면적이 상기 범위로 구비되도록 패시베이션층을 패터닝함으로써, 패시베이션 효과 및 터널링 효과 양 측면을 모두 고려하여 전지 성능을 최적화시킬 수 있다.That is, by patterning the passivation layer such that the total area of the opening is within the above range, battery performance may be optimized by considering both the passivation effect and the tunneling effect.

상기 개구부는 다양한 패터닝 방법에 의하여 형성될 수 있는데, 예를 들어 레이저를 이용하여 원하는 형상 및 폭을 갖도록 구현할 수 있다. The opening may be formed by various patterning methods, and may be implemented to have a desired shape and width using, for example, a laser.

다만, 본 발명은 이에 제한되는 것은 아니며 포토 리소그라피, 식각 페이스트 등의 알려진 다양한 패터닝 방법이 적용될 수 있다.However, the present invention is not limited thereto, and various known patterning methods such as photolithography and etching paste may be applied.

또한, 상기 패시베이션층 패터닝 후 패시베이션층 및 개구부 후면에 터널링층을 한번 더 증착시킬 수 있다.In addition, after patterning the passivation layer, a tunneling layer may be deposited once more on the passivation layer and the rear surface of the opening.

상기 패시베이션층의 후면 및 상기 개구부에 실리콘층이 형성될 수 있고, 이는 실리콘 기판의 전면에도 형성될 수 있다.A silicon layer may be formed on the rear surface of the passivation layer and the opening, and may also be formed on the front surface of the silicon substrate.

상기 실리콘층은 폴리 실리콘 증착 공정으로 형성될 수 있다. 다른 예로, 실리콘층은 비정질 실리콘으로 형성되며, 제2 도전형 반도체층을 형성하기 위한 도핑 과정에서 인가되는 500 내지 900℃ 정도의 열처리에 의해 결정화된 마이크로 크리스탈 실리콘(μc-Si)으로 될 수 있다.The silicon layer may be formed through a polysilicon deposition process. As another example, the silicon layer is formed of amorphous silicon, and may be microcrystalline silicon (μc-Si) crystallized by heat treatment at about 500 to 900° C. applied in a doping process for forming the second conductivity type semiconductor layer. .

이후, 실리콘층 후면에 마스크를 형성한 후, 실리콘 기판의 전면 및 측면에 형성된 터널링층과 전면 터널링층의 전면에 구비된 실리콘층을 제거할 수 있다.Thereafter, after forming a mask on the back surface of the silicon layer, the tunneling layer formed on the front and side surfaces of the silicon substrate and the silicon layer provided on the front surface of the front tunneling layer may be removed.

또한, 제1 및 제2 도전형 반도체층 형성 이전에, 텍스쳐링 공정을 통하여 실리콘 기판 전면의 표면에 요철 패턴을 형성할 수 있다. Also, before forming the first and second conductivity type semiconductor layers, a concavo-convex pattern may be formed on the entire surface of the silicon substrate through a texturing process.

실리콘 기판 전면의 표면 요철은 터널링층 형성 이전에도 형성될 수 있다. 또한, 실리콘 기판 후면의 표면에도 요철 패턴을 형성할 수 있고, 실리콘 기판 후면의 요철 패턴은 터널링층 형성 이전에도 형성될 수 있다.Surface irregularities on the entire surface of the silicon substrate may be formed even before the formation of the tunneling layer. Also, the concavo-convex pattern may be formed on the surface of the rear surface of the silicon substrate, and the concavo-convex pattern on the rear surface of the silicon substrate may be formed even before the formation of the tunneling layer.

예를 들어, 실리콘 기판의 전면만 텍스쳐링을 수행하는 경우 실리콘 기판의 후면 실리콘층에 마스크층을 형성한 후에 수행한다. 이를 통해, 발생할 수 있는 손상, 전지 특성 저하, 원하지 않는 산화막이난 반생성된 실리콘 기판의 전면 부분을 제거하는 역할도 할 수 있다.　For example, when texturing is performed on only the front surface of the silicon substrate, it is performed after forming a mask layer on the back surface silicon layer of the silicon substrate. Through this, it can also play a role in removing possible damage, deterioration of battery characteristics, unwanted oxide film or the front part of the semi-created silicon substrate.

이러한 요철 패턴은 피라미드 등의 형태일 수 있으며, 이를 통해 표면 거칠기가 증가되기 때문에 태양전지에 입사하는 광의 반사를 억제하여, 수광 효율을 높일 수 있다.The concave-convex pattern may have a pyramidal shape, and since surface roughness is increased through this, reflection of light incident on the solar cell may be suppressed, thereby increasing light receiving efficiency.

이후, 상기 실리콘 기판의 전면에 제1 도전형 반도체층, 상기 실리콘 기판 후면의 상기 실리콘층에 제2 도전형 반도체층을 형성한다.Thereafter, a first conductivity-type semiconductor layer is formed on the front surface of the silicon substrate and a second conductivity-type semiconductor layer is formed on the silicon layer on the rear surface of the silicon substrate.

구체적으로, 상기 실리콘 기판의 전면에 제1 도전형 도펀트 함유층을 형성할 수 있다.Specifically, a first conductivity-type dopant-containing layer may be formed on the entire surface of the silicon substrate.

예를 들어, 제1 도전형 반도체층이 p형 반도체층일 경우, 제1 도전형 도펀트 함유층은 BSG(boro silicate glass)로 형성될 수 있다. 반대로, 제1 도전형 반도체층이 n형 반도체층일 경우, 제1 도전형 도펀트 함유층은 PSG(phospho silicate glass)로 형성될 수 있다. For example, when the first conductivity type semiconductor layer is a p-type semiconductor layer, the first conductivity type dopant-containing layer may be formed of boro silicate glass (BSG). Conversely, when the first conductivity-type semiconductor layer is an n-type semiconductor layer, the first conductivity-type dopant-containing layer may be formed of phospho silicate glass (PSG).

이외에도 원하는 도전형의 도펀트가 도핑된 실리콘 탄화물, 원하는 도전형의 도펀트가 도핑된 비정질 실리콘 등으로 형성될 수 있다.In addition, it may be formed of silicon carbide doped with a dopant of a desired conductivity type, amorphous silicon doped with a dopant of a desired conductivity type, or the like.

한편, 제1 도전형 반도체층을 증착하기 전에 기판의 전면에 비정질 실리콘층을 형성할 수 있다.Meanwhile, an amorphous silicon layer may be formed on the entire surface of the substrate before depositing the first conductivity type semiconductor layer.

이와 같이 비정질 실리콘으로 이루어진 진성 영역을 기판 전면에 구비함으로써, 제1 도전형 도펀트가 기판 내부로 유입되지 않아 보다 높은 개방 전압과 열적 안정성을 얻을 수 있다.Since the intrinsic region made of amorphous silicon is provided on the entire surface of the substrate, the first conductivity type dopant is not introduced into the substrate, so that a higher open-circuit voltage and thermal stability can be obtained.

이후, 제2 도전형 도펀트를 포함하는 가스 분위기에서 실리콘 기판의 전면 및 후면을 열처리한다.Thereafter, the front and rear surfaces of the silicon substrate are heat-treated in a gas atmosphere containing a second conductivity type dopant.

예를 들어, 기체상의 POCl3, P2O5 및 PH3에서 하나 이상 선택된 물질인 제2 도전형 도펀트를 불활성 기체의 캐리어 가스와 혼합하여 공급하고, 800˚C 내지 900˚C의 온도로 열처리 하여 상기 제2 도전형 도펀트를 상기 실리콘층(140)에 도핑하여 제2 도전형 반도체층을 형성할 수 있다.For example, the second conductivity-type dopant, which is a material selected from one or more of POCl 3 , P 2 O 5 and PH 3 in the gaseous phase, is mixed with a carrier gas of an inert gas, supplied, and heat-treated at a temperature of 800˚C to 900˚C. Thus, a second conductivity type semiconductor layer may be formed by doping the silicon layer 140 with the second conductivity type dopant.

이로 이해, 실리콘 기판의 전면에서는 제1 도전형 도펀트가 확산되어 제1 도전형 반도체층이 형성되고, 실리콘 기판의 후면의 실리콘층 후면측에는 제2 도전형 도펀트가 확산되어 제2 도전형 반도체층이 형성될 수 있다.Accordingly, on the front side of the silicon substrate, the first conductivity type dopant is diffused to form a first conductivity type semiconductor layer, and on the rear side of the silicon substrate, the second conductivity type dopant is diffused to form the second conductivity type semiconductor layer. can be formed

즉, 제1 도전형 반도체층과 제2 도전형 반도체층은 동시에 형성될 수 있다.That is, the first conductivity type semiconductor layer and the second conductivity type semiconductor layer may be formed simultaneously.

한편, 본 발명의 다른 실시예에 따르면, 제1 도전형 반도체층 및 제2 도전형 반도체층을 형성하는 공정은, 상기 제1 도전형 반도체층 전면에 배리어층을 형성한 후, 제2 도전형 도펀트를 포함하는 가스 분위기에서 실리콘 기판의 후면을 열처리하여 제2 도전형 반도체층을 형성하는 단계 및 상기 배리어층을 제거하는 단계를 포함할 수 있다.Meanwhile, according to another embodiment of the present invention, in the process of forming the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, after forming a barrier layer on the entire surface of the first conductivity type semiconductor layer, the second conductivity type semiconductor layer is formed. The method may include forming a second conductivity-type semiconductor layer by heat-treating the rear surface of the silicon substrate in a gas atmosphere containing a dopant, and removing the barrier layer.

상기 방법은 제1 도전형 반도체층을 먼저 형성하고 나서 그 후에 제2 도전형 반도체층을 형성한다.The method first forms a first conductivity type semiconductor layer and then forms a second conductivity type semiconductor layer.

우선, 실리콘 기판의 전면에 제1 도전형 도펀트 함유층을 형성한다. 여기에 열처리를 수행하여, 실리콘 기판의 전면 측에 제1 도전형 도펀트를 확산시켜 제1 도전형 반도체층을 형성한 후, 제1 도전형 도펀트 함유층을 제거한다. First, a first conductivity-type dopant-containing layer is formed on the entire surface of the silicon substrate. Heat treatment is performed here to form a first conductivity type semiconductor layer by diffusing the first conductivity type dopant on the front side of the silicon substrate, and then the layer containing the first conductivity type dopant is removed.

이후, 제1 도전형 반도체층 전면에 배리어층을 형성하여, 제2 도전형 반도체층을 형성하는 공정에서 제2 도전형 도펀트가 제1 도전형 반도체층에 유입되는 것을 방지한다. 상기 배리어층은 실리콘 산화물, 실리콘질화물, 실리콘탄화물 등으로 형성될 수 있다.Thereafter, a barrier layer is formed on the entire surface of the first conductivity type semiconductor layer to prevent the second conductivity type dopant from flowing into the first conductivity type semiconductor layer in the process of forming the second conductivity type semiconductor layer. The barrier layer may be formed of silicon oxide, silicon nitride, silicon carbide, or the like.

상기 배리어층 형성 후, 제2 도전형 도펀트를 포함하는 가스 분위기에서 열처리를 수행하여, 실리콘층의 후면에 제2 도전형 도펀트를 확산시켜 제2 도전형 반도체층을 형성하고, 배리어층을 제거한다. After forming the barrier layer, heat treatment is performed in a gas atmosphere containing a second conductivity type dopant to diffuse the second conductivity type dopant on the rear surface of the silicon layer to form a second conductivity type semiconductor layer and remove the barrier layer. .

이와 같이 제1 도전형 반도체층 및 제2 도전형 반도체층을 형성한 이후, 상기 제1 도전형 반도체층의 전면 또는 상기 제2 도전형 반도체층의 후면에 캡핑층을 형성하는 단계를 더 포함할 수 있다.After forming the first conductivity type semiconductor layer and the second conductivity type semiconductor layer as described above, the step of forming a capping layer on the front surface of the first conductivity type semiconductor layer or the rear surface of the second conductivity type semiconductor layer may be further included. can

상기 제1 도전형 반도체층의 전면 및 상기 제2 도전형 반도체층의 후면에 캡핑층을 더 구비할 수 있다.A capping layer may be further provided on the front surface of the first conductivity type semiconductor layer and the rear surface of the second conductivity type semiconductor layer.

구체적으로, 상기 캡핑층은 단일층 또는 다층구조일 수 있고, 실리콘 산화물층, 실리콘 질화물층, 수소 함유 실리콘 질화물층, 실리콘 산화 질화물층, 알루미늄 산화물층 등일 수 있고, 실리콘 실리콘 질화물층, 알루미늄 산화물층 및 이들의 조합으로 이루어진 군으로부터 선택된 하나인 것이 가장 바람직하다.Specifically, the capping layer may have a single layer or multi-layer structure, and may include a silicon oxide layer, a silicon nitride layer, a hydrogen-containing silicon nitride layer, a silicon oxynitride layer, an aluminum oxide layer, or the like, a silicon silicon nitride layer, an aluminum oxide layer, and the like. And it is most preferably one selected from the group consisting of combinations thereof.

바람직한 예로, 실리콘 기판의 전면에 위치하는 제1 도전형 반도체층의 전면에 알루미늄 산화물층을 형성한 후, 알루미늄 산화물층 전면에 실리콘 질화물층을 형성하는 방법으로 형성될 수 있다. As a preferred example, it may be formed by forming an aluminum oxide layer on the entire surface of the first conductivity-type semiconductor layer located on the entire surface of the silicon substrate, and then forming a silicon nitride layer on the entire surface of the aluminum oxide layer.

제2 도전형 반도체층의 후면에는 실리콘 질화물층을 형성한 후, 실리콘 질화물층 후면에 알루미늄 산화물층을 형성하는 방법으로 형성될 수 있다. It may be formed by forming a silicon nitride layer on the rear surface of the second conductive semiconductor layer and then forming an aluminum oxide layer on the rear surface of the silicon nitride layer.

이러한 전면 캡핑층은 제1 도전형 반도체층 전면에 위치하는 알루미늄 산화물층과 알루미늄 산화물층 전면에 위치하는 실리콘 질화물층을 갖는 구조이고, 후면 캡핑층은 제2 도전형 반도체층 후면에 위치하는 실리콘 질화물층과, 실리콘 질화물층 후면에 위치하는 알루미늄 산화물층을 구비하는 구조인 것이 수광 효율 측면에서 보다 바람직하다.The front capping layer has a structure including an aluminum oxide layer located on the front surface of the first conductivity type semiconductor layer and a silicon nitride layer located on the front surface of the aluminum oxide layer, and the rear capping layer is silicon nitride located on the rear surface of the second conductivity type semiconductor layer. A structure having a layer and an aluminum oxide layer located on the rear surface of the silicon nitride layer is more preferable in terms of light receiving efficiency.

한편, 전면 및 후면의 알루미늄 산화물층은 동시에 형성될 수 있고, 순차적으로도 형성될 수 있다. Meanwhile, the front and rear aluminum oxide layers may be formed simultaneously or sequentially.

이러한 캡핑층은 패시베이션 효과를 높여 결과적으로 태양전지의 수광 효율 및 전지 특성을 향상시킬 수 있다. Such a capping layer may increase the passivation effect and consequently improve the light receiving efficiency and cell characteristics of the solar cell.

이후, 제2 도전형 반도체층에 연결되는 제2 전극을 형성하고, 제1 도전형 반도체층에 연결되는 제1 전극을 형성한다. Thereafter, a second electrode connected to the second conductivity type semiconductor layer is formed, and a first electrode connected to the first conductivity type semiconductor layer is formed.

또한, 최종적으로 제1 전극 및 제2 전극을 형성하기 이전 혹은 제1 전극 및 제2 전극을 모두 형성한 후에, 기판의 패시베이션 성능 향상을 얻기 위하여, 500 내지 700?의 온도 범위에서 열처리를 통한 수소주입화 공정이 포함될 수 있다. 이러한 수소 주입화 공정은 또한 제1 전극 및 제2 전극의 열처리나 금속 실리사이드 형성에 이용될 수도 있다.
In addition, before finally forming the first electrode and the second electrode or after forming both the first electrode and the second electrode, in order to improve the passivation performance of the substrate, hydrogen through heat treatment in a temperature range of 500 to 700? An infusion process may be included. This hydrogen implantation process may also be used for heat treatment of the first and second electrodes or metal silicide formation.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
Although the above has been described based on the embodiments of the present invention, various changes or modifications may be made at the level of a technician having ordinary knowledge in the technical field to which the present invention belongs. Such changes and modifications can be said to belong to the present invention as long as they do not deviate from the scope of the technical idea provided by the present invention. Therefore, the scope of the present invention will be determined by the claims described below.

110: 실리콘 기판
120: 터널링층
130: 패시베이션층
140: 실리콘층
151, 151a: 제1 도전형 반도체층
152: 제2 도전형 반도체층
161, 162: 실리콘 질화물층
171, 172: 알루미늄 산화물층
201: 제1 전극
202: 제2 전극110: silicon substrate
120: tunneling layer
130: passivation layer
140: silicon layer
151, 151a: first conductivity type semiconductor layer
152: second conductivity type semiconductor layer
161, 162: silicon nitride layer
171, 172: aluminum oxide layer
201: first electrode
202: second electrode

Claims (18)

실리콘 기판;
상기 실리콘 기판의 전면에 위치하는 제1 도전형 반도체층;
상기 실리콘 기판의 후면에 위치하는 터널링층;
상기 터널링층의 후면에 위치하며, 상기 터널링층의 일부를 노출시키는 복수의 개구부를 정의하는 패시베이션층;
상기 패시베이션층의 후면 및 상기 개구부에 위치하는 실리콘층;
상기 실리콘층의 후면에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층에 연결되는 제1 전극; 및
상기 제2 도전형 반도체층에 연결되는 제2 전극;을 포함하고,
상기 제1 도전형 반도체층은 제2 도전형 반도체층의 반대 도전형이고,
상기 실리콘층은 전면에 배치된 실리콘 기판과 반대되는 도전성 타입으로 형성되며,
상기 실리콘층은 상기 개구부를 통해 상기 터널링층과 접하고,
상기 실리콘층의 두께는 30 내지 500nm 인
양면 수광형 실리콘 태양전지.
silicon substrate;
a first conductivity-type semiconductor layer positioned on the entire surface of the silicon substrate;
a tunneling layer located on the rear surface of the silicon substrate;
a passivation layer positioned on a rear surface of the tunneling layer and defining a plurality of openings exposing a portion of the tunneling layer;
a silicon layer positioned on the rear surface of the passivation layer and in the opening;
a second conductivity-type semiconductor layer positioned on the rear surface of the silicon layer;
a first electrode connected to the first conductivity type semiconductor layer; and
A second electrode connected to the second conductivity type semiconductor layer; includes,
The first conductivity type semiconductor layer is of the opposite conductivity type to the second conductivity type semiconductor layer,
The silicon layer is formed of a conductivity type opposite to that of the silicon substrate disposed on the front surface,
The silicon layer is in contact with the tunneling layer through the opening,
The thickness of the silicon layer is 30 to 500 nm
Bifacial light-receiving silicon solar cell.
 삭제delete 제1항에 있어서,
상기 패시베이션층 후면에 위치하는 터널링층을 더 포함하는,
양면 수광형 실리콘 태양전지.
According to claim 1,
Further comprising a tunneling layer located on the rear surface of the passivation layer,
Bifacial light-receiving silicon solar cell.
 제1항에 있어서,
상기 복수의 개구부를 통해 노출된 면적은 상기 실리콘 기판의 후면 면적의 10 내지 50%인,
양면 수광형 실리콘 태양전지.
According to claim 1,
The area exposed through the plurality of openings is 10 to 50% of the rear surface area of the silicon substrate,
Bifacial light-receiving silicon solar cell.
 제1항에 있어서,
상기 터널링층은 실리콘 산화물, 실리콘 질화물, 금속 산화물 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함하는,
양면 수광형 실리콘 태양전지.
According to claim 1,
The tunneling layer includes one selected from the group consisting of silicon oxide, silicon nitride, metal oxide, and combinations thereof.
Bifacial light-receiving silicon solar cell.
 제1항에 있어서,
상기 패시베이션층은 실리콘 질화물층, 실리콘 탄화물층및 이들의 조합으로 이루어진 군으로부터 선택된 하나인,
양면 수광형 실리콘 태양전지.
According to claim 1,
The passivation layer is one selected from the group consisting of a silicon nitride layer, a silicon carbide layer, and combinations thereof,
Bifacial light-receiving silicon solar cell.
 제1항에 있어서,
상기 실리콘층은 마이크로 크리스탈 실리콘(μc-Si) 또는 폴리실리콘을 포함하는,
양면 수광형 실리콘 태양전지.
According to claim 1,
The silicon layer includes microcrystalline silicon (μc-Si) or polysilicon,
Bifacial light-receiving silicon solar cell.
 제1항에 있어서,
상기 제1 도전형 반도체층의 전면 또는 상기 제2 도전형 반도체층의 후면에 위치하는 캡핑층을 더 포함하는,
양면 수광형 실리콘 태양전지.
According to claim 1,
Further comprising a capping layer positioned on the front surface of the first conductivity type semiconductor layer or the rear surface of the second conductivity type semiconductor layer.
Bifacial light-receiving silicon solar cell.
 제8항에 있어서,
상기 캡핑층은 실리콘 질화물층, 알루미늄 산화물층 및 이들의 조합으로 이루어진 군으로부터 선택된 하나인,
양면 수광형 실리콘 태양전지.
According to claim 8,
The capping layer is one selected from the group consisting of a silicon nitride layer, an aluminum oxide layer, and combinations thereof,
Bifacial light-receiving silicon solar cell.
 제1항에 있어서,
상기 실리콘 기판의 전면 및 후면 중 적어도 일면에 요철 패턴이 형성된,
양면 수광형 실리콘 태양전지.
According to claim 1,
A concave-convex pattern is formed on at least one of the front and rear surfaces of the silicon substrate,
Bifacial light-receiving silicon solar cell.
 실리콘 기판의 후면에 터널링층을 형성하는 단계;
상기 터널링층의 후면에 패시베이션층을 형성하는 단계;
상기 패시베이션층의 일부를 제거하여, 상기 터널링층의 일부를 노출시키는 복수의 개구부를 형성하는 단계;
상기 패시베이션층의 후면 및 상기 개구부에 실리콘층을 형성하는 단계;
상기 실리콘 기판의 전면에 제1 도전형 반도체층, 상기 실리콘 기판 후면의 상기 실리콘층에 제2 도전형 반도체층을 형성하는 단계; 및
상기 제1 도전형 반도체층에 연결되는 제1 전극, 상기 제2 도전형 반도체층에 연결되는 제2 전극을 형성하는 단계;를 포함하고,
상기 제1 도전형 반도체층은 제2 도전형 반도체층의 반대 도전형이고, 상기 실리콘층은 전면에 배치된 실리콘 기판과 반대되는 도전성 타입으로 형성되며,
상기 실리콘층은 상기 개구부를 통해 상기 터널링층과 접하도록 형성되고,
상기 실리콘층의 두께는 30 내지 500nm 인
양면 수광형 실리콘 태양전지 제조방법.
Forming a tunneling layer on the back surface of the silicon substrate;
forming a passivation layer on the rear surface of the tunneling layer;
forming a plurality of openings exposing a portion of the tunneling layer by removing a portion of the passivation layer;
forming a silicon layer on the rear surface of the passivation layer and on the opening;
forming a first conductivity type semiconductor layer on the front surface of the silicon substrate and a second conductivity type semiconductor layer on the silicon layer on the rear surface of the silicon substrate; and
Forming a first electrode connected to the first conductivity type semiconductor layer and a second electrode connected to the second conductivity type semiconductor layer;
The first conductivity-type semiconductor layer has a conductivity type opposite to that of the second conductivity-type semiconductor layer, and the silicon layer has a conductivity type opposite to that of the silicon substrate disposed on the front surface;
The silicon layer is formed to contact the tunneling layer through the opening,
The thickness of the silicon layer is 30 to 500 nm
A method for manufacturing a double-sided light-receiving silicon solar cell.
 삭제delete 제11항에 있어서,
상기 실리콘층을 형성하는 단계 전에, 상기 패시베이션층의 후면 및 개구부에 터널링층을 형성하는 단계를 더 포함하는,
양면 수광형 실리콘 태양전지 제조방법.
According to claim 11,
Before forming the silicon layer, further comprising forming a tunneling layer on the rear surface and opening of the passivation layer,
A method for manufacturing a double-sided light-receiving silicon solar cell.
 제11항에 있어서,
상기 복수의 개구부를 통해 노출된 면적은 상기 실리콘 기판의 후면 면적의 10 내지 50%가 되도록 형성되는,
양면 수광형 실리콘 태양전지 제조방법.
According to claim 11,
The area exposed through the plurality of openings is formed to be 10 to 50% of the rear surface area of the silicon substrate,
A method for manufacturing a double-sided light-receiving silicon solar cell.
 제11항에 있어서,
상기 실리콘층을 형성하는 단계는, 상기 실리콘 기판의 전면에 실리콘층을 형성하는 단계를 더 포함하는,
양면 수광형 실리콘 태양전지 제조방법.
According to claim 11,
Forming the silicon layer further comprises forming a silicon layer on the entire surface of the silicon substrate,
A method for manufacturing a double-sided light-receiving silicon solar cell.
 제15항에 있어서,
상기 실리콘층을 형성하는 단계 이후, 실리콘 기판의 전면 및 후면 중 하나 이상을 텍스쳐링하는 단계를 더 포함하는,
양면 수광형 실리콘 태양전지 제조방법.
According to claim 15,
After forming the silicon layer, further comprising texturing at least one of the front and rear surfaces of the silicon substrate,
A method for manufacturing a double-sided light-receiving silicon solar cell.
 제11항에 있어서,
상기 제1 도전형 반도체층 및 제2 도전형 반도체층을 형성하는 단계는,
상기 실리콘 기판의 전면에 제1 도전형 도펀트 함유층을 형성하는 단계;
제2 도전형 도펀트를 포함하는 가스 분위기에서 실리콘 기판의 전면 및 후면을 열처리하여, 제1 도전형 반도체층과 제2 도전형 반도체층을 동시에 형성하는 단계; 및
상기 제1 도전형 도펀트 함유층을 제거하는 단계;를 포함하는,
양면 수광형 실리콘 태양전지 제조방법.
According to claim 11,
Forming the first conductivity type semiconductor layer and the second conductivity type semiconductor layer,
forming a first conductivity-type dopant-containing layer on the entire surface of the silicon substrate;
heat-treating the front and rear surfaces of the silicon substrate in a gas atmosphere containing a second conductivity type dopant to simultaneously form a first conductivity type semiconductor layer and a second conductivity type semiconductor layer; and
Including, removing the first conductivity-type dopant-containing layer;
A method for manufacturing a double-sided light-receiving silicon solar cell.
 제11항에 있어서,
상기 제1 도전형 반도체층 및 제2 도전형 반도체층을 형성한 이후,
상기 제1 도전형 반도체층의 전면 또는 상기 제2 도전형 반도체층의 후면에 캡핑층을 형성하는 단계를 더 포함하는,
양면 수광형 실리콘 태양전지 제조방법.According to claim 11,
After forming the first conductivity type semiconductor layer and the second conductivity type semiconductor layer,
Forming a capping layer on the front surface of the first conductivity type semiconductor layer or the rear surface of the second conductivity type semiconductor layer,
A method for manufacturing a double-sided light-receiving silicon solar cell.
KR1020160075954A 2016-06-17 2016-06-17 Bifacial silicon solar cell and method for manufacturing the same KR102547804B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160075954A KR102547804B1 (en) 2016-06-17 2016-06-17 Bifacial silicon solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160075954A KR102547804B1 (en) 2016-06-17 2016-06-17 Bifacial silicon solar cell and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170143074A KR20170143074A (en) 2017-12-29
KR102547804B1 true KR102547804B1 (en) 2023-06-28

Family

ID=60939211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160075954A KR102547804B1 (en) 2016-06-17 2016-06-17 Bifacial silicon solar cell and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102547804B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101898996B1 (en) * 2017-11-10 2018-09-14 충남대학교산학협력단 Silicon Solar Cell having Carrier Selective Contact
KR102218417B1 (en) * 2018-11-23 2021-02-23 충남대학교산학협력단 Silicon solar cell including a carrier seletive thin layer and method of manufacturing the same
KR102646186B1 (en) * 2021-12-06 2024-03-12 한국에너지기술연구원 TOPCon Si PHOTOVOLTAIC CELL, MANUFACTURING METHOD FOR Si PHOTOVOLTAIC CELL AND FORMING METHOD FOR POLY-Si LAYER OF Si PHOTOVOLTAIC CELL
CN115132861B (en) * 2022-07-18 2023-11-10 浙江晶科能源有限公司 Solar cell grid line structure, manufacturing method thereof and solar cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847741B1 (en) * 2007-02-21 2008-07-23 고려대학교 산학협력단 Point-contacted heterojunction silicon solar cell having passivation layer between the interface of p-n junction and method for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009000788T5 (en) * 2008-04-25 2011-04-21 ULVAC, Inc., Chigasaki-shi Production process for solar cells, production device for solar cells and solar cell
KR101831405B1 (en) * 2012-03-28 2018-02-22 엘지전자 주식회사 Solar cell
KR20150035189A (en) * 2013-09-27 2015-04-06 엘지전자 주식회사 Solar cell
KR101630526B1 (en) * 2014-09-05 2016-06-14 엘지전자 주식회사 Solar cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847741B1 (en) * 2007-02-21 2008-07-23 고려대학교 산학협력단 Point-contacted heterojunction silicon solar cell having passivation layer between the interface of p-n junction and method for fabricating the same

Also Published As

Publication number Publication date
KR20170143074A (en) 2017-12-29

Similar Documents

Publication Publication Date Title
JP6059173B2 (en) Solar cell
KR101627217B1 (en) Sollar Cell And Fabrication Method Thereof
KR101613843B1 (en) Solar cell and method for manufacturing the same
KR101000064B1 (en) Hetero-junction silicon solar cell and fabrication method thereof
KR20140143277A (en) Solar cell and method for manufacturing the same
JP2015130527A (en) Solar battery and manufacturing method of the same
JP2014072530A (en) Solar cell and method of manufacturing the same
KR102547804B1 (en) Bifacial silicon solar cell and method for manufacturing the same
JP2017022379A (en) Solar cell and method of manufacturing the same
TWI424582B (en) Method of fabricating solar cell
JP2019004159A (en) Method of manufacturing solar battery
KR102586115B1 (en) Bifacial silicon solar cell
EP2757596B1 (en) Method for solar cell manufacturing
KR101179365B1 (en) Front and Back contact electric field solar cell and method thereof
KR101543767B1 (en) Method For Forming Selective Emitter Of Solar Cell Solar Cell and Fabricating Method Thereof
KR20150045801A (en) Solar cell and method for manufacutring the same
KR101238988B1 (en) Back contact solar cell and method for fabricating the same
JP5645734B2 (en) Solar cell element
CN215183999U (en) Contact structure applied to tunneling type solar cell and solar cell with contact structure
KR20180127597A (en) Back contact silicon solar cell and method for manufacturing the same
US9112070B2 (en) Solar cell and method of manufacturing the same
KR101889774B1 (en) Solar cell
CN115274871B (en) Contact structure applied to tunneling solar cell, solar cell with contact structure and manufacturing method of solar cell
JP7248856B1 (en) SOLAR CELL AND SOLAR CELL MANUFACTURING METHOD, PHOTOVOLTAIC MODULE
CN114744063B (en) Solar cell, production method and photovoltaic module

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right