KR101414570B1 - Silicon solar cell having selective emitter structure and manufacturing method thereof - Google Patents

Silicon solar cell having selective emitter structure and manufacturing method thereof Download PDF

Info

Publication number
KR101414570B1
KR101414570B1 KR1020120081217A KR20120081217A KR101414570B1 KR 101414570 B1 KR101414570 B1 KR 101414570B1 KR 1020120081217 A KR1020120081217 A KR 1020120081217A KR 20120081217 A KR20120081217 A KR 20120081217A KR 101414570 B1 KR101414570 B1 KR 101414570B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
type impurity
heat treatment
doping
solar cell
Prior art date
Application number
KR1020120081217A
Other languages
Korean (ko)
Other versions
KR20140016446A (en
Inventor
송희은
강민구
이정철
강기환
Original Assignee
한국에너지기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국에너지기술연구원 filed Critical 한국에너지기술연구원
Priority to KR1020120081217A priority Critical patent/KR101414570B1/en
Publication of KR20140016446A publication Critical patent/KR20140016446A/en
Application granted granted Critical
Publication of KR101414570B1 publication Critical patent/KR101414570B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 실리콘 태양전지의 제조방법에 관한 것으로, 본 발명은 (a) 제1 도전형 불순물이 도핑된 실리콘 기판의 전면에, 상기 실리콘 태양전지의 전면전극의 형성 위치에 대응하는 개구부를 가지도록 마스킹 페이스트를 이용하여 패턴을 형성하는 단계; (b) 상기 개구부를 통해 노출된 상기 실리콘 기판의 전면의 제1 영역에 제2 도전형 불순물이 함유된 도핑 페이스트를 프린팅하여 건조하는 단계; (c) 상기 패턴을 제거하는 단계; (d) 상기 실리콘 기판을 제1 열처리하여, 상기 도핑 페이스트에 함유된 제2 도전형 불순물을 상기 제1 영역을 통해 상기 실리콘 기판 내부로 제1 확산시킴으로서 제1 에미터층을 형성하는 단계; 및 (e) 제2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 상기 실리콘 기판을 제2 열처리하여, 제2 에미터층을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 의해 본 발명은 패턴을 이용하여 증착된 도핑 페이스트의 넓게 퍼지는 현상을 억제함으로써 전면전극과 에미터층 사이의 접촉저항을 일정 수준 이하로 작게 유지할 수 있다.The present invention relates to a method of manufacturing a silicon solar cell, comprising the steps of: (a) forming an opening corresponding to a formation position of a front electrode of the silicon solar cell on a front surface of a silicon substrate doped with a first conductivity type impurity; Forming a pattern using a masking paste; (b) printing and drying a doping paste containing a second conductive impurity in a first region of a front surface of the silicon substrate exposed through the opening; (c) removing the pattern; (d) performing a first heat treatment on the silicon substrate to form a first emitter layer by first diffusing a second conductive impurity contained in the doping paste into the silicon substrate through the first region; And (e) forming a second emitter layer by performing a second heat treatment on the silicon substrate in an atmosphere of a doping gas for doping the second conductivity type impurity. Accordingly, the present invention can suppress the spread of the doping paste deposited using the pattern, thereby keeping the contact resistance between the front electrode and the emitter layer small to a certain level or less.

Description

선택적 에미터 구조를 가진 실리콘 태양전지 및 이의 제조방법{Silicon solar cell having selective emitter structure and manufacturing method thereof}TECHNICAL FIELD [0001] The present invention relates to a silicon solar cell having a selective emitter structure and a manufacturing method thereof,

본 발명은 실리콘 태양전지 및 이의 제조방법에 관한 것으로, 구체적으로는 선택적 에미터 구조를 가지는 실리콘 태양전지 및 이의 제조방법에 관한 것이다.The present invention relates to a silicon solar cell and a method of manufacturing the same, and more particularly, to a silicon solar cell having a selective emitter structure and a method of manufacturing the same.

실리콘 태양전지는, p형과 n형과 같이 서로 다른 도전형(conductive type)을 가진 반도체로 각각 이루어진 실리콘 기판(substrate) 및 에미터층(emitter layer)과 실리콘 기판과 에미터층 위에 각각 형성된 전극을 구비한다.The silicon solar cell includes a silicon substrate, an emitter layer, and a silicon substrate, which are respectively formed of semiconductors having different conductive types such as p-type and n-type, and electrodes formed on the emitter layer do.

실리콘 태양전지는, 태양광이 입사되면 반도체에서 복수의 전자 정공 쌍이 생성되고, 생성된 전자 정공 쌍은 광기전력효과(photovoltaic effect)에 의해 전자와 정공으로 각각 분리되어 각각 n형의 반도체와 p형 반도체 쪽으로 이동한다. 즉 전자는 에미터층 쪽으로, 정공은 실리콘 기판 쪽으로 이동하고, 실리콘 기판과 에미터층에 전기적으로 연결된 전극에 의해 수집된다.In a silicon solar cell, when solar light is incident, a plurality of pairs of electron holes are generated in a semiconductor, and pairs of generated electron holes are separated into electrons and holes by a photovoltaic effect to form n-type semiconductors and p- Moves toward semiconductor. That is, the electrons move toward the emitter layer, the holes move toward the silicon substrate, and are collected by the electrodes electrically connected to the silicon substrate and the emitter layer.

실리콘 태양전지는 효율향상의 한 방법으로 전면전극과 에미터층 사이의 접촉 저항을 감소시키기 위해 선택적 에미터 구조를 채택할 수 있다. 선택적 에미터는 접촉저항을 줄이면서 접촉되지 않는 부분의 빛에 의해 생성되는 전자-정공쌍의 오제이 재결합을 줄이고자 하는 것입니다. 이와 같은 선택적 에미터 구조를 가진 실리콘 태양전지의 제조방법 중 하나는 에미터층을 형성하기 위해, p형 실리콘 기판 상에 n형 불순물이 함유된 도핑 페이스트를 프린팅하는 공정을 포함한다.Silicon solar cells can adopt a selective emitter structure to reduce the contact resistance between the front electrode and the emitter layer as a way of improving efficiency. The selective emitter is intended to reduce the ohmic recombination of the electron-hole pairs generated by the light in the non-contact area while reducing the contact resistance. One of the methods for manufacturing a silicon solar cell having such a selective emitter structure includes a step of printing a doping paste containing an n-type impurity on a p-type silicon substrate to form an emitter layer.

그러나, 실리콘 태양전지의 제조방법에서 실리콘 위의 도핑 페이스트의 프린팅 공정은, 도핑 페이스트(예를 들면 인(P) 페이스트)의 점도가 낮아 프린팅 후 도핑 페이스트가 퍼지는 경향이 있어, 프린팅된 패턴의 모양을 유지하기 어려운 문제를 가진다. 이와 같은 도핑 페이스트가 퍼지는 문제에 의해, 선택적 에미터 구조에 의한 접촉저항의 감소효과가 반감될 수 있다.However, in the manufacturing method of a silicon solar cell, the process of printing the doping paste on the silicon tends to spread the doping paste after printing due to the low viscosity of the doping paste (for example, phosphorus (P) paste) Which is difficult to maintain. Due to the problem of spreading the doping paste, the effect of reducing the contact resistance by the selective emitter structure can be reduced by half.

KR 10-2011-0010224A, 2011. 02. 01, 도면 3KR 10-2011-0010224A, 2011. 02. 01, drawing 3

본 발명의 목적은 에미터층 형성에 있어 도핑 페이스트의 퍼지는 경향을 최소화함으로써 선택적 에미터 구조에 의한 전극과 에미터층 사이의 접촉 저항의 감소 효율을 향상할 수 있는 실리콘 태양전지의 제조방법을 제공하는 것이다.An object of the present invention is to provide a method of manufacturing a silicon solar cell capable of improving the efficiency of reducing the contact resistance between the electrode and the emitter layer by the selective emitter structure by minimizing the tendency of the doping paste to spread in the emitter layer formation .

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 실리콘 태양전지의 제조방법은 (a) 제1 도전형 불순물이 도핑된 실리콘 기판의 전면에, 전면전극의 형성 위치에 대응하는 개구부를 가지도록 마스킹 페이스트를 이용하여 패턴을 형성하는 단계; (b) 상기 개구부를 통해 노출된 상기 실리콘 기판의 전면의 제1 영역에 제2 도전형 불순물이 함유된 도핑 페이스트를 프린팅하여 건조하는 단계; (c) 상기 마스킹 페이스트에 의해 형성된 패턴을 제거하는 단계; (d) 상기 실리콘 기판을 제1 열처리하여, 상기 도핑 페이스트에 함유된 제2 도전형 불순물을 상기 제1 영역을 통해 상기 실리콘 기판 내부로 제1 확산시킴으로서 제1 에미터층을 형성하는 단계; 및 (e) 제2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 상기 실리콘 기판을 제2 열처리하여, 상기 도핑가스에 포함된 제2 도전형 불순물을 상기 실리콘 기판의 전면에 제2 확산시킴으로서 제2 에미터층을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a silicon solar cell, comprising: (a) forming a masking mask on an entire surface of a silicon substrate doped with a first conductivity type impurity, Forming a pattern using a paste; (b) printing and drying a doping paste containing a second conductive impurity in a first region of a front surface of the silicon substrate exposed through the opening; (c) removing the pattern formed by the masking paste; (d) performing a first heat treatment on the silicon substrate to form a first emitter layer by first diffusing a second conductive impurity contained in the doping paste into the silicon substrate through the first region; And (e) subjecting the silicon substrate to a second heat treatment in a doping gas atmosphere for doping the second conductivity type impurity to diffuse a second conductivity type impurity contained in the doping gas on the entire surface of the silicon substrate, And forming an emitter layer.

상기 마스킹 페이스트의 패턴은 잉크젯, 스텐실 프린팅, 에어로젯 프린팅 및 스크린 프린팅 중 어느 하나에 의해 형성될 수 있다.The pattern of the masking paste may be formed by any one of inkjet, stencil printing, air jet printing and screen printing.

상기 제1 열처리 온도는 상기 제2 열처리 온도보다 높을 수 있다. 또한 상기 제1 열처리에 의한 상기 제1 확산 깊이는 상기 제2 열처리에 의한 제2 확산 깊이보다 크게 정해질 수 있다.The first heat treatment temperature may be higher than the second heat treatment temperature. In addition, the first diffusion depth by the first heat treatment may be set to be larger than the second diffusion depth by the second heat treatment.

상기 제1 열처리와 제2 열처리 단계 사이에는 상기 실리콘 기판의 온도를 냉각시키는 단계를 더 포함할 수 있다.And cooling the temperature of the silicon substrate between the first heat treatment step and the second heat treatment step.

본 실리콘 태양전지의 제조방법은 상기 (e)단계 후, 상기 에미터층이 n형인 경우 상기 실리콘 기판의 전면 상에 형성된 PSG(Phosphorus Silicate Glass) 및 상기 실리콘 기판의 전면 상에 형성된 상기 도핑 페이스트를 제거하는 단계를 더 포함할 수 있다.The method of manufacturing a silicon solar cell according to the present invention includes the steps of: (e) removing phosphorus silicate glass (PSG) formed on a front surface of the silicon substrate and a doping paste formed on a front surface of the silicon substrate when the emitter layer is n- The method comprising the steps of:

본 실리콘 태양전지의 제조방법은 상기 (e)단계 후, 상기 에미터층이 p형인 경우 상기 실리콘 기판의 전면 상에 형성된 BSG(Boron Silicate Glass) 및 상기 실리콘 기판의 전면 상에 형성된 상기 도핑 페이스트를 제거하는 단계를 더 포함할 수 있다.The method of manufacturing a silicon solar cell according to the present invention includes the steps of: (e) after the step (e), when the emitter layer is p-type, removing the doping paste formed on the front surface of the silicon substrate and BSG The method comprising the steps of:

본 실리콘 태양전지의 제조방법은 상기 (f)단계 후, 상기 실리콘 기판의 전면 상에 반사방지막을 형성하는 단계를 더 포함할 수 있다. 상기 반사방지막은 패시베이션층(passivation layer)을 구비할 수 있다.The manufacturing method of the present silicon solar cell may further include the step of forming an antireflection film on the front surface of the silicon substrate after the step (f). The anti-reflection layer may include a passivation layer.

본 실리콘 태양전지의 제조방법은 상기 (g)단계 후, 상기 실리콘 기판의 전면에 상기 전면전극을 형성하는 (h)단계를 더 포함할 수 있다.The manufacturing method of the present silicon solar cell may further include the step (h) of forming the front electrode on the front surface of the silicon substrate after the step (g).

상기 (h)단계는, 상기 전면전극의 형성과 동시에 상기 실리콘 기판의 후면에 후면전극을 형성할 수 있다.In the step (h), a rear electrode may be formed on the rear surface of the silicon substrate simultaneously with formation of the front electrode.

본 실리콘 태양전지의 제조방법은 상기 (h)단계 후 상기 실리콘 기판을 제3 열처리하여, 상기 형성된 후면전극과 상기 실리콘 기판의 후면의 사이에 후면전계(Back Surface Field)층을 형성하면서 동시에 상기 전면전극을 상기 제2 에미터층에 접촉시키는 단계를 더 포함할 수 있다.In the method of manufacturing a silicon solar cell, after the step (h), the silicon substrate is subjected to a third heat treatment to form a back surface field layer between the formed rear electrode and the rear surface of the silicon substrate, And contacting the electrode with the second emitter layer.

상기 전면전극은 은(Ag)으로 마련되고, 상기 후면전극은 알루미늄(Al)으로 마련될 수 있다.The front electrode may be formed of silver (Ag), and the rear electrode may be formed of aluminum (Al).

상기 제1 도전형 불순물이p형 불순물인 경우 상기 제2 도전형 불순물은 n형 불순물로 마련되고, 상기 제1 도전형 불순물이 n형 불순물인 경우 상기 제2 도전형 불순물은 p형 불순물로 마련될 수 있다. 상기 에미터층이 n형인 경우 상기 도핑가스는 POCl3를 포함하고, 상기 에미층이 p형인 경우 상기 도핑가스는 BBr3 혹은 B2H6를 포함할 수 있다.The second conductivity type impurity is provided as an n-type impurity when the first conductivity type impurity is a p-type impurity, and the second conductivity type impurity is formed as a p-type impurity when the first conductivity type impurity is an n-type impurity . When the emitter layer is n-type, the doping gas includes POCl 3, and when the emitter layer is p-type, the doping gas may include BBr 3 or B 2 H 6.

상기 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 실리콘 태양전지는 전술한 실리콘 태양전지의 제조방법에 의해 제조되는 것을 특징으로 한다.According to another aspect of the present invention, a silicon solar cell is fabricated by the above-described method for manufacturing a silicon solar cell.

이와 같이 본 발명은, 마스킹 페이스트의 패턴에 의해 형성된 도핑 페이스트의 넓게 퍼지는 현상을 억제함으로써, 전면전극과 에미터층 사이의 접촉저항을 일정 수준 이하로 작게 유지하여 선택적 에미터 구조의 장점을 극대화할 수 있다.As described above, the present invention can maximize the advantage of the selective emitter structure by suppressing the spreading phenomenon of the doping paste formed by the pattern of the masking paste by keeping the contact resistance between the front electrode and the emitter layer small, have.

도 1 내지 도 8은 본 발명의 일 실시예에 따른 실리콘 태양전지의 제조방법을 설명하기 위한 공정별 단면도들이다.FIGS. 1 to 8 are cross-sectional views for explaining a method of manufacturing a silicon solar cell according to an embodiment of the present invention.

이하 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 실리콘 태양전지의 제조방법에 대해 설명한다.Hereinafter, a method of manufacturing a silicon solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1 내지 도 8은 본 발명의 일 실시예에 따른 실리콘 태양전지의 제조방법을 설명하기 위한 도면이다.1 to 8 are views for explaining a method of manufacturing a silicon solar cell according to an embodiment of the present invention.

도 1에 도시된 바와 같이, (a)공정은 제1 도전형 불순물이 도핑된 실리콘 기판(10)의 전면에, 마스킹 페이스트를 이용하여 패턴(12)을 형성하는 공정이다. 패턴(12)은 도 8에 도시된 전면전극(40)의 형성 위치에 대응하는 개구부(a)를 포함한다. 제1 도전형 불순물(dopant)은 p형 또는 n형 불순물(dopant)로 마련될 수 있다.As shown in FIG. 1, (a) is a process of forming a pattern 12 on the front surface of a silicon substrate 10 doped with a first conductive impurity, using a masking paste. The pattern 12 includes an opening a corresponding to the formation position of the front electrode 40 shown in Fig. The first conductive type dopant may be provided as a p-type or n-type dopant.

실리콘 기판(10)은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘(silicon)으로 이루질 수 있다.  The silicon substrate 10 may be made of crystalline silicon, such as monocrystalline silicon or polycrystalline silicon.

마스킹 페이스트는, 실리콘 기판(10)에 불순물을 확산시켜 불순물에 의한 영역을 형성하려는 경우 확산을 억제하는 마스크로서 사용될 수 있다. 마스킹 페이스트에 의한 패턴(12)은 스크린 인쇄, 스텐실 인쇄, 잉크젯 인쇄, 에어로졸 인쇄 등의 방법에 의해 형성될 수 있다. 마스킹 페이스트는 SiO2 전구체(precursor), TiO2 전구체, 폴리머 등을 포함할 수 있다.The masking paste can be used as a mask for suppressing diffusion when an impurity is diffused into the silicon substrate 10 to form a region by impurities. The pattern 12 by the masking paste can be formed by a method such as screen printing, stencil printing, inkjet printing, aerosol printing or the like. The masking paste may comprise a SiO2 precursor, a TiO2 precursor, a polymer, and the like.

예를 들면, 마스킹 페이스트에 의한 패턴(12)은 비진공 상태에서 프린팅 기법을 이용하여 실리콘 기판(10)의 전면 상에 미리 결정된 형태로 형성될 수 있다. 패턴(12)은 산소 분위기에서 사전에 정해진 조건의 건조나 경화에 의해 형성될 수 있다. 이것은 공지기술로서 구체적 설명은 생략한다.For example, the pattern 12 by the masking paste may be formed in a predetermined shape on the front surface of the silicon substrate 10 using a printing technique in a non-vacuum state. The pattern 12 may be formed by drying or curing under predetermined conditions in an oxygen atmosphere. This is a known technique and a detailed description thereof will be omitted.

도 2에 도시된 바와 같이, (b)공정은 패턴(12)의 개구부(a)를 통해 노출된 실리콘 기판(10)의 전면의 제1 영역에 제2 도전형 불순물이 함유된 도핑 페이스트(14)를 프린팅하여 건조하는 공정이다. 제1 도전형 불순물로서 p형을 이용한 경우 제2 도전형 불순물로서 n형 불순물)이 사용될 수 있고, 제1 도전형 불순물로서 n형을 이용한 경우 제2 도전형 불순물로서 p형 불순물이 사용될 수 있다. 그런데 제2 도전형 불순물이 사용된 도핑 페이스트(14)는 일반적으로 점도가 낮아 인쇄 후 넓게 퍼지는 경향이 있다.2, the step (b) is a step in which a doping paste 14 containing a second conductive impurity in a first region of the front surface of the silicon substrate 10 exposed through the opening (a) of the pattern 12 ) Is printed and dried. The n-type impurity may be used as the second conductivity type impurity when the p-type is used as the first conductivity type impurity), and the p-type impurity may be used as the second conductivity type impurity when the n-type is used as the first conductivity type impurity . However, the doping paste 14 using the second conductivity type impurity is generally low in viscosity and tends to spread widely after printing.

본 실시예에 따른 실리콘 태양전지의 제조방법은, 패터닝된 마스킹 페이스트에 의해 도핑 페이스트(14)의 형성 공정시 넓게 퍼지는 현상을 억제함으로써 전면전극(40)과 에미터층(20) 사이의 접촉저항을 작게 유지할 수 있다. 이것은 형성된 도핑 페이스트(14)의 넓게 퍼지는 현상이 전면전극(40)과 에미터층(20) 사이의 접촉저항을 증가시켜 선택적 에미터 구조의 장점을 반감시키기 때문이다.The method of manufacturing a silicon solar cell according to the present embodiment can reduce the contact resistance between the front electrode 40 and the emitter layer 20 by suppressing the phenomenon that the patterning masking paste spreads widely during the process of forming the doping paste 14 Can be kept small. This is because the widening phenomenon of the formed doping paste 14 increases the contact resistance between the front electrode 40 and the emitter layer 20 and halves the advantages of the selective emitter structure.

도 3에 도시된 바와 같이, (c)공정은 마스킹 페이스트에 의해 형성된 패턴(12)을 제거하는 공정이다. 예를 들면, 마스킹 페이스트에 의한 패턴(12)은 수용성 물질 또는 유기 용매 물질에 의해 제거될 수 있다. 이것은 공지기술로서 구체적 설명은 생략한다.As shown in Fig. 3, the step (c) is a step of removing the pattern 12 formed by the masking paste. For example, the pattern 12 by the masking paste can be removed by a water-soluble substance or an organic solvent substance. This is a known technique and a detailed description thereof will be omitted.

도 4 및 도 5는 본 실시예에 따른 실리콘 태양전지(1)의 에미터 구조를 형성하는 공정을 도시한 도면이다. 이에 의해 제1 에미터층(22) 및 제2 에미터층(24)이 형성된다.Figs. 4 and 5 are views showing a process of forming the emitter structure of the silicon solar cell 1 according to this embodiment. Whereby the first emitter layer 22 and the second emitter layer 24 are formed.

도 4에 도시된 바와 같이, 제1 도전형 불순물로서 p형을 이용한 경우 (d)공정은 실리콘 기판(10)을 제1 열처리하여, 도핑 페이스트(14)에 함유된 n형 불순물을 개구부(a)에 의해 노출된 제1 영역(11)을 통해 실리콘 기판(10) 내부로 제1 확산시킴으로서 제1 에미터층(22)을 형성하는 공정이다.4, in the case of using the p-type as the first conductivity type impurity, in the step (d), the silicon substrate 10 is subjected to the first heat treatment to remove the n-type impurity contained in the doping paste 14 into the openings a The first emitter layer 22 is formed by first diffusion into the silicon substrate 10 through the first region 11 exposed by the first region 11.

즉, 도핑 페이스트(14)가 적층된 실리콘 기판(10)에 대하여 제1 열처리 공정이 진행된다. 이에 의해 도핑 페이스트(14) 하부의 실리콘 기판(10) 내로 도핑 페이스트(14)의 인(P) 불순물이 확산(diffusion)된다. 이러한 확산 깊이에 따라 실리콘 기판(10)의 저항이 결정될 수 있다. 본 실시예에서, 제1 열처리는 880℃에서 15분간 진행될 수 있다.That is, the first heat treatment process is performed on the silicon substrate 10 on which the doping paste 14 is laminated. Phosphorus (P) impurities of the doping paste 14 are diffused into the silicon substrate 10 under the doping paste 14. The resistance of the silicon substrate 10 can be determined according to such a diffusion depth. In this embodiment, the first heat treatment can be carried out at 880 캜 for 15 minutes.

제1 도전형 불순물로서 n형을 이용한 경우 (d) 공정은 제1 열처리에 의해 실리콘 기판(10)에 노출된 제1 영역(11)을 통해 제1 에미터 층이 형성된다. 이 때 제1 에미터에는 p형 불순물이 도핑된다. When the n-type is used as the first conductivity type impurity, the first emitter layer is formed in the step (d) through the first region 11 exposed to the silicon substrate 10 by the first heat treatment. At this time, the first emitter is doped with a p-type impurity.

도 5에 도시된 바와 같이, (e)공정은 제2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 실리콘 기판(10)을 제2 열처리하여, 도핑가스에 포함된 제2 도전형 불순물을 실리콘 기판(10)의 전면에 제2 확산시킴으로서 제2 에미터층(24)을 형성하는 공정이다.As shown in FIG. 5, in the step (e), the silicon substrate 10 is subjected to a second heat treatment in a doping gas atmosphere for doping the second conductivity type impurity to form a second conductivity type impurity contained in the doping gas, A second emitter layer 24 is formed by performing second diffusion on the entire surface of the substrate 10.

제1 도전형 불순물로서 p형을 이용한 경우 제2 열처리는 POCl3와 같은 도핑가스 분위기에서 실리콘 기판(10)의 전면에 n형 불순물을 제2 확산시켜 제2 에미터층(24)을 형성시키기 위한 것이다. 제2 열처리는 810℃, 10분간 진행될 수 있다. 이것은 제1 열처리시의 온도 및 시간보다 작은 값이다. 제1 도전형 불순물로서 n형을 이용한 경우 제2 열처리는 BBr3와 같은 도핑가스 분위기에서 실리콘 기판(10)의 전면에 p형 불순물을 제2 확산시켜 제2 에미터층(24)을 형성시키기 위한 것이다. 이에 의해, 제1 열처리에 의한 제1 확산 깊이는 제2 열처리에 의한 제2 확산 깊이 보다 크게 형성된다.In the case of using the p-type as the first conductivity type impurity, the second heat treatment is performed to form the second emitter layer 24 by second diffusion of the n-type impurity into the entire surface of the silicon substrate 10 in the same doping gas atmosphere as POCl 3 will be. The second heat treatment can be carried out at 810 DEG C for 10 minutes. This is a value smaller than the temperature and time during the first heat treatment. In the case where the n-type is used as the first conductivity type impurity, the second heat treatment is performed in order to form the second emitter layer 24 by second diffusion of the p-type impurity into the entire surface of the silicon substrate 10 in a doping gas atmosphere such as BBr 3 will be. Thereby, the first diffusion depth by the first heat treatment is formed to be larger than the second diffusion depth by the second heat treatment.

그리고 제2 열처리에 의한 제2 확산은 제1 열처리에 의한 제1 확산과 구별된다. 제2 확산은 제1 확산에 의한 제1 에미터층(22)의 저항에 거의 영향을 주지 못한다. 이것은 제2 열처리의 온도가 제1 열처리의 온도보다 낮기 때문이다.And the second diffusion by the second heat treatment is distinguished from the first diffusion by the first heat treatment. The second diffusion has little effect on the resistance of the first emitter layer 22 due to the first diffusion. This is because the temperature of the second heat treatment is lower than the temperature of the first heat treatment.

또한 본 실시예에 따른 선택적 에미터 제조방법은 낮은 저항이 요구되는 제1 에미터층(22)의 형성 공정을 가장 높은 온도인 제1 열처리로 진행하므로, 제1 에미터층(22)에서의 농도 제어가 가능하다.In the selective emitter manufacturing method according to the present embodiment, since the process of forming the first emitter layer 22 requiring low resistance proceeds to the first heat treatment, which is the highest temperature, the concentration control in the first emitter layer 22 Is possible.

도 6에 도시된 바와 같이, 제1 도전형 불순물로서 p형을 이용한 경우 (f)공정은 전술한 (e)공정의 수행 중 실리콘 기판(10)의 전면 상에 형성된 PSG(Phosphorus Silicate Glass)(16)와 실리콘 기판(10)의 전면 상에 형성된 도핑 페이스트(14)를 제거하는 공정이다. 제1 도전형 불순물로서 n형을 이용한 경우 (f)공정은 전술한 (e)공정의 수행 중 실리콘 기판(10)의 전면 상에 형성된 BSG(Boron Silicate Glass)(16)와 실리콘 기판(10)의 전면 상에 형성된 도핑 페이스트(14)를 제거하는 공정이다.6, in the case where the p-type is used as the first conductivity type impurity, the step (f) is a step of forming a phosphorus silicate glass (PSG) formed on the entire surface of the silicon substrate 10 during the above- 16 and the doping paste 14 formed on the front surface of the silicon substrate 10 are removed. In the case of using the n-type as the first conductivity type impurity, the step (f) includes a step of forming a BSG (Boron Silicate Glass) 16 and a silicon substrate 10, which are formed on the entire surface of the silicon substrate 10 during the above- The doping paste 14 formed on the front surface of the substrate 10 is removed.

이하에서는, 도 7를 참조하여 (g)공정에 의해 형성된 반사방지막(30) 및 패시베이션층(passivation layer)에 대해 설명한다.Hereinafter, the antireflection film 30 and the passivation layer formed by the step (g) will be described with reference to FIG.

반사방지막(30)은 실리콘 기판(10)의 전면 상에 형성되고, 입사되는 빛의 반사도를 줄여 태양전지의 효율을 높일 수 있다.The antireflection film 30 is formed on the front surface of the silicon substrate 10, and the reflectivity of incident light is reduced, thereby increasing the efficiency of the solar cell.

반사방지막(30)은 패시베이션층을 구비할 수 있다. 패시베이션층은 실리콘 기판(10)의 전면 상에 위치하고, 패시베이션층에 존재하는 고정전하(fixed charge)에 의한 패시베이션 기능(passivation function)과 실리콘 기판 표면에 존재하는 댕글링 본드(dangling bond)를 제거하여 패시베이션 기능을 수행할 수 있다.The antireflection film 30 may have a passivation layer. The passivation layer is located on the front surface of the silicon substrate 10 and removes a passivation function due to a fixed charge existing in the passivation layer and a dangling bond existing on the surface of the silicon substrate Passivation function can be performed.

도 7에 도시된 바와 같이, (h)공정은 전술한 (g)단계 후, 실리콘 기판(10)의 전면에 전면전극(40)을 형성하는 공정이다. 또한 (g)공정은 전면전극(40)의 형성과 동시에 실리콘 기판(10)의 후면에 후면전극(50)을 형성하는 공정을 포함할 수 있다.As shown in FIG. 7, step (h) is a step of forming the front electrode 40 on the front surface of the silicon substrate 10 after the step (g). The step (g) may include forming the rear electrode 50 on the rear surface of the silicon substrate 10 simultaneously with the formation of the front electrode 40.

도 8에 도시된 바와 같이, (i)공정은 상기 (h)단계 후 실리콘 기판(10)을 제3 열처리하여, 형성된 후면전극(50)과 실리콘 기판(10)의 후면의 사이에 후면전계(Back Surface Field)층을 형성하는 공정이다. 또한, 제3 열처리 공정에 의해, 전면전극(40)이 에미터층(20)에 접촉하게 된다.8, the step (i) is a step of performing a third heat treatment on the silicon substrate 10 after the step (h) to form a rear electric field (a) between the rear electrode 50 and the rear surface of the silicon substrate 10 Back Surface Field) layer. In addition, the front electrode 40 is brought into contact with the emitter layer 20 by the third heat treatment process.

여기서 전면전극(40)은 은(Ag)으로 마련될 수 있고, 후면전극(50)은 알루미늄(Al)으로 마련될 수 있다. 이 밖에도 전면전극(40) 및 후면전극(50)은 상황에 따라 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 금속 물질로 이루어질 수 있다.Here, the front electrode 40 may be formed of silver (Ag), and the rear electrode 50 may be formed of aluminum (Al). In addition, the front electrode 40 and the rear electrode 50 may be formed of at least one selected from the group consisting of Ni, Cu, Ag, Al, Sn, Zn, ), Titanium (Ti), gold (Au), and combinations thereof.

한편, 도 8를 참조하여 본 발명의 일 실시예에 따른 실리콘 태양전지(1)에 대해 설명한다.The silicon solar cell 1 according to an embodiment of the present invention will be described with reference to FIG.

도 8를 참조하면, 본 실시예에 따른 실리콘 태양전지(1)는 제1 도전형의 불순물이 도핑된 실리콘 기판(10), 반대 도전형인 제2 도전형의 불순물이 도핑된 에미터층(20), 전면전극(40) 및 후면전극(50)을 기본 구조로 하여, 태양광의 흡수율을 향상시키고 캐리어의 전달 저항을 감소시키기 위해 반사방지막 및 후면전계(Back Surface Field)층(60)을 구비한다.Referring to FIG. 8, the silicon solar cell 1 according to the present embodiment includes a silicon substrate 10 doped with an impurity of a first conductivity type, an emitter layer 20 doped with a second conductivity type impurity of the opposite conductivity type, An antireflection film and a back surface field layer 60 are provided to improve the absorptivity of sunlight and decrease the transfer resistance of carriers by using the front electrode 40 and the rear electrode 50 as a basic structure.

본 실시예에 따른 실리콘 태양전지(1)는 제1 도전형 불순물로 p형 불순물을 이용하고, 제2 도전형 불순물로 n형 불순물을 이용한다. 예를 들어, p형 불순물은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물로 마련될 수 있고, n형 불순물은 인(P), 비소(As), 안티몬(Sb) 등과 같은 5가 원소의 불순물로 마련될 수 있다. 본 실시예와 달리, 제1 도전형 불순물로 n형 불순물을 제2 도전형 불순물로 p형 불순물을 사용할 수 있다.The silicon solar cell 1 according to this embodiment uses a p-type impurity as the first conductivity type impurity and an n-type impurity as the second conductivity type impurity. For example, the p-type impurity may be provided as an impurity of a trivalent element such as boron (B), gallium (Ga), indium (In) or the like and the n-type impurity may be phosphorus (P), arsenic (Sb), and the like. Unlike the present embodiment, the n-type impurity may be used as the first conductivity type impurity, and the p-type impurity may be used as the second conductivity type impurity.

에미터층(20)은 제1 에미터층(22)과 제2 에미터층(24)으로 구분될 수 있으며, 제1 에미터층(22)은 도 1에 도시된 바와 같이 전면전극(40)의 하부에 위치한다.The emitter layer 20 may be divided into a first emitter layer 22 and a second emitter layer 24. The first emitter layer 22 is formed on the lower surface of the front electrode 40 Located.

제1 에미터층(22)은, 마스킹 페이스트에 의해 형성된 패턴(12)의 개구부(a)에 의해 노출된 실리콘 기판(10)의 영역에 도핑 페이스트(14)가 증착되고, 이 증착된 도핑 페이스트가 제1 열처리에 의해 실리콘 기판(10)의 내부로 확산됨으로써 형성된다.The first emitter layer 22 is formed by depositing a doping paste 14 on the region of the silicon substrate 10 exposed by the opening a of the pattern 12 formed by the masking paste, And is diffused into the silicon substrate 10 by the first heat treatment.

이와 같이 본 실시예에 따른 실리콘 태양전지(1)는, 마스킹 페이스트의 패턴(12)을 이용하여 스크린프린트 형성 공정시 도핑 페이스트(14)의 넓게 퍼지는 현상을 억제함으로써 전면전극(40)과 에미터층(20) 사이의 접촉저항을 일정 수준 이하로 작게 유지할 수 있다. 이에 의해 본 실시예에 따른 실리콘 태양전지(1)는, 선택적 에미터 구조의 장점을 극대화할 수 있다.As described above, the silicon solar cell 1 according to the present embodiment can suppress the spreading of the doping paste 14 during the screen printing process by using the pattern 12 of the masking paste, It is possible to keep the contact resistance between the electrodes 20 as small as a certain level or less. Thus, the silicon solar cell 1 according to the present embodiment can maximize the advantages of the selective emitter structure.

1: 실리콘 태양전지
10: 실리콘 기판
11: 제1 영역
12: 패턴
14: 도핑 페이스트
16: PSG(Phosphorus Silicate Glass)
20: 에미터층
22: 제1 에미터층
24: 제2 에미터층
30: 반사방지막
40: 전면전극
50: 후면전극
60: 후면전계(Back Surface Field)층1: Silicon solar cell
10: silicon substrate
11: First area
12: Pattern
14: Doping paste
16: Phosphorus Silicate Glass (PSG)
20: Emitter layer
22: First emitter layer
24: second emitter layer
30: antireflection film
40: front electrode
50: rear electrode
60: Back Surface Field layer

Claims (16)

(a) 제1 도전형 불순물이 도핑된 실리콘 기판의 전면에, 전면전극의 형성 위치에 대응하는 개구부를 가지도록 마스킹 페이스트를 이용하여 패턴을 형성하는 단계;
(b) 상기 개구부를 통해 노출된 상기 실리콘 기판의 전면의 제1 영역에 제2 도전형 불순물이 함유된 도핑 페이스트를 프린팅하여 건조하는 단계;
(c) 상기 마스킹 페이스트에 의해 형성된 패턴을 제거하는 단계;
(d) 상기 실리콘 기판을 제1 열처리하여, 상기 도핑 페이스트에 함유된 제2 도전형 불순물을 상기 제1 영역을 통해 상기 실리콘 기판 내부로 제1 확산시킴으로서 제1 에미터층을 형성하는 단계; 및
(e) 제2 도전형 불순물을 도핑하기 위한 도핑가스 분위기에서 상기 실리콘 기판을 제2 열처리하여, 상기 도핑가스에 포함된 제2 도전형 불순물을 상기 실리콘 기판의 전면에 제2 확산시킴으로서 제2 에미터층을 형성하는 단계;를 포함하고,
(f) 상기 (e)단계 후, 상기 에미터층이 n형인 경우 상기 실리콘 기판의 전면 상에 형성된 PSG(Phosphorus Silicate Glass) 및 상기 실리콘 기판의 전면 상에 형성된 상기 도핑 페이스트를 제거하는 단계; 및
(g) 상기 (f)단계 후, 상기 실리콘 기판의 전면 상에 반사방지막을 형성하는 단계를 더 포함하고, 상기 반사방지막은 패시베이션층(passivation layer)을 구비하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.(a) forming a pattern on the front surface of a silicon substrate doped with the first conductive impurity using a masking paste so as to have an opening corresponding to a formation position of the front electrode;
(b) printing and drying a doping paste containing a second conductive impurity in a first region of a front surface of the silicon substrate exposed through the opening;
(c) removing the pattern formed by the masking paste;
(d) performing a first heat treatment on the silicon substrate to form a first emitter layer by first diffusing a second conductive impurity contained in the doping paste into the silicon substrate through the first region; And
(e) subjecting the silicon substrate to a second heat treatment in an atmosphere of a doping gas for doping the second conductivity type impurity to diffuse a second conductivity type impurity contained in the doping gas on the entire surface of the silicon substrate, And forming a turf layer,
(f) removing phosphorus silicate glass (PSG) formed on the front surface of the silicon substrate and the doping paste formed on the front surface of the silicon substrate when the emitter layer is n-type after the step (e); And
(g) forming an antireflection film on the front surface of the silicon substrate after the step (f), wherein the antireflection film comprises a passivation layer Way. 제1항에 있어서,
상기 마스킹 페이스트의 패턴은 잉크젯, 스텐실 프린팅, 에어로젯 프린팅 및 스크린 프린팅 중 어느 하나에 의해 형성되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 1,
Wherein the pattern of the masking paste is formed by any one of ink jet, stencil printing, air jet printing and screen printing. 제1항에 있어서,
상기 제1 열처리 온도는 상기 제2 열처리 온도보다 높은 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 1,
Wherein the first heat treatment temperature is higher than the second heat treatment temperature. 제1항에 있어서,
상기 제1 열처리에 의한 상기 제1 확산 깊이는 상기 제2 열처리에 의한 제2 확산 깊이보다 큰 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 1,
Wherein the first diffusion depth by the first heat treatment is larger than the second diffusion depth by the second heat treatment. 제1항에 있어서,
상기 제1 열처리와 제2 열처리 단계 사이에는 상기 실리콘 기판의 온도를 냉각시키는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 1,
And cooling the temperature of the silicon substrate between the first heat treatment step and the second heat treatment step. 삭제delete 제1항에 있어서,
(f) 상기 (e)단계 후, 상기 에미터층이 p형인 경우 상기 실리콘 기판의 전면 상에 형성된 BSG(Boron Silicate Glass) 및 상기 실리콘 기판의 전면 상에 형성된 상기 도핑 페이스트를 제거하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 1,
(b) removing the doping paste formed on the front surface of the silicon substrate and the boron silicate glass (BSG) formed on the front surface of the silicon substrate when the emitter layer is p-type after the step (e) Wherein the silicon solar cell is a silicon solar cell. 삭제delete 삭제delete 제1항에 있어서,
(h) 상기 (g)단계 후, 상기 실리콘 기판의 전면에 상기 전면전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 1,
(h) forming the front electrode on the front surface of the silicon substrate after the step (g). 제10항에 있어서,
상기 (h)단계는, 상기 전면전극의 형성과 동시에 상기 실리콘 기판의 후면에 후면전극을 형성하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.11. The method of claim 10,
Wherein the step (h) comprises forming a rear electrode on the rear surface of the silicon substrate simultaneously with the formation of the front electrode. 제11항에 있어서,
(i) 상기 (h)단계 후 상기 실리콘 기판을 제3 열처리하여, 상기 형성된 후면전극과 상기 실리콘 기판의 후면의 사이에 후면전계(Back Surface Field)층을 형성하면서 동시에 상기 전면전극을 상기 제2 에미터층에 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.12. The method of claim 11,
(i) performing a third heat treatment on the silicon substrate after the step (h), forming a back surface field layer between the formed rear electrode and the rear surface of the silicon substrate, And contacting the emitter layer with the silicon oxide layer. 제11항에 있어서,
상기 전면전극은 은(Ag)으로 마련되고, 상기 후면전극은 알루미늄(Al)으로 마련되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.12. The method of claim 11,
Wherein the front electrode is formed of silver (Ag), and the rear electrode is formed of aluminum (Al). 제1항에 있어서,
상기 제1 도전형 불순물이p형 불순물인 경우 상기 제2 도전형 불순물은 n형 불순물로 마련되고, 상기 제1 도전형 불순물이 n형 불순물인 경우 상기 제2 도전형 불순물은 p형 불순물로 마련되는 것을 특징으로 하는 실리콘 태양전지의 제조방법.The method according to claim 1,
The second conductivity type impurity is provided as an n-type impurity when the first conductivity type impurity is a p-type impurity, and the second conductivity type impurity is formed as a p-type impurity when the first conductivity type impurity is an n-type impurity Wherein the silicon solar cell is a silicon solar cell. 제14항에 있어서,
상기 에미터층이 n형인 경우 상기 도핑가스는 POCl3를 포함하고, 상기 에미층이 p형인 경우 상기 도핑가스는 BBr3 혹은 B2H6를 포함하는 것을 특징으로 하는 실리콘 태양전지의 제조방법.15. The method of claim 14,
Wherein the doping gas comprises POCl3 when the emitter layer is n-type, and the doping gas comprises BBr3 or B2H6 when the emitter layer is p-type. 상기 청구항 제1항 내지 제5항, 제7항, 제10항 내지 제15항 중 어느 하나의 항에 따른 제조방법에 의해 제조되는 것을 특징으로 하는 실리콘 태양전지.A silicon solar cell produced by the manufacturing method according to any one of claims 1 to 5, 7, 10 to 15.
KR1020120081217A 2012-07-25 2012-07-25 Silicon solar cell having selective emitter structure and manufacturing method thereof KR101414570B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120081217A KR101414570B1 (en) 2012-07-25 2012-07-25 Silicon solar cell having selective emitter structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120081217A KR101414570B1 (en) 2012-07-25 2012-07-25 Silicon solar cell having selective emitter structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20140016446A KR20140016446A (en) 2014-02-10
KR101414570B1 true KR101414570B1 (en) 2014-07-03

Family

ID=50265425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081217A KR101414570B1 (en) 2012-07-25 2012-07-25 Silicon solar cell having selective emitter structure and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101414570B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867991B (en) * 2015-04-22 2017-01-18 青岛大学 Two-dimensional silicon-based photonic crystal solar battery
CN109755102B (en) * 2017-11-01 2021-08-10 天津环鑫科技发展有限公司 Silicon wafer laser and alkali liquor combined texturing process
CN114944436A (en) * 2022-05-11 2022-08-26 佛山科学技术学院 Low-cost glass paste for preparing full back electrode crystalline silicon solar cell, cell structure and preparation method of cell structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100093279A (en) * 2009-02-16 2010-08-25 엘지전자 주식회사 Manufacturing method of solar cell
KR20120062224A (en) * 2010-12-06 2012-06-14 주식회사 신성솔라에너지 Method for fabricating solar cell
KR101162119B1 (en) 2009-10-23 2012-07-04 주식회사 효성 Method for forming selective emitter of Solar cell and the apparatus thereof
KR20120077707A (en) * 2010-12-31 2012-07-10 현대중공업 주식회사 Localized emitter solar cell and method for manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100093279A (en) * 2009-02-16 2010-08-25 엘지전자 주식회사 Manufacturing method of solar cell
KR101162119B1 (en) 2009-10-23 2012-07-04 주식회사 효성 Method for forming selective emitter of Solar cell and the apparatus thereof
KR20120062224A (en) * 2010-12-06 2012-06-14 주식회사 신성솔라에너지 Method for fabricating solar cell
KR20120077707A (en) * 2010-12-31 2012-07-10 현대중공업 주식회사 Localized emitter solar cell and method for manufacturing thereof

Also Published As

Publication number Publication date
KR20140016446A (en) 2014-02-10

Similar Documents

Publication Publication Date Title
JP6046661B2 (en) SOLAR CELL, MANUFACTURING METHOD THEREOF, AND METHOD FOR FORMING IMPURITY PARTS
US11335819B2 (en) Solar cell and methods for manufacturing the same
AU2013362916B2 (en) Hybrid emitter all back contact solar cell
KR101579854B1 (en) Ion implanted selective emitter solar cells with in situ surface passivation
KR100984700B1 (en) Solar cell and manufacturing mehtod of the same
US8071418B2 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
US9978888B2 (en) Solar cell and method for manufacturing the same
EP2634815A1 (en) Back-contact solar cell and fabrication method thereof
US20130164887A1 (en) Method for manufacturing a solar cell
KR101464001B1 (en) Manufacturing method of solar cell and etching paste
EP3419059B1 (en) Method of manufacturing a solar cell
KR102657230B1 (en) Solar cell and manufacturing method thereof
KR100990864B1 (en) Solar cell and method for manufacturing the same
US20120264253A1 (en) Method of fabricating solar cell
US20140060629A1 (en) Solar cell and method for fabricating the same
KR102132740B1 (en) Solar cell and method for manufacutring the same
KR101414570B1 (en) Silicon solar cell having selective emitter structure and manufacturing method thereof
KR102320551B1 (en) Method for manufacturing solar cell
KR101464002B1 (en) Manufacturing method of solar cell
KR20130104309A (en) Solar cell and method for manufacturing the same
JP5645734B2 (en) Solar cell element
KR101406339B1 (en) Method for preparing selective emitter layer, selective emitter layer prepared by the same, and silicone solar-cell comprising the same
KR20140015835A (en) Manufacturing method of silicon solar cell and silicon solar cell thereby
KR20140022508A (en) Method for fabricating back contact type hetero-junction solar cell
KR20140011459A (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 7