KR20100087809A - 불휘발성 메모리 장치 및 그 동작 방법 - Google Patents

불휘발성 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20100087809A
KR20100087809A KR1020090006803A KR20090006803A KR20100087809A KR 20100087809 A KR20100087809 A KR 20100087809A KR 1020090006803 A KR1020090006803 A KR 1020090006803A KR 20090006803 A KR20090006803 A KR 20090006803A KR 20100087809 A KR20100087809 A KR 20100087809A
Authority
KR
South Korea
Prior art keywords
state
memory device
execution target
target state
information
Prior art date
Application number
KR1020090006803A
Other languages
English (en)
Other versions
KR101005997B1 (ko
Inventor
박원선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090006803A priority Critical patent/KR101005997B1/ko
Priority to US12/647,276 priority patent/US20100191900A1/en
Publication of KR20100087809A publication Critical patent/KR20100087809A/ko
Application granted granted Critical
Publication of KR101005997B1 publication Critical patent/KR101005997B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치는 서로 다른 칩 인에이블 신호에 의하여 구동되는 복수의 메모리 칩을 포함하는 불휘발성 메모리 장치에 있어서, 상기 각 메모리 칩은 수행 중 상태에 대한 정보를 생성하여 출력하는 제어부와, 전체 메모리 칩의 수행 중 상태에 대한 정보를 근거로 수행 대상 상태의 수행시 예상 소모 전류를 산출하여 수행 대상 상태의 대기 또는 동작 수행 여부에 대한 제어신호를 출력하는 상태 정보 처리부를 포함하는 것을 특징으로 한다.
인터리빙, 수행 대상 상태, 수행 중 상태, 최대 허용 전류

Description

불휘발성 메모리 장치 및 그 동작 방법{Non volatile memory device and operating method thereof}
본원 발명은 불휘발성 메모리 장치 및 그 동작 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨 을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 장치는 서로 다른 칩 인에이블 신호에 의하여 구동되는 복수의 메모리 칩을 포함한다. 이러한 복수의 메모리 칩의 구동에 있어서 불휘발성 메모리 장치에 할당된 최대 허용 전류의 범위내에서 각 메모리 칩을 동시에 동작시키는 인터리빙 동작을 구현하고자 한다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 불휘발성 메모리 장치의 최대 허용 전류의 범위 내에서 최대한 많은 메모리 칩이 동작할 수 있도록 설계된 불휘발성 메모리 장치를 제공하는 것이다. 또한 상기 불휘발성 메모리 장치를 이용하여 최대한 많은 메모리 칩이 동시에 동작할 수 있도록 하는 불휘발성 메모리 장치의 동작 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치는 서로 다른 칩 인에이블 신호에 의하여 구동되는 복수의 메모리 칩을 포함하는 불휘발성 메모리 장치에 있어서, 상기 각 메모리 칩은 수행 중 상태에 대한 정보를 생성하여 출력하는 제어부와, 전체 메모리 칩의 수행 중 상태에 대한 정보를 근거로 수행 대상 상태의 수행시 예상 소모 전류를 산출하여 수행 대상 상태의 대기 또는 동작 수행 여부에 대한 제어신호를 출력하는 상태 정보 처리부를 포함하는 것을 특징으로 한다.
또한 본원 발명의 불휘발성 메모리 장치의 동작 방법은 서로 다른 칩 인에이블 신호에 의하여 구동되는 복수의 메모리 칩을 포함하는 불휘발성 메모리 장치의 동작 방법에 있어서, 제i 메모리 칩에 대하여 불휘발성 메모리 장치의 동작에 대한 명령어가 입력되는 단계와, 상기 명령어와 관련하여 제i 메모리 칩이 수행할 수행 대상 상태의 정보를 확인하는 단계와, 나머지 메모리 칩들이 수행하고 있는 수행 중 상태의 정보들 및 상기 수행 대상 상태의 정보에 따라 전체 메모리 칩에 대한 예상 소모 전류를 산출하는 단계와, 상기 산출된 예상 소모 전류와 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류와 비교하는 단계와, 상기 비교 결과에 따라 상기 수행 대상 상태의 동작을 대기 시키거나 수행하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 과제 해결 수단에 따라 본원 발명에서는 불휘발성 메모리 장치의 최대 허용 전류의 범위 내에서 최대한 많은 메모리 칩을 동작시킴으로써, 불휘발성 메모리 장치의 동작에 소요되는 전류의 소모량을 최적화할 수 있다. 그에 따라 상기 불휘발성 메모리 장치를 포함하여 사용되는 여러 휴대용 기기들의 전력 공급수단을 안정적으로 운용할 수 있는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 불휘발성 메모리 장치와 호스트와의 접속관계를 도시한 도 면이다.
상기 호스트(110)는 불휘발성 메모리 장치(120)와 접속되어 각종 데이터, 각종 제어신호(미도시 됨) 및 복수의 칩 인에이블 신호(CE0#~CE(n-1)#)를 전송하여, 불휘발성 메모리 장치를 구동하고, 외부 데이터를 불휘발성 메모리 장치에 저장 시키거나, 불휘발성 메모리 장치에 저장된 데이터를 독출한다.
상기 불휘발성 메모리 장치(120)는 각각 서로 다른 칩 인에이블 신호(CE#)에 동기 되어 구동되는 복수의 메모리 칩(122, 124, 126)을 포함한다. 각각의 메모리 칩은 불휘발성 메모리(미도시 됨)와, 상기 칩 인에이블 신호외에 IO 패드를 통하여 입력되는 각종 명령어 및 데이터를 전달받아 프로그램 동작, 독출 동작, 소거 동작등을 수행하는 프로세서(미도시 됨)등을 각각 포함한다.
도 2는 통상적인 불휘발성 메모리 장치의 인터리빙 동작을 도시한 타이밍도이다.
상기 불휘발성 메모리 장치(120)에 포함된 각각의 메모리 칩은 각각의 칩 인에이블 신호에 따라 독립적으로 구동될 수 있다.
호스트(110)를 통해 각 메모리칩에 인가될 명령어 시퀀스가 순차적으로 입력된다. 프로그램 명령어, 독출 명령어, 소거 명령어 등 다양한 명령어가 입력될 수 있다. 또한, 각 명령어의 입력에 따라 각 메모리 칩을 구동하는 칩 인에이블 신호가 순차적으로 활성화 되고 있다.
즉 제1 메모리 칩(122)을 구동시키는 제1 칩인에이블 신호(CE0#)가 로우레벨 로 천이되어 활성화되고, 그에 동기되어 레디비지바(RB#) 신호가 로우레벨로 천이되어 활성화된다. 이에 따라 상기 제1 메모리 칩(122)이 구동되어 상기 입력된 명령어 시퀀스에 따른 동작을 수행하게 된다.
한편, 도시된 파형도에서는 상기 제1 칩인에이블 신호(CE0#)가 하이레벨로 되어 구동을 정지하게 전에, 제2 메모리 칩(124)을 구동시키는 제2 칩인에이블 신호(CE1#)가 로우레벨로 천이되어 활성화된다. 이와 같이 하나의 메모리 칩의 동작이 끝나기 전에 연속적으로 다른 메모리 칩을 동작시키는 것을 칩 인터리빙(chip interleaving) 이라 한다. 이상적으로는 상기 불휘발성 메모리 장치(120) 내에 포함된 n 개의 메모리칩이 동시에 동작하도록 할 수 있다. 즉, 상기 전체 메모리 칩에 대하여 전체 칩 인에이블 신호를 모두 활성화시킴으로서 전체 n 개의 메모리 칩을 구동시킬 수 있다.
그러나 상기 불휘발성 메모리 장치(120)를 사용하는 호스트(110)가 한정된 전력을 가질 경우가 있다. 특히 불휘발성 메모리 장치(120)가 노트북, MP3 플레이어와 같은 휴대용 장치에 많이 사용되는 것을 고려할 경우, 상기 호스트(110)는 휴대용 배터리와 같은 한정된 전력을 가지게 된다. 이러한 경우, 상기 칩 인터리빙 방식에 따른 칩 구동방식은 호스트(110)가 제공할 수 있는 전력 이상을 필요로 할 수 있다. 최악의 경우 상기 불휘발성 메모리 장치(120)의 구동을 위해 호스트 시스템 전체가 다운되는 경우도 고려할 수 있다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치와 호스트와의 접속관계를 도시한 도면이다.
상기 호스트(310)는 불휘발성 메모리 장치(320)와 접속되어 각종 데이터, 각종 제어신호(미도시 됨) 및 복수의 칩 인에이블 신호(CE0#~CE(n-1)#)를 전송하여, 불휘발성 메모리 장치를 구동하고, 외부 데이터를 불휘발성 메모리 장치에 저장 시키거나, 불휘발성 메모리 장치에 저장된 데이터를 독출한다.
상기 불휘발성 메모리 장치(320)는 각각 서로 다른 칩 인에이블 신호(CE#)에 동기 되어 구동되는 복수의 메모리 칩(322, 324, 326)을 포함한다. 각각의 메모리 칩은 불휘발성 메모리(미도시 됨)와, 상기 칩 인에이블 신호외에 IO 패드를 통하여 입력되는 각종 명령어 및 데이터를 전달받아 프로그램 동작, 독출 동작, 소거 동작등을 수행하는 프로세서(미도시 됨)등을 각각 포함한다.
본원 발명에서는 상기 불휘발성 메모리 장치(320)에 할당된 최대 허용 전류와 각 메모리 칩의 동작별로 소요되는 전류등을 계산하여 최대 중첩(인터리빙) 시킬 수 있는 만큼만 메모리 칩을 구동시키고자 한다. 이를 위해 각 메모리 칩은 자신이 수행하고 있는 동작에 대한 상태정보(state_i<G-1,0>)를 각각 출력하여 다른 메모리 칩으로 전송한다. 그리고 각 메모리 칩은 다른 메모리 칩의 상태정보를 각각 입력받는다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 인터리빙 동작을 도시한 타이밍도이다.
상기 불휘발성 메모리 장치(320)에 포함된 각각의 메모리 칩은 각각의 칩 인 에이블 신호에 따라 독립적으로 구동될 수 있다.
호스트(310)를 통해 각 메모리칩에 인가될 명령어 시퀀스가 순차적으로 입력된다. 프로그램 명령어, 독출 명령어, 소거 명령어 등 다양한 명령어가 입력될 수 있다.
도시된 도면에서는 각 메모리 칩 별로 수행하고 있는 동작에 대한 정보를 표시하고 있다. 즉 제1 메모리 칩에서는 A 동작, B 동작, C 동작을 순차적으로 수행한 후 다시 A 동작, D 동작을 수행하고 있다. 제2 메모리 칩에서는 제1 메모리 칩과 타이밍은 다르나, 동일한 동작을 반복하고 있다.
상기 불휘발성 메모리 장치(320)에 할당된 최대 허용 전류를 K 라고 가정한다. 그리고 각 메모리 칩에서도 수행되는 동작으로 A 동작, B 동작, C 동작, D 동작이 있다고 가정하고, 각 동작 별로 소모되는 전류의 크기는 B 동작, A 동작, C 동작, D 동작의 순서로 작아진다고 가정한다. 이때 상기 최대 허용 전류 K 와 각 동작 별 전류의 크기를 비교하면, A 동작, B 동작, C 동작에 소모되는 전류를 모두 합하면 상기 최대 허용 전류 K 보다 크다고 한다. 또한 A동작 및 두 개의 C 동작에 소모되는 전류를 모두 합하면 상기 최대 허용 전류 K 보다 작다고 한다. 또한 A 동작, B 동작, D 동작에 소모되는 전류를 모두 합하면 상기 최대 허용 전류 K 보다 작다고 한다.
본원 발명에서는 동시에 소모되는 전류들의 합이 불휘발성 메모리 장치의 최대 허용 전류보다 큰지 여부를 판단하여, 각 메모리칩의 동작 수행을 제어하고자 한다.
도시된 바와 같이 제1 메모리 칩이 C 동작, 제2 메모리 칩이 B 동작을 수행하고 있다고 가정하자. 제3 메모리 칩이 A 동작을 수행해야하는 시점이지만, 제3 메모리 칩이 A동작을 실시하면 소모되는 전류의 합이 상기 최대 허용 전류보다 커지므로, 제3 메모리 칩에 대한 A 동작은 잠시 대기한다. 이후, 제2 메모리 칩에 대한 동작이 C 동작으로 전환되면, 제3 메모리 칩에 대하여 A 동작을 수행한다. 앞선 가정에서 보듯이 A 동작 및 두 개의 C 동작에 소모되는 전류는 상기 최대 허용 전류보다 작으므로 이러한 동작이 가능하다.
실제 동작을 비교하여 설명하면, 불휘발성 메모리 장치에 허용되는 최대 허용 전류의 크기가 200(단위 생략)이라 하고, 각 메모리 칩당 평균 소모 전류가 50(단위 생략)이라 하면, 이론적으로는 총 네 개의 메모리 칩이 인터리빙 될 수 있다. 그러나 각 메모리 칩에서 수행되는 세부 동작들을 고려하면, 각 동작별 소모 전류가 상이하므로, 인터리빙될 수 있는 메모리 칩의 개수가 달라질 수 있다. 예를 들어 데이터 입출력 구간동안 20(단위생략)의 전류가 소모되고, 펌프 셋업구간에 30(단위생략)의 전류가 소모되고, 셀 센싱구간에 80(단위생략)의 전류가 소모 되고, 기타 마무리 구간에 10(단위생략)의 전류가 소모된다고 가정하자. 이러한 경우 상기 데이터 입출력 구간을 동시에 수행할 수 있는 메모리 칩의 개수는 총 10개 될 수 있으며, 셀 센싱구간을 동시에 수행할 수 있는 메모리 칩의 개수는 2개에 불과하다. 이와 같이 인터리빙시에 소모되는 전류의 기준을 각 메모리 칩당 평균 소모 전류가 아닌, 세부 동작 별 소모 전류를 기준으로 하면, 최대 인터리빙 메모리 칩의 개수를 최적화할 수 있게 된다. 또한 호스트 시스템의 다운 현상을 초래할 수 있는 구간도 보다 명확해 지므로 이를 예방하는 것도 강화할 수 있다.
이와 같이 본원 발명에서는 다른 메모리 칩이 수행하고 있는 동작을 고려하여, 불휘발성 메모리 칩에 허용된 최대 허용 전류의 범위 내에서 최대한 각 메모리 칩을 동시에 구동하고자 한다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치에 포함되는 각 메모리 칩의 구성을 도시한 도면이다.
상기 메모리 칩(500)는 제어부(510), 상태정보 처리부(520), 상태별 소모전류 정보 저장소(522), 어드레스 레지스터(530), 명령어 레지스터(532), 데이터 레지스터(534), 고전압 발생기(540), 메모리 셀 어레이(550), X 디코더(552), 페이지 버퍼(554), Y 디코더(556), 버퍼(560)를 포함한다.
상기 제어부(510)는 외부에서 입력되는 각종 제어신호(ALE, CLE, CE) 및 버퍼부(560)와 명령어 레지스터(532)를 통하여 수신되는 명령어 신호를 수신하고, 그 명령어에 따라 프로그램 동작, 소거 동작 또는 독출 동작등을 수행하도록 한다.
또한 본원 발명의 실시 예에 따라 복수 비트의 칩 상태 정보를 생성하여 외부로 출력한다. 또한 상기 상태 정보 처리부(520)에서 출력하는 대기 제어신호(Suspend) 또는 동작수행 제어신호(resume)에 따라, 수행 중이던 동작을 대기하거나 대기된 동작을 동작수행한다.
상기 상태 정보 처리부(520)는 상기 제어부(510)로부터 상기 상태 정보 처리부(520)가 속한 메모리 칩에 대한 상태 정보 및 외부에서 전달되는 다른 메모리칩 들에 대한 상태 정보를 전달 받는다. 그리고 상기 상태 정보에 따라 전체 메모리 칩에 대한 예상 소모 전류를 합산하여 불휘발성 메모리 장치의 최대 허용 전류와의 크기를 비교하여 동작을 대기할 것인지 계속 수행할 것인지 등을 판단한다. 상기 제i 칩 상태 정보를 메모리 칩(500) 외부로 출력하기 위한 포트 및 타 칩 상태 정보를 입력받기 위한 포트를 추가로 필요로 한다.
상기 상태별 소모전류 정보 저장소(522)는 각 명령어에 따른 각종 상태별 소모 전류에 대한 데이터를 저장한다. 레지스터 형태로 구성될 수 있으며, 실시예에 따라 다양한 형태의 기억장치에 의하여 구성된다. 상기 상태 정보 처리부(520)는 다른 칩의 상태 정보를 전달 받아 상기 상태별 소모전류 정보 저장소(522)를 참조하여 전체 메모리 칩에 대한 예상 소모 전류를 산출한다.
상기 어드레스 레지스터(530), 명령어 레지스터(532), 데이터 레지스터(534)등은 버퍼부(560)를 통해 입력받은 각종 명령어, 데이터, 어드레스등을 각각 저장한다. 통상의 불휘발성 메모리 장치에서는 각종 제어신호(ALE, CLE, CE)를 입력받는 포트외에, IO 포트를 통하여 명령어, 어드레스, 데이터등을 입력받는다.
상기 고전압 발생기(540)는 상기 제어부(510)의 지시에 따라 프로그램 전압, 독출 전압, 검증 전압, 소거 전압 등 각종 동작에서 메모리 셀, 페이지 버퍼등에 인가되는 고전압을 생성하고 공급한다.
상기 메모리 셀 어레이(550)는 복수의 메모리 셀들이 매트릭스 형태로 포함된 셀로서, 각 메모리 셀에 데이터가 저장되며, 저장된 데이터가 각 메모리 셀에서 독출된다. 상기 X 디코더(522) 및 Y 디코더(554)는 각 셀의 로우 방향 어드레스 및 컬럼 방향 어드레스에 따라 동작의 대상이 되는 메모리 셀이 선택되도록 한다.
상기 페이지 버퍼(554)는 프로그램 동작시 각 메모리 셀에 저장될 데이터를 임시 저장하거나, 각 메모리 셀에서 독출된 데이터를 임시저장한다.
이제 상기 메모리 칩을 통한 구체적인 동작 방법에 대하여 살펴보기로 한다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 동작 방법을 도시한 순서도이다.
먼저 제i 메모리칩에 명령어가 입력된다(단계 610).
상기 명령어는 프로그램 동작, 소거 동작 또는 독출 동작에 대한 명령어외에 불휘발성 메모리 장치의 각종 동작에 사용되는 모든 명령어들을 포함한다. 상기 불휘발성 메모리 장치는 총n 개의 메모리 칩을 포함하는 것으로 가정하며, 그 중 어느 하나의 메모리칩에 대하여 칩 인에이블 신호가 활성화 되면서, 상기 명령어가 입력된다.
다음으로, 수행 대상 상태를 체크한다(단계 620).
상기 수행 대상 상태는 상기 입력된 명령어에 따라 여러 가지 상태의 동작을 수행하게 되는바, 현재 수행하고 있지는 않으나, 앞으로 수행하여야 할 상태를 의미한다.
상기 수행 대상 상태에 대한 정보는 상기 제어부(510)를 통해 확인할 수 있다. 상기 제어부는 현재 수행 중에 있는 상태에 대한 정보를 제공한다. 즉, 수행 대상 상태(제n 상태)가 아닌 수행 중 상태(제n-1 상태)에 대한 정보가 제공된다. 따라서 수행 중 상태에 대한 정보를 토대로 앞으로 수행하여 할 상태, 즉 수행 대상 상태에 대한 정보를 확인할 수 있다.
통상적인 독출 동작의 경우를 예로 들면, 메모리 칩 내에 포함된 펌프회로가 턴온되고 초기화 되는 구간(제1 상태), 글로벌 워드라인(GWL)을 프리차지 하는 구간(제2 상태), 각종 고전압을 각 메모리 셀에 인가하여 센싱하는 구간(제3 상태), 워드라인/펌프등을 디스차지 하는 구간(제4 상태), 상기 센싱된 데이터를 페이지 버퍼에서 외부로 출력하는 구간(제5 상태), 레디상태(Idle) 구간(제6 상태)로 구분할 수 있다.
최초 독출 명령어 입력시기에는 수행 대상 상태가 상기 제1 상태가 될 것이며, 이후 동작에 따라 상기 수행 대상 상태가 순차적으로 증가한다.
다음으로 전체 메모리 칩의 예상 소모전류를 산출한다(단계 630).
이를 위하여 다른 메모리 칩들의 수행 중 상태 정보를 전달받고, 이를 근거로 상기 상태별 소모전류 정보 저장소(522)를 참조하여 예상 소모 전류를 산출한다. 이때, 상기 제i 메모리 칩외의 메모리 칩들에 대한 수행 중 상태 정보를 외부에서 전달받아 이를 근거로 한 소모전류를 합산하고, 상기 단계(620)에서 체크한 제i 메모리 칩에 대한 수행 대상 상태 정보에 근거하여 전체 메모리 칩의 예상 소모 전류를 합산한다.
즉, 전체 메모리 칩의 예상 소모 전류는 다른 메모리 칩의 소모전류와 제i 메모리 칩의 수행 대상 상태의 소모 전류의 합이 된다.
다음으로, 상기 단계(640)에서 산출된 예상 소모 전류와 상기 메모리 칩들을 포함하는 불휘발성 메모리 장치의 최대 허용 전류의 크기를 비교한다(단계 640).
상기 비교 결과 예상 소모 전류가 상기 최대 허용 전류보다 큰 경우에는 상기 수행 대상 상태를 수행하지 않고 대기 시킨다(단계 650).
즉, 상기 다른 메모리 칩에서 이미 수행되고 있는 상태들이 소모하는 전류들의 합에 제i 메모리 칩에서 수행하고자 하는 상태가 소모할 전류를 합한 값이 상기 최대 허용 전류보다 큰 경우에는, 상기 제i 메모리 칩에서 수행하고자 하는 상태 동작을 수행하지 않고 대기시킨다. 이를 위해 상기 상태 정보 처리부(520)는 대기 제어 신호를 출력하여 상기 제어부(510)로 출력하며, 상기 제어부(510)는 상기 대기 제어 신호에 따라 상기 수행 대상 상태를 실시하지 않고 대기 상태를 유지한다.
상기 비교 결과 예상 소모 전류가 상기 최대 허용 전류보다 작거나 같은 경우에는 상기 수행 대상 상태를 수행 시킨다(단계 660).
실시예에 따라 상기 예상 소모 전류가 상기 최대 허용 전류와 같은 경우에도 상기 단계(640)처럼 수행 대상 상태를 수행하지 않도록 할 수 있다.
상기 다른 메모리 칩에서 이미 수행되고 있는 상태들이 소모하는 전류들의 합에 제i 메모리 칩에서 수행하고자 하는 상태가 소모할 전류를 합한 값이 상기 최대 허용 전류보다 작거나 같은 경우에는, 상기 제i 메모리 칩에서 수행하고자 하는 상태 동작을 수행한다. 이를 위해 상기 상태 정보 처리부(520)는 동작 수행 제어 신호를 출력하여 상기 제어부(510)로 출력하며, 상기 제어부(510)는 상기 동작 수행 제어 신호에 따라 상기 수행 대상 상태를 실시한다.
그리고 상기 제어부(510)는 현재 수행 중인 상태에 대한 정보를 생성하여 다른 메모리 칩과 상기 상태 정보 처리부(520)에 제공한다. 상기 상태 정보 처리부(520)는 상기 제어부에서 제공되는 수행 중 상태에 대한 정보를 토대로 수행 대상 상태에 대한 정보를 확인하게 된다. 또한 다른 메모리 칩에 포함된 상태 정보 처리부 역시 상기 제i 메모리 칩의 제어부(510)에서 제공한 수행 중 상태에 대한 정보를 참조하여 전체 메모리 칩의 소모 전류를 합산할 수 있다.
다음으로, 수행 대상 상태를 변경한다(단계 670).
즉, 상기 단계(620)에서 체크한 상태 이후의 상태를 체크 대상으로 변경한다. 예를 들어, 상기 메모리 칩 내에 포함된 펌프회로가 턴온되고 초기화되는 구간(제1 상태)을 체크 대상으로 하여 해당 상태에 대한 동작을 수행한다면, 이후 수행할 상태인 글로벌 워드라인(GWL)을 프리차지 하는 구간(제2 상태)을 수행 대상 상태로 변경한다.
상기 언급한 단계들을 상기 명령어의 수행에 필요한 상태들을 모두 수행할 때 까지 반복한다(단계 680).
상기 독출 동작에 대한 명령어가 입력된 경우 제1 내지 제6상태 까지 모두 수행할 때 까지 상기 단계들(620~680)을 반복수행하게 된다.
도 1은 통상적인 불휘발성 메모리 장치와 호스트와의 접속관계를 도시한 도면이다.
도 2는 통상적인 불휘발성 메모리 장치의 인터리빙 동작을 도시한 타이밍도이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치와 호스트와의 접속관계를 도시한 도면이다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 인터리빙 동작을 도시한 타이밍도이다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치에 포함되는 각 메모리 칩의 구성을 도시한 도면이다.
도 6은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 동작 방법을 도시한 순서도이다.

Claims (13)

  1. 서로 다른 칩 인에이블 신호에 의하여 구동되는 복수의 메모리 칩을 포함하는 불휘발성 메모리 장치에 있어서,
    상기 각 메모리 칩은
    수행 중 상태에 대한 정보를 생성하여 출력하는 제어부와,
    전체 메모리 칩의 수행 중 상태에 대한 정보를 근거로 수행 대상 상태의 수행시 예상 소모 전류를 산출하여 수행 대상 상태의 대기 또는 동작 수행 여부에 대한 제어신호를 출력하는 상태 정보 처리부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 각 메모리 칩은 각 명령어에 따른 각종 상태별 소모 전류에 대한 데이터를 저장하는 상태별 소모 전류 정보 저장소를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 상태 정보 처리부는 상기 상태 정보 처리부가 포함된 메모리 칩의 수행 중 상태에 대한 정보를 근거로 수행 대상 상태를 확인하는 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제1항에 있어서, 상기 상태 정보 처리부는 상기 상태 정보 처리부가 포함된 메모리 칩의 수행 대상 상태에 해당하는 소모 전류와 나머지 메모리 칩들의 수행 중 상태에 해당하는 소모 전류들을 합산하여 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류와 비교하는 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 제1항에 있어서, 상기 상태 정보 처리부는 상기 상태 정보 처리부가 포함된 메모리 칩의 수행 대상 상태에 해당하는 소모 전류와 나머지 메모리 칩들의 수행 중 상태에 해당하는 소모 전류들을 합산한 값이 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류보다 큰 경우 상기 수행 대상 상태의 수행을 대기 시키는 제어신호를 출력하는 것을 특징으로 하는 불휘발성 메모리 장치.
  6. 제1항에 있어서, 상기 상태 정보 처리부는 상기 상태 정보 처리부가 포함된 메모리 칩의 수행 대상 상태에 해당하는 소모 전류와 나머지 메모리 칩들의 수행 중 상태에 해당하는 소모 전류들을 합산한 값이 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류보다 작거나 같은 경우 상기 수행 대상 상태의 동작을 수행시키는 제어신호를 출력하는 것을 특징으로 하는 불휘발성 메모리 장치.
  7. 서로 다른 칩 인에이블 신호에 의하여 구동되는 복수의 메모리 칩을 포함하는 불휘발성 메모리 장치의 동작 방법에 있어서,
    제i 메모리 칩에 대하여 불휘발성 메모리 장치의 동작에 대한 명령어가 입력되는 단계와,
    상기 명령어와 관련하여 제i 메모리 칩이 수행할 수행 대상 상태의 정보를 확인하는 단계와,
    나머지 메모리 칩들이 수행하고 있는 수행 중 상태의 정보들 및 상기 수행 대상 상태의 정보에 따라 전체 메모리 칩에 대한 예상 소모 전류를 산출하는 단계와,
    상기 산출된 예상 소모 전류와 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류와 비교하는 단계와,
    상기 비교 결과에 따라 상기 수행 대상 상태의 동작을 대기 시키거나 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  8. 제7항에 있어서, 상기 명령어와 관련하여 제i 메모리 칩이 수행할 수행 대상 상태의 정보를 확인하는 단계는
    제어부에서 전달되는 수행 중 상태에 대한 정보를 근거로 수행 대상 상태를 확인하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  9. 제7항에 있어서, 상기 나머지 메모리 칩들이 수행하고 있는 수행 중 상태의 정보들 및 상기 수행 대상 상태의 정보에 따라 전체 메모리 칩에 대한 예상 소모 전류를 산출하는 단계는
    상기 수행 중 상태의 정보들 및 상기 수행 대상 상태의 정보를 근거로 상태별 소모전류를 합산하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장 치의 동작 방법.
  10. 제7항에 있어서, 상기 비교 결과에 따라 상기 수행 대상 상태의 동작을 대기 시키거나 수행하는 단계는
    상기 산출된 예상 소모 전류가 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류보다 큰 경우 상기 수행 대상 상태의 동작을 대기시키는 단계와,
    상기 산출된 예상 소모 전류가 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류보다 작거나 같은 경우 상기 수행 대상 상태의 동작을 수행시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  11. 제7항에 있어서, 상기 비교 결과에 따라 상기 수행 대상 상태의 동작을 대기 시키거나 수행하는 단계는
    상기 산출된 예상 소모 전류가 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류보다 큰 경우 상기 수행 대상 상태의 동작을 대기시키는 제1 제어신호를 제어부로 출력시키는 단계와,
    상기 산출된 예상 소모 전류가 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류보다 작거나 같은 경우 상기 수행 대상 상태의 동작을 수행시키는 제2 제어신호를 제어부로 출력시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  12. 제7항에 있어서, 상기 비교 결과에 따라 상기 수행 대상 상태의 동작을 수행한 경우 상기 수행 대상 상태의 수행 이후에 수행할 상태를 상기 수행 대상 상태로 변경하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
  13. 제7항에 있어서, 상기 명령어와 관련하여 제i 메모리 칩이 수행할 상태를 모두 완료할 때까지
    상기 명령어와 관련하여 제i 메모리 칩이 수행할 수행 대상 상태의 정보를 확인하는 단계와,
    나머지 메모리 칩들이 수행하고 있는 수행 중 상태의 정보들 및 상기 수행 대상 상태의 정보에 따라 전체 메모리 칩에 대한 예상 소모 전류를 산출하는 단계와,
    상기 산출된 예상 소모 전류와 상기 불휘발성 메모리 장치에 할당된 최대 허용 전류와 비교하는 단계와,
    상기 비교 결과에 따라 상기 수행 대상 상태의 동작을 대기 시키거나 수행하는 단계를 반복 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 동작 방법.
KR1020090006803A 2009-01-29 2009-01-29 불휘발성 메모리 장치 및 그 동작 방법 KR101005997B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090006803A KR101005997B1 (ko) 2009-01-29 2009-01-29 불휘발성 메모리 장치 및 그 동작 방법
US12/647,276 US20100191900A1 (en) 2009-01-29 2009-12-24 Nonvolatile memory device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090006803A KR101005997B1 (ko) 2009-01-29 2009-01-29 불휘발성 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20100087809A true KR20100087809A (ko) 2010-08-06
KR101005997B1 KR101005997B1 (ko) 2011-01-05

Family

ID=42355070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090006803A KR101005997B1 (ko) 2009-01-29 2009-01-29 불휘발성 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20100191900A1 (ko)
KR (1) KR101005997B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101280792B1 (ko) * 2010-12-28 2013-07-17 한양대학교 산학협력단 소모 전력에 기반한 데이터 기록 방법 및 장치
US9013945B2 (en) 2012-07-04 2015-04-21 SK Hynix Inc. Token ring architecture based memory system and operating method to optimize current consumption
US12013797B2 (en) 2019-11-18 2024-06-18 Samsung Electronics Co., Ltd. Memory controller, memory system and operating method of the memory system using a channel arbitration circuit

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046806B1 (ko) * 2009-05-29 2011-07-06 주식회사 하이닉스반도체 반도체 메모리 장치
AU2014100558B4 (en) * 2010-01-11 2015-02-05 Apple Inc. Controlling and staggering operations to limit current spikes
US20110173462A1 (en) * 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
JP5713772B2 (ja) * 2011-04-12 2015-05-07 株式会社東芝 半導体メモリシステム
CN104298516B (zh) * 2013-07-18 2017-12-08 京瓷办公信息系统株式会社 电子设备以及挂起控制方法
US10095412B2 (en) * 2015-11-12 2018-10-09 Sandisk Technologies Llc Memory system and method for improving write performance in a multi-die environment
KR102626048B1 (ko) * 2018-03-21 2024-01-18 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US11454941B2 (en) * 2019-07-12 2022-09-27 Micron Technology, Inc. Peak power management of dice in a power network
US11079829B2 (en) * 2019-07-12 2021-08-03 Micron Technology, Inc. Peak power management of dice in a power network
KR20210107411A (ko) 2020-02-24 2021-09-01 삼성전자주식회사 반도체 패키지 테스트 방법, 반도체 패키지 테스트 장치 및 반도체 패키지
US11175837B2 (en) * 2020-03-16 2021-11-16 Micron Technology, Inc. Quantization of peak power for allocation to memory dice
US11935602B2 (en) * 2021-06-01 2024-03-19 Micron Technology, Inc. Power management

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456904B2 (ja) * 1998-09-16 2003-10-14 松下電器産業株式会社 突入電流抑制手段を備えた電源回路、およびこの電源回路を備えた集積回路
JP4014801B2 (ja) * 2000-12-28 2007-11-28 株式会社ルネサステクノロジ 不揮発性メモリ装置
JP4694040B2 (ja) * 2001-05-29 2011-06-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4392740B2 (ja) * 2001-08-30 2010-01-06 株式会社ルネサステクノロジ 半導体記憶回路
US6857055B2 (en) * 2002-08-15 2005-02-15 Micron Technology Inc. Programmable embedded DRAM current monitor
KR100598011B1 (ko) * 2004-06-29 2006-07-06 삼성전자주식회사 클럭 사용 회로 및 클럭 신호 발생 방법
US8555095B2 (en) * 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101280792B1 (ko) * 2010-12-28 2013-07-17 한양대학교 산학협력단 소모 전력에 기반한 데이터 기록 방법 및 장치
US9013945B2 (en) 2012-07-04 2015-04-21 SK Hynix Inc. Token ring architecture based memory system and operating method to optimize current consumption
US12013797B2 (en) 2019-11-18 2024-06-18 Samsung Electronics Co., Ltd. Memory controller, memory system and operating method of the memory system using a channel arbitration circuit

Also Published As

Publication number Publication date
KR101005997B1 (ko) 2011-01-05
US20100191900A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
KR101005997B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR101957614B1 (ko) 메모리의 상이한 메모리 평면들을 동시에 액세스하기 위한 장치들 및 방법들
JP2019169234A (ja) メモリアクセス動作中に、メモリの複数のメモリプレーンに同時にアクセスするための装置および方法
US7447096B2 (en) Method for refreshing a non-volatile memory
KR101371516B1 (ko) 플래시 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
KR100784866B1 (ko) 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드
US9281021B2 (en) Method and apparatus for reduced read latency for consecutive read operations of memory of an integrated circuit
US7898866B2 (en) Nonvolatile memory device and method of operating the same
US11727992B2 (en) Semiconductor memory device
JP2009536423A (ja) 不揮発性メモリをリフレッシュする方法
KR100967026B1 (ko) 불휘발성 메모리 장치 및 그 캐쉬리드 방법
KR100833199B1 (ko) 프로그램 동작의 신뢰성을 향상시킬 수 있는 불휘발성메모리 장치 및 그 프로그램 방법
US8356202B2 (en) System and method for reducing power consumption in a device using register files
US8085593B2 (en) Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
US8296499B2 (en) Flash memory device and program method thereof
US20150102857A1 (en) Voltage generator, integrated circuit, and voltage generating method
KR20180008172A (ko) 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템
US8953390B2 (en) Semiconductor memory device
JP2001035173A (ja) フラッシュメモリ装置及びそれのプログラム方法
KR20110001581A (ko) 불휘발성 메모리 장치의 카피백 동작 방법
US20080313391A1 (en) Semiconductor memory device and semiconductor device
KR101088448B1 (ko) 불휘발성 메모리 장치
KR20150075886A (ko) 메모리 시스템 및 그것의 동작 방법
KR20100040426A (ko) 불휘발성 메모리 장치의 동작 방법
CN117316242A (zh) 存储器设备及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee