KR20100087027A - 2개의 전도성층들 사이에 전기적 연결부를 제조하는 방법 - Google Patents
2개의 전도성층들 사이에 전기적 연결부를 제조하는 방법 Download PDFInfo
- Publication number
- KR20100087027A KR20100087027A KR1020107011902A KR20107011902A KR20100087027A KR 20100087027 A KR20100087027 A KR 20100087027A KR 1020107011902 A KR1020107011902 A KR 1020107011902A KR 20107011902 A KR20107011902 A KR 20107011902A KR 20100087027 A KR20100087027 A KR 20100087027A
- Authority
- KR
- South Korea
- Prior art keywords
- stud
- layer
- conductive
- conductive layer
- electrical connection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 52
- 238000000926 separation method Methods 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 14
- 239000011810 insulating material Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 7
- 238000007639 printing Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 125000001165 hydrophobic group Chemical group 0.000 claims description 3
- 125000000217 alkyl group Chemical group 0.000 claims description 2
- 125000001797 benzyl group Chemical group [H]C1=C([H])C([H])=C(C([H])=C1[H])C([H])([H])* 0.000 claims description 2
- 150000002009 diols Chemical group 0.000 claims description 2
- 238000009736 wetting Methods 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 118
- 239000000243 solution Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000011325 microbead Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000002094 self assembled monolayer Substances 0.000 description 3
- 239000013545 self-assembled monolayer Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004049 embossing Methods 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- -1 for example Polymers 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000976 ink Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229960002796 polystyrene sulfonate Drugs 0.000 description 1
- 239000011970 polystyrene sulfonate Substances 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 125000003396 thiol group Chemical group [H]S* 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/091—Locally and permanently deformed areas including dielectric material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/12—Using specific substances
- H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
적어도 하나의 절연층 또는 반전도성층(4)에 의하여 분리된 2개의 전도층(2,5)들 사이에 전기적 연결부를 제조하는 본 방법은 적어도 하부 전도성 층(2)과 상부 전도성 층(5) 사이에 연장하는 스터드(3)를 형성하는 단계를 포함하며, 상기 스터드의 특성 및/또는 형상은 분리층(4)에 사용되는 물질에 대하여 젖지 않는 특성을 부여하는 것을 특징으로 한다.
Description
본 발명은 가장 구체적으로 전자 회로의 제조시에 구현되는 적어도 하나의 절연층 또는 반전도성층에 의해 분리되는 2개의 전도성 층들 사이에 전기적인 연결부를 제조하는 것에 관한 것이다.
본 발명은 특히 절연 물질이나 반전도성 물질의 분리층이 습식 공정에 의하여 증착될 때 사용될 수 있다.
종래의 용어는 알려진 바대로 절연층을 통과하는 전도성 경로를 구성하는 비아(via)이다.
본 발명은 가장 구체적으로 해당 비아가 게이트 절연체와 반도체를 통과하는 전도성 경로를 구성하는 트랜지스터를 제조하는 것에 적용된다.
본 발명은 또한 일반적인 방법으로 특히 습식 공정에 의해 증착된 유기물과 무기물 및/또는 유기물-무기물이 혼합된 하이브리드 물질을 사용하는 전자 회로의 상황에서 비아를 제조하는 데 사용될 수 있다.
종래에 전계 효과 트랜지스터를 제조하는데 보다 일반적으로 사용되는 비아를 제조하는 방법은 2가지 방법으로 대별될 수 있다.
"삭감법(substractive method)"이라고 알려져 있는 제1 방법은 관통될 절연 물질이나 반전도성 물질의 층이나 층들에 물리적이나 화학적 공격에 의해 그러한 비아를 제조하는 것을 포함한다. 이 공격은 레이저 식각, 용매 분사, 엠보싱에 의해 수행되거나 또는 심지어 자외선 복사선의 작용 하에서 경화가능한 유전층 복사선을 사용하는 것에 의해 수행된다. 그러므로, 이것은 필연적으로 절연층이나 반전도층이 증착된 후에 만들어진다.
전계 효과를 제조하는데 사용되는 구조에 따라 그리고 특히 "바텀 게이트" 또는 "탑 게이트" 트랜지스터에 따라, 이 공격 단계는 공정의 끝이나 중간에서 일어난다.
이러한 공격은 오염을 발생시킬 수 있으며 특히 레이저 발사에 의해 유발된 단편, 용매 잔류 뿐만 아니라 반전도성 층이 자외선 복사선에 노출될 때 반전도성 층에 대한 손상으로 인한 오염을 발생시킬 수 있다. 이러한 오염은 사실 구체적으로 반전도체/절연체의 인터페이스에 영향을 미칠 때 중대한 사안으로 되며 트랜지스터의 전기적 성능에 심각한 손상을 끼칠 수 있는 것으로 판명되었다. 나아가, 공정의 끝에 단계들을 부가하는 것으로 이미 증착된 층들에 대한 손상을 유발할 위험을 증가시킬 수 있으며, 이러한 손상은 구체적으로 레이저 발사 후 층들이 분리되는 현상을 유발하거나 심지어 비아들이 용매의 분사 등에 의해 만들어질 때 이들 층들의 일부를 무심코 용해할 수 있다.
"선택법(selective method)"이라고 알려져 있는 제2 방법은 절연 층이나 반전도성 층을 선택적으로 증착하는 것을 포함한다. 본 방법은 일부 영역을 회피하면서 절연층이나 반전도성층을 국부적으로 증착하는 것을 포함한다. 비어 있는 영역, 다시 말해 절연 물질이나 반전도성 물질이 없는 영역에서, 제1 전도성 레벨, 다시 말해, 전도성 물질의 하부 층이 노출된다. 그리하여, 이 비어 있는 영역은 비아로 작용하게 된다. 본 방법은 앞선 방법에 대해 전술된 유형의 오염을 발생시키지 않는 잇점을 가지고 있다.
국부화된 증착을 하기 위해 플렉소 인쇄, 사진 제판, 잉크젯 또는 실크스크린 인쇄와 같은 프린팅 기술이 사용될 수 있다. 그러나, 경험에 따르면 일부 유전 물질이나 반전도성 물질의 사용은 프린팅 기술에 적합한 잉크로 형성되는 것이 곤란하다는 것을 보여준다. "스핀 코팅", "딥 코팅", "스프레이 코팅" 등의 용어로 이 기술 분야에 통상의 지식을 가진 자에게 널리 알려져 있는 기술을 사용하는 여전히 전체 층을 증착하는 것이 가장 단순하다. 나아가, 이들 증착 방법은 대다수의 응용에서 충분한 공간적 해상도를 제공하지 못한다.
본 발명의 목적은 위에서 간략히 살펴본 현재 이용가능한 기술과 연관된 단점을 해소하면서 상기 연결 비아를 제조하는 것이다.
그러므로, 본 발명은 분리층이라고 알려진 적어도 하나의 절연층이나 반전도성층에 의해 분리된 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법을 목적으로 한다.
본 방법은 분리층을 제조하거나 증착하기 전에, 적어도 하부 전도성 층과 상부 전도성 층 부근 사이에 연장하는 스터드를 형성하는 것을 포함하며, 여기서 상기 스터드, 즉 적어도 그 외부면을 구성하는 물질은 액체 상태에서 분리층에 대한 고체 상태에서 상기 물질의 표면 장력의 비가 7 또는 그 이하로 되도록 하는 고체 상태에서의 표면 장력을 가지도록 선택된다.
다시 말하면, 스터드를 구성하는 물질의 특성은 절연 물질이나 반전도성 물질로 만들어진 분리층에 대해 젖지 않는 특성을 가지도록 구성된다.
이 스터드는 이미 언급된 바와 같이 분리층과 상부 전도성 층을 증착하기 전에 형성된다.
다시 말해, 본 발명은, 전도성일 수도 있고 전도성이 아닐 수도 있는 스터드를 형성하는 단계와, 그 스터드의 특성으로 인해 또는 이후 상부 전도성 층의 증착으로 인해 모든 절연 물질이나 반전도성 물질이 젖지 않는 영역으로 남아 있는 빈 곳을 채울 수 있는 전기 전도성 기능을 상기 스터드가 만족하도록 스터드의 특성 및/또는 그 형상 또는 그 형상 팩터를 이용하는 단계를 포함한다.
본 발명의 상황에서, 고체 바디(스터드)의 표면은 수평이 아니므로, 필수적으로 젖지 않는 현상(비젖음성)이 주로 그 측벽들을 따라 발생한다. 그럴때, 액체에 작용하는 중력의 힘이 젖음력에 대항하게 된다. 그러므로, 이에 따라 다음 수식에 따른 표면 장력의 비에 대해 젖지 않는 현상(비젖음성)이 나타날 수 있다:
분석 및 조사 후에, 스터드에 필요한 비젖음성 즉 젖지 않는 특성은 표면 장력의 비가 다음 수식, 즉
을 만족할 때 분명히 나타나는 것으로 되었다.
그러므로, 본 발명은 이 수식에 따라 스터드를 형성하는 것을 목적으로 한다.
유리하게, 스터드는 이 표면 장력의 비가 다음 수식, 즉
를 만족하는 것으로 선택될 수 있다.
본 발명의 제1 실시예에 따라, 스터드는 전도성 물질로 만들어지며 예를 들어 잉크젯 기술이나 실크스크린 인쇄에 의하여 하부 전도성 층 상에 증착된다.
본 발명의 다른 실시예에 따라, 스터드는 전도성 물질로 만들어지며 제1 전도성 층이나 하부 전도성 층을 변형하는 것에 의해 형성된다.
절연 물질이나 반전도성 물질의 분리 층을 증착할 때 스터드 면이 완전히 코팅되지 않는 것을 보장하기 위해, 상기 스터드의 높이는 상기 절연층이나 반전도성 층의 두께 보다 더 큰 것이 유리하다.
그러나, 특히 분리층을 구성하는 물질이 크게 젖지 않는다면 스터드의 높이가 분리층의 두께 보다 더 작은 것도 생각해 볼 수 있다. 이것은 특히 선택된 각 물질이 다음 수식, 즉
을 만족하는 경우에 가능하다.
나아가, 스터드의 측면의 방향 피치는 이 레벨에서 절연층이나 반전도성 층의 젖지 않은 특성에 영향을 미친다. 일반적으로, 측면들의 피치와 특히 수평면과 측면들 사이의 각도(α) 값은 45°내지 135°인 것이 유리하다.
스터드에 대해 생각해 볼 수 있는 형상은 서로 다른 특성으로 이루어진 것일 수 있으며 특히 원뿔형, 원뿔대형, 원통형, 구형, 평행육면체형으로 이루어질 수 있다.
본 발명에 따라, 스터드는 또한 상부에 전도성 물질의 제1 층이 증착되는 기판의 변형과, 이어서 이 기판과 그 변형물을 완전히 코팅하는 제1 전도성 층의 증착에 의해 얻어질 수 있다.
본 개념의 동일한 순서로, 스터드는 제1 전도성 층을 증착하기 전에 기판에 부가될 수 있다.
본 발명의 다른 실시예에 따라, 스터드는 제1 전도성 층에 순차적으로 증착되는 반전도성 물질이나 절연 물질에 대해 젖지 않는 영역을 그 주변에 한정하는 절연 물질로 만들어질 수 있다. 본 실시예에 따라, 하부 전도성 층과 상부 전도성 층 사이의 전기적 전도는 스터드 주위에 이전에 한정된 젖지 않는 영역을 충진하는 상부 전도성 층의 증착으로부터 발생된다.
본 발명은 특히 절연 물질이나 반전도성 물질의 분리층이 습식 공정에 의하여 증착될 때 오염을 발생시키지 않고 충분한 공간적 해상도를 제공하는 2개의 전도성 층들 사이에 전기적인 연결부를 제조할 수 있는 등의 효과를 제공한다.
또 본 발명의 잇점은 스터드의 젖지 않는 특성을 이용하는 것에 의해 절연층이나 반전도성 층을 지나는 것에 의해 2개의 전도층들 사이에 접합이 이루어질 수 있게 하여, 특히 전계 효과 트랜지스터 뿐만 아니라 바이올로지, 안테나, 마이크로 배터리, 연료 전지 등을 위한 마이크로 시스템과 같은 유기나 무기 전자 부품을 제조하는 기술을 간략하게 만드는 것을 생각해 볼 수 있다
본 발명이 구현될 수 있는 방법과 그에 따른 효과는 첨부된 도면을 참조하여 예시로써 주어진 그리고 비제한적으로 제공된 이하 상세한 설명으로부터 더 명백해질 것이다.
도 1은 본 발명의 기본 원리를 나타내는 도면이다.
도 2는 스터드 면 상에 절연층이 젖지 않는 메커니즘을 보여주기 위해 제공된 도면이다.
도 3은 본 발명의 스터드의 여러 가능한 다른 형상을 도시하는 도면이다.
도 4는 기판 바로 위에 형성된 스터드에 기초하여 본 발명의 일 실시예를 도시하는 도면이다.
도 5a 및 도 5b는 비전도성 물질로 만들어진 스터드를 형성하는 원리를 도시하는 도면이다.
도 6은 90°미만의 각도(α)를 가지는 스터드를 구현하는 것을 도시하는 도면이다.
도 7은 본 발명의 상황에서 사용될 수 있는 "커피 얼룩" 효과를 보여주기 위한 도면이다.
도 2는 스터드 면 상에 절연층이 젖지 않는 메커니즘을 보여주기 위해 제공된 도면이다.
도 3은 본 발명의 스터드의 여러 가능한 다른 형상을 도시하는 도면이다.
도 4는 기판 바로 위에 형성된 스터드에 기초하여 본 발명의 일 실시예를 도시하는 도면이다.
도 5a 및 도 5b는 비전도성 물질로 만들어진 스터드를 형성하는 원리를 도시하는 도면이다.
도 6은 90°미만의 각도(α)를 가지는 스터드를 구현하는 것을 도시하는 도면이다.
도 7은 본 발명의 상황에서 사용될 수 있는 "커피 얼룩" 효과를 보여주기 위한 도면이다.
이해될 수 있는 바와 같이, 본 발명은 절연층이나 반전도성 층(4)에 의해 분리된 2개의 전도성 층(2,5)을 연결하기 위해 비아를 제조하는 2가지 가능한 방법을 제안한다.
본 발명에 따르면 이러한 비아는 하부 전도성 층(2) 상에 부가되거나 또는 하부 전도성 층이 증착되는 기판(1) 상에 직접 부가되거나 또는 이 하부 전도성 층으로부터 나오는 스터드(3)를 형성하는 것에 의해 구현된다.
초기 스터드(3)의 전도성 특성이나 비전도성 특성에 따라 여러 방법을 생각할 수 있다.
직접 전도성이 있는, 다시 말해 그 구성 물질의 특성이 전도성이 있는, 예를 들어 Au, Cu, Ag 또는 PDOT-PSS(폴리(3,4-에틸렌디옥시티펜) 폴리스티렌설포네이트)와 같은 전도성 중합체로 만들어진 스터드를 형성하기 위한 제1 방법에 따라, 제1 하부 전도성 층(2)의 형상이 변형된다.
이 층(2)은 임의의 특성의 기판(1), 특히 절연성이거나 가능하게는 반전도성인 기판(1) 위에 종래 방식으로 증착된다. 상기 층(2)은 예를 들어 금, 백금, 구리, 니켈, 알루미늄 등으로 만들어지며, 기판(1)은 예를 들어 플라스틱 물질로 만들어진다.
본 발명에 따라, 상기 층(2)은 구체적으로 레이저 복사선 공격에 의해 변형된다. 전도성 층(2) 및/또는 그 지지체(1)는 이에 따라 펄스 복사선이나 연속적인 레이저 복사선의 전부나 일부를 흡수할 수 있다. 이들 층들의 하나 이상은 이에 따라 식각되거나 용융될 수 있으며, 이에 의해 전도성 층(2)에 적어도 변형을 유발할 수 있다. 보다 정확하게 말하면, 전도성 금속 층(2)의 형상이 레이저 발사의 경계면에서 변형된다. 보다 정확하게 말하면, 전도성 층(2)이 레이저 발사의 에지에서 지지체(1)로부터 분리될 수 있다. 이 분리는 이에 따라 전도성 스터드로 작용하여 본 발명의 비아를 형성할 수 있다. 이렇게 생성된 변형물의 형상은, 원형이거나 선형인 레이저 스폿, 전력, 지속시간, 펄스의 수(펄스 레이저의 사용시), 그 파장과 변형가능한 층과의 상호작용 및 특히 변형될 전도성 층의 기계적 특성 및 특히 연성과 그 두께에 따라 달라질 수 있다.
이에 따라 엑시머 레이저가 (파장 308㎚) 사용될 수 있거나 다른 파장이 사용되거나 또는 YAG 레이저 또는 심지어 CO2 레이저가 사용될 수 있다.
그 결과로 형성된 변형물은 이에 따라 젖음성이 없어질 것이다.
이러한 본 발명의 방법에 대해 하나의 대안적인 방법에 따라, 엠보싱이나 마이크로 엠보싱을 사용하여 제1 전도성 층(2)을 변형시켜 스터드를 형성하는 것도 가능하다. 이러한 변형은 전도성 층(2)을 직접 손상하거나 전도성 층(2)과 기판(1)으로 구성된 조립체를 손상시킬 수 있다.
하부 전도성 층(2)을 변형시키는데 어느 방법이 사용되든지 간에, 전도성층(2)이 위치하는 일반 평면에 대해 변형물(excrescence)이 생성되며, 이 변형물은 기술된 예에서 본 발명에 따라 하부 전도성 층(2)을 코팅하는 절연층(4)의 두께보다도 더 크고 상부 전도성 층(5)과 전기적 전도성을 제공할 만큼의 충분한 높이를 구비한다.
이 하부 전도성 층의 변형은 기계적인 "스크래치" 공격, 화학적 공격, 전기적 공격(전기 부식), 열적 공격, 자기적 공격 또는 심지어 서로 결합된 복수의 이들 방법에 의하여 야기될 수도 있다.
이런 공격이나 이들 공격들은 공격 포인트의 주변에 초과 두께의 형성을 초래한다. 이 현상이 본 발명에서 사용되는 것이다.
스터드(3)가 이런 방식으로 구성될 때, 이후 절연 층이나 반전도성 층(4)이 증착될 수 있다. 이러한 절연층이 예를 들어 PMMA, 폴리비닐페놀, 폴리올레핀, 폴리설폰, 폴리이미드와 같은 중합체에 의해 구성된다.
이것이 반전도성 물질이나 반절연성 물질로 만들어진다면, 이것은 펜타센, 폴리티오펜, 폴리트리아릴아민으로 만들어질 수 있다.
더 상세히 아래에서 설명되는 스터드의 형상이 주어지면, 그 결과 스터드의 부분적으로 젖지 않는 특성이 발생된다.
이 젖지 않는 특성은 먼저 중력으로부터 야기되는데, 이 중력으로 (용매가 아직 증발되지 않았을 때) 층(4)을 구성하는 용액의 절연 물질이나 반전도성 물질이 스터드의 측면을 따라 스며나오게 하는 경향이 있게 하고, 이는 그 측면에 절연 물질이나 반전도성 물질의 층의 두께를 감소시키는 경향이 있게 한다.
이 스터드의 이러한 부분적으로 젖지 않는 특성은 나아가 예를 들어 도 2에 도시된 바와 같이 스터드의 상부면과 스터드의 측면이나 측면들에 의해 형성된 각도(α)에서 나타나는 표면 장력 현상으로부터 야기된다.
따라서, 젖지 않는 특성을 최적화시키기 위하여, 각도(α)는 45°내지 135°로 선택되는 것이 유리하다는 것을 알 수 있다.
따라서, 절연층이나 반전도성 층을 구성하는 액체의 양은 스터드와 접촉하는 면에서 최대한 최소화되는 경향이 있다. 이러한 현상은 특히 절연 물질이나 반전도성 물질의 용액의 점성 및 이 용액과 표면 사이의 접촉 각도에 따라 좌우된다.
스터드의 표면이 부분적으로 코팅되는 것을 보장하고 또, 보다 정확히 말해, 스터드의 상부면, 다시 말해 이미 말한 바와 같이 스터드의 표면이 절연 물질이나 반전도성 물질(4)을 증착한 후에도 이 절연 물질이나 반전도성 물질(4) 층 위에 있도록 보장하기 위해, 스터드의 높이를 절연층이나 반전도성 층(4)의 두께보다 더 크도록 배열이 이루어진다.
마지막으로, 스터드 베이스의 표면(스터드/하부층의 경계면)이 작으면 작을수록, 스터드의 젖지 않는 성질이 더 크게 되며, 이는 2개의 전도성 층들 사이에 더 큰 접촉면이 얻어질 수 있다는 것을 의미한다.
사실, 상이한 스터드 형상을 생각해 볼 수 있고 도 3에는 그 예시로써 도시되어 있다. 일반적으로, 이들 스터드는 원뿔대형, 역 원뿔대형, 원통형, 구형 또는 평행육면체형일 수 있다.
부가적으로, 스터드에 젖지 않는 특성을 부여하기 위하여, 화학적 공격(산성), 물리적 공격(플라즈마) 또는 기계적 공격(마모) 등에 의하여 스터드에 표면 거칠기(surface roughness)를 부여하는 것을 생각해 볼 수 있다.
따라서, 특히 스터드의 표면 또는 상부 영역에 매우 거친 표면이 젖지 않은 특성을 촉진시킨다.
이들 거친 영역은 중간선 또는 중앙 면에 대해 상기 거친 영역의 피크와 골을 분리하는 거리들의 평균 편차 또는 산술 평균을 나타내는 크기 Ra, 디시 말해 피크와 골의 "평균" 중간을 지나는 선이나 면을 따라 피크와 골을 분리하는 거리의 크기 Ra로 한정될 수 있다.
따라서, 본 발명의 특징에 따라, Ra의 값이 다음 수식을 만족하는 경우 젖지 않는 특성에 대해 만족스러운 결과가 얻어진다:
여기서 e 는 분리층(4)의 두께를 나타낸다.
유리하게, Ra는 이 수식이 1 또는 그 이하로 되도록 선택된다.
도 4의 도면에 의해 지지되는 하나의 본 발명의 대안에 따라, 스터드는 하부 전도성 층(2)의 증착 전에 형성될 수 있다. 이를 위해(도 4b), 기판을 구성하는 층이 변형되거나 또는 비전도성 스터드(3)가 상기 기판에 부가된다.
이 기판은 이미 앞서 언급한 바와 같이 레이저 공격에 의해 변형될 수 있다.
이것이 상기 기판(1)에 부가되면, 예를 들어 중합체나 세라믹과 같은 절연 물질로 만들어진 스터드가 예를 들어 잉크젯 기술이나 실크스크린 기술이나 사진 제판 기술이나 플렉소 인쇄 기술에 의하여 증착된다.
이후 스터드의 측방 면을 코팅하는 하부 전도성 층(2)이 증착되며(도 4c), 이는 후속적으로 전도성 기능을 충족할 수 있다. 이 하부 전도성 층은 스퍼터링에 의하여 종래 방식으로 증착된다. 이 하부 전도성 층은 또한 스터드의 전체 표면을 코팅하는 액체 공정에 의해 증착될 수도 있다. 이를 위해 소위 "스프레이 코팅" 기술이 사용되거나 일렉트로리스(electroless) 기술이 사용된다.
절연층이나 반전도성 층(4)이 이후 증착되며, 이는 스터드의 전체 높이보다 더 작은 높이에 걸쳐 연장하며, 마지막으로 상부 전도층(5)이 증착되는 것이 관찰된다. 상부 전도성층(5)은 스터드(3)의 측면들을 코팅하는 전도성 층과 접촉하여 본 발명에 따른 비아를 형성하게 되는 것을 볼 수 있다.
예를 들어 도 5a 및 도 5b에 대해 기술된 본 발명의 다른 방법에 따라, 비전도성 스터드가 사용된다. 따라서, 예를 들어, 유리 마이크로 비드가 예를 들어 잉크젯 기술을 사용하여 하부 전도성 표면(2) 위에 증착된다. 이 마이크로 비드는 일반적으로 약 400나노미터의 절연 물질층이나 반전도성 물질층(4)의 두께에 적합한 1마이크로미터 정도의 직경을 가진다.
이 마이크로 비드(3)는 절연층(4)을 구성하는 폴리비닐페놀과 같은 물질에 부분적으로 젖지 않는다는 것이 밝혀졌다. 영역(6)은 사실 상기 물질 층이 증착되었을 때 절연 물질이 없는 비드(3)의 측면 위에 생성된다.
상부 전도성 층(5)이 증착되면, 이 상부 전도성 층은 절연 물질이 없는 스터드의 주변 영역(6)을 부분적으로 충진하며 하부 전도성 층(2)과 접촉하여, 비아를 구성하는 것에 의해 구조물이 얻어진다.
상당히 명백히, 증착될 절연 물질이나 반전도성 물질층과 스터드 사이에 화학적 친화성이 낮으면 낮을수록, 상기 스터드 주위에 구현되는 젖지 않는 특성이 보다 효과적으로 구현된다. 사실, 스터드 상에 분리층(4)을 구성하는 용액이 젖지 않는 것을 촉진시키기 위해, 상기 스터드의 표면을 화학적으로 변형하는 것이 가능하다. 이를 위해, 상기 표면은 분리층(4)을 구성하는 용액에 의하여 젖지 않는 SAM(Self Assembled Monolayer)으로 예를 들어, 침지법이나 증기 위상 증착법에 의하여 코팅된다. SAM은 이에 따라 디올 기(thiol group)(-SH)와 소수성기(hydrophobic group)(알킬형, 알킬할로겐화형, 벤질형 등)를 가지는 것이 사용될 수 있다. 이 디올 기는 스터드를 구성할 수 있는 물질(Au, Ag 등)로 강력한 화학적 결합이 생성될 수 있게 하며, 소수성 기는 젖지 않는 특성을 촉진시킨다.
기술된 예에서, 스터드가 비전도성이라면, 이 특정 방법은 전도성 스터드로 동작할 수도 있다.
도 5a 및 도 5b에서 구형 또는 마이크로 비드 대신에 그 자리에 배치될 수 있는 역 원뿔대형 스터드의 구현이 도 6과 관련하여 도시되어 있다. 이 경우에 앞서 한정된 각도(α)는 90°미만이다. 동일한 방식으로, 젖지 않는 영역(6)은 하부 전도성 층(2)과 접촉하는 스터드의 작은 베이스 주변에 한정된다.
스터드가 잉크젯 기술을 사용하여 형성되면, 필요한 형상 특성을 생성하기 위하여 그리고 특히 하부 전도성 층과 절연층이나 반전도성 층의 각 두께에 대해 스터드의 충분한 높이를 생성하기 위하여 동일한 지점에서 하나 이상의 액적이 연속적으로 증착될 수 있다. 따라서, 스터드의 높이는 증착된 액적의 수, 액적 각각의 두께 및 2개의 연속적인 액적의 증착 사이에 대기 시간에 따라 좌우된다. 더욱이, 스터드는 기판에 대해 가변적인 각도로 배향될 수 있다.
이 잉크젯 기술을 구현하는 것은 도 7에 도시된 바와 같이 잘 알려진 "커피 얼룩" 효과를 야기할 수 있다. 이 현상은 액적의 중심과 에지 사이에 증발의 차이로부터 야기되며 에지 쪽 용액을 밀어 초과 두께를 야기하는 농도 기울기를 생성한다. 이 초과 두께는 비균일성 때문에 문제를 야기할 수 있으며 예를 들어 층들 사이에 단락 회로를 야기할 수 있다. 그러므로 이 효과는 일반적으로 회피되어야 한다. 그러나, 본 발명의 상황에서는 이 효과를 제어하는 것에 의해 스터드의 측면의 형상을 이용하는 것이 가능하며, 이에 의해 절연 물질 층이나 반전도성 물질층으로 스터드의 젖지 않는 특성을 촉진시키는 것이 가능하며, 또 상부 전도성 층으로 스터드의 전도성 특성을 보장하는 것이 가능하게 된다.
본 발명의 완전한 잇점은 스터드의 젖지 않는 특성을 이용하는 것에 의해 절연층이나 반전도성 층을 지나는 것에 의해 2개의 전도층들 사이에 접합이 이루어질 수 있게 하여, 특히 전계 효과 트랜지스터 뿐만 아니라 바이올로지, 안테나, 마이크로 배터리, 연료 전지 등을 위한 마이크로 시스템과 같은 유기나 무기 전자 부품을 제조하는 기술을 간략하게 만드는 것을 생각해 볼 수 있다.
Claims (18)
- 분리층이라고 하는 적어도 하나의 절연층 또는 반전도층(4)에 의해 분리된 2개의 전도층(2,5)들 사이에 전기적 연결부를 제조하는 방법으로서,
상기 분리층(4)을 만들거나 증착하기 전에 적어도 상기 하부 전도층(2)과 상기 상부 전도층(5) 부근 사이에 뻗어있는 스터드(3)를 형성하는 단계를 포함하며,
상기 스터드 및 적어도 스터드 외부면의 구성 물질은, 액체 상태에서의 분리층에 대한 고체 상태에서의 상기 물질의 표면 장력의 비가 7 또는 그 이하로 되도록 하는 고체 상태에서의 표면 장력을 제공하도록 선택되는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항에 있어서,
상기 액체 상태에서 분리층에 대한 고체 상태에서 상기 물질의 표면 장력의 비는 1 또는 그 이하인 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 또는 제2항에 있어서,
상기 스터드(3)는 전도성 물질로 만들어지고 제1 하부 전도층(2) 상에 증착되는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제3항에 있어서,
상기 스터드(3)는 잉크젯 기술이나 실크스크린 인쇄에 의하여 제1 하부 전도성 층(2) 상에 증착되는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 또는 제2항에 있어서,
상기 스터드(3)는 전도성 물질로 만들어지고 제1 하부 전도층(2)의 변형에 의하여 형성되는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 스터드(3)의 높이는 분리층(4)의 두께보다 더 큰 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제2항 내지 제5항 중 어느 한 항에 있어서,
상기 스터드(3)의 높이는 분리층(4)의 두께보다 더 작은 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 내지 제7항 중 어느 한 항에 있어서,
수평선에 대해 상기 스터드(3)의 측면의 방향 피치는 45°내지 135°인 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 내지 제8항 중 어느 한 항에 있어서,
상기 스터드(3)는 원뿔형, 원뿔대형, 역 원뿔대형, 원통형, 구형 및 평행육면체형을 포함하는 군으로부터 선택된 형상을 구비하는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 또는 제2항에 있어서,
상기 스터드(3)는, 제1 전도성 물질 층(2)이 증착되는 기판(1)의 변형과, 이어서 상기 기판과 그 변형물을 완전히 코팅하는 상기 제1 전도층(2)의 증착에 의해 얻어지는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 또는 제2항에 있어서,
상기 스터드(3)는 제1 전도성 물질 층(2)이 증착되는 기판(1)에 부가되며, 이어서 하부 전도성 층(2)의 증착에 의해 구성된 전도성 물질로 코팅되는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 또는 제2항에 있어서,
상기 스터드(3)는 제1 하부 전도성 층(2)의 변형에 의하여, 특히 레이저 공격에 의하여 형성되는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 또는 제2항에 있어서,
· 상기 스터드(3)는 절연 물질로 만들어지고, 하부 전도성 층(2) 상에 증착되어, 그 주변에 제1 전도층 위에 순차적으로 증착되어 분리층(4)을 구성하는 반전도성 물질 또는 절연 물질에 대해 젖지 않는 영역(6)을 한정하며,
· 상기 하부 전도성층(2)과 상부 전도성 층(5) 사이의 전기적 전도성은 스터드 주위에 한정된 젖지 않는 영역(6)을 충진하는 상기 상부 전도성 층(5)의 증착으로부터 발생하는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 내지 제15항 중 어느 한 항에 있어서,
상기 스터드의 외부면은 분리층(4)이 여전히 액체 상태에 있을 때 분리층에 의하여 젖지 않는 SAM으로 코팅하는 것에 의해 화학적으로 변형되는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제16항에 있어서,
상기 SAM은 디올기(-SH)와 소수성 기(알킬형, 알킬할로겐화형, 벤질형 등)를 구비하는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법. - 제1항 내지 제11항 중 어느 한 항에 있어서,
상기 스터드의 외부면은 플라즈마 공격에 의하여 물리적으로 변형되는 것을 특징으로 하는 2개의 전도층들 사이에 전기적 연결부를 제조하는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0759881A FR2925222B1 (fr) | 2007-12-17 | 2007-12-17 | Procede de realisation d'une interconnexion electrique entre deux couches conductrices |
FR0759881 | 2007-12-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100087027A true KR20100087027A (ko) | 2010-08-02 |
Family
ID=39642974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020107011902A KR20100087027A (ko) | 2007-12-17 | 2008-10-29 | 2개의 전도성층들 사이에 전기적 연결부를 제조하는 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8288267B2 (ko) |
EP (1) | EP2223581B1 (ko) |
JP (1) | JP2011507253A (ko) |
KR (1) | KR20100087027A (ko) |
CN (1) | CN101884258B (ko) |
FR (1) | FR2925222B1 (ko) |
WO (1) | WO2009077684A1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2010077C2 (en) * | 2013-01-02 | 2014-07-03 | Univ Delft Tech | Through-polymer via (tpv) and method to manufacture such a via. |
FR3017996A1 (fr) | 2014-02-25 | 2015-08-28 | Commissariat Energie Atomique | Dispositif a composant electronique |
WO2017003789A1 (en) * | 2015-06-30 | 2017-01-05 | 3M Innovative Properties Company | Electronic devices comprising a via and methods of forming such electronic devices |
US10492305B2 (en) | 2015-06-30 | 2019-11-26 | 3M Innovative Properties Company | Patterned overcoat layer |
FR3046297B1 (fr) | 2015-12-23 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif optoelectronique matriciel presentant une electrode superieure transparente |
CN106255346A (zh) * | 2016-08-24 | 2016-12-21 | 山东蓝色电子科技有限公司 | 一种层间互连工艺 |
EP4142975A4 (en) * | 2020-04-30 | 2024-01-31 | Hitachi Energy Ltd | METHOD AND SYSTEM FOR ADDITIVE MANUFACTURING OF ELECTRICAL DEVICES |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5121299A (en) * | 1989-12-29 | 1992-06-09 | International Business Machines Corporation | Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein |
JPH0446548U (ko) * | 1990-08-22 | 1992-04-21 | ||
US5197185A (en) * | 1991-11-18 | 1993-03-30 | Ag Communication Systems Corporation | Process of forming electrical connections between conductive layers using thermosonic wire bonded bump vias and thick film techniques |
JP3457348B2 (ja) * | 1993-01-15 | 2003-10-14 | 株式会社東芝 | 半導体装置の製造方法 |
WO1994024704A1 (en) * | 1993-04-12 | 1994-10-27 | Bolger Justin C | Area bonding conductive adhesive preforms |
US6207234B1 (en) * | 1998-06-24 | 2001-03-27 | Vishay Vitramon Incorporated | Via formation for multilayer inductive devices and other devices |
JP2001146015A (ja) * | 1999-11-19 | 2001-05-29 | Matsushita Electric Ind Co Ltd | インクジェットプリンタおよびインクジェットヘッドの製造方法 |
FR2857780B1 (fr) * | 2003-07-18 | 2005-09-09 | Commissariat Energie Atomique | Procede de fabrication de film conducteur anisotrope sur un substrat |
JP4619060B2 (ja) * | 2003-08-15 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2005072360A (ja) * | 2003-08-26 | 2005-03-17 | Seiko Epson Corp | 電気絶縁膜のパターン製造方法および電子デバイス |
JP4563939B2 (ja) * | 2003-09-11 | 2010-10-20 | 太陽インキ製造株式会社 | 絶縁パターンの形成方法 |
US7253089B2 (en) | 2004-06-14 | 2007-08-07 | Micron Technology, Inc. | Microfeature devices and methods for manufacturing microfeature devices |
JP4052295B2 (ja) * | 2004-08-25 | 2008-02-27 | セイコーエプソン株式会社 | 多層配線基板の製造方法、電子デバイス及び電子機器 |
WO2006041153A1 (ja) * | 2004-10-15 | 2006-04-20 | Matsushita Electric Industrial Co., Ltd. | 導電性パターンおよび電子デバイスの製造方法、ならびに電子デバイス |
JP4379386B2 (ja) * | 2005-06-23 | 2009-12-09 | セイコーエプソン株式会社 | 多層構造形成方法 |
JP4785447B2 (ja) * | 2005-07-15 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2007
- 2007-12-17 FR FR0759881A patent/FR2925222B1/fr not_active Expired - Fee Related
-
2008
- 2008-10-29 WO PCT/FR2008/051947 patent/WO2009077684A1/fr active Application Filing
- 2008-10-29 CN CN200880118775.1A patent/CN101884258B/zh not_active Expired - Fee Related
- 2008-10-29 JP JP2010537492A patent/JP2011507253A/ja active Pending
- 2008-10-29 KR KR1020107011902A patent/KR20100087027A/ko not_active Application Discontinuation
- 2008-10-29 EP EP08862410.1A patent/EP2223581B1/fr not_active Not-in-force
-
2010
- 2010-05-07 US US12/775,717 patent/US8288267B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2223581A1 (fr) | 2010-09-01 |
CN101884258B (zh) | 2013-09-04 |
CN101884258A (zh) | 2010-11-10 |
EP2223581B1 (fr) | 2014-09-17 |
JP2011507253A (ja) | 2011-03-03 |
FR2925222A1 (fr) | 2009-06-19 |
US20100221909A1 (en) | 2010-09-02 |
WO2009077684A1 (fr) | 2009-06-25 |
FR2925222B1 (fr) | 2010-04-16 |
US8288267B2 (en) | 2012-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20100087027A (ko) | 2개의 전도성층들 사이에 전기적 연결부를 제조하는 방법 | |
KR100832808B1 (ko) | 기판상에 패턴을 제조하는 방법, 박막 트랜지스터의 제조 방법, 집적 회로의 제조 방법, 액티브 매트릭스 tft 어레이의 제조 방법, 광도파로의 제조 방법, 및 플라스마 표시 패널의 세퍼레이터의 제조 방법 | |
KR101062030B1 (ko) | 다층 구조의 전자 장치 제조 방법 | |
KR100691706B1 (ko) | 전자 기능 재료를 원하는 패턴으로 제조하는 방법 | |
US7582509B2 (en) | Micro-embossing fabrication of electronic devices | |
JP6115008B2 (ja) | 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。 | |
CN102598882A (zh) | 接线电路板及其制造方法 | |
US20080203384A1 (en) | Method of Manufacturing an Electrical Element | |
US20070243678A1 (en) | Inkjet printing of cross point passive matrix devices | |
JP2009140790A (ja) | 導電体およびその製造方法 | |
Park | Application of inkjet-printing technology to micro-electro-mechanical systems | |
US7479670B2 (en) | Organic electronic component with high resolution structuring, and method of the production thereof | |
JP4914796B2 (ja) | 配線基板の製造方法および配線基板 | |
CN101834168B (zh) | 复合式线路基板结构 | |
US20240213328A1 (en) | Direct electroplating on modified polymer-graphene composites | |
CN104465409A (zh) | 图案化薄层通过旋涂在基板上的沉积 | |
JP2017157592A (ja) | 配線構造体の製造方法および配線構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |