CN101884258A - 用于实现两个导电层之间的电互连的方法 - Google Patents

用于实现两个导电层之间的电互连的方法 Download PDF

Info

Publication number
CN101884258A
CN101884258A CN2008801187751A CN200880118775A CN101884258A CN 101884258 A CN101884258 A CN 101884258A CN 2008801187751 A CN2008801187751 A CN 2008801187751A CN 200880118775 A CN200880118775 A CN 200880118775A CN 101884258 A CN101884258 A CN 101884258A
Authority
CN
China
Prior art keywords
post
layer
deposition
lower conductiving
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801187751A
Other languages
English (en)
Other versions
CN101884258B (zh
Inventor
让-马里·韦里亚克
雅克利娜·巴布莱
塞西尔·博里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN101884258A publication Critical patent/CN101884258A/zh
Application granted granted Critical
Publication of CN101884258B publication Critical patent/CN101884258B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/091Locally and permanently deformed areas including dielectric material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/128Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder

Abstract

本发明涉及用于在被至少一个绝缘或半导体层(4)分隔的两个导电层(2,5)之间实现电互连的方法,该方法包括形成至少在下导电层(2)与上导电层(5)之间延伸的柱(3),其中所述柱的性质和/或形状使所述柱相对于构成分隔层(4)的材料具有不可浸润性。

Description

用于实现两个导电层之间的电互连的方法
技术领域
本发明涉及在被至少一个绝缘或半导体层分隔的两个导电层之间实现电互连,尤其是在制造电子电路时。
特别地,可以在用湿法沉积绝缘或半导体材料的分隔层时使用它。
常规术语为通路(via),该通路以已知方式构成穿过绝缘层的导电路径。
本发明尤其应用于晶体管的制造,所讨论的通路为晶体管构成通过栅极的绝缘体和半导体的导电路径。
它也可以以一般方式用来在使用有机和无机材料和/或有机-无机混合材料、特别是用湿法沉积的电子器件的环境中实现通路。
现有技术
传统上已知两种实施通路的方法尤其是在用来制造场效应晶体管时。
被称为“减法方法”的第一方法包括在待穿过的一个或者多个绝缘或半导体材料层上通过物理或化学侵蚀来实现这样的通路。通过激光烧蚀、溶剂喷射、压印,或者甚至通过使用在紫外线辐射的作用下的可辐射固化的电介质层来实现这种侵蚀。因此该方法一定是在沉积了绝缘层或半导体层之后实现的。
根据用来制造场效应晶体管、特别是“底栅极”或者“顶栅极”晶体管的架构,这一侵蚀阶段出现在整个工艺结束时或者在工艺中间。
这样的侵蚀能够产生污染,特别是由激光射击导致的碎片、溶剂残留物以及在半导体层受到紫外线辐射时对半导体层的损害形成的污染。已从事实上证实这种污染在它们侵袭半导体/绝缘体分界面时尤为有害,并且可能严重损害晶体管的电性能。另外,在工艺结束时多个步骤的聚集增大了对已经沉积的层造成损害的危险,这样的损害特别会转变成在激光开启之后层的结合被破坏,或者甚至在通路是通过溶剂喷射实现的情况下部分所述层的意外分解等。
被称为“选择性的方法”的第二方法包括选择性地在避开一些区域的同时沉积绝缘或半导体层。这种方法包括局部地沉积绝缘或半导体层。在空白(即没有绝缘或半导体材料的)区域中,第一导电级(即导电材料的下层)裸露。所述空白区域因此用来充当通路。这种方法具有不产生就前一方法所描述的类型的污染的优点。
为了实现局部沉积,可以使用印刷技术,比如苯胺印刷术、日光胶板术、喷墨或者丝网漏印。然而,经验表明一些电介质或半导体材料难以配方到适合于印刷技术的墨中。最直接了当的仍然是全层沉积,所述全层沉积使用以“旋涂”、“浸涂”、“喷涂”等术语而为本领域技术人员所熟知的技术。另外,在大量应用中这些沉积方法并未提供足够的空间分辨率。
本发明的目的在于实现所述互连通路而又消除与上文简要回顾的当前可用技术有关的弊端。
发明内容
本发明的目的因此在于一种用于在被称为分隔层的至少一个绝缘或半导体层分隔的两个导电层之间实现电互连的方法。
该方法包括在实现或沉积分隔层之前形成至少在下导电层与上导电层的附近之间延伸的柱,其中构成柱(至少其外表面)的材料被选择为具有使得以下成立的在固态下的表面张力:所述材料在固态下与分隔层在液态下的表面张力比小于或者等于7。
换而言之,构成柱的材料的上述性质使得其对由绝缘或半导体材料制成的分隔层具有不可浸润的特性。
如前文所言在沉积分隔层之前、而且也在沉积上导电层之前形成该柱。
换而言之,本发明包括形成能或者不能导电的柱,并利用其性质和/或其形状和/或其形状因数,以使其能够因为其性质或者因为上导电层在其后沉积,所以能够填充所有绝缘或半导体材料的留白不可浸润区域,从而达到其导电功能。
溶液对固体的可浸润性可用其组成材料的表面张力γ之差来表征,表面张力γ通常表达为达因/厘米(dyne/cm)或者毫。/厘米(mN/cm)。
因此,对于平坦(即无起伏)的水平表面,溶液在固体上浸润性不好所对应的表面张力比为
Figure GPA00001143328000031
在本发明的语境中,固体(柱)的表面并非水平,需要的去浸润(dewetting,反浸润)主要沿着其侧壁产生。这样做时,对液体施加的重力与浸润力相反。因此,对于符合以下关系式的表面张力比可能出现去浸润:
Figure GPA00001143328000032
经过分析和研究,可以清楚地了解到:表面张力比一满足以下关系,所要求的柱的去浸润或不浸润特性就令人满意:
本发明的目的因此在于根据这一关系式形成柱。
优选地,以使得该表面张力比满足以下关系式的方式来选择柱:
Figure GPA00001143328000034
根据本发明的第一实施方式,柱由导电材料制成并例如通过喷墨技术或者通过丝网漏印沉积于下导电层上。
根据本发明的另一实施方式,柱由导电材料制成并通过使第一导电层或者下导电层变形来形成。
为了保证在沉积绝缘或半导体材料的分隔层时柱表面不会被完全覆盖,所述柱的高度优选地大于所述绝缘或半导体层的厚度。
然而,可以想到运用高度小于分隔层的厚度的柱,特别是在构成分隔层的材料主要是不可浸润的材料的情况下。如果所选各种材料满足关系式
Figure GPA00001143328000035
则这尤其可行。
另外,柱侧面的方向坡度对绝缘或半导体层在此处的不可浸润性具有影响。通常,侧面坡度(特别是水平面与侧面之间的角α的值)优选地在45°与135°之间。
可想到的柱的形状可以有不同性质,并且特别为圆锥形、截锥形、圆柱形、球形、平行六面体形。
根据本发明,也可以通过使其上沉积第一导电材料层的衬底变形和随后沉积第一导电层(其完全覆盖所述衬底及其变形)来产生柱。
按照一个等同的想法,可以在沉积第一导电层之前就给衬底添加柱。
根据本发明的另一实施方式,柱可以由绝缘材料制成,该绝缘材料在柱的外围限定针对后续沉积于第一导电层上的半导体或绝缘材料不可浸润的区域。根据这种实施方式,所述上导电层的沉积实现下导电层与上导电层之间的导电,该上导电层然后填充先前在柱周围限定的非浸润区域。
附图说明
通过附图支持的以说明而非限制方式给出的下述实施例,可以实施本发明的方式及其获得的优点将变得更清楚。
图1是本发明基本原理的图解表示。
图2是用来示出柱表面上的绝缘层的去浸润机制的图解表示。
图3示出了本发明的柱的各种可能形状。
图4是基于直接形成于衬底上的柱的本发明的一种实施方式的图解表示。
图5a至5b示出了由不导电材料制成的柱的形成原理。
图6是示出了角度α小于90°的柱的实施方式的示意图。
图7是用来示出可以在本发明的语境中使用的“咖啡污迹”效应(咖啡环效应,coffee stain)的示意图。
具体实施方式
如将理解的那样,本发明提出用于实现使被绝缘或半导体层4分隔的两个导电层2、5电互连的通路的两种可能的方法。
根据本发明,通过形成加于下导电层2之上或直接加于衬底1之上、或者从所述下导电层伸出的柱3来实施这一通路,所述下导电层沉积于所述衬底1上。
根据初始的柱3的导电或不导电的性质,可想到不同的方法。
根据用来形成直接导电(换而言之,其构成材料的性质为导电的)并且例如由Au、Cu、Ag或者导电聚合物(比如PDOT-PSS(聚-3,4-乙烯二氧噻吩-聚苯乙烯磺酸)制成的柱的第一方法,修改第一下导电层2的形状。
该层2常规沉积于任意性质的衬底1上,并且层2特别地是绝缘的或者在可能情况下是半导体的。所述层2例如由金、铂、铜、镍、铝等制成,而衬底1例如由塑料材料制成。
根据本发明,尤其通过激光辐射侵蚀使层2变形。导电层2和/或其载体1因此能够吸收脉冲或者连续激光辐射的全部或者部分。因此这些层中的一层或者多层可被腐蚀或者熔化,从而产生至少导电层2的变形。更确切地说,导电金属层2的拓扑结构在激光射击的边界处被修改。更确切地说,导电层2趋于在激光射击的边缘与载体1脱离结合。这一脱离结合因此可以充当导电柱以形成本发明的通路。如此生成的变形的形状将取决于激光斑的圆形或者线形的形状、其功率、其持续时间、脉冲数量(在使用脉冲激光的情况下)、其波长与可变形层的相互作用和取决于特别是要使之变形的导电层的机械性质、以及尤其取决于其延展性和其厚度。
因此可以使用受激准分子激光(波长308nm)或者另一波长,或者钇铝石榴石(YAG)激光或者甚至CO2激光。
获得的变形因此将防止浸润。
根据这一本发明方法的一种替代方式,还可以使用压印或者微压印来使第一导电层2变形并从而形成柱。这种变形可能直接损害导电层2或者损害由导电层2和衬底1构成的组件。
根据本发明,无论实施什么方法来使下导电层2变形,均产生相对于导电层2所在的总体平面的赘生物,该赘生物具有足够的高度,使得该高度在所述例子中大于用来覆盖下导电层2的绝缘层4的厚度,从而提供与上导电层5的导电。
还可以通过机械“刮擦”侵蚀、化学侵蚀、电侵蚀(电镀侵蚀)、热侵蚀、磁侵蚀或者甚至通过这些方法中的多种的结合方法来产生该下导电层的变形。
这一侵蚀或者这些侵蚀在侵蚀点的外围引起多余厚度的形成。本发明利用的就是这种现象。
当以这种方式构成柱3时,然后可以沉积绝缘或半导体层4。这样的绝缘层例如由聚合物比如有机玻璃(PMMA)、聚乙烯苯酚、聚烯烃、聚砜、聚酰亚胺构成。
当它由半导体或半绝缘材料制成时,那么其可以由并五苯、聚噻吩、聚三芳胺制成。
在赋予下文具体描述的柱的形状的情况下,结果为柱的部分去浸润。
该去浸润首先归因于重力,重力趋于使构成层4的绝缘或者半导体材料溶液(在溶剂尚未蒸发时)沿着柱的侧面渗出,这趋于减小绝缘或半导体材料层在所述侧面上的厚度。
柱的这种部分去浸润还归因于例如如图2中所示的在由柱的上表面和柱的一个或多个侧面形成的角度α处出现的表面张力现象。
通常,金属柱因此具有大约γ金属≈50达因/厘米(在环境温度和在大气压下)的表面张力。构成分隔层的溶液具有就其而言的典型表面张力γ ≈10至20达因/厘米。
因为根据此数据,结果为
Figure GPA00001143328000061
至5,因而可以认为完全满足本发明的目标条件。
因此可见,为了使去浸润最优化,优选地角度α选择在45°至135°之间。
因此,构成绝缘或半导体层的液体的数量趋于被最小化为与柱接触的表面上的最大值。这一现象取决于绝缘或半导体材料的溶液粘度和溶液与表面之间的接触角度,但不限于此。
为了保证柱的表面的部分覆盖,更确切地说为了保证柱的上表面、即在沉积绝缘或半导体材料层4之后要在层4上方的柱的表面,并且如前文所述,进行布置以便使柱的高度大于绝缘或半导体层4的厚度。
然而,在假定关系式
Figure GPA00001143328000062
得以验证的情况下,柱的高度可以小于分隔层4的厚度。
最后,柱基部的表面(柱/下层的分界面)越小,柱的不可浸润性越大,这意味着可以在两个导电层之间获得更大的接触表面。
事实上,可以想到各种柱形状,并且通过图3中的例子示出。通常,这些柱可以是截锥形、倒截锥形、圆柱形、球形或者平行六面体形。
此外,为了使柱获得不可浸润的特性,可以想到例如通过化学侵蚀(酸)、通过物理侵蚀(等离子体)或者机械侵蚀(摩擦)等使其获得表面粗糙度。
因此,柱的(特别在表面或者上区域上的)很粗糙的表面有助于去浸润。
这些粗糙区域可用量值Ra来限定,该量值表示所述粗糙区域的峰和谷的分开距离相对于中线或者中间平面(换而言之,沿着穿过峰和谷的“平均”中间的线或者平面)的平均偏差或者算术平均。
因此,并且根据一个发明特征,如果Ra的值满足以下关系式,则获得在不可浸润性方面令人满意的结果:
Figure GPA00001143328000071
其中e表示分隔层4的厚度。
优选地,Ra被选择为使得这一关系式小于或者等于1。
根据由图4中的附图支持的一个发明替代方式,可以在沉积下导电层2之前形成柱。为此(图4b),使构成衬底的层变形或者向所述衬底添加不导电柱3。
如先前已经具体说明的那样,可通过激光侵蚀使衬底变形。
如果向所述衬底1添加由绝缘材料(例如聚合物或者陶瓷)制成的柱,那么例如通过喷墨技术或者通过丝网漏印、日光胶板术或者苯胺印刷术来沉积该柱。
然后沉积覆盖柱侧面的下导电层2(图4c),从而其可以实现其后续导电功能。该下导电层常规地通过溅射来沉积。该下导电层还可以通过液体工艺来沉积,并随后覆盖柱的整个表面。为此,使用所谓的“喷涂”技术或者无电镀技术。
然后沉积绝缘或半导体层4,其中观测到其在小于柱的整体高度的高度上延伸,最后沉积上导电层5。可见后者与覆盖柱3的侧面的导电层接触,因而产生根据本发明的通路。
根据例如关于图5a和5b描述的另一发明方法,采用不导电柱。因此例如,例如使用喷墨技术在下导电表面2上沉积玻璃微珠。这种微珠通常具有与绝缘或半导体材料层4约为400纳米的厚度相适应的约为1微米的直径。
这种微珠3证实对构成绝缘层4的材料(比如聚乙烯苯酚)部分去浸润。在沉积了所述绝缘材料的层时,无绝缘材料的区域6事实上产生于珠3的任一侧上。
当沉积上导电层5时,其部分填充柱的无绝缘材料的外围区域6,并且与下导电层2接触,从而构成用于如此获得的结构的通路。
显而易见,在要沉积的绝缘或半导体材料层与柱之间的化学亲合性越低,在所述柱周围实施的去浸润将越有效。事实上,为了在柱上促进对构成分隔层4的溶液的去浸润,可以对所述柱的表面进行化学改性。为此,例如通过浸渍或者通过气相沉积、用不会被构成分隔层4的溶液浸润的SAM(自组装单分子层(Self Assembled Monolayer)的首字母缩写词)覆盖所述表面。因此可以运用具有硫醇基(-SH)和疏水基(包括烷基、卤化烷基、苯甲基类型的等)的SAM。硫醇基允许与能够构成柱的金属(Au、Ag等)一起产生较强的化学键合,且疏水基有助于去浸润。
如果在所述例子中柱是不导电的,则这种特别的方法也可以与导电柱一起操作。
已经关于图6示出了倒截锥形柱的实施方式,能够安装它来代替图5a和5b中的球体或者微珠。在这种情况下,如先前定义的角度α小于90°。以相同方式,在柱与下导电层2接触的较小基部的外围限定不可浸润性区域6。
当使用喷墨技术来形成柱时,在同一点连续沉积一滴或者多滴,以产生所需的形状特性,特别是产生相对于下导电层和绝缘或半导体层各自的厚度的足够的柱高度。因此,柱的高度取决于沉积的滴数、每滴的厚度和在连续两滴沉积之间的等待时间。另外,柱可以用相对于衬底的可变角度来定向。
实施这种喷墨技术可以实现如图7中所示的公知的“咖啡污迹”效应。这一现象归因于在滴的中央与边缘之间的蒸发差异,从而生成将溶液推向边缘的中央坡度,从而产生过厚。这种过厚的厚度可能由于它的不均匀性而产生问题,例如层之间的短路。因此一般避免产生这种效应。但是在本发明的语境中,通过控制这种效应,可以影响柱侧面的拓扑形状,从而有助于柱相对于绝缘或半导体层的不可浸润性,因而可以保证柱与上导电层的导电特性。
可以想到本发明的全部优点:通过影响柱的不可浸润性来允许通过穿过绝缘或半导体层在两个导电层之间产生结合,不仅简化特别是有机或者无机电子器件(比如场效应晶体管)的制造技术,而且简化生物学微系统、天线、微电池、燃料电池等的制造技术。

Claims (18)

1.一种用于在被称为分隔层的至少一个绝缘或半导体层(4)分隔的两个导电层(2,5)之间实现电互连的方法,其特征在于包括:在制成或者沉积所述分隔层(4)之前形成至少在下导电层(2)与上导电层(5)的附近之间延伸的柱(3),其中所述柱和至少其外表面的组成材料被选择为提供如下所述的在固态下的表面张力:所述材料在固态下与所述分隔层在液态下的表面张力的比小于或者等于7。
2.如权利要求1所述的方法,其特征在于所述材料在固态下与所述分隔层在液态下各自的所述表面张力的比小于或者等于1。
3.如权利要求1和2之一所述的方法,其特征在于所述柱(3)由导电材料制成,并且沉积在所述第一下导电层(2)上。
4.如权利要求3所述的方法,其特征在于所述柱(3)通过喷墨技术或者通过丝网漏印技术沉积在所述第一下导电层(2)上。
5.如权利要求1和2之一所述的方法,其特征在于所述柱(3)由导电材料制成,并且通过使所述第一下导电层(2)变形来形成。
6.如权利要求1至5之一所述的方法,其特征在于所述柱(3)的高度大于所述分隔层(4)的厚度。
7.如权利要求2至5之一所述的方法,其特征在于所述柱(3)的高度小于所述分隔层(4)的厚度。
8.如权利要求1至7之一所述的方法,其特征在于所述柱(3)的侧面相对于水平的定向坡度在45°与135°之间。
9.如权利要求1至8之一所述的方法,其特征在于所述柱(3)的形状选自圆锥形、截锥形、倒截锥形、圆柱形、球形和平行六面体形。
10.如权利要求1至9之一所述的方法,其特征在于所述柱(3)具有表面粗糙区域,其尺寸特性满足关系式
Figure FPA00001143327900011
其中Ra表示所述粗糙区域的峰和谷的分开距离相对于中线的平均偏差或者算术平均,并且其中e表示所述分隔层4的厚度。
11.如权利要求10所述的方法,其特征在于所述柱(3)的表面粗糙区域的尺寸特性满足关系式
Figure FPA00001143327900021
12.如权利要求1和2之一所述的方法,其特征在于通过使其上沉积所述第一导电材料层(2)的衬底(1)变形和通过后续沉积完全覆盖所述衬底及其变形的所述第一导电层(2)来获得所述柱(3)。
13.如权利要求1和2之一所述的方法,其特征在于向其上沉积所述第一导电材料层(2)的衬底(1)添加所述柱(3),然后用通过沉积所述下导电层(2)构成的导电材料覆盖所述柱(3)。
14.如权利要求1和2之一所述的方法,其特征在于通过使所述第一下导电层(2)变形,特别通过激光侵蚀,来获得所述柱(3)。
15.如权利要求1和2之一所述的方法,其特征在于:
-所述柱(3)由绝缘材料制成,所述绝缘材料沉积在所述下导电层(2)上,并在所述柱(3)的外围限定相对于后续沉积在所述第一导电层上且构成所述分隔层(4)的所述半导体或者绝缘材料的不可浸润区域(6);并且
-由所述上导电层(5)的沉积实现所述下导电层(2)与上导电层(5)之间的导电,所述上导电层然后填充在所述柱周围限定的所述非浸润区域(6)。
16.如权利要求1至15之一所述的方法,其特征在于,在所述分隔层(4)仍然处于液态时,用不会被所述分隔层(4)浸润的自组装单分子层覆盖所述柱来对所述柱的外表面化学改性。
17.如权利要求16所述的方法,其特征在于所述自组装单分子层具有硫醇基(-SH)和疏水基(包括烷基、卤化烷基、苯甲基类型的等)。
18.如权利要求1至11之一所述的方法,其特征在于通过等离子体侵蚀来对所述柱的外部表面物理修改。
CN200880118775.1A 2007-12-17 2008-10-29 用于实现两个导电层之间的电互连的方法 Expired - Fee Related CN101884258B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0759881 2007-12-17
FR0759881A FR2925222B1 (fr) 2007-12-17 2007-12-17 Procede de realisation d'une interconnexion electrique entre deux couches conductrices
PCT/FR2008/051947 WO2009077684A1 (fr) 2007-12-17 2008-10-29 Procédé de réalisation d'une interconnexion électrique entre deux couches conductrices

Publications (2)

Publication Number Publication Date
CN101884258A true CN101884258A (zh) 2010-11-10
CN101884258B CN101884258B (zh) 2013-09-04

Family

ID=39642974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880118775.1A Expired - Fee Related CN101884258B (zh) 2007-12-17 2008-10-29 用于实现两个导电层之间的电互连的方法

Country Status (7)

Country Link
US (1) US8288267B2 (zh)
EP (1) EP2223581B1 (zh)
JP (1) JP2011507253A (zh)
KR (1) KR20100087027A (zh)
CN (1) CN101884258B (zh)
FR (1) FR2925222B1 (zh)
WO (1) WO2009077684A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104904009A (zh) * 2013-01-02 2015-09-09 代尔夫特工业大学 穿过聚合物的通孔和制造这种通孔的方法
CN107835974A (zh) * 2015-06-30 2018-03-23 3M创新有限公司 包括通孔的电子设备以及形成此类电子设备的方法
CN107850958A (zh) * 2015-06-30 2018-03-27 3M创新有限公司 图案化外覆层

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3017996A1 (fr) 2014-02-25 2015-08-28 Commissariat Energie Atomique Dispositif a composant electronique
FR3046297B1 (fr) 2015-12-23 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique matriciel presentant une electrode superieure transparente
CN106255346A (zh) * 2016-08-24 2016-12-21 山东蓝色电子科技有限公司 一种层间互连工艺
EP4142975A4 (en) * 2020-04-30 2024-01-31 Hitachi Energy Ltd METHOD AND SYSTEM FOR ADDITIVE MANUFACTURING OF ELECTRICAL DEVICES

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
JPH0446548U (zh) * 1990-08-22 1992-04-21
US5197185A (en) * 1991-11-18 1993-03-30 Ag Communication Systems Corporation Process of forming electrical connections between conductive layers using thermosonic wire bonded bump vias and thick film techniques
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
US6207234B1 (en) * 1998-06-24 2001-03-27 Vishay Vitramon Incorporated Via formation for multilayer inductive devices and other devices
JP2001146015A (ja) * 1999-11-19 2001-05-29 Matsushita Electric Ind Co Ltd インクジェットプリンタおよびインクジェットヘッドの製造方法
FR2857780B1 (fr) * 2003-07-18 2005-09-09 Commissariat Energie Atomique Procede de fabrication de film conducteur anisotrope sur un substrat
JP4619060B2 (ja) * 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005072360A (ja) * 2003-08-26 2005-03-17 Seiko Epson Corp 電気絶縁膜のパターン製造方法および電子デバイス
WO2005027601A1 (ja) * 2003-09-11 2005-03-24 Taiyo Ink Mfg. Co., Ltd. 絶縁パターン及びその形成方法
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices
JP4052295B2 (ja) * 2004-08-25 2008-02-27 セイコーエプソン株式会社 多層配線基板の製造方法、電子デバイス及び電子機器
CN100424831C (zh) * 2004-10-15 2008-10-08 松下电器产业株式会社 导电性图案、电子器件的制造方法及电子器件
JP4379386B2 (ja) * 2005-06-23 2009-12-09 セイコーエプソン株式会社 多層構造形成方法
JP4785447B2 (ja) * 2005-07-15 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104904009A (zh) * 2013-01-02 2015-09-09 代尔夫特工业大学 穿过聚合物的通孔和制造这种通孔的方法
CN104904009B (zh) * 2013-01-02 2019-04-09 高级包装中心公司 穿过聚合物的通孔和制造这种通孔的方法
CN107835974A (zh) * 2015-06-30 2018-03-23 3M创新有限公司 包括通孔的电子设备以及形成此类电子设备的方法
CN107850958A (zh) * 2015-06-30 2018-03-27 3M创新有限公司 图案化外覆层
CN107835974B (zh) * 2015-06-30 2021-07-16 3M创新有限公司 包括通孔的电子设备以及形成此类电子设备的方法
CN107850958B (zh) * 2015-06-30 2021-08-31 3M创新有限公司 图案化外覆层

Also Published As

Publication number Publication date
FR2925222B1 (fr) 2010-04-16
US20100221909A1 (en) 2010-09-02
WO2009077684A1 (fr) 2009-06-25
EP2223581B1 (fr) 2014-09-17
FR2925222A1 (fr) 2009-06-19
KR20100087027A (ko) 2010-08-02
JP2011507253A (ja) 2011-03-03
EP2223581A1 (fr) 2010-09-01
CN101884258B (zh) 2013-09-04
US8288267B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
CN101884258B (zh) 用于实现两个导电层之间的电互连的方法
US8507828B2 (en) Method for producing a contact structure of a semiconductor component
US10032646B2 (en) Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
US7304361B2 (en) Inexpensive organic solar cell and method of producing same
CN1286666C (zh) 基材上图案层的制作方法
US8440565B2 (en) Semiconductor apparatus manufacturing method and semiconductor apparatus
US8546723B2 (en) Forming holes using laser energy
CN101552216B (zh) 电子装置及其制造方法
CN102598882A (zh) 接线电路板及其制造方法
US20090148594A1 (en) Interconnection element with plated posts formed on mandrel
KR100676012B1 (ko) 기판 접합체의 제조 방법, 기판 접합체, 전기 광학 장치의제조 방법 및 전기 광학 장치
US8872314B2 (en) Method for producing a component and device comprising a component
US20100319767A1 (en) Method for providing a contact on the back surface of a solar cell, and a solar cell with contacts provided according to the method
KR20200074196A (ko) 보호 물질을 사용한 관통 유리 비아 제조방법
CN101577232A (zh) 配线电路基板的制造方法
CN101765912B (zh) 用于制造电子部件的方法以及电子部件
US20050081376A1 (en) Robust interlocking via
KR20100097627A (ko) 기판상에 금속 구조물을 제조하기 위한 방법
US20200312713A1 (en) Microstructuring for electroplating processes
CN1585107B (zh) 形成多层互连结构的方法和多层布线板制造方法
US11716819B2 (en) Asymmetrical electrolytic plating for a conductive pattern
US20070264780A1 (en) Method of fabricating a vertical nano-transistor
RU2395938C1 (ru) Способ изготовления печатных плат
US20060226497A1 (en) Vertical nanotransistor, method for producing the same and memory assembly
CN107546139A (zh) 微铜柱的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130904

Termination date: 20161029