KR20100085518A

KR20100085518A - 표시기판, 이를 갖는 표시장치 및 표시기판의 제조 방법

Info

Publication number: KR20100085518A
Application number: KR1020090004849A
Authority: KR
Inventors: 유혜란; 우수한; 김수정; 유재진; 박승범; 엄윤성
Original assignee: 삼성전자주식회사
Priority date: 2009-01-21
Filing date: 2009-01-21
Publication date: 2010-07-29
Also published as: US8564753B2; EP2211230B1; JP2010170135A; EP2211230A1; CN101825824A; JP5599192B2; CN101825824B; US20100182557A1

Abstract

표시기판이 개시된다. 표시기판은 베이스 기판 및 화소 전극을 포함한다. 베이스 기판에는 화소 영역이 정의되고, 또한, 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결된 박막 트랜지스터가 형성된다. 화소전극은 박막 트랜지스터에 전기적으로 연결되고, 베이스 기판의 화소 영역에 형성된 복수의 가지 전극들 및 복수의 가지 전극들을 연결하는 연결 전극을 포함한다. 가지 전극들 각각은 절곡부를 구비하고, 인접한 가지 전극들의 절곡부는 서로 이격되어 있다. 화소 전극에 있어서, 가지 전극들의 절곡부가 서로 이격되어 있으므로, 화소 영역의 개구율이 향상된다.

화소전극, 개구율, 도메인

Description

표시기판, 이를 갖는 표시장치 및 표시기판의 제조 방법{DISPLAY SUBSTRATE, DISPLAY DEVICE HAVING THE SAME, AND METHOD OF MANUFACTURING THE DISPLAY SUBSTRATE}

본 발명은 액정표시장치에 사용될 수 있는 표시기판, 이를 갖는 표시장치 및 표시기판의 제조 방법에 관한 것이다.

액정표시장치는 현재 가장 널리 사용되고 있는 평판 표시장치 중 하나이다. 액정표시장치는 일반적으로 다수의 화소전극들이 형성된 하부기판, 상기 화소전극들에 대향하는 공통전극이 형성된 상부기판 및 상기 하부기판과 상기 상부기판 사이에 개재되는 액정층을 포함한다.

상기 액정표시장치는 상기 화소전극들과 상기 공통전극에 서로 다른 전압을 인가하여 전계를 생성하고, 생성된 전계를 상기 액정층에 인가하여 상기 액정층 내부의 액정분자들의 배열을 제어함으로써 영상을 표시한다. 상기 액정분자들은 일반적으로 일방향으로 연장된 형상을 갖고, 상기 액정분자들의 연장된 방향에 평행한 방향자를 갖는다. 상기 액정층을 통과하는 광량은 상기 액정분자들의 방향자와 입사광이 이루는 각도에 따라 변화한다. 따라서, 액정표시장치는 일반적으로 다른 표 시장치들에 비해 상대적으로 좁은 시야각 특성을 가진다.

이러한 액정표시장치의 좁은 시야각 특성을 해결하기 위하여, 다양한 기술이 개발되고 있다. 일 예로, 하나의 화소 영역을 여러 도메인들로 나누어 구동하는 PVA(Patterned Vertical Alignment) 모드를 채용하는 액정표시장치에 대한 연구들이 활발히 이루어지고 있다.

상기 PVA 모드를 채용하는 액정표시장치에서는, 상기 액정분자들을 상하 기판에 대해 수직하게 배향하고, 화소전극과 공통전극에 일정한 슬릿 패턴을 형성하거나 돌기 패턴을 형성함으로써, 화소 영역에 멀티 도메인을 형성한다.

하지만, 상기와 같이 슬릿 패턴이나 돌기 패턴을 형성하여 상기 화소 영역에 멀티 도메인을 형성하는 경우, 액정표시장치의 개구율이 감소될 수 있고, 액정분자들의 배열이 부분적으로 제어되지 않아서 시인성에 떨어질 수 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 시야각 및 화소영역의 개구율을 향상시킬 수 있는 표시기판을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시기판을 갖는 표시장치를 제공하는 것이다.

본 발명의 또 다른 목적은 상기 표시기판의 제조방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시기판은 베이 스 기판 및 화소 전극을 포함한다.

상기 베이스 기판에는 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결된 박막 트랜지스터가 형성된다. 또한, 상기 베이스 기판에는 화소 영역이 정의된다. 상기 화소 전극은 상기 베이스 기판의 화소 영역에 형성된 복수의 가지 전극 및 상기 가지 전극들을 연결하는 연결 전극을 포함한다. 상기 가지 전극들 각각은 절곡부를 구비하고, 인접한 가지 전극들의 절곡부는 서로 이격되어 있는 것이 바람직하다. 상기 화소 전극은 상기 박막 트랜지스터에 전기적으로 연결된다.

상기 가지 전극들 각각은 상기 게이트 라인에 대해 경사진 방향으로 연장된 제1 패턴부, 상기 제1 패턴부에 대해 경사진 방향으로 연장된 제2 패턴부 및 상기 제1 패턴부의 일단부와 상기 제2 패턴부의 일단부가 만나고 상기 절곡부가 형성되는 연결부를 포함할 수 있다. 예를 들면, 상기 화소 영역이 서로 인접하는 서브 영역들을 포함하는 경우, 상기 제1 패턴부 및 상기 제2 패턴부는 상기 서브 영역들 각각에 형성되고, 상기 연결부는 상기 서브 영역들의 경계를 따라 형성될 수 있다.

상기 연결부는 상기 제1 패턴부로부터 절곡되어 연장되는 제1 서브 패턴부와 상기 제2 패턴부로부터 절곡되어 연장되고 상기 제1 서브 패턴부와 만나서 상기 절곡부를 형성하는 제2 서브 패턴부를 포함하고, 상기 제1 서브 패턴부와 상기 제2 서브 패턴부가 이루는 각도는 상기 제1 패턴부와 상기 제2 패턴부가 이루는 각도보다 작거나 같을 수 있다. 이 경우, 상기 제1 패턴부와 상기 제2 패턴부가 이루는 각도는 90°이고, 상기 제1 서브 패턴부와 상기 제2 서브 패턴부가 이루는 각도는 6°내지 90°의 범위 내에 존재하는 것이 바람직하다.

상기 연결부는 상기 절곡부의 폭을 증가시키도록 상기 절곡부의 내면에 형성된 평탄화부를 더 포함할 수 있다. 상기 제1 패턴부 및 상기 제2 패턴부는 제1 폭을 가지고, 서로 인접하는 가지 전극들의 제1 패턴부 및 제2 패턴부는 제2 폭으로 이격되어 있는 경우, 상기 평탄화부를 포함하는 상기 절곡부의 폭은 상기 제1 폭보다 크고, 상기 제1 폭과 상기 제2 폭의 합보다 작은 것이 바람직하다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시장치는 표시기판, 대향기판 및 액정층을 포함한다.

표시기판은 제1 베이스 기판 및 화소전극을 포함한다. 상기 제1 베이스 기판은 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결된 박막 트랜지스터가 포함하고, 상기 제1 베이스 기판에는 화소 영역이 정의된다. 상기 화소 전극은 상기 박막 트랜지스터에 전기적으로 연결되어 있고, 상기 제1 베이스 기판의 화소 영역에 형성된 복수의 가지 전극들 및 상기 가지 전극들을 연결하는 연결 전극을 포함한다. 상기 가지 전극들 각각은 절곡부를 구비하고, 인접한 가지 전극들의 절곡부는 서로 이격되어 있다. 상기 대향기판은 상기 제1 베이스 기판에 대향하는 제2 베이스 기판을 포함한다. 상기 제2 베이스 기판에는 상기 화소전극과 대향하는 공통전극이 형성된다. 상기 액정층은 상기 표시기판과 상기 대향기판 사이에 형성된다.

상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 표시기판의 제조방법에 있어서는, 우선 화소 영역이 정의된 기판 상에 박막 트랜지스터가 형성된다. 그리고 나서, 상기 스위칭 소자가 형성된 기판 상에 패시베이션막 및 유기막을 순차적으로 증착하고, 상기 패시베이션막 및 상기 유기막에 상기 박막 트랜지스터를 부분적으로 노출시키는 콘택홀을 형성한다. 계속하여, 상기 콘택홀을 구비하는 상기 유기막 상부에 투명한 도전막을 형성한다. 그 후, 상기 투명한 도전막을 패터닝하여 상기 화소 영역에 형성된 복수의 가지 전극들 및 상기 가지 전극들을 연결하는 연결 전극을 포함하고, 상기 가지 전극들 각각은 절곡부를 구비하며, 인접한 가지 전극들의 절곡부는 서로 이격되어 있으며, 상기 박막 트랜지스터에 전기적으로 연결되는 화소전극을 형성한다.

이러한 표시기판, 이를 갖는 액정표시패널 및 이 액정표시패널의 제조방법에 의하면, 화소 전극이 서로 이격되어 있는 복수의 가지 전극들 및 상기 가지 전극들을 연결하는 연결 전극을 구비하기 때문에, 화소 영역을 다수의 도메인으로 분할할 수 있을 뿐만 아니라, 가지 전극들의 가운데 부분을 연결하는 도전 패턴들을 생략할 수 있게 된다. 그 결과, 액정표시장치의 시야각을 향상시킬 수 있을 뿐만 아니라, 화소 영역의 개구율을 향상시킬 수 있게 된다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 경우, 이는 다른 부분 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 아래에 있다고 할 경우, 이는 다른 부분 바로 아래에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

실시예 1

도 1은 본 발명의 실시예 1에 따른 액정표시장치의 평면도이고, 도 2는 도 1에 도시된 'A' 영역을 확대한 평면도이며, 도 3은 도 1에 도시된 액정표시장치의 단면도이다.

도 1, 도 2 및 도 3을 참조하면, 본 발명의 실시예 1에 따른 표시장치(10)는 표시기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.

상기 표시기판(100)은 제1 베이스 기판(110), 게이트 라인(GL), 게이트 절연막(120), 데이터 라인(DL), 박막 트랜지스터(SW), 패시베이션막(140), 유기막(150), 화소전극(160) 및 제1 배향막(170)을 포함한다.

상기 제1 베이스 기판(110)은 광을 투과시킬 수 있는 투명한 절연성 물질로 형성된다. 예를 들면, 상기 제1 베이스 기판(110)은 유리로 형성될 수 있다. 상기 제1 베이스 기판(110)에 사용되는 유리는 무알칼리 특성을 갖는 것이 바람직하다. 상기 유리가 알칼리 특성인 경우, 상기 유리에서 알칼리 이온이 액정 셀 중으로 용출되어 표시장치(10)의 표시 특성을 저하시킬 수 있고, 상기 용출된 알칼리 이온으로 인하여 액정을 밀봉하는 밀봉부재(미도시)와 상기 제1 베이스 기판(110) 사이의 부착력을 저하될 수 있으며, 상기 제1 베이스 기판(110)에 형성된 박막 트랜지스터(SW)의 동작에 악영향을 줄 수 있기 때문이다. 또한, 상기 제1 베이스 기판(110)은 광학적으로 등방성인 것이 바람직하다. 상기 제1 베이스 기판(110)에는 화소 영역(PA)이 정의된다.

상기 게이트 라인(GL)은 상기 제1 베이스 기판(110)의 인접한 화소 영역(PA) 들 사이에 형성되고, 제1 베이스 기판(110) 상에서 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 외부로부터 제공받은 게이트 신호를 상기 박막 트랜지스터(SW)에 제공하여 상기 박막 트랜지스터(SW)를 턴온(turn-on)시킨다. 일례로, 상기 게이트 라인(GL)은 알루미늄(Al) 및 몰리브덴(Mo)의 2중층으로 형성될 수 있다.

상기 게이트 절연막(120)은 상기 게이트 라인(GL) 및 게이트 전극(GE)을 덮도록 상기 제1 베이스 기판(110) 상부에 형성된다. 상기 게이트 절연막(120)은 실리콘 질화물 또는 실리콘 산화물 등으로 형성될 수 있다.

상기 데이터 라인(DL)은 인접한 화소 영역(PA)들 사이에 형성되고, 상기 게이트 절연막(120) 상에서 게이트 라인(GL)의 연장 방향인 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 제2 방향(D2)은 상기 제1 방향(D1)과 직교할 수 있다. 상기 데이터 라인(DL)은 외부로부터 제공받은 데이터 신호를 상기 박막 트랜지스터(SW)를 경유하여 상기 화소전극(160)에 인가한다.

상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL)과 전기적으로 연결된 게이트 전극(GE), 상기 게이트 전극(GE)에 대응되고 상기 게이트 절연막(120) 상부에 형성된 반도체 패턴(130), 상기 데이터 라인(DL)과 전기적으로 연결된 소스 전극(SE) 및 상기 화소전극(160)과 전기적으로 연결된 드레인 전극(DE)으로 구성된다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 반도체 패턴(130)의 상부에 배치되고, 서로 이격되어 있다. 상기 게이트 라인(GL)으로부터의 게이트 신호가 상기 박막 트랜지스터(SW)의 상기 게이트 전극(GE)에 제공되면, 상기 반도체 패턴(130)은 부도체에서 도체로 성질이 변화한다. 즉, 상기 게이트 신호가 상기 게이 트 전극(GE)에 인가되면, 상기 박막 트랜지스터(SW)가 턴온(turn-on)된다. 상기 박막 트랜지스터(SW)가 턴온(turn-on)되면, 데이터 라인(DL)으로부터 상기 소스 전극(SE)에 인가된 데이터 신호는 반도체 패턴(130) 및 드레인 전극(DE)을 경유하여 상기 화소전극(160)에 인가된다.

상기 패시베이션막(140)은 상기 데이터 라인(DL) 및 상기 박막 트랜지스터(SW)를 덮도록 상기 게이트 절연막(120) 상부에 형성된다. 일례로, 상기 패시베이션막(140)은 상기 게이트 절연막(120)과 동일하게 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있다.

상기 유기막(150)은 상기 패시베이션막(140) 상부에 형성되고, 상기 표시기판(100)을 평탄화시키는 역할을 한다. 또한, 상기 유기막(150)은 상기 화소 전극(160)과 상기 데이터 라인(DL)과의 사이에 발생될 수 있는 기생용량을 감소시킨다. 따라서, 상기 데이터 라인(DL)이 상기 화소 전극(160)과 중첩하지 않는 경우, 상기 유기막(150)은 생략될 수 있다. 상기 패시베이션막(140) 및 상기 유기막(150)에는 상기 드레인 전극(DE)의 일부를 노출시키는 콘택홀(CNT)이 형성된다.

상기 화소전극(160)은 상기 제1 베이스 기판(110)의 화소 영역(PA)에 대응되도록 상기 유기막(150) 위에 형성된다. 상기 화소 전극(160)은 투명한 도전성 물질로 이루어질 수 있다. 예를 들면, 상기 화소전극(160)은 인듐틴옥사이드(ITO) 또는 인듐징크옥사이드(IZO)로 형성될 수 있다. 상기 화소전극(160)은 상기 패시베이션막(140) 및 상기 유기막(150)에 형성된 상기 콘택홀(CNT)을 통해 상기 박막 트랜지스터(SW)의 드레인 전극(DE)에 전기적으로 연결된다. 상기 데이터 라인(DL)에 인가 된 데이터 신호는 상기 박막 트랜지스터(SW)의 소스 전극(SE) 및 드레인 전극(DE)을 경유하여 상기 화소 전극(160)에 인가되고, 상기 화소 전극(160)에 인가된 데이터 신호와 대향 기판(200)의 공통 전극(250)에 인가된 공통전압에 의해 액정층(300)에 인가되는 전기장이 형성된다.

상기 제1 배향막(170)은 상기 화소전극(160)을 덮도록 상기 유기막(150) 위에 형성된다. 상기 제1 배향막(170)은 상기 액정층(300)의 액정 분자들을 초기 배향시키고, 액정분자의 응답 속도를 향상시킨다.

상기 제1 베이스 기판(110) 상부에는 스토리지 라인(STL)이 더 형성될 수 있다. 상기 스토리지 라인(STL)은 상기 게이트 절연막(120) 하부에 형성되고, 상기 게이트 라인(GL)과 평행하게 연장된다. 상기 스토리지 라인(STL)은 상기 화소전극(160) 및 상기 박막 트랜지스터(SW)의 드레인 전극(DE)과 부분적으로 중첩되게 형성된다. 상기 스토리지 라인(STL), 상기 화소전극(160) 및 상기 게이트 절연막(120)과 상기 패시베이션막(140)에 의해 스토리지 커패시터가 정의된다. 상기 스토리지 커패시터는 상기 화소전극(160)에 인가된 전압을 한 프레임(frame) 동안 일정하게 유지시키는 역할을 한다.

도 1 및 도 2를 다시 참조하면, 상기 화소 전극(160)은 복수의 가지 전극들(161, 162, 163, 164) 및 연결 전극(165)을 포함한다.

상기 가지 전극들(161, 162, 163, 164)은 상기 화소 영역(PA)에 형성되어 상기 화소 영역(PA)을 다수의 도메인(S1, S2, S3, S4)으로 분할한다. 상기 가지 전극들(161, 162, 163, 164) 각각은 절곡부를 구비하고, 인접한 가지 전극들의 절곡부 는 서로 이격되어 있다. 예를 들면, 상기 가지 전극들(161, 162, 163, 164) 각각은 가운데 부분이 절곡된 "V"자 형상을 가질 수 있다. 구체적으로, 상기 가지 전극들(161, 162, 163, 164) 각각은 제1 패턴부(161a, 162a, 163a, 164a), 제2 패턴부(161b, 162b, 163b, 164b) 및 연결부(161c, 162c, 163c, 164c)를 구비한다. 상기 제1 패턴부(161a, 162a, 163a, 164a)는 일방향으로 연장되고, 상기 제2 패턴부(161b, 162b, 163b, 164b)는 상기 제1 패턴부(161a, 162a, 163a, 164a)에 대해 경사진 방향으로 연장된다. 상기 제2 패턴부(161b, 162b, 163b, 164b)는 상기 제1 패턴부(161a, 162a, 163a, 164a)에 대해 약 90° 경사진 방향으로 연장되는 것이 바람직하다. 상기 연결부(161c, 162c, 163c, 164c)는 상기 제1 패턴부(161a, 162a, 163a, 164a)의 일단부와 상기 제2 패턴부(161b, 162b, 163b, 164b)의 일단부가 만나는 곳으로서, 상기 연결부(161c, 162c, 163c, 164c)에는 상기 절곡부가 형성된다. 상기 제1 패턴부(161a, 162a, 163a, 164a)의 폭은 상기 제2 패턴부(161b, 162b, 163b, 164b)의 폭과 다를 수 있으나, 동일한 것이 바람직하다.

상기 화소 영역(PA)이 서로 인접하는 2개의 서브 영역들을 포함하는 경우, 상기 제1 패턴부(161a, 162a, 163a, 164a) 및 상기 제2 패턴부(161b, 162b, 163b, 164b)는 상기 인접한 서브 영역들에 각각 형성되고, 상기 연결부(161c, 162c, 163c, 164c)는 상기 인접한 서브 영역들의 경계를 따라 형성된다.

예를 들면, 상기 화소 영역(PA)이 제1 서브 영역(S1), 상기 게이트 라인(GL)의 연장방향을 따라 상기 제1 서브 영역(S1)에 인접한 제2 서브 영역(S2), 상기 데이터 라인(DL)의 연장방향을 따라 상기 제2 서브 영역(S2)에 인접한 제3 서브 영 역(S3) 및 상기 게이트 라인(GL)의 연장방향을 따라 상기 제1 서브 영역(S1)에 인접하고 상기 데이터 라인(DL)의 연장방향을 따라 상기 제3 서브 영역(S3)에 인접한 제4 서브 영역(S4)을 포함하는 경우, 상기 가지 전극들은 복수의 제1 가지 전극들(161), 복수의 제2 가지 전극들(162), 복수의 제3 가지 전극들(163) 및 복수의 제4 가지 전극들(164)을 포함할 수 있다.

상기 제1 가지 전극들(161) 각각은 상기 제1 서브 영역(S1)에 형성된 제1 패턴부(161a), 상기 제2 서브 영역(S2)에 형성된 제2 패턴부(161b) 및 상기 제1 서브 영역(S1)과 상기 제2 서브 영역(S2)의 경계를 따라 형성되는 연결부(161c)를 구비한다. 인접한 상기 제1 가지 전극들(161)의 연결부(161c)는 소정 간격만큼 서로 이격되어 있다. 상기 제1 가지 전극들(161)의 제1 패턴부(161a)는 상기 게이트 라인(GL)에 대해 -45° 방향으로 기울어지고, 상기 제1 가지 전극들(161)의 제2 패턴부(161b)는 상기 게이트 라인(GL)에 대해 -135° 방향으로 기울어지도록 형성되는 것이 바람직하다.

상기 제2 가지 전극들(162) 각각은 상기 제2 서브 영역(S2)에 형성된 제1 패턴부(162a), 상기 제3 서브 영역(S3)에 형성된 제2 패턴부(162b) 및 상기 제2 서브 영역(S2)과 상기 제3 서브 영역(S3)의 경계를 따라 형성되는 연결부(162c)를 구비한다. 인접한 상기 제2 가지 전극들(162)의 연결부(162c)는 소정 간격만큼 서로 이격되어 있다. 상기 제2 가지 전극들(162)의 제1 패턴부(162a)는 상기 게이트 라인(GL)에 대해 -135° 방향으로 기울어지고, 상기 제2 가지 전극들(162)의 제2 패턴부(162b)는 상기 게이트 라인(GL)에 대해 -45° 방향으로 기울어지도록 형성되는 것이 바람직하다. 예를 들면, 상기 제2 가지 전극들(162)은 상기 제1 가지 전극들(161)을 시계 방향으로 90°만큼 회전시킨 형상을 가질 수 있다.

상기 제3 가지 전극들(163) 각각은 상기 제3 서브 영역(S3)에 형성된 제1 패턴부(163a), 상기 제4 서브 영역(S4)에 형성된 제2 패턴부(163b) 및 상기 제3 서브 영역(S3)과 상기 제4 서브 영역(S4)의 경계를 따라 형성되는 연결부(163c)를 구비한다. 인접한 상기 제3 가지 전극들(163)의 연결부(163c)는 소정 간격만큼 서로 이격되어 있다. 상기 제3 가지 전극들(163)의 제1 패턴부(163a)는 상기 게이트 라인(GL)에 대해 135° 방향으로 기울어지고, 상기 제3 가지 전극들(163)의 제2 패턴부(163b)는 상기 게이트 라인(GL)에 대해 45° 방향으로 기울어지도록 형성되는 것이 바람직하다. 예를 들면, 상기 제3 가지 전극들(163)은 상기 제1 가지 전극들(161)을 시계 방향으로 180°만큼 회전시킨 형상을 가질 수 있다.

상기 제4 가지 전극들(164) 각각은 상기 제4 서브 영역(S4)에 형성된 제1 패턴부(164a), 상기 제1 서브 영역(S1)에 형성된 제2 패턴부(164b) 및 상기 제4 서브 영역(S4)과 상기 제1 서브 영역(S1)의 경계를 따라 형성되는 연결부(164c)를 구비한다. 인접한 상기 제4 가지 전극들(164)의 연결부(164c)는 소정 간격만큼 서로 이격되어 있다. 상기 제4 가지 전극들(164)의 제1 패턴부(164a)는 상기 게이트 라인(GL)에 대해 45° 방향으로 기울어지고, 상기 제4 가지 전극들(164)의 제2 패턴부(164b)는 상기 게이트 라인(GL)에 대해 135° 방향으로 기울어지도록 형성되는 것이 바람직하다. 예를 들면, 상기 제4 가지 전극들(164)은 상기 제1 가지 전극들(161)을 시계 방향으로 270°만큼 회전시킨 형상을 가질 수 있다.

상기와 같이 가지 전극들(161, 162, 163, 164)을 형성하는 경우, 상기 제1 및 제3 서브 영역(S1, S3)에는 상기 게이트 라인(GL)에 대해 약 135° 방향으로 경사진 방향으로 연장되는 패턴부들이 형성되고, 상기 제2 및 제4 서브 영역(S2, S4)에는 상기 게이트 라인(GL)에 대해 약 45° 방향으로 경사진 방향으로 연장되는 패턴부들이 형성되므로, 하나의 화소 영역(PA)을 다수의 도메인으로 분할할 수 있게 된다.

상기 연결 전극(165)은 상기 가지 전극들(161, 162, 163, 164)을 연결한다. 예를 들면, 상기 연결 전극(165)은 상기 가지 전극들(161, 162, 163, 164)의 단부들을 서로 연결할 수 있다. 상기 가지 전극들(161, 162, 163, 164) 각각은 서로 일정 간격만큼 이격되어 있고, 상기 연결 전극(165)은 서로 이격되어 있는 상기 가지 전극들(161, 162, 163, 164)을 전기적으로 연결하는 기능을 수행한다. 상기 연결 전극(165)의 폭(W3)은 상기 제1 패턴부(161a, 162a, 163a, 164a) 또는 상기 제2 패턴부(161b, 162b, 163b, 164b)의 폭(W1)보다 큰 것이 바람직하다.

상기 연결 전극(165)은 화소 영역(PA)의 외곽을 따라 연장되는 것이 바람직하다. 즉, 상기 연결 전극(165)의 형상은 상기 화소 영역(PA)의 형상에 따라 결정될 수 있다. 예를 들면, 상기 화소 영역(PA)이 직사각형 형상을 가지는 경우, 상기 연결 전극(165)은 상기 화소 영역(PA)에 대응하는 직사각형 프레임 형상을 가질 수 있다. 상기 연결 전극(165)은 게이트 라인(GL) 및/또는 데이터 라인(DL)과 중첩하지 않도록 상기 화소 영역(PA)의 내부에 형성될 수 있지만, 상기 연결 전극(165)은 이와 달리 상기 데이터 라인(DL) 및/또는 상기 게이트 라인(GL)과 부분적으로 중첩 하도록 형성될 수도 있다.

상기 화소전극(160)은 상기 연결 전극(165)을 통하여 상기 박막 트랜지스터(SW)의 드레인 전극(DE)에 전기적으로 연결되도록 형성되는 것이 바람직하다.

도 3을 다시 참조하면, 상기 대향 기판(200)은 상기 표시기판(100)과 마주보도록 배치된다.

상기 대향 기판(200)은 제2 베이스 기판(210), 차광 패턴(220), 컬러 필터(230), 오버 코팅층(240), 공통전극(250) 및 제2 배향막(260)을 포함할 수 있다.

상기 제2 베이스 기판(210)은 광을 투과시킬 수 있는 투명한 절연성 물질로 형성되는 것이 바람직하다. 예를 들면, 상기 제2 베이스 기판(210)은 투명하고, 무알칼리 특성을 가지며, 광학적으로 등방성인 유리로 형성될 수 있다.

상기 차광 패턴(220)은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 박막 트랜지스터(SW)에 대응되게 상기 제2 베이스 기판(210)에 형성된다. 본 발명의 일 실시예에서, 상기 차광 패턴(220)은 포토레지스터(Photoresist) 성분을 포함하는 불투명한 유기물질로 형성될 수 있다. 상기 불투명한 유기물질은 카본 블랙(Carbon Black), 안료 혼합물, 염료 혼합물을 포함한다. 본 발명의 다른 실시예에서, 상기 차광 패턴(220)은 크롬(Cr), 산화 크롬(CrOx), 질화 크롬(CrNx) 등과 같은 금속 물질로 형성될 수 있다. 또한, 후술될 컬러 필터(230)를 중첩하여 차광 영역을 통과하는 광을 차단하는 경우, 상기 차광 패턴(220)은 생략될 수 있다.

상기 컬러 필터(230)는 상기 차광 패턴(220)이 형성된 상기 제2 베이스 기판(210)에 형성되고, 상기 화소전극(160)에 대응된다. 상기 컬러 필터(230)는 소정 의 파장을 갖는 광만을 선택적으로 투과시킨다. 일례로, 상기 컬러 필터(230)는 적색광을 투과시키는 적색 컬러 필터, 녹색광을 투과시키는 녹색 컬러 필터 및 청색광을 투과시키는 청색 컬러 필터를 포함할 수 있다.

상기 오버 코팅층(240)은 상기 차광 패턴(220) 및 상기 컬러 필터층(230)이 형성된 상기 제2 베이스 기판(210)의 상부에 형성된다. 상기 오버 코팅층(240)은 상기 컬러 필터(230)를 보호하고, 상기 컬러 필터(230)가 형성된 상기 제2 베이스 기판(210)의 표면을 평탄화한다.

상기 공통전극(250)은 투명한 도전성 물질로 이루어지며, 상기 오버 코팅층(240) 상부에 형성된다. 상기 공통전극(250)은 상기 화소전극(160)에 대향하고, 상기 제2 베이스 기판(210)의 전면에 걸쳐 전체적으로 형성된다. 상기 공통전극(250)에는 공통 전압(Vcom)이 인가된다.

상기 제2 배향막(260)은 상기 공통전극(250) 상부에 형성되어 상기 제1 배향막(170)과 함께 상기 액정층(300)의 액정분자들를 초기 배향시킨다.

상기 액정층(300)은 상기 표시기판(100) 및 상기 대향 기판(200) 사이에 개재된다. 예를 들면, 액정 분자들이 상기 표시기판(100), 상기 대향기판(200) 및 상기 표시기판(100)과 상기 대향 기판(200)의 사이에 형성된 밀봉부재(미도시)에 의해 정의되는 공간에 밀봉되어 상기 액정층(300)을 형성한다.

상기 표시장치(10)는 하부 편광판(180) 및 상부 편광판(270)을 더 포함할 수 있다.

상기 하부 편광판(180)은 상기 제1 베이스 기판(110)의 하면에 부착된다. 상 기 하부 편광판(180)은 제1 편광축을 구비하여 백라이트(미도시)로부터 제공된 광 중 상기 제1 편광축에 평행한 성분은 투과시키고, 나머지 성분은 반사 또는 흡수한다. 즉, 상기 하부 편광판(180)은 광을 제1 편광축 방향으로 편광시킨다.

상기 상부 편광판(270)은 상기 제2 베이스 기판(210)의 상면에 부착되고, 상기 제1 편광축과 다른 제2 편광축을 구비한다. 상기 제2 편광축의 방향은 상기 제1 편광축의 방향과 직교할 수 있다. 상기 상부 편광판(270)은 액정층(300)을 통과한 광 또는 외부에서 제공된 광 중 상기 제2 편광축에 평행한 성분은 투과시키고, 나머지 성분은 반사 또는 흡수한다.

이와 같이, 본 발명의 실시예 1에 따른 표시장치(10)는 서로 이격되어 있는 복수의 가지 전극들(161, 162, 163, 164) 및 상기 가지 전극들(161, 162, 163, 164)을 연결하는 연결 전극(165)을 구비하는 화소 전극(160)을 포함하기 때문에, 화소 영역(PA)을 다수의 도메인으로 분할할 수 있을 뿐만 아니라, 가지 전극들의 가운데 부분을 연결하는 도전 패턴들을 생략할 수 있게 된다. 그 결과, 표시장치의 시야각이 향상될 뿐만 아니라, 화소 영역(PA)의 개구율을 향상된다.

도 4a 내지 도 4h는 도 1 내지 도 3에 설명된 표시기판을 제조하는 방법을 설명하기 위한 단면도들이다.

도 1, 도 2, 도 3 및 도 4a를 참조하면, 베이스 기판(110) 상부에 스퍼터링(sputtering) 등의 방법으로 게이트 금속을 증착하여 게이트 금속층을 형성한다. 예를 들어, 알루미늄(Al) 및 몰리브덴(Mo)의 2중층을 대략 3000Å 두께로 증착하여 상기 게이트 금속층을 형성할 수 있다. 이 후, 상기 게이트 금속층을 사진-식각 공 정에 통해 패터닝함으로써, 도 4a에 도시된 바와 같이 게이트 라인(GL) 및 상기 게이트 라인(GL)으로부터 돌출된 게이트 전극(GE)을 형성한다. 상기 게이트 라인(GL)은 상기 베이스 기판(102) 상에서 제1 방향(D1)으로 연장된다.

도 1, 도 2, 도 3 및 도 4b도를 참조하면, 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)이 형성된 상기 베이스 기판(110)의 상부에 게이트 절연막(120) 및 반도체 패턴(130)을 형성한다. 상기 게이트 절연막(120)은 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)을 덮도록 상기 베이스 기판(110)의 전면에 형성된다. 예를 들면, 실리콘 질화물 또는 실리콘 산화물을 약 4500Å 의 두께로 증착하여 상기 게이트 절연막(120)을 형성할 수 있다. 계속하여, 상기 게이트 절연막(120) 상부에 반도체층이 형성된다. 상기 반도체층은 약 2000Å 두께의 아몰퍼스실리콘층(a-Si) 및 n+ 이온이 고농도로 도핑되고, 약 500Å 두께인 n+ 아몰퍼스실리콘층(n+ a-Si)을 포함할 수 있다. 상기 반도체층을 식각하여 도 4b에 도시된 바와 같이 반도체 패턴(130)을 형성한다. 상기 반도체 패턴(130)은 상기 게이트 전극(GE)의 상부에 형성된다.

도 1, 도 2, 도 3 및 도 4c를 참조하면, 상기 게이트 절연막(120) 위에 데이터 금속층을 형성한다. 예를 들면, 몰리브덴-알루미늄-몰리브덴으로 이루어지는 3중층을 각각 약 300Å , 2500Å , 1000Å 두께로 증착하여 상기 데이터 금속층을 형성할 수 있다.

이 후, 상기 데이터 금속층을 패터닝하여 도 4c에 도시된 바와 같이 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 상기 데이터 라인(DL)은 상기 게이트 절연막(120) 상에서 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 상기 반도체 패턴(130) 상부로 돌출되어 형성된다. 상기 드레인 전극(DE)은 상기 반도체 패턴(130) 상부에서 상기 소스 전극(SE)과 이격되게 배치되고, 상기 드레인 전극(DE)의 일부는 상기 화소 영역(PA) 내부로 연장된다.

상기 게이트 전극(GE), 상기 반도체 패턴(130), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 삼단자 소자인 상기 박막 트랜지스터(SW)를 구성한다.

도 1, 도 2, 도 3 및 도 4d를 참조하면, 상기 데이터 라인(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 덮도록 상기 베이스 기판(110)의 상부에 패시배이션막(130)이 형성된다. 예를 들면, 실리콘 질화물 또는 실리콘 산화물을 약 2000Å 두께로 증착하여 상기 패시배이션막(130)을 형성할 수 있다.

도 1, 도 2, 도 3 및 도 4e를 참조하면, 상기 패시배이션막(130) 상부에 유기막(150)을 형성한다. 상기 유기막(150)은 약 2.0 ㎛ 두께로 형성될 수 있다. 상기 유기막(150) 및 상기 패시배이션막(130)에는 상기 드레인 전극(DE)의 일부를 노출시키는 콘택홀(CNT)이 형성될 수 있다. 상기 화소 전극(160)이 상기 데이터 라인(DL)과 중첩되지 않는 경우, 상기 유기막(150)은 생략될 수도 있다.

도 1, 도 2, 도 3 및 도 4f를 참조하면, 상기 유기막(150) 상부에 투명한 도전막(160')을 형성한다. 예를 들면, ITO 또는 IZO와 같은 투명한 도전성 물질을 약 900Å 두께로 증착하여 상기 투명한 도전막(160')을 형성할 수 있다. 이 후, 상기 투명한 도전막(160')을 패터닝하여 상기 화소 전극(160)을 형성한다. 상기 화소 전 극(160)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)에 접촉된다.

상기 화소 전극(160)은 복수의 가지 전극들(161, 162, 163, 164) 및 연결전극(165)을 포함하고, 화소전극(160)의 구체적인 구성은 위에서 설명되었으므로 더 이상의 구체적인 설명은 생략한다.

도 1, 도 2, 도 3 및 도 4h를 참조하면, 상기 화소 전극(160)이 형성된 베이스 기판(110)의 전면에 하부 배향막(168)을 형성한다. 상기 하부 배향막(168)은 상기 액정층(300)의 액정 분자를 초기 배향시킨다.

실시예 2

도 5는 본 발명의 실시예 2에 따른 액정표시장치의 평면도이고, 도 6은 도 5에 도시된 'B' 영역을 확대한 평면도이다. 본 발명의 실시예 2에 따른 표시장치는 화소 전극의 구성을 제외하고는 앞에서 설명된 본 발명의 실시예 1에 따른 표시장치와 실질적으로 동일하거나 유사하다. 따라서, 본 발명의 실시예 2를 설명함에 있어서, 앞에서 설명된 본 발명의 실시예 1과 중복된 설명은 생략한다.

도 5 및 도 6을 참조하면, 본 발명의 실시예 2에 따른 표시장치는 표시기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.

상기 표시기판(100)은 제1 베이스 기판(110), 게이트 라인(GL), 게이트 절연막(120), 데이터 라인(DL), 박막 트랜지스터(SW), 패시베이션막(140), 유기막(150), 화소전극(560) 및 제1 배향막(170)이 포함한다.

상기 화소전극(560)은 화소 영역(PA)에 대응되도록 상기 유기막(150) 위에 형성되고, 상기 패시베이션막(140) 및 상기 유기막(150)에 형성된 상기 콘택 홀(CNT)을 통해 상기 박막 트랜지스터(SW)의 드레인 전극(DE)에 전기적으로 연결된다.

상기 화소 전극(560)은 복수의 가지 전극들(561, 562, 563, 564) 및 연결 전극(565)을 포함한다.

상기 가지 전극들(561, 562, 563, 564)은 상기 화소 영역(PA)에 형성되어 상기 화소 영역(PA)을 다수의 도메인으로 분할한다. 상기 가지 전극들(561, 562, 563, 564) 각각은 절곡부를 구비하고, 인접한 가지 전극들의 절곡부는 서로 이격되어 있다. 예를 들면, 상기 가지 전극들(561, 562, 563, 564) 각각은 가운데 부분이 절곡된 "V"자 형상을 가질 수 있다. 구체적으로, 상기 가지 전극들(561, 562, 563, 564) 각각은 제1 패턴부(561a, 562a, 563a, 564a), 제2 패턴부(561b, 562b, 563b, 564b) 및 연결부(561c, 562c, 563c, 564c)를 구비한다. 상기 제1 패턴부(561a, 562a, 563a, 564a)는 일방향으로 연장되고, 상기 제2 패턴부(561b, 562b, 563b, 564b)는 상기 제1 패턴부(561a, 562a, 563a, 564a)에 대해 경사진 방향으로 연장된다. 상기 제2 패턴부(561b, 562b, 563b, 564b)는 상기 제1 패턴부(561a, 562a, 563a, 564a)에 대해 약 90° 경사진 방향으로 연장되는 것이 바람직하다.

상기 연결부(561c, 562c, 563c, 564c)는 상기 제1 패턴부(561a, 562a, 563a, 564a)의 일단부와 상기 제2 패턴부(561b, 562b, 563b, 564b)의 일단부가 만나는 곳으로서, 상기 연결부(561c, 562c, 563c, 564c)에는 상기 절곡부가 형성된다.

상기 가지 전극들(561, 562, 563, 564) 중 인접한 서브 화소 영역에 걸쳐 형성된 제1 가지 전극(561)을 예로 들어 상기 연결부(561c)의 구성을 구체적으로 설 명한다. 상기 연결부(561c)는 상기 제1 패턴부(561a)로부터 절곡되어 연장되는 제1 서브 패턴부(561a')와 상기 제2 패턴부(561b)로부터 절곡되어 연장되고 상기 제1 서브 패턴부(561a')와 만나서 상기 절곡부를 형성하는 제2 서브 패턴부(561b')를 포함한다.

상기 제1 서브 패턴부(561a')와 상기 제2 서브 패턴부(561b')가 만나서 이루는 각도(θ1)는 상기 제1 패턴부(561a)와 상기 제2 패턴부(561b)가 이루는 각도(θ2)보다 작거나 같은 것이 바람직하다. 구체적으로, 상기 제1 패턴부(561a)와 상기 제2 패턴부(561b)가 이루는 각도(θ2)가 약 90°인 경우, 상기 제1 서브 패턴부(561a')와 상기 제2 서브 패턴부(561b')가 만나서 이루는 각도(θ1)는 약 6° 내지 약 90°의 범위 내에 존재하는 것이 바람직하다.

상기 화소 영역(PA)이 서로 인접하는 2개의 서브 영역들(S1, S2)을 포함하는 경우, 상기 제1 패턴부(561a) 및 상기 제2 패턴부(561b)는 상기 서브 영역들(S1, S2)에 각각 형성되고, 상기 연결부(561c)는 상기 서브 영역들(S1, S2)의 경계를 따라 형성된다. 상기 제1 패턴부(561a) 및/또는 상기 제2 패턴부(561b)는 제1 폭(W1)을 가지는 경우, 상기 서브 영역들(S1, S2)의 경계를 기준으로 한 상기 연결부(561c)의 폭(W4)은 상기 제1 폭(W1)보다는 크고, 상기 제1 폭(W1)의 10배보다는 작거나 같은 것이 바람직하다.

상기 화소 영역(PA)이 제1 서브 영역(S1), 상기 게이트 라인(GL)의 연장방향을 따라 상기 제1 서브 영역(S1)에 인접한 제2 서브 영역(S2), 상기 데이터 라인(DL)의 연장방향을 따라 상기 제2 서브 영역(S2)에 인접한 제3 서브 영역(S3) 및 상기 게이트 라인(GL)의 연장방향을 따라 상기 제1 서브 영역(S1)에 인접하고 상기 데이터 라인(DL)의 연장방향을 따라 상기 제3 서브 영역(S3)에 인접한 제4 서브 영역(S4)을 포함하는 경우, 상기 가지 전극들(561, 562, 563, 564)은 본 발명의 실시예 1에 따른 표시장치의 화소 전극(160)과 유사하게, 복수의 제1 가지 전극들(561), 복수의 제2 가지 전극들(562), 복수의 제3 가지 전극들(563) 및 복수의 제4 가지 전극들(564)을 포함할 수 있다.

상기 제1 가지 전극들(561)은 상기 제1 서브 영역(S1)에 형성된 제1 패턴부(561a), 상기 제2 서브 영역(S2)에 형성된 제2 패턴부(561b) 및 상기 제1 서브 영역(S1)과 상기 제2 서브 영역(S2)의 경계를 따라 형성되는 연결부(561c)를 구비한다. 인접한 상기 제1 가지 전극들(561)의 연결부(561c)는 소정 간격만큼 서로 이격되어 있다.

상기 제2 가지 전극들(562)은 상기 제2 서브 영역(S2)에 형성된 제1 패턴부(562a), 상기 제3 서브 영역(S3)에 형성된 제2 패턴부(562b) 및 상기 제2 서브 영역(S2)과 상기 제3 서브 영역(S3)의 경계를 따라 형성되는 연결부(562c)를 구비한다. 인접한 상기 제2 가지 전극들(562)의 연결부(562c)는 소정 간격만큼 서로 이격되어 있다.

상기 제3 가지 전극들(563)은 상기 제3 서브 영역(S3)에 형성된 제1 패턴부(563a), 상기 제4 서브 영역(S4)에 형성된 제2 패턴부(563b) 및 상기 제3 서브 영역(S3)과 상기 제4 서브 영역(S4)의 경계를 따라 형성되는 연결부(563c)를 구비한다. 인접한 상기 제3 가지 전극들(563)의 연결부(563c)는 소정 간격만큼 서로 이 격되어 있다.

상기 제4 가지 전극들(564)은 상기 제4 서브 영역(S4)에 형성된 제1 패턴부(564a), 상기 제1 서브 영역(S1)에 형성된 제2 패턴부(564b) 및 상기 제4 서브 영역(S4)과 상기 제1 서브 영역(S1)의 경계를 따라 형성되는 연결부(564c)를 구비한다. 인접한 상기 제4 가지 전극들(564)의 연결부(564c)는 소정 간격만큼 서로 이격되어 있다.

본 실시예에 따른 표시기판의 제조 방법은 상기 화소 전극의 연결부의 구조를 제외하고는 본 발명의 실시예 1에 따른 표시기판의 제조방법과 실질적으로 동일하므로, 중복되는 상세한 설명은 생략하기로 한다.

일반적으로 마이크로 슬릿 구조의 화소 전극을 이용하여 하나의 화소 영역(PA)을 다수의 도메인으로 분할하는 경우, 인접한 도메인 사이에서는 액정이 제어되지 않는 영역이 발생될 수 있다. 하지만, 본 발명에 따라 화소 전극을 형성하는 경우, 화소 영역(PA)을 다수의 도메인으로 분할할 수 있을 뿐만 아니라, 상기 액정이 제어되지 않는 영역의 범위를 최소화 할 수 있다.

실시예 3

도 7은 본 발명의 실시예 3에 따른 액정표시장치의 평면도이고, 도 8은 도 7에 도시된 'C' 영역을 확대한 평면도이다. 본 발명의 실시예 3에 따른 표시장치는 화소 전극의 구성을 제외하고는 앞에서 설명된 본 발명의 실시예 1에 따른 표시장치와 실질적으로 동일하거나 유사하다. 따라서, 본 발명의 실시예 3을 설명함에 있어서, 앞에서 설명된 본 발명의 실시예 1과 중복된 설명은 생략한다.

도 7 및 도 8을 참조하면, 본 발명의 실시예 3에 따른 표시장치(10)는 표시기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.

상기 표시기판(100)은 제1 베이스 기판(110), 게이트 라인(GL), 게이트 절연막(120), 데이터 라인(DL), 박막 트랜지스터(SW), 패시베이션막(140), 유기막(150), 화소전극(660) 및 제1 배향막(170)이 포함한다.

상기 화소전극(660)은 화소 영역(PA)에 대응되도록 상기 유기막(150) 위에 형성되고, 상기 패시베이션막(140) 및 상기 유기막(150)에 형성된 상기 콘택홀(CNT)을 통해 상기 박막 트랜지스터(SW)의 드레인 전극(DE)에 전기적으로 연결된다.

상기 화소 전극(660)은 복수의 가지 전극들(661) 및 연결 전극(665)을 포함한다.

상기 가지 전극들(661)은 상기 화소 영역(PA)에 형성되어 상기 화소 영역(PA)을 다수의 도메인으로 분할한다. 상기 가지 전극들(661, 662, 663, 664) 각각은 절곡부를 구비하고, 인접한 가지 전극들의 절곡부는 서로 이격되어 있다. 예를 들면, 상기 가지 전극들(661, 662, 663, 664) 각각은 가운데 부분이 절곡된 "V"자 형상을 가질 수 있다. 구체적으로, 상기 가지 전극들(661, 662, 663, 664) 각각은 제1 패턴부(661a, 662a, 663a, 664a), 제2 패턴부(661b, 662b, 663b, 664b) 및 연결부(661c, 662c, 663c, 664c)를 구비한다. 상기 제1 패턴부(661a, 662a, 663a, 664a)는 일방향으로 연장되고, 상기 제2 패턴부(661b, 662b, 663b, 664b)는 상기 제1 패턴부(661a, 662a, 663a, 664a)에 대해 경사진 방향으로 연장된다. 상기 제2 패턴부(661b, 662b, 663b, 664b)는 상기 제1 패턴부(661a, 662a, 663a, 664a)에 대해 약 90° 경사진 방향으로 연장되는 것이 바람직하다.

상기 연결부(661c, 662c, 663c, 664c)는 상기 제1 패턴부(661a, 662a, 663a, 664a)의 일단부와 상기 제2 패턴부(661b, 662b, 663b, 664b)의 일단부가 만나는 곳으로서, 상기 연결부(661c, 662c, 663c, 664c)에는 상기 절곡부가 형성된다.

상기 가지 전극들(661, 662, 663, 664) 중 인접한 서브 화소 영역에 걸쳐 형성된 제1 가지 전극(661)을 예로 들어 상기 연결부(661c)의 구성을 구체적으로 설명한다. 상기 연결부(661c)에는 상기 절곡부의 폭을 증가시키기 위한 평탄화부(661c')가 형성된다. 상기 평탄화부(661c')는 상기 제1 패턴부(661a)와 상기 제2 패턴부(661b)가 만나는 절곡부의 내면에 형성된다.

상기 제1 패턴부(661a) 및 상기 제2 패턴부(661b)는 제1 폭(W1)을 가지고, 서로 인접하는 제1 가지 전극들(661)의 제1 패턴부(661a) 및 제2 패턴부(661b)는 제2 폭(W2)으로 이격되어 있는 경우, 상기 평탄화부(661c')를 포함하는 상기 절곡부의 폭(W5)은 상기 제1 폭(W1)보다 크고, 상기 제1 폭(W1)과 상기 제2 폭(W2)의 합(W1+W2)보다 작은 것이 바람직하다.

상기 화소 영역(PA)이 서로 인접하는 2개의 서브 영역들(S1, S2)을 포함하는 경우, 상기 제1 패턴부(661a) 및 상기 제2 패턴부(661b)는 상기 서브 영역들(S1, S2)에 각각 형성되는 것이 바람직하다. 상기 연결부(661c)의 상기 평탄화부(661c')는 상기 서브 영역들(S1, S2)의 경계를 따라 형성되는 것이 바람직하다.

예를 들면, 상기 화소 영역(PA)이 제1 서브 영역(S1), 상기 게이트 라인(GL) 의 연장방향을 따라 상기 제1 서브 영역(S1)에 인접한 제2 서브 영역(S2), 상기 데이터 라인(DL)의 연장방향을 따라 상기 제2 서브 영역(s2)에 인접한 제3 서브 영역(S3) 및 상기 게이트 라인(GL)의 연장방향을 따라 상기 제1 서브 영역(S1)에 인접하고 상기 데이터 라인(DL)의 연장방향을 따라 상기 제3 서브 영역(S3)에 인접한 제4 서브 영역(S4)을 포함하는 경우, 상기 가지 전극들(661, 662, 663, 664)은 본 발명의 실시예 1에 따른 표시장치의 화소 전극(160)과 유사하게, 복수의 제1 가지전극들(661), 복수의 제2 가지 전극들(662), 복수의 제3 가지 전극들(663) 및 복수의 제4 가지 전극들(664)을 포함할 수 있다.

상기 제1 가지 전극들(661)은 상기 제1 서브 영역(S1)에 형성된 제1 패턴부(661a), 상기 제2 서브 영역(S2)에 형성된 제2 패턴부(661b) 및 상기 제1 서브 영역(S1)과 상기 제2 서브 영역(S2)의 경계를 따라 형성되는 연결부(661c)를 구비한다. 인접한 상기 제1 가지 전극들(661)의 연결부(661c)는 소정 간격만큼 서로 이격되어 있다.

상기 제2 가지 전극들(662)은 상기 제2 서브 영역(S2)에 형성된 제1 패턴부(662a), 상기 제3 서브 영역(S3)에 형성된 제2 패턴부(662b) 및 상기 제2 서브 영역(S3)과 상기 제3 서브 영역(S3)의 경계를 따라 형성되는 연결부(662c)를 구비한다. 인접한 상기 제2 가지 전극들(662)의 연결부(662c)는 소정 간격만큼 서로 이격되어 있다.

상기 제3 가지 전극들(663)은 상기 제3 서브 영역(S3)에 형성된 제1 패턴부(663a), 상기 제4 서브 영역(S4)에 형성된 제2 패턴부(663b) 및 상기 제3 서브 영역(S3)과 상기 제4 서브 영역(S4)의 경계를 따라 형성되는 연결부(663c)를 구비한다. 인접한 상기 제3 가지 전극들(663)의 연결부(663c)는 소정 간격만큼 서로 이격되어 있다.

상기 제4 가지 전극들(664)은 상기 제4 서브 영역(S4)에 형성된 제1 패턴부(664a), 상기 제1 서브 영역(S1)에 형성된 제2 패턴부(664b) 및 상기 제4 서브 영역(S4)과 상기 제1 서브 영역(S1)의 경계를 따라 형성되는 연결부(664c)를 구비한다. 인접한 상기 제4 가지 전극들(664)의 연결부(664c)는 소정 간격만큼 서로 이격되어 있다.

본 발명에 따라 화소 전극을 형성하는 경우, 화소 영역(PA)을 다수의 도메인으로 분할할 수 있을 뿐만 아니라, 인접한 도메인 사이에서 발생될 수 있는 액정이 제어되지 않는 영역의 범위를 최소화 할 수 있다.

실시예 4

도 9는 본 발명의 실시예 4에 따른 액정표시장치의 평면도이고, 도 10은 도 9에 도시된 'D' 영역을 확대한 평면도이다. 본 발명의 실시예 4에 따른 표시장치는 화소 전극의 구성을 제외하고는 앞에서 설명된 본 발명의 실시예 1에 따른 표시장치와 실질적으로 동일하거나 유사하다. 따라서, 본 발명의 실시예 4를 설명함에 있어서, 앞에서 설명된 본 발명의 실시예 1과 중복된 설명은 생략한다.

도 5 및 도 6을 참조하면, 본 발명의 실시예 4에 따른 표시장치는 표시기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.

상기 표시기판(100)은 제1 베이스 기판(110), 게이트 라인(GL), 게이트 절연막(120), 데이터 라인(DL), 박막 트랜지스터(SW), 패시베이션막(140), 유기막(150), 화소전극(760) 및 제1 배향막(170)이 포함한다.

상기 화소전극(760)은 화소 영역(PA)에 대응되도록 상기 유기막(150) 위에 형성되고, 상기 패시베이션막(140) 및 상기 유기막(150)에 형성된 상기 콘택홀(CNT)을 통해 상기 박막 트랜지스터(SW)의 드레인 전극(DE)에 전기적으로 연결된다.

상기 화소 전극(760)은 복수의 가지 전극들(761, 762, 763, 764) 및 연결 전극(765)을 포함한다.

상기 가지 전극들(761, 762, 763, 764)은 상기 화소 영역(PA)에 형성되어 상기 화소 영역(PA)을 다수의 도메인으로 분할한다. 상기 가지 전극들(761, 762, 763, 764) 각각은 절곡부를 구비하고, 인접한 가지 전극들의 절곡부는 서로 이격되어 있다. 예를 들면, 상기 가지 전극들(761, 762, 763, 764) 각각은 가운데 부분이 절곡된 "V"자 형상을 가질 수 있다. 구체적으로, 상기 가지 전극들(761, 762, 763, 764) 각각은 제1 패턴부(761a, 762a, 763a, 764a), 제2 패턴부(761b, 762b, 763b, 764b) 및 연결부(761c, 762c, 763c, 764c)를 구비한다. 상기 제1 패턴부(761a, 762a, 763a, 764a)는 일방향으로 연장되고, 상기 제2 패턴부(761b, 762b, 763b, 764b)는 상기 제1 패턴부(761a, 762a, 763a, 764a)에 대해 경사진 방향으로 연장된 다. 상기 제2 패턴부(761b, 762b, 763b, 764b)는 상기 제1 패턴부(761a, 762a, 763a, 764a)에 대해 약 90° 경사진 방향으로 연장되는 것이 바람직하다.

상기 연결부(761c, 762c, 763c, 764c)는 상기 제1 패턴부(761a, 762a, 763a, 764a)의 일단부와 상기 제2 패턴부(761b, 762b, 763b, 764b)의 일단부가 만나는 곳으로서, 상기 연결부(761c, 762c, 763c, 764c)에는 상기 절곡부가 형성된다.

상기 가지 전극들(761, 762, 763, 764) 중 인접한 서브 화소 영역에 걸쳐 형성된 제1 가지 전극(761)을 예로 들어 상기 연결부(761c)의 구성을 구체적으로 설명한다. 상기 연결부(761c)는 상기 제1 패턴부(761a)로부터 절곡되어 연장되는 제1 서브 패턴부(761a'), 상기 제2 패턴부(761b)로부터 절곡되어 연장되고 상기 제1 서브 패턴부(761a')와 만나서 상기 절곡부를 형성하는 제2 서브 패턴부(761b') 및 상기 절곡부의 폭을 증가시키는 평탄화부(761c')를 포함한다.

상기 제1 서브 패턴부(761a')와 상기 제2 서브 패턴부(761b')가 만나서 이루는 각도(θ1)는 상기 제1 패턴부(761a)와 상기 제2 패턴부(761b)가 이루는 각도(θ2)보다 작거나 같은 것이 바람직하다. 구체적으로, 상기 제1 패턴부(761a)와 상기 제2 패턴부(761b)가 이루는 각도(θ2)가 약 90°인 경우, 상기 제1 서브 패턴부(761a')와 상기 제2 서브 패턴부(761b')가 만나서 이루는 각도(θ1)는 약 6° 내지 약 90°의 범위 내에 존재하는 것이 바람직하다.

상기 평탄화부(761c')는 상기 제1 서브 패턴부(761a')와 상기 제2 서브 패턴부(761b')가 만나는 절곡부의 내면에 형성된다. 상기 제1 패턴부 및 상기 제2 패턴부는 제1 폭(W1)을 가지고, 서로 인접하는 제1 가지 전극들(761)의 제1 패턴부 및 제2 패턴부는 제2 폭(W2)으로 이격되어 있는 경우, 상기 평탄화부(761c')를 포함하는 상기 절곡부의 폭(W6)은 상기 제1 폭(W1)과 상기 제2 폭(W2)의 합보다 클 수 있다. 본 발명의 다른 실시예에서, 상기 평탄화부(761c')를 포함하는 상기 절곡부의 폭(W6)은 상기 제1 폭(W1)과 상기 제2 폭(W2)의 합보다 작을 수도 있다.

상기 화소 영역(PA)이 서로 인접하는 2개의 서브 영역들(S1, S2)을 포함하는 경우, 상기 제1 가지 전극들(761)의 제1 패턴부(761a) 및 상기 제2 패턴부(761b)는 상기 서브 영역들(S1, S2)에 각각 형성되고, 상기 연결부(761c)의 상기 평탄화부(761c')는 상기 서브 영역들(S1, S2)의 경계를 따라 형성된다. 상기 제1 패턴부(761a) 및/또는 상기 제2 패턴부(761b)는 제1 폭(W1)을 가지고, 상기 서브 영역들(S1, S2)의 경계를 기준으로 한 상기 연결부(761c)의 폭(W7)은 상기 제1 폭(W1)보다는 크고 상기 제1 폭(W1)의 10배보다는 작거나 같은 것이 바람직하다.

예를 들면, 상기 화소 영역(PA)이 제1 서브 영역(S1), 상기 게이트 라인(GL)의 연장방향을 따라 상기 제1 서브 영역(S1)에 인접한 제2 서브 영역(S2), 상기 데이터 라인(DL)의 연장방향을 따라 상기 제2 서브 영역(S2)에 인접한 제3 서브 영역(S3) 및 상기 게이트 라인(GL)의 연장방향을 따라 상기 제1 서브 영역(S1)에 인접하고 상기 데이터 라인(DL)의 연장방향을 따라 상기 제3 서브 영역(S3)에 인접한 제4 서브 영역(S4)을 포함하는 경우, 상기 가지 전극들(761, 762, 763, 764)은 본 발명의 실시예 1에 따른 표시장치의 화소 전극과 유사하게, 복수의 제1 가지 전극들(761), 복수의 제2 가지 전극들(762), 복수의 제3 가지 전극들(763) 및 복수의 제4 가지 전극들(764)을 포함할 수 있다.

상기 제1 가지 전극들(761)은 상기 제1 서브 영역(S1)에 형성된 제1 패턴부(761a), 상기 제2 서브 영역(S2)에 형성된 제2 패턴부(761b) 및 상기 제1 서브 영역(S1)과 상기 제2 서브 영역(S2)의 경계를 따라 형성되는 연결부(761c)를 구비한다. 인접한 상기 제1 가지 전극들(761)의 연결부(761c)는 소정 간격만큼 서로 이격되어 있다.

상기 제2 가지 전극들(762)은 상기 제2 서브 영역(S2)에 형성된 제1 패턴부(762a), 상기 제3 서브 영역(S3)에 형성된 제2 패턴부(762b) 및 상기 제2 서브 영역(S2)과 상기 제3 서브 영역(S3)의 경계를 따라 형성되는 연결부(762c)를 구비한다. 인접한 상기 제2 가지 전극들(762)의 연결부(762c)는 소정 간격만큼 서로 이격되어 있다.

상기 제3 가지 전극들(763)은 상기 제3 서브 영역(S3)에 형성된 제1 패턴부(763a), 상기 제4 서브 영역(S4)에 형성된 제2 패턴부(763b) 및 상기 제3 서브 영역(S3)과 상기 제4 서브 영역(S4)의 경계를 따라 형성되는 연결부(763c)를 구비한다. 인접한 상기 제3 가지 전극들(763)의 연결부(763c)는 소정 간격만큼 서로 이격되어 있다.

상기 제4 가지 전극들(764)은 상기 제4 서브 영역(S4)에 형성된 제1 패턴부(764a), 상기 제1 서브 영역(S1)에 형성된 제2 패턴부(764b) 및 상기 제4 서브 영역(S4)과 상기 제1 서브 영역(S1)의 경계를 따라 형성되는 연결부(764c)를 구비한다. 인접한 상기 제4 가지 전극들(764)의 연결부(764c)는 소정 간격만큼 서로 이격되어 있다.

본 발명에 따라 화소 전극을 형성하는 경우, 화소 영역(PA)을 다수의 도메인으로 분할할 수 있을 뿐만 아니라, 상기 액정이 제어되지 않는 영역의 범위를 최소화 할 수 있다.

본 발명의 실시예들에 따르면, 화소 전극이 서로 이격되어 있는 복수의 가지 전극들 및 상기 가지 전극들을 연결하는 연결 전극을 구비하기 때문에, 화소 영역을 다수의 도메인으로 분할할 수 있을 뿐만 아니라, 가지 전극들의 가운데 부분을 연결하는 도전 패턴들을 생략할 수 있게 된다. 그 결과, 액정표시장치의 시야각을 향상시킬 수 있을 뿐만 아니라, 화소 영역의 개구율을 향상시킬 수 있게 된다.

또한, 화소 전극의 연결부에 있어서, 절곡부의 각을 제1 및 제2 패턴부가 이루는 각보다 작게 형성하거나, 절곡부에 평탄화부를 형성함으로써, 인접한 도메인 사이에서 발생될 수 있는 액정이 제어되지 않는 영역의 범위를 최소화 할 수 있다.

이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 실시예 1에 따른 액정표시장치의 평면도이다.

도 2는 도 1에 도시된 'A' 영역을 확대한 평면도이다.

도 3은 도 1에 도시된 액정표시장치의 단면도이다.

도 5는 본 발명의 실시예 2에 따른 액정표시장치의 평면도이다.

도 6은 도 5에 도시된 'B' 영역을 확대한 평면도이다.

도 7은 본 발명의 실시예 3에 따른 액정표시장치의 평면도이다.

도 8은 도 7에 도시된 'C' 영역을 확대한 평면도이다.

도 9는 본 발명의 실시예 4에 따른 액정표시장치의 평면도이다.

도 10은 도 9에 도시된 'D' 영역을 확대한 평면도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 표시기판 110 : 제1 베이스 기판

120 : 게이트 절연막 130 : 반도체 패턴

140 : 패시베이션막 150 : 유기막

160, 560, 660, 760 : 화소전극 170 : 제1 배향막

200 : 대향기판 210 : 제2 베이스 기판

220 : 차광 패턴 230 : 컬러 필터

240 : 오버 코팅층 250 : 공통 전극

Claims

게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결된 박막 트랜지스터가 형성되고, 화소 영역이 정의된 베이스 기판; 및

상기 화소 영역에 형성된 복수의 가지 전극 및 상기 복수의 가지 전극을 연결하는 연결 전극을 포함하고, 상기 복수의 가지 전극 각각은 절곡부를 구비하며, 인접한 가지 전극들의 절곡부는 서로 이격되어 있으며, 상기 박막 트랜지스터에 전기적으로 연결된 화소전극을 포함하는 표시기판.
제1항에 있어서, 상기 복수의 가지 전극 각각은 상기 게이트 라인에 대해 경사진 방향으로 연장된 제1 패턴부, 상기 제1 패턴부에 대해 경사진 방향으로 연장된 제2 패턴부 및 상기 제1 패턴부의 일단부와 상기 제2 패턴부의 일단부가 만나고 상기 절곡부가 형성되는 연결부를 포함하는 것을 특징으로 하는 표시기판.
제2항에 있어서, 상기 연결 전극의 폭은 상기 제1 패턴부의 폭 및 상기 제2 패턴부의 폭보다 크고, 상기 제1 패턴부의 폭은 상기 제2 패턴부의 폭과 동일한 것을 특징으로 하는 표시기판.
제2항에 있어서, 상기 화소 영역은 서로 인접하는 서브 영역들을 포함하고,

상기 제1 패턴부 및 상기 제2 패턴부는 상기 서브 영역들 각각에 형성되고, 상기 연결부는 상기 서브 영역들의 경계를 따라 형성되는 것을 특징으로 하는 표시기판.
제4항에 있어서, 상기 서브 영역들은 상기 게이트 라인의 연장방향을 따라 인접하고, 상기 제1 패턴부는 상기 게이트 라인에 대해 -45° 경사지며, 상기 제2 패턴부는 상기 게이트 라인에 대해 -135° 경사진 것을 특징으로 하는 표시기판.
제4항에 있어서, 상기 화소 영역은 제1 서브 영역, 상기 게이트 라인의 연장방향을 따라 상기 제1 서브 영역에 인접한 제2 서브 영역, 상기 데이터 라인의 연장방향을 따라 상기 제2 서브 영역에 인접한 제3 서브 영역 및 상기 게이트 라인의 연장방향을 따라 상기 제1 서브 영역에 인접하고 상기 데이터 라인의 연장방향을 따라 상기 제3 서브 영역에 인접한 제4 서브 영역을 포함하고,

상기 복수의 가지 전극은

상기 제1 서브 영역에 형성된 제1 패턴부, 상기 제2 서브 영역에 형성된 제2 패턴부 및 상기 제1 서브 영역과 상기 제2 서브 영역의 경계를 따라 형성되는 연결부를 구비하는 제1 가지 전극;

상기 제2 서브 영역에 형성된 제1 패턴부, 상기 제3 서브 영역에 형성된 제2 패턴부 및 상기 제2 서브 영역과 상기 제3 서브 영역의 경계를 따라 형성되는 연결부를 구비하는 제2 가지 전극;

상기 제3 서브 영역에 형성된 제1 패턴부, 상기 제4 서브 영역에 형성된 제2 패턴부 및 상기 제3 서브 영역과 상기 제4 서브 영역의 경계를 따라 형성되는 연결부를 구비하는 제3 가지 전극; 및

상기 제4 서브 영역에 형성된 제1 패턴부, 상기 제1 서브 영역에 형성된 제2 패턴부 및 상기 제2 서브 영역과 상기 제1 서브 영역의 경계를 따라 형성되는 연결부를 구비하는 제4 가지 전극을 포함하는 것을 특징으로 하는 표시기판.
제2항에 있어서, 상기 연결부는 상기 제1 패턴부로부터 절곡되어 연장되는 제1 서브 패턴부와 상기 제2 패턴부로부터 절곡되어 연장되고 상기 제1 서브 패턴부와 만나서 상기 절곡부를 형성하는 제2 서브 패턴부를 포함하고,

상기 제1 서브 패턴부와 상기 제2 서브 패턴부가 이루는 각도는 상기 제1 패턴부와 상기 제2 패턴부가 이루는 각도보다 작거나 같은 것을 특징으로 하는 표시기판.
제7항에 있어서, 상기 제1 패턴부와 상기 제2 패턴부가 이루는 각도는 90°이고, 상기 제1 서브 패턴부와 상기 제2 서브 패턴부가 이루는 각도는 6°내지 90°의 범위 내에 존재하는 것을 특징으로 하는 표시기판.
제7항에 있어서, 상기 화소 영역은 서로 인접하는 서브 영역들을 포함하고,

상기 제1 패턴부 및 상기 제2 패턴부는 제1 폭을 가지고, 상기 서브 영역들 각각에 형성되며, 상기 연결부는 상기 서브 영역들의 경계를 따라 형성되는 것을 특징으로 하는 표시기판.
제9항에 있어서, 상기 연결부의 폭은 상기 제1 폭의 1배 내지 10배의 범위 내에 존재하는 것을 특징으로 하는 표시기판.
제2항에 있어서, 상기 연결부는 상기 절곡부의 폭을 증가시키도록 상기 절곡부의 내면에 형성된 평탄화부를 더 포함하는 것을 특징으로 하는 표시기판.
제11항에 있어서, 상기 제1 패턴부 및 상기 제2 패턴부는 제1 폭을 가지고, 서로 인접하는 가지 전극들의 제1 패턴부 및 제2 패턴부는 제2 폭으로 이격되어 있는 것을 특징으로 하는 표시기판.
제12항에 있어서, 상기 평탄화부를 포함하는 상기 절곡부의 폭은 상기 제1 폭보다 크고, 상기 제1 폭과 상기 제2 폭의 합보다 작은 것을 특징으로 하는 표시기판.
제12항에 있어서, 상기 연결부는 상기 제1 패턴부로부터 절곡되어 연장되는 제1 서브 패턴부, 상기 제2 패턴부로부터 절곡되어 연장되고 상기 제1 서브 패턴부와 만나서 상기 절곡부를 형성하는 제2 서브 패턴부 및 상기 절곡부의 내면에 형성 되고 상기 절곡부의 폭을 증가시키는 평탄화부를 포함하고,

상기 제1 서브 패턴부와 상기 제2 서브 패턴부가 이루는 각도는 상기 제1 패턴부와 상기 제2 패턴부가 이루는 각도보다 작거나 같은 것을 특징으로 하는 표시기판.
게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결된 박막 트랜지스터를 포함하고, 화소 영역이 정의된 제1 베이스 기판 및 상기 제1 베이스 기판의 화소 영역에 형성된 복수의 가지 전극 및 상기 복수의 가지 전극을 연결하는 연결 전극을 포함하고, 상기 복수의 가지 전극 각각은 절곡부를 구비하며, 인접한 가지 전극들의 절곡부는 서로 이격되어 있으며, 상기 박막 트랜지스터에 전기적으로 연결된 화소전극을 포함하는 표시기판;

상기 화소전극과 대향하는 공통전극이 형성되고, 상기 제1 베이스 기판에 대향하는 제2 베이스 기판을 포함하는 대향기판; 및

상기 표시기판과 상기 대향기판 사이에 형성되는 액정층을 포함하는 것을 특징으로 하는 표시장치.
제15항에 있어서, 상기 복수의 가지 전극 각각은 상기 게이트 라인에 대해 경사진 방향으로 연장된 제1 패턴부, 상기 제1 패턴부에 대해 경사진 방향으로 연장된 제2 패턴부 및 상기 제1 패턴부의 일단부와 상기 제2 패턴부의 일단부가 만나 고 상기 절곡부가 형성되는 연결부를 포함하고,

상기 연결 전극의 폭은 상기 제1 패턴부의 폭 및 상기 제2 패턴부의 폭보다 크고, 상기 제1 패턴부의 폭은 상기 제2 패턴부의 폭과 동일한 것을 특징으로 하는 표시장치.
제16항에 있어서, 상기 연결부는 상기 제1 패턴부로부터 절곡되어 연장되는 제1 서브 패턴부와 상기 제2 패턴부로부터 절곡되어 연장되고 상기 제1 서브 패턴부와 만나서 상기 절곡부를 형성하는 제2 서브 패턴부를 포함하고,

상기 제1 서브 패턴부와 상기 제2 서브 패턴부가 이루는 각도는 상기 제1 패턴부와 상기 제2 패턴부가 이루는 각도보다 작거나 같은 것을 특징으로 하는 표시장치.
제16항에 있어서, 상기 연결부는 상기 절곡부의 폭을 증가시키도록 상기 절곡부의 내면에 형성되는 평탄화부를 더 포함하는 것을 특징으로 하는 표시장치.
제17항에 있어서, 상기 연결부는 상기 제1 패턴부로부터 절곡되어 연장되는 제1 서브 패턴부, 상기 제2 패턴부로부터 절곡되어 연장되고 상기 제1 서브 패턴부와 만나서 상기 절곡부를 형성하는 제2 서브 패턴부 및 상기 절곡부의 내면에 형성되고 상기 절곡부의 폭을 증가시키는 평탄화부를 포함하고,

상기 제1 서브 패턴부와 상기 제2 서브 패턴부가 이루는 각도는 상기 제1 패 턴부와 상기 제2 패턴부가 이루는 각도보다 작거나 같은 것을 특징으로 하는 표시장치.
화소 영역이 정의된 기판 상에 박막 트랜지스터를 형성하는 단계;

상기 박막 트랜지스터가 형성된 기판 상에 패시베이션막 및 유기막을 순차적으로 증착하는 단계;

상기 패시베이션막 및 상기 유기막에 상기 박막 트랜지스터를 부분적으로 노출시키는 콘택홀을 형성하는 단계;

상기 콘택홀을 구비하는 상기 유기막 상부에 투명한 도전막을 형성하는 단계;

상기 투명한 도전막을 패터닝하여 상기 화소 영역에 형성된 복수의 가지 전극 및 상기 복수의 가지 전극을 연결하는 연결 전극을 포함하고, 상기 복수의 가지 전극 각각은 절곡부를 구비하며, 인접한 가지 전극들의 절곡부는 서로 이격되어 있으며, 상기 박막 트랜지스터에 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하는 표시기판의 제조방법.
제20항에 있어서, 상기 화소전극의 연결 전극은 상기 콘택홀을 통하여 상기 박막 트랜지스터에 전기적으로 연결되도록 형성되는 것을 특징으로 하는 표시기판의 제조방법.