KR20100083363A - 반도체 패키지 장치 - Google Patents
반도체 패키지 장치 Download PDFInfo
- Publication number
- KR20100083363A KR20100083363A KR1020090002706A KR20090002706A KR20100083363A KR 20100083363 A KR20100083363 A KR 20100083363A KR 1020090002706 A KR1020090002706 A KR 1020090002706A KR 20090002706 A KR20090002706 A KR 20090002706A KR 20100083363 A KR20100083363 A KR 20100083363A
- Authority
- KR
- South Korea
- Prior art keywords
- encapsulant
- semiconductor package
- circuit board
- reinforcement
- mold
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 패키지 장치에 관한 것으로서, 회로 기판; 상기 회로 기판에 실장되는 봉지재; 및 상기 회로 기판과 접촉되는 상기 봉지재의 테두리부에 형성되는 보강부;를 포함하여 이루어지는 것을 특징으로 하기 때문에 구조적으로 성형불량을 방지하고, 회로 기판과 봉지재의 박리를 방지할 수 있는 효과를 갖는다.
회로 기판, 반도체 칩, 봉지재, 보강부, 보강 돌기
Description
본 발명은 반도체 패키지 장치에 관한 것으로서, 보다 상세하게는, 구조적으로 성형불량을 방지하고, 회로 기판과 봉지재의 박리를 방지할 수 있게 하는 반도체 패키지 장치에 관한 것이다.
일반적으로 반도체 칩(semiconductor chip)은 반도체 제조 공정에 의해 웨이퍼 상에 형성되고, 개별 공정에 의해 웨이퍼로부터 분리된 후, 패키지 공정에 의해 반도체 패키지 장치(semiconductor package apparatus)로 제작된다.
이러한 반도체 패키지 장치는, 통상적으로 회로 기판과, 상기 회로 기판에 실장되는 봉지재를 포함하여 이루어지는 구성이다.
또한, 일반적으로, 봉지재는, 금형의 입구에서 유입되어 에어가 배출되는 출구 방향으로 충진되는 수지류에 의해 회로 기판 상에 실장된다.
그러나, 이러한 봉지재와 회로 기판은, 반도체 패키지 장치의 에지(edge) 부분의 약한 충격에도 봉지재와 회로 기판의 경계면이 쉽게 박리되는 등의 불량이 발생되거나, 상기 봉지재가 충분히 충진되지 못하는 경우에는 에어가 배출되는 출구부에서 형성된 에어홀 불량, 외관 불량 등의 불량이 발생되는 등의 문제점이 있었 다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 봉지재의 테두리에 보강부를 형성하여 봉지재와 회로 기판의 경계면 박리 현상 등의 불량을 방지할 수 있고, 보강부를 금형의 출구와 대응되는 부분에 형성하여 에어홀 불량, 외관 불량 등의 불량을 방지할 수 있게 하는 반도체 패키지 장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 패키지 장치는, 회로 기판; 상기 회로 기판에 실장되는 봉지재; 및 상기 회로 기판과 접촉되는 상기 봉지재의 테두리부에 형성되는 보강부;를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따르면, 상기 보강부는, 금형의 입구에서 유입되어 에어가 배출되는 출구 방향으로 충진되는 상기 봉지재에 의해 형성되는 것이 바람직하다.
또한, 본 발명에 따르면, 상기 보강부는, 상기 금형의 출구에 다단으로 형성된 캐비티에 의해 형성되는 보강 돌기이거나, 또는, 상기 금형의 입구에 다단으로 형성된 캐비티에 의해 형성되는 보강 돌기인 것이 바람직하다.
또한, 본 발명에 따르면, 상기 보강부는, 상기 봉지재의 4개의 측면에 형성될 수 있다.
또한, 본 발명에 따르면, 상기 보강부는, 일정한 높이와 폭 및 길이를 갖고 그 단면이 사각형 또는 사다리꼴형인 것이 바람직하다.
또한, 본 발명에 따르면, 상기 보강부는, 상기 봉지재의 귀퉁이에 형성되고, 상기 회로기판의 표면을 따라 제 1방향으로 돌출되어 형성되는 제 1 방향 돌기; 및 제 2 방향으로 돌출되어 형성되는 제 2 방향 돌기;를 포함하여 이루어지는 것이 바람직하다.
또한, 본 발명에 따르면, 상기 제 1 방향 돌기 및 제 2 방향 돌기는, 금형의 출구에 형성된 캐비티에 의해 형성되는 것이 바람직하다.
이상에서와 같이 본 발명의 반도체 패키지 장치는, 봉지재와 회로 기판의 경계면 박리 현상 등의 불량을 방지할 수 있고, 에어홀 불량, 외관 불량 등의 불량을 방지할 수 있는 효과를 갖는 것이다.
이하, 본 발명의 바람직한 여러 실시예들에 따른 반도체 패키지 장치를 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 반도체 패키지 장치를 나타내는 평면도이고, 도 2는 도 1의 보강부를 확대하여 나타내는 확대 사시도이다.
먼저, 도 1 및 도 2에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 반도체 패키지 장치는, 크게 회로 기판(1)과, 봉지재(3) 및 보강부(4)를 포함하여 이루어지는 구성이다.
여기서, 상기 회로 기판(1)은, 도시하진 않았지만, 상면에 반도체 칩(2)과 연결되는 패턴들이 형성되고, 하면 또는 측면에 단자들이 형성되어 상기 반도체 칩(2)에 각종 신호가 입력되고 출력될 수 있도록 하는 기판이다.
또한, 상기 봉지재(3)는, 상기 회로 기판(1)에 실장되는 것으로서, 내부의 반도체 칩(2)을 보호하는 수지류를 포함하여 이루어지는 구성이다.
또한, 상기 보강부(4)는, 상기 회로 기판(1)과 접촉되는 상기 봉지재(3)의 테두리부에 형성되는 것으로서, 상기 봉지재(3)와 함께 금형의 입구(101)에서 유입되어 에어가 배출되는 출구(102) 방향으로 충진되는 상기 봉지재(3)에 의해 형성되는 것이다.
또한, 도 1 및 도 2에 도시된 바와 같이, 상기 보강부(4)는, 상기 금형의 출구(102)에 다단으로 형성된 캐비티에 의해 형성되는 보강 돌기(41)인 것으로서, 이러한 다단으로 형성된 금형의 캐비티에 의해, 도 2에 도시된 바와 같이, 상기 보강부(4)는, 일정한 높이(h)와 폭(w) 및 길이(l)를 갖는 단면이 사각형 형상으로 형성될 수 있는 것이다.
따라서, 상기 봉지재가 금형의 입구(101)로부터 유입되어 에어가 출구(102) 방향으로 배출되다가 상기 봉지재의 부족 등으로 인해 에어가 남아서 생기는 에어홀 현상이 발생되더라도 이러한 에어홀은 보강부(4)에 형성되기 때문에 봉지재(3) 내부에 발생되는 것 보다 구조적으로도 우수하고, 외관적으로도 우수할 수 있는 것이다.
여기서, 이러한 상기 보강부(4)의 형상은, 그 단면이 사각형 형상인 것 이외에도 도 3 내지 도 5에 도시된 바와 같이, 다양한 규격, 즉 도 4와 같이 높이(h)가 높고 폭(w)이 작거나, 도 5와 같이 높이(h)가 낮고 폭(w)이 넓은 그 단면이 사다리 꼴형 형상인 것도 가능하고, 이외에도 둥근형, 경사형, 다각형 등 다양한 형상으로 제작될 수 있는 것이다.
도 6은 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 평면도이다.
상기 보강부(4)는, 상술된 도 1의 금형의 출구(102)에 다단으로 형성된 캐비티에 의해 형성되는 보강 돌기(41) 이외에도, 도 6에 도시된 바와 같이, 상기 금형의 입구(101)에 다단으로 형성된 캐비티에 의해 형성되는 보강 돌기(42)인 것도 가능하고, 상기 봉지재(3)의 귀퉁이(3C)에 형성되는 보강 돌기(43)인 것도 가능하다.
도 7은 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 평면도이고, 도 8은 도 7의 측면도이다.
도 7에 도시된 바와 같이, 상기 보강부(4)는 4개의 측면(3S)에 형성되는 보강 돌기(44)인 것도 가능하다.
따라서, 본 발명의 보강부(4)는 봉지재(3)의 금형 입구(101) 대응부, 금형 출구(102) 대응부, 귀퉁이(3C), 측면(3S) 등 봉지재(3)의 구조적으로 취약한 테두리에 형성되어 에지 충격에 강하고, 테두리의 경계 박리를 방지할 수 있는 것이다.
한편, 도 7에 도시된 바와 같이, 다양한 방향에서의 충격에 대응할 수 있도록 상기 보강부(4)는, 상기 봉지재(3)의 귀퉁이(3C)에 형성되고, 상기 회로기판(1)의 상측 표면을 따라 제 1방향으로 돌출되어 형성되는 제 1 방향 돌기(51) 및 제 2 방향으로 돌출되어 형성되는 제 2 방향 돌기(52)를 포함하여 이루어지는 것도 가능하다.
또한, 이러한 상기 보강부(4)의 상기 제 1 방향 돌기(51) 및 제 2 방향 돌기(52)는, 금형의 출구(102)에 형성된 캐비티에 의해 형성되는 것이 바람직하다.
한편, 도 9는 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 평면도이다.
도 9에 도시된 바와 같이, 본 발명의 다양한 형태의 보강부(4), 즉 보강 돌기(41)(42)(43)(44)(51)(52) 등은 다수개(도면에서는 2개)의 봉지재(3)가 실장된 회로 기판(1), 메모리 모듈 등에 적용될 수 있는 것이다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 반도체 패키지 장치를 나타내는 평면도이다.
도 2는 도 1의 보강부를 확대하여 나타내는 확대 사시도이다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 반도체 패키지 장치를 나타내는 측단면도이다.
도 4는 도 3의 보강부의 일례를 나타내는 확대 사시도이다.
도 5는 도 3의 보강부의 다른 일례를 나타내는 확대 사시도이다.
도 6은 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 평면도이다.
도 7은 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 평면도이다.
도 8은 도 7의 측면도이다.
도 9는 본 발명의 바람직한 또 다른 실시예에 따른 반도체 패키지 장치를 나타내는 평면도이다.
(도면의 주요한 부호에 대한 설명)
1: 회로 기판 2: 반도체 칩
3: 봉지재 4: 보강부
101: 금형의 입구 102: 금형의 출구
41, 42, 43, 44: 보강 돌기 3C: 귀퉁이
3S: 측면 h: 높이
w: 폭 l: 길이
51: 제 1 방향 돌기
52: 제 2 방향 돌기
Claims (9)
- 회로 기판;상기 회로 기판에 실장되는 봉지재; 및상기 회로 기판과 접촉되는 상기 봉지재의 테두리부에 형성되는 보강부;를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
- 제 1항에 있어서,상기 보강부는,금형의 입구에서 유입되어 에어가 배출되는 출구 방향으로 충진되는 상기 봉지재에 의해 형성되는 것을 특징으로 하는 반도체 패키지 장치.
- 제 2항에 있어서,상기 보강부는, 상기 금형의 출구에 다단으로 형성된 캐비티에 의해 형성되는 보강 돌기인 것을 특징으로 하는 반도체 패키지 장치.
- 제 2항에 있어서,상기 보강부는, 상기 금형의 입구에 다단으로 형성된 캐비티에 의해 형성되는 보강 돌기인 것을 특징으로 하는 반도체 패키지 장치.
- 제 2항에 있어서,상기 보강부는, 상기 봉지재의 4개의 측면에 형성되는 것을 특징으로 하는 반도체 패키지 장치.
- 제 2항에 있어서,상기 보강부는, 일정한 높이와 폭 및 길이를 갖고 그 단면이 사각형인 것을 특징으로 하는 반도체 패키지 장치.
- 제 2항에 있어서,상기 보강부는, 일정한 높이와 폭 및 길이를 갖고 그 단면이 사다리꼴인 것을 특징으로 하는 반도체 패키지 장치.
- 제 2항에 있어서,상기 보강부는, 상기 봉지재의 귀퉁이에 형성되고, 상기 회로기판의 표면을 따라 제 1방향으로 돌출되어 형성되는 제 1 방향 돌기; 및 제 2 방향으로 돌출되어 형성되는 제 2 방향 돌기;를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 장치.
- 제 8항에 있어서,상기 제 1 방향 돌기 및 제 2 방향 돌기는, 금형의 출구에 형성된 캐비티에 의해 형성되는 것을 특징으로 하는 반도체 패키지 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090002706A KR20100083363A (ko) | 2009-01-13 | 2009-01-13 | 반도체 패키지 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090002706A KR20100083363A (ko) | 2009-01-13 | 2009-01-13 | 반도체 패키지 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100083363A true KR20100083363A (ko) | 2010-07-22 |
Family
ID=42643127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090002706A KR20100083363A (ko) | 2009-01-13 | 2009-01-13 | 반도체 패키지 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100083363A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210134757A1 (en) * | 2019-11-04 | 2021-05-06 | Xilinx, Inc. | Fanout integration for stacked silicon package assembly |
-
2009
- 2009-01-13 KR KR1020090002706A patent/KR20100083363A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210134757A1 (en) * | 2019-11-04 | 2021-05-06 | Xilinx, Inc. | Fanout integration for stacked silicon package assembly |
| US12027493B2 (en) * | 2019-11-04 | 2024-07-02 | Xilinx, Inc. | Fanout integration for stacked silicon package assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642133B2 (en) | Method of making a semiconductor package and method of making a semiconductor device | |
| US7271036B2 (en) | Leadframe alteration to direct compound flow into package | |
| JP2009152517A (ja) | 基板パッケージ構造 | |
| US20110244637A1 (en) | Mold and substrate for use with mold | |
| JP2010021251A (ja) | 半導体装置及びその製造方法 | |
| KR20100083363A (ko) | 반도체 패키지 장치 | |
| JP2010050128A (ja) | 半導体チップモジュール | |
| US5083186A (en) | Semiconductor device lead frame with rounded edges | |
| KR101579502B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JP6345957B2 (ja) | 金属−セラミックス回路基板およびその製造方法 | |
| JP2007081153A (ja) | 半導体装置の製造方法 | |
| JP6566586B2 (ja) | 金属−セラミックス回路基板およびその製造方法 | |
| US6933592B2 (en) | Substrate structure capable of reducing package singular stress | |
| JP4252391B2 (ja) | 集合半導体装置 | |
| KR100693755B1 (ko) | 반도체 패키지 제조용 리드프레임 구조 | |
| JP2012253234A (ja) | Ｌｅｄ素子用リードフレーム基板および発光素子 | |
| KR100983304B1 (ko) | 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법 | |
| KR100429197B1 (ko) | 반도체패키지 제조를 위한 게이트 팁 구조 | |
| JP2006222239A (ja) | 半導体装置およびその製造方法 | |
| KR101398017B1 (ko) | 엠엘에프형 반도체 패키지 및 그 제조 방법 | |
| JP5390494B2 (ja) | 半導体装置 | |
| KR100610955B1 (ko) | 반도체패키지용 리드프레임 | |
| KR100649865B1 (ko) | 반도체 패키지 제조용 부재 | |
| KR100955642B1 (ko) | 반도체 패키지 몰딩 방법 | |
| KR100541499B1 (ko) | 반도체 패키지 제조용 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |