KR20100077633A - Method for fabricating semiconductor device using spike radical oxidation - Google Patents
Method for fabricating semiconductor device using spike radical oxidation Download PDFInfo
- Publication number
- KR20100077633A KR20100077633A KR1020080135636A KR20080135636A KR20100077633A KR 20100077633 A KR20100077633 A KR 20100077633A KR 1020080135636 A KR1020080135636 A KR 1020080135636A KR 20080135636 A KR20080135636 A KR 20080135636A KR 20100077633 A KR20100077633 A KR 20100077633A
- Authority
- KR
- South Korea
- Prior art keywords
- radical oxidation
- oxidation
- radical
- semiconductor substrate
- spike
- Prior art date
Links
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 111
- 230000003647 oxidation Effects 0.000 title claims abstract description 107
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 46
- 239000002019 doping agent Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 abstract description 4
- 210000004027 cell Anatomy 0.000 description 18
- 230000008569 process Effects 0.000 description 15
- 238000002955 isolation Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 210000004692 intercellular junction Anatomy 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
Description
본 발명은 반도체장치 제조 방법에 관한 것으로서, 특히 스파이크라디칼산화를 이용한 반도체장치 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device using spike radical oxidation.
최근 디자인룰이 서브 50nm 이하의 레벨로 급격히 감소함에 따라 셀영역 감소에 의한 셀동작전류(Cell Operation Curren)t 특성 열화 현상이 메모리장치 개발에 가장 큰 걸림돌로 판단되고 있다. Recently, as the design rule sharply decreases to a level below the sub 50 nm, deterioration of cell operation current characteristics due to the reduction of the cell area is considered to be the biggest obstacle to the development of the memory device.
현재 전류경로(Current Path) 감소 즉, 활성영역 폭(Active Width) 방향의 면적이 감소함에 따라 44nm 급 이하의 고집적 메모리장치 동작을 위한 셀구동전류(Cell Drive Current) 특성 확보는 사실상 불가능하다. As the current path is reduced, that is, the area in the active width direction decreases, it is virtually impossible to secure cell drive current characteristics for the operation of the highly integrated memory device of 44 nm or less.
이러한 문제점을 해결하기 위해 최근 리세스게이트(RG)와 핀(FIN) 구조가 결합된 새들핀(Saddle FIN)에 대한 연구가 활발히 이루어 지고 있는 실정이다.In order to solve this problem, the research on saddle fin (Saddle FIN) in which the recess gate (RG) and the fin (FIN) structure are combined has been actively conducted.
새들핀은 기존 리세스게이트 구조에서의 안정적인 리프레시 특성을 확보함과 동시에 리세스의 바닥면을 핀(FIN) 구조로 구현하여 폭(Width) 방향의 전류경로(Current Path)를 보다 확장시킨 구조이다. Saddle fin is a structure that secures stable refresh characteristics in the existing recess gate structure, and extends the current path in the width direction by implementing the bottom surface of the recess as a fin structure. .
새들핀 구조는 후속에 게이트산화막이 형성되게 될 채널의 입체적인 구조와 그에 따른 채널 면적 증가를 가져오기에, 채널과 게이트산화막의 계면 특성이 중요한 역할을 하게 된다. The saddle fin structure has a three-dimensional structure of the channel where the gate oxide film is to be subsequently formed and an increase in the channel area. Therefore, the interface property between the channel and the gate oxide film plays an important role.
현재 DRAM에서는 건식산화(Dry Oxidation) 방법, 라디칼산화(Radical Oxidation) 방법을 이용하여 게이트산화막(Gate Oxide)을 형성하고 있으나, 채널영역 내에 존재하는 도펀트(Dopant)의 불균일한 분포 또는 채널과 게이트산화막 계면에 도펀트축적(Dopant Pile-up)이 게이트산화막의 균일한 형성을 방해하고 있어 셀특성(낮은 마진 열화, 전류 감소)과 주변회로특성(문턱전압 산포증가, DIBL특성 열화)의 열화를 보이고 있다. Currently, in the DRAM, gate oxides are formed by using dry oxidation and radical oxidation, but a non-uniform distribution of dopants or channel and gate oxides in the channel region is formed. Dopant pile-up at the interface hinders the uniform formation of the gate oxide film, resulting in deterioration of cell characteristics (low margin deterioration, current reduction) and peripheral circuit characteristics (increased threshold voltage distribution, DIBL characteristic deterioration). .
이에 채널영역 도펀트의 활성화(Activation)을 극대화 시킬 수 있는 새로운 방법이 요구된다.Therefore, a new method is needed to maximize the activation of channel region dopants.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 채널영역의 도펀트분포를 균일하고 넓게 형성하면서도 게이트산화막의 균일도를 확보할 수 있는 반도체장치 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems in the related art, and has an object to provide a method of manufacturing a semiconductor device capable of securing a uniformity of a gate oxide film while forming a dopant distribution in a channel region uniformly and broadly.
상기 목적을 달성하기 위한 본 발명의 반도체장치 제조방법은 반도체기판 내에 도펀트를 주입하여 채널영역을 형성하는 단계; 제1라디칼산화를 진행하는 단계;및 제2라디칼산화(Radical oxidation)를 진행하여 상기 반도체기판 상에 게이트산화막을 형성하는 단계를 포함하고, 상기 제1라디칼산화는 제2라디칼산화보다 높은 온도에서 짧은 시간동안 진행하는 것을 특징으로 한다. 상기 제1라디칼산화와 제2라디칼산화는 라디칼산화장비에서 인시튜로 진행하며, 상기 제1라디칼산화는 1000∼1100℃ 온도에서 1∼10초동안 진행하고, 상기 제2라디칼산화는 750∼850℃ 온도에서 진행하는 것을 특징으로 한다.A semiconductor device manufacturing method of the present invention for achieving the above object comprises the steps of forming a channel region by injecting a dopant into the semiconductor substrate; Performing a first radical oxidation; and performing a second radical oxidation to form a gate oxide film on the semiconductor substrate, wherein the first radical oxidation is performed at a higher temperature than the second radical oxidation. Characterized in proceeding for a short time. The first radical oxidation and the second radical oxidation proceed in situ in the radical oxidation equipment, and the first radical oxidation proceeds for 1 to 10 seconds at a temperature of 1000 to 1100 ° C., and the second radical oxidation is 750 to 850. It is characterized by proceeding at a temperature of ℃.
또한, 본 발명의 반도체장치 제조 방법은 반도체기판 내에 도펀트를 주입하여 채널영역을 형성하는 단계; 및 제1라디칼산화와 상기 제1라디칼산화보다 낮은 온도에서 진행되는 제2라디칼산화를 번갈아 진행하여 상기 반도체기판 상에 게이트산화막을 형성하는 단계를 포함하는 것을 특징으로 한다. 상기 제1라디칼산화와 제2라디칼산화는 라디칼산화장비에서 인시튜로 진행하고, 상기 제1라디칼산화와 제2 라디칼산화는 적어도 3회 이상 번갈아 진행하며, 상기 제1라디칼산화와 제2라디칼산화는 700∼1000℃ 온도 구간에서 30∼50초동안 진행하는 것을 특징으로 한다.In addition, the semiconductor device manufacturing method of the present invention comprises the steps of forming a channel region by injecting a dopant into the semiconductor substrate; And forming a gate oxide film on the semiconductor substrate by alternately performing first radical oxidation and second radical oxidation proceeding at a lower temperature than the first radical oxidation. The first radical oxidation and the second radical oxidation proceed in situ in the radical oxidation equipment, and the first radical oxidation and the second radical oxidation are alternately performed at least three times, and the first radical oxidation and the second radical oxidation are performed. Is characterized in that for 30 to 50 seconds in the temperature range 700 ~ 1000 ℃.
상술한 본 발명은 서브 50nm 급 반도체장치 개발시 보다 안정적인 장치특성을 얻기 위해 스파이크(Spike)라는 개념을 게이트산화공정에 접목시킴으로써 도펀트의 활성화에 의해 채널영역 내에서 도펀트 분포가 균일하게 하는 게이트산화막을 형성함으로써 셀과 주변회로영역에서 트랜지스터 특성이 우수한 새들핀 트랜지스터(S-FINFET)를 구현함과 동시에 후속 공정에 대한 추가적인 도펀트의 외확산(Out-diffusion)을 최소한 억제시킴으로 인해 충분한 공정 마진을 확보할 수 있다.The present invention described above provides a gate oxide film having a uniform dopant distribution in the channel region by activating the dopant by incorporating the concept of spike into the gate oxidation process in order to obtain more stable device characteristics when developing a sub 50nm class semiconductor device. By forming the S-FINFET, which has excellent transistor characteristics in the cell and peripheral circuit areas, it provides sufficient process margin by at least suppressing out-diffusion of additional dopants for subsequent processes. Can be.
이에 따라, 향후 고집적화시 셀트랜지스터(Cell Transistor)의 소자 특성 열화 현상에 대한 최적의 대안인 새들핀트랜지스터를 구현 가능하도록 하며 안정적인 셀과 주변회로 특성을 제공할 수 있다. 따라서 44nm급 레벨로 디자인룰이 감소하더라도 정상적인 셀동작이 가능한 소자 특성을 얻을 수 있다.As a result, it is possible to implement a saddle pin transistor, which is an optimal alternative to the deterioration of device characteristics of a cell transistor in the future, and to provide stable cell and peripheral circuit characteristics. Therefore, even if the design rule is reduced to the 44nm level, device characteristics capable of normal cell operation can be obtained.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
본 발명에 의한 라디칼 산화(Radical oxidation) 공정은 통상적인 열 산 화(Thermal oxidation) 공정과는 달리 소스 가스를 라디칼 상태로 활성화시켜서 실리콘과의 산화 반응을 일으키는 방법이다. 라디칼 산화 공정에 의하면 산화 반응이 활발하게 일어날 뿐만이 아니라, 산화 반응이 일어나는 곳의 프로파일에 관계없이 전체적으로 균일한 산화 반응이 일어나게 할 수 있다. 따라서, 라디칼 산화 공정을 실시하면 짧은 시간 내에 충분한 두께의 라디칼 산화막을 형성할 수 있다.Unlike the conventional thermal oxidation process, the radical oxidation process according to the present invention is a method of activating a source gas in a radical state to cause an oxidation reaction with silicon. According to the radical oxidation process, not only the oxidation reaction occurs actively, but also the overall uniform oxidation reaction can occur regardless of the profile where the oxidation reaction occurs. Therefore, by performing the radical oxidation step, it is possible to form a radical oxide film having a sufficient thickness within a short time.
본 발명은 서브 50nm 급 공정 개발시 안정적인 메모리장치를 구현하기 위하여 스파이크라디칼산화(Spike radical oxidation)를 이용하여 게이트산화막을 형성하는 것이 주요 핵심이다. 최근 DRAM 제조시 디자인룰 감소에 따른 셀동작전류 확보를 위해서는 셀접합과 플러그영역의 콘택저항(Rc) 및 시트저항(Rs) 감소가 반드시 수반되어야 하며 또한 보다 확장된 전류경로(Current Path)가 필요하다. 이에 새들핀(S-FIN) 구조가 도입되었으나, 이러한 새들핀을 형성함에도 불구하고 셀영역의 낮은 마진 특성과 주변회로특성 열화가 발생하고 있어 이에 개선이 요구된다.In the present invention, in order to implement a stable memory device in the development of a sub-50 nm process, the main core is to form a gate oxide layer using spike radical oxidation. In order to secure cell operating current due to the reduction of design rules in recent DRAM manufacturing, reduction of contact resistance (Rc) and sheet resistance (Rs) of the cell junction and plug area must be accompanied, and more extended current path is required. Do. The saddle fin (S-FIN) structure has been introduced. However, despite the formation of the saddle fin, low margin characteristics of the cell region and deterioration of peripheral circuit characteristics have occurred.
이에 본 발명에서는 게이트산화막형성 방법에 스파이크 라디칼산화(Spike radical oxidation)라는 개념을 도입하여 채널도펀트를 활성화시킴으로써, 보다 균일한 게이트산화막을 형성하여 셀과 주변회로 특성을 개선하고자 한다.Accordingly, in the present invention, the concept of spike radical oxidation is introduced into the gate oxide film formation method to activate the channel dopant, thereby forming a more uniform gate oxide film to improve cell and peripheral circuit characteristics.
즉, 스파이크라디칼산화 공정을 이용한 게이트산화막 형성 방법을 도입하여 게이트산화막을 형성하기 전에 채널영역의 도펀트를 미리 활성화시키므로써 셀트랜지스터와 주변회로 트랜지스터특성을 개선한다.In other words, the gate oxide film formation method using the spike radical oxidation process is introduced to activate the dopant in the channel region before forming the gate oxide film, thereby improving the characteristics of the cell transistor and the peripheral circuit transistor.
스파이크 라디칼산화 공정(Spike Radical Oxidation)은 RTO(Rapid Thermal Oxidation) 장비를 이용하여 수 초의 고온을 인가하여 도펀트를 활성화시킨 후에 라디칼산화 공정을 진행하는 방법이다. Spike Radical Oxidation is a method of radical oxidation after activating a dopant by applying a high temperature of several seconds using a Rapid Thermal Oxidation (RTO) device.
일반적으로 건식산화(Dry Oxidation) 진행시 라디칼산화를 진행하였을 때보다 웨이퍼내 문턱전압 산포가 증가하고 있다. 이는 산화 방법의 차이에 따른 반응성 차이와 도펀트의 균일한 분포정도에 따른 산화막의 균일도(Uniformity)와 관련이 있다. In general, the threshold voltage distribution in the wafer is increased more than when the radical oxidation is performed during dry oxidation. This is related to the uniformity of the oxide film according to the reactivity difference according to the difference of the oxidation method and the uniform distribution of the dopant.
산화방법에 따른 채널의 도펀트 응집(Segregation) 정도는 건식산화방법 > 라디칼산화 방법 > 스파이크라디칼산화 방법 순으로 감소하므로, 게이트산화막특성은 건신산화막 < 라디칼산화막 < 스파이크라디칼산화막의 순서로 개선된다.Since the degree of dopant aggregation of the channel according to the oxidation method decreases in the order of dry oxidation method> radical oxidation method> spike radical oxidation method, the gate oxide film properties are improved in the order of dry oxide film <radical oxide film <spike radical oxide film.
도 1은 본 발명의 제1실시예에 따른 스파이크 라디칼산화 방법의 메카니즘을 설명하기 위한 도면이다. 도 2는 본 발명의 제2실시예에 따른 스파이크 라디칼산화 방법의 메카니즘을 설명하기 위한 도면이다.1 is a view for explaining the mechanism of the spike radical oxidation method according to the first embodiment of the present invention. 2 is a view for explaining the mechanism of the spike radical oxidation method according to a second embodiment of the present invention.
도 1을 참조하면, 라디칼산화(도면부호 'RO')는 800℃ 이상의 온도에서 약 40초동안 산화를 진행하며, 스파이크라디칼산화(도면부호 'S' 참조)는 라디칼산화(RO)를 진행하기 전에 미리 1000℃ 이상의 고온에서 약 10초동안 라디칼산화를 진행한다. 바람직하게, 스파이크라디칼산화는 1000∼1100℃의 온도에서 1∼10초동안 진행하며, 라디칼산화는 는 750∼850℃ 온도에서 스파이크라디칼산화보다 긴 시간동안 진행한다. Referring to FIG. 1, radical oxidation (reference numeral 'RO') oxidizes for about 40 seconds at a temperature of 800 ° C. or higher, and spike radical oxidation (see reference numeral 'S') proceeds with radical oxidation (RO). Before the radical oxidation is carried out for about 10 seconds at a high temperature of more than 1000 ℃ in advance. Preferably, the spike radical oxidation proceeds for 1 to 10 seconds at a temperature of 1000 to 1100 ° C., and the radical oxidation proceeds for a longer time than the spike radical oxidation at a temperature of 750 to 850 ° C.
도 2를 참조하면, 스파이크라디칼산화(S)와 라디칼산화(도면부호 'RO')를 주기적으로 반복하여 진행한다. 여기서, 스파이크라디칼산화(S)는 1000℃ 근처의 온도에서 약 10초동안 산화를 진행하며, 라디칼산화(도면부호 'RO' 참조)는 800℃ 근 처의 온도에서 약 10초동안 진행한다. 바람직하게, 700∼1000℃의 온도구간에서 30∼50초 동안 3회의 스파이크라디칼산화과 라디칼산화를 번갈아 진행한다. 스파이크라디칼산화와 라디칼산화를 번갈아 진행할 때 반드시 스파이크라디칼산화를 먼저 진행한다. 그리고, 스파이크라디칼산화와 라디칼산화를 번갈아 진행할 때 스파이크라디칼산화가 진행되는 시간과 라디칼산화가 진행되는 시간은 동일하게 한다.Referring to Figure 2, the spike radical oxidation (S) and radical oxidation (reference numeral 'RO') is periodically repeated. Here, the spike radical oxidation (S) proceeds oxidation for about 10 seconds at a temperature near 1000 ℃, radical oxidation (see reference numeral 'RO') proceeds for about 10 seconds at a temperature near 800 ℃. Preferably, three spikes of radical radical oxidation and radical oxidation are alternately performed for 30 to 50 seconds at a temperature range of 700 to 1000 ° C. When you alternate between spike radical oxidation and radical oxidation, be sure to proceed with spike radical oxidation first. When the spike radical oxidation and the radical oxidation are alternately performed, the time when the spike radical oxidation proceeds and the radical oxidation progress are the same.
스파이크라디칼산화와 라디칼산화를 병행하면 원하는 두께타겟의 게이트산화막을 얻을 수 있다. 즉, 스파이크라디칼산화만으로는 1000℃ 이상의 고온을 부여하기 때문에 원하는 두께를 얻기 힘들지만, 라디칼산화를 병행하면 원하는 두께의 게이트산화막을 충분히 얻을 수 있다. By combining spike radical oxidation and radical oxidation, a gate oxide film having a desired thickness target can be obtained. That is, since the spike radical oxidation gives a high temperature of 1000 ° C. or higher, it is difficult to obtain a desired thickness. However, when the radical oxidation is performed in parallel, a gate oxide film having a desired thickness can be sufficiently obtained.
도 1에 도시된 바와 같이, 1000℃ 이상의 온도에서 스파이크라디칼산화를 진행하여 도펀트를 활성화시킨 후에 필수적으로 850℃ 이상의 온도에서 라디칼산화를 진행한다.As shown in FIG. 1, after radical activation at a temperature of 1000 ° C. or higher to activate the dopant, radical oxidation is essentially performed at a temperature of 850 ° C. or higher.
또한, 도 2에 도시된 바와 같이, 적어도 3회의 주기적인 스파이크산화 및 라디칼산화를 진행한다.In addition, as shown in FIG. 2, at least three periodic spike and radical oxidations are performed.
결과적으로, 스파이크라디칼산화를 통해 채널영역의 도펀트를 미리 활성화시켜 주고, 이후 라디칼산화를 통해 게이트산화막을 형성하므로써 게이트산화막을 균일하게 형성할 수 있다.As a result, the dopant in the channel region is activated in advance through spike radical oxidation, and the gate oxide film can be uniformly formed by forming the gate oxide film through radical oxidation.
또한, 스파이크라디칼산화를 통한 채널도펀트의 활성화를 통해 도펀트의 균일한 분포가 후속 써멀에 의한 도펀트의 외확산(Out-diffusion)을 억제한다. 이로 인해 셀트랜지스터의 온/오프 전류(On/off-current) 특성이 우수하고 주변회로 특 성에 열화가 없는 새들핀 트랜지스터(S-FINFET)를 구현할 수 있다.In addition, the uniform distribution of dopants through activation of channel dopants through spike radical oxidation inhibits out-diffusion of the dopants by subsequent thermal. This enables the implementation of saddle fin transistors (S-FINFETs) with excellent on / off-current characteristics of cell transistors and no degradation in peripheral circuit characteristics.
도 3a 내지 도 3c는 본 발명의 실시예들에 따른 스파이크라디칼산화를 이용한 반도체장치 제조 방법을 도시한 도면이다.3A to 3C illustrate a method of fabricating a semiconductor device using spike radical oxidation according to embodiments of the present invention.
도 3a에 도시된 바와 같이, 반도체기판(21)에 STI(Shalow Trench Isolation) 공정을 통해 소자분리막(22)을 형성한다. 이때, 소자분리막(22)은 고밀도플라즈마산화막(HDP oxide), 스핀온절연막(SOD) 등의 산화막을 포함할 수 있다. 소자분리막(22)에 의해 활성영역이 정의된다. 반도체기판(21)은 셀영역과 주변회로영역이 정의되어 있다.As shown in FIG. 3A, the
이어서, 스크린산화막(Screen Oxide) 공정, 웰(Well) 및 채널이온주입(Channel Implant) 공정을 영역별로 선택적으로 실시한다. 이에 따라, 반도체기판(21)의 일정 깊이에 채널영역(23)이 형성된다. 여기서, 주변회로영역에서는 반도체기판의 표면 아래에 채널영역이 형성되며, 셀영역에서는 새들핀 트랜지스터를 위해 이온주입깊이를 깊게 조절할 수 있다.Subsequently, a screen oxide process, a well, and a channel implant process are selectively performed for each region. As a result, the
이어서, 하드마스크막(24)을 식각장벽으로 이용한 식각공정을 통해 새들핀(25)을 형성한다. 이때, 새들핀(25)은 활성영역은 물론 소자분리막(22)까지 식각하여 형성될 수 있다. 통상적으로 게이트가 라인 형태(Line type)를 가지므로 새들핀(25)또한 라인형태이며, 새들핀(25)의 라인형태에 의해 활성영역과 소자분리막(22)을 동시에 가로지르는 라인형태의 새들핀(25)이 형성된다. 새들핀(25) 형성을 위해 활성영역과 소자분리막을 동시에 식각한 후 소자분리막(22)을 일정깊이 더 식각한다. 새들핀(25)의 깊이는 2500∼3500Å이 될 수 있다.Next, the
새들핀(25)을 형성하기 위한 식각 공정은 하드마스크막(24)을 식각장벽으로 이용하는데, 하드마스크막(24)은 감광막패턴(도시 생략)에 의해 패터닝되어 있다. 하드마스크막(24)은 반도체기판(21) 식각시 선택비가 높은 물질이 바람직하다. 예컨대, 하드마스크막(24)은 산화막과 질화막이 적층된 구조를 포함하는데, 산화막은 30∼100Å이고, 질화막은 100∼500Å이다.The etching process for forming the
하드마스크막(24)을 적용한 경우에는 새들핀(25) 형성후에 감광막패턴을 스트립할 수 있다. When the
셀영역에서는 새들핀(25) 아래에 채널영역(23)이 분포한다.In the cell region, the
도 3b에 도시된 바와 같이, 하드마스크막(24)을 제거한 후에 도 1 및 도2의 방법을 적용하여 50∼60Å 두께의 제1게이트산화막(26)을 형성한다. 이때, 제1게이트산화막은 셀영역 및 주변회로영역에서 동시에 형성된다.As shown in FIG. 3B, after the
도 1 및 도 2의 방법에 따라 제1게이트산화막(26) 형성시에는 스파이크라디칼산화가 미리 수행되므로 채널영역(23A)의 도펀트가 활성화되고, 이에 따라 라디칼산화 진행시에 제1게이트산화막(26)을 균일하게 형성할 수 있다.When the first
도 3c에 도시된 바와 같이, DGO MK(Dual GateOxide Mask, 27)를 통해 주변회로영역의 제1게이트산화막을 제거한 후 주변회로영역에 도 1 및 도 2의 방법을 이용하여 20∼30Å두께의 제2게이트산화막(28)을 형성시킨다.As shown in FIG. 3C, after removing the first gate oxide layer in the peripheral circuit region through the DGO MK (Dual Gate Oxide Mask) 27, the 20 to 30 micron thick film is formed in the peripheral circuit region using the method of FIGS. 1 and 2. A
후속 공정은 일반적인 DRAM 형성 공정 절차와 동일하다.The subsequent process is the same as the general DRAM formation process procedure.
도 4a 및 4b는 본 발명의 실시예와 종래기술에 따른 채널영역의 도펀트분포 를 비교한 도면으로서, 도 4a는 셀영역에서의 분포를 비교한 도면이고, 도 4b는 주변회로영역에서의 분포를 비교한 도면이다. 종래기술은 건식산화를 적용한 경우이고, 본 발명의 실시예는 스파이크라디칼산화를 적용한 경우이다.4A and 4B are diagrams illustrating a dopant distribution of a channel region according to an exemplary embodiment of the present invention, and FIG. 4A is a diagram comparing a distribution in a cell region, and FIG. 4B illustrates a distribution in a peripheral circuit region. It is a figure compared. The prior art is the case of applying dry oxidation, the embodiment of the present invention is the case of applying spike radical oxidation.
도 4a 및 도 4b를 참조하면, 본 발명의 실시예에 따라 스파이크라디칼산화를 진행하면 채널영역의 도펀트가 더욱 균일하고 넓게 분포함을 알 수 있다.4A and 4B, it can be seen that when the spike radical oxidation is performed according to an embodiment of the present invention, the dopant in the channel region is more uniformly and widely distributed.
이와 같이, 채널영역의 도펀트가 균일하게 분포하면 후속 게이트산화막의 형성을 방해하지 않으므로, 게이트산화막을 균일하게 형성할 수 있다.As such, when the dopants in the channel region are uniformly distributed, the formation of the gate oxide film is not prevented, and thus the gate oxide film can be uniformly formed.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
도 1은 본 발명의 제1실시예에 따른 스파이크 라디칼산화 방법의 메카니즘을 설명하기 위한 도면. 1 is a view for explaining the mechanism of the spike radical oxidation method according to the first embodiment of the present invention.
도 2는 본 발명의 제2실시예에 따른 스파이크 라디칼산화 방법의 메카니즘을 설명하기 위한 도면.2 is a view for explaining the mechanism of the spike radical oxidation method according to a second embodiment of the present invention.
도 3a 내지 도 3c는 본 발명의 실시예들에 따른 스파이크라디칼산화를 이용한 반도체장치 제조 방법을 도시한 도면.3A to 3C illustrate a method of fabricating a semiconductor device using spike radical oxidation according to embodiments of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 반도체기판 22 : 소자분리막21
23, 23A : 채널영역 25 : 새들핀23, 23A: Channel area 25: Saddle pin
26 : 제1게이트산화막 28 : 제2게이트산화막26: first gate oxide film 28: second gate oxide film
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080135636A KR101075524B1 (en) | 2008-12-29 | 2008-12-29 | Method for fabricating semiconductor device using spike radical oxidation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080135636A KR101075524B1 (en) | 2008-12-29 | 2008-12-29 | Method for fabricating semiconductor device using spike radical oxidation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100077633A true KR20100077633A (en) | 2010-07-08 |
| KR101075524B1 KR101075524B1 (en) | 2011-10-20 |
Family
ID=42638960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080135636A KR101075524B1 (en) | 2008-12-29 | 2008-12-29 | Method for fabricating semiconductor device using spike radical oxidation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101075524B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9105661B2 (en) * | 2011-11-03 | 2015-08-11 | Taiwan Semconductor Manufacturing Company, Ltd. | Fin field effect transistor gate oxide |
-
2008
- 2008-12-29 KR KR1020080135636A patent/KR101075524B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101075524B1 (en) | 2011-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101083644B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20000060693A (en) | Semiconductor device and method for fabricating the same | |
| KR100801729B1 (en) | Transistor having a gate to be subsided into substrate and method of fabricating the same | |
| KR100248506B1 (en) | A method of fabricating semiconductor device for improving characteristics of transistor | |
| US20080160698A1 (en) | Method for fabricating a semiconductor device | |
| KR100718248B1 (en) | Method of forming a recess structure, a recessed channel type transistor having the recess structure, and method of manufacturing the recessed channel type transistor | |
| JP2007123439A (en) | Semiconductor device and manufacturing method thereof | |
| KR101075524B1 (en) | Method for fabricating semiconductor device using spike radical oxidation | |
| KR100991382B1 (en) | Transistor having multi-plane channel and method for forming the same | |
| KR100586553B1 (en) | Gate of semiconductor device and method thereof | |
| KR100498500B1 (en) | Semiconductor device increased effective channel length and method for manufacturing the same | |
| KR100906500B1 (en) | Method for forming gate of semiconductor device | |
| KR100939112B1 (en) | Transistor having multi-plane channel and method for forming the same | |
| KR20020055147A (en) | Method for manufacturing semiconductor device | |
| KR100780645B1 (en) | Method for fabricating semiconductor device with bulb type recess gate | |
| KR100511925B1 (en) | Method for forming element isolating layer of semiconductor device | |
| KR100486120B1 (en) | Method for forming of mos transistor | |
| KR20050052027A (en) | Semiconductor device having a recessed gate electrode and fabrication method thereof | |
| KR20070016630A (en) | Method of manufacturing semiconductor device | |
| KR101024754B1 (en) | Semiconductor device and method for forming the same | |
| KR20030045217A (en) | Method of manufacturing a trench in semiconductor device | |
| TW202201628A (en) | Semiconductor structure and method for forming the same | |
| KR101133523B1 (en) | Method of manufacturing a transistor in a semiconductor device | |
| KR20050002075A (en) | Method for fabrication of semiconductor device | |
| KR100606952B1 (en) | Method for Forming Transistor Of Semi-conductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |