KR20100077127A - 반도체 기판, 반도체 기판의 검사 방법 - Google Patents

반도체 기판, 반도체 기판의 검사 방법 Download PDF

Info

Publication number
KR20100077127A
KR20100077127A KR1020097011921A KR20097011921A KR20100077127A KR 20100077127 A KR20100077127 A KR 20100077127A KR 1020097011921 A KR1020097011921 A KR 1020097011921A KR 20097011921 A KR20097011921 A KR 20097011921A KR 20100077127 A KR20100077127 A KR 20100077127A
Authority
KR
South Korea
Prior art keywords
substrate
pinhole
semiconductor substrate
board
semiconductor
Prior art date
Application number
KR1020097011921A
Other languages
English (en)
Inventor
가오루 시바타
신지 오카바야시
야스히로 혼주
마사토 이리쿠라
후미타케 나카니시
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20100077127A publication Critical patent/KR20100077127A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G01N21/9505—Wafer internal defects, e.g. microcracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/89—Investigating the presence of flaws or contamination in moving material, e.g. running paper or textiles
    • G01N21/892—Investigating the presence of flaws or contamination in moving material, e.g. running paper or textiles characterised by the flaw, defect or object feature examined
    • G01N21/894—Pinholes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체막의 균일화를 달성할 수 있는 반도체 기판을 제공한다. 이 반도체 기판(1)에서는, 직경 2인치의 반도체 기판(1) 1장당 1개 이상 20개 이하의 핀홀(3)이 형성되어 있다. 이에 따라, 반도체막 형성후의 반도체 기판(1)의 휨값이 감소하고, 노광후의 치수 변동이 감소하는 효과를 얻을 수 있다. 이것은 핀홀(3)의 존재에 의해, 반도체 기판(1) 표면의 전위가 해소되기 때문이라고 추정된다. 따라서, 반도체막의 막질의 균일화, 반도체 디바이스의 성능의 균일화, 반도체 기판(1)의 균열 방지를 도모할 수 있다.
반도체 기판

Description

반도체 기판, 반도체 기판의 검사 방법{SEMICONDUCTOR SUBSTRATE AND METHOD FOR INSPECTING SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판 및 반도체 기판의 검사 방법에 관한 것이며, 특히 마이크로파이프 등의 핀홀(이하, 핀홀이라 칭함)이 형성되어 있는 반도체 기판 및 그 반도체 기판의 검사 방법에 관한 것이다.
광디바이스나 전자 디바이스 등의 반도체 장치를 제조하는 경우에는, 예를 들어 기판 표면상에 대한 에피택셜막의 형성 등 일반적으로 반도체 기판의 표면상에 여러가지 화학 및 물리 처리가 실행된다. 통상 반도체 기판의 표면에 핀홀 등의 결함이 존재하면, 반도체 기판의 표면상에 대한 균일한 반도체막의 형성이 방해된다고 생각되고 있어, 핀홀 유무의 검사가 중요시되고 있다. 이 때문에 종래 반도체 기판의 핀홀을 검사하는 여러 방법이 제안되어 있다(예를 들어, 특허문헌 1 참조).
특허문헌 1에서는, 핀홀이 형성되어 있는 반도체 기판을 용융 수산화칼륨(KOH) 중에 침지하여 마이크로파이프를 화학 에칭하고, 광학 현미경 등을 사용하여 마이크로파이프 등의 결정의 마크로 결함을 검출하는 방법이 개시되어 있다.
특허문헌 1 : 일본 특허 공표 평 10-509943호 공보
본 발명자는, 반도체 기판의 표면상에 대한 균일한 반도체막의 형성에 관해 검토를 진행했다. 그 결과, 본 발명자는, 반도체막의 균일화를 위해서는 반도체 기판에 핀홀이 존재하지 않는 편이 바람직하다고 하는 기존 개념을 타파하고, 반도체 기판의 핀홀의 존재에 의해 반도체 기판상에 적층되는 반도체막의 균일화를 달성할 수 있는 가능성을 처음으로 밝혔다.
그 때문에, 본 발명의 주된 목적은, 반도체 기판의 핀홀의 존재에 의해 반도체막의 균일화를 달성할 수 있는 반도체 기판을 제공하는 것이다. 또, 본 발명의 다른 목적은, 반도체 기판의 핀홀의 위치 및 개수를 효율적으로 검사할 수 있는 반도체 기판의 검사 방법을 제공하는 것이다.
본 발명자는, 반도체 기판의 핀홀의 존재에 의해 반도체막의 균일화를 달성할 수 있는 이유에 관해 검토했다. 그 결과, 미리 결정된 개수 및 직경의 핀홀의 형성에 의해 기판 표면의 전위가 해소되고, 그 때문에 기판의 휨이 해소되는 것으로 추정하여, 본 발명을 이하와 같은 구성으로 했다.
본 발명에 따른 반도체 기판은, 직경 2인치당 1개 이상 20개 이하의 핀홀이 형성되어 있다. 이 구성에 의하면, 1개 이상 20개 이하의 핀홀의 존재에 의해, 반도체 기판 표면의 전위가 해소된다고 추정된다. 그 때문에, 반도체막 형성후의 기판의 휨값이 감소하고 노광후의 치수 변동이 감소한다. 핀홀이 없는(0개) 경우에는 전위의 해소가 발생하지 않는다. 한편 핀홀의 개수가 21개 이상인 경우에는, 오히려 기판의 표면에 변형이 발생하기 때문에 기판의 휨값이 증대된다고 생각된다.
반도체 기판의 표면상에, 예를 들어 기상 성장에 의해 반도체막을 에피택셜 성장에 의해 형성하는 경우에는, 반도체 기판의 표면에서의 온도의 균일화가 중요해진다. 기판의 휨값이 감소하면, 반도체 기판의 표면 온도를 보다 균일화할 수 있기 때문에, 에피택셜층의 조성도 균일화할 수 있다. 또한, 반도체 기판의 휨이 크면, 가열 시간 및 반도체막 형성시에, 기판이 균열되거나 기판을 유지하는 서셉터로부터 튀어나오거나 하는 문제가 발생할 수 있다. 기판의 휨값이 작으면 기판의 균열의 발생을 억제할 수 있다. 따라서, 본 발명의 반도체 기판에서는, 반도체막의 막질의 균일화, 반도체 디바이스의 성능의 균일화, 반도체 기판의 균열 방지를 도모할 수 있다.
상기 반도체 기판에 있어서 바람직하게는, 핀홀의 직경은 0.45 ㎛ 이상 5 ㎛ 이하이다. 이 경우는, 핀홀의 사이즈를 특정함으로써, 반도체막 형성후의 반도체 기판의 휨값 및 노광후의 치수 변동을 한층 더 감소시킬 수 있다. 핀홀의 직경이 0.45 ㎛ 미만이면 전위를 해소하는 효과를 충분히 얻을 수 없다. 한편 핀홀의 직경이 5 ㎛를 초과하면, 오히려 기판의 표면에 변형이 발생하므로 기판의 휨값이 증대된다고 생각된다.
본 발명에 따른 반도체 기판의 검사 방법은, 기판의 표면에 흡착 지그를 접촉시켜 진공 흡착하여, 시간의 경과에 따른 진공도의 변화 또는 피검출 가스의 검출 유무에 따라 기판의 핀홀 유무를 판단하는 공정을 포함한다. 또한, 핀홀이 있다고 판단된 기판의 표면에 광을 조사하고, 기판을 투과하는 광을 검출하여 핀홀의 개수 및 위치를 특정하는 공정을 구비한다.
이렇게 하면, 기판의 핀홀 유무를 판단한 후에, 핀홀이 있다고 판단된 기판에 대해서만, 핀홀의 개수 및 위치를 특정하기 위한 검사를 행한다. 기판 모두에 대해 핀홀의 개수 및 위치를 특정하기 위한 검사는 실시하지 않는다. 즉, 핀홀이 존재하지 않는다고 판단된 기판은, 핀홀의 개수 및 위치를 특정하기 위한 검사에서 제외된다. 따라서, 기판의 핀홀 유무, 그리고 핀홀이 존재하는 경우에는 그 위치 및 개수를 효율적으로 검사할 수 있다. 또, 반도체 기판을 액체 중에 침지하여 결함을 검출하는 종래의 검사 방법에 비해, 기판이 용매에 접촉하지 않기 때문에 기판이 오염될 우려가 없어, 보다 간편하게 검사할 수 있다.
본 발명의 반도체 기판에 의하면, 핀홀의 존재에 의해 반도체막의 균일화를 달성할 수 있다. 본 발명의 반도체 기판의 검사 방법에 의하면, 반도체 기판의 핀홀의 위치 및 개수를 효율적으로 검사할 수 있다.
도 1은 기판에 형성된 핀홀의 일례를 나타내는 모식도이다.
도 2는 기판에 형성된 핀홀의 다른 예를 나타내는 모식도이다.
도 3은 SORI값의 정의에 관해 나타내는 도면이다.
도 4는 반도체 기판의 검사 방법을 나타내는 흐름도이다.
도 5는 핀홀의 유무를 판단하는 장치의 일례를 나타내는 모식도이다.
도 6은 핀홀의 유무를 판단하는 장치의 다른 예를 나타내는 모식도이다.
도 7은 다공질체를 채택한 흡착부의 구성을 나타내는 모식도이다.
도 8은 도 7에 나타내는 다공질체를 상세하게 나타내는 사시도이다.
도 9는 도 7에 나타내는 흡착부를 사용한, 핀홀의 유무를 판단하는 장치의 또 다른 예를 나타내는 계통도이다.
도 10은 핀홀의 개수 및 위치를 특정하는 장치의 예를 나타내는 모식도이다.
(부호의 설명)
1 : 반도체 기판 1a : 표면
1b : 이면 2 : 핀홀 형성부
3 : 핀홀 5 : 기준면
11 : 흡착 지그 12, 22 : O링
13 : 기판 트레이 14, 24, 34, 47 : 화살표
21 : 챔버 23 : 피검출 가스 공급부
25 : 가스 검출기 31 : 광원
32 : 광 40 : 흡착부
41 : 다공질체 41a : 밀착면
42 : 겔체 43 : 베이스
43a : 오목부 44 : 통기 홈
45 : 통기로 46 : 배기관
100 : 배관 110 : 진공 펌프
120 : 압력계
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다. 이하의 도면에서 동일 또는 해당하는 부분에는 동일한 참조 번호를 붙여 그 설명을 반복하지 않는다.
도 1 및 도 2는 기판에 형성된 핀홀의 예를 나타내는 모식도이다. 도 1에 나타낸 바와 같이, 반도체 기판(1)의 핀홀 형성부(2)에는, 반도체 기판(1)을 두께 방향으로 직선 형상으로 관통하는 핀홀(3)이 형성되어 있다. 도시하지 않지만, 반도체 기판을 비스듬히 관통하는 핀홀이 형성되어 있는(즉 핀홀은 반도체 기판의 표면에 대하여 경사져 형성되어 있음) 경우도 있다. 또, 도 2에 나타낸 바와 같이, 지그재그 형상의 핀홀(3)이 형성되어 있는 경우도 있다. 이러한 핀홀(3)은, 예를 들어 잉곳을 제작할 때 로내의 낙하물이 잉곳 내부에 끼워져, 잉곳을 절단하여 반도체 기판을 제작할 때 끼여 있는 낙하물이 떨어지거나 분쇄되거나 하여 형성된다. 즉, 결정 성장에 의해 잉곳을 제작할 때 핀홀의 원형이 형성되어, 잉곳 절단 등의 가공시에 핀홀이 나타나게 되는 것이다.
또한, 반도체 기판(1)의 표면에 발생하는 결함으로는, 도 1 및 도 2에 나타내는 반도체 기판(1)을 두께 방향으로 관통하는 핀홀(3) 외에, 표면을 도려낸 것처럼 오목부가 형성되는 경우도 있다. 일반적으로는 표면의 오목부를 핀홀이라 칭하는 경우도 있지만, 본 명세서에서는 핀홀이란 반도체 기판을 두께 방향으로 관통하고 있는 작은 구멍을 의미하는 것으로 한다.
우선, 직경 2인치의 반도체 기판 1장당 생긴 핀홀의 개수와, 그 반도체 기판의 표면에 반도체막을 에피택셜 성장에 의해 형성한 후의 반도체 기판의 휨값(단위 : ㎛) 및 그 기판을 노광한 후의 노광 패턴의 치수 변동(단위 : %)과의 관계에 관해 조사했다. 결과를 표 1에 나타낸다.
Figure 112009034861409-PCT00001
표 1에 나타낸 바와 같이, 핀홀 개수가 0개인 경우(실시예 1-1) 및 21개인 경우(실시예 1-9)에 비해, 핀홀 개수가 1개 이상 20개 이하인 경우(실시예 1-2∼1-8)에는 반도체 기판의 휨값, 노광 패턴의 치수 변동 모두가 감소하였다.
여기서, 반도체 기판의 휨값은 SORI값에 의해 평가했다. SORI값이란, 비흡착에서의 전체 측정점 데이터의 최대값과 최소값의 차이 값이 된다. 도 3은, SORI값의 정의에 관해 나타내는 도면이다. 도 3에 나타낸 바와 같이, 평탄한 판 위에 휨이 있는 기판(1)을 흡착 고정하지 않는 상태로, 판과 대향하지 않는 측의 기판(1)의 표면과 기준면(5)과의 거리의, 최대값과 최소값과의 차의 값이 SORI값이다. 기준면(5)은 최소 제곱 평면이다.
또한, 노광 패턴의 치수 변동은, 예를 들어 레지스트 선폭의 목표를 10 ㎛로 하여 레지스트 패턴을 제작한 경우에, 노광에 의해 실제로 기판 표면에 묘화된 패턴의 폭을 계측하여, 패턴의 정밀도에 의해 평가했다. 기판 표면에서의 임의의 9점의 패턴 치수를 측정하여, 그 최대값, 최소값에 관해 치수 변동(단위 : %)을 다음 식에 의해 산출했다.
치수 변동=(최대값-최소값)/(최대값+최소값)×100(%)
다음으로, 직경 2인치의 반도체 기판 1장당 1개의 핀홀이 형성되어 있는 경우에, 핀홀의 직경(단위 : ㎛) 및 핀홀의 위치(단위 : mm)와, 반도체 기판의 휨값 및 노광 패턴의 치수 변동과의 관계에 관해 조사했다. 결과를 표 2에 나타낸다. 여기서, 핀홀의 위치 계측시에는 기판의 외연을 제로점(즉, 핀홀 위치 0 mm의 점)을 기준으로 하여, 반경 방향의 거리에 의해 핀홀의 위치를 나타냈다.
Figure 112009034861409-PCT00002
표 2에 나타내는 실시예에 의하면, 핀홀 개수가 1개인 경우, 핀홀의 직경이 0.45 ㎛ 이상 5 ㎛ 이하인 범위에서, 반도체 기판의 휨값, 노광 패턴의 치수 변동이 감소하는 경향이 보인다. 실시예 2-4 내지 2-8에 나타내는 핀홀의 직경이 0.45 ㎛ 이상 5 ㎛ 이하인 범위에서는, 반도체 기판의 휨값, 노광 패턴의 치수 변동은, 표 1에 나타내는 실시예 1-2의 값과 동등한 범위에 있다고 할 수 있다.
한편, 핀홀 위치와, 반도체 기판의 휨값 및 노광 패턴의 치수 변동과의 상관은 특별히 보이지 않았다.
이상과 같이, 표 1로부터, 직경 2인치의 반도체 기판 1장당 1개 이상 20개 이하의 핀홀이 형성되어 있을 때, 반도체막 형성후의 반도체 기판의 휨값이 감소하고, 노광후의 치수 변동이 감소하는 효과를 얻을 수 있다. 이것은 핀홀의 존재에 의해, 반도체 기판 표면의 전위가 해소되기 때문이라고 추정된다. 이에 따라, 반도체막의 막질의 균일화, 반도체 디바이스의 성능의 균일화, 반도체 기판의 균열 방지를 도모할 수 있다.
또한, 표 2로부터, 핀홀의 직경을 0.45 ㎛ 이상 5 ㎛ 이하로 핀홀의 사이즈를 특정함으로써, 반도체막 형성후의 반도체 기판의 휨값 및 노광후의 치수 변동을 한층 더 감소시킬 수 있다.
다음으로 반도체 기판의 검사 방법에 관해 설명한다. 도 4는 반도체 기판의 검사 방법을 나타내는 흐름도이다. 도 5 및 도 6은 핀홀의 유무를 판단하기 위한 장치의 예를 나타내는 모식도이다. 도 7은 다공질체를 채택한 흡착부의 구성을 나타내는 모식도이다. 도 8은 도 7에 나타내는 다공질체를 상세하게 나타내는 사시도이다. 도 9는 도 7에 나타내는 흡착부를 사용한, 핀홀의 유무를 판단하는 장치의 또 다른 예를 나타내는 계통도이다. 도 10은 핀홀의 개수 및 위치를 특정하기 위한 장치의 예를 나타내는 모식도이다. 도 4 내지 도 10를 참조하여 반도체 기판의 검사 방법에 관해 설명한다.
도 4에 나타낸 바와 같이, 우선 공정(S1)에서 기판을 준비한다. 예를 들어, 종결정으로부터 결정 성장시킨 잉곳을 슬라이스함으로써 반도체 기판을 제작하여, 검사에 사용할 수 있다.
다음으로 공정(S2)에서 핀홀의 유무를 판단한다. 예를 들어, 도 5에 나타내는 흡착 방식의 검사 장치를 사용할 수 있다. 도 5에 나타내는 검사 장치에서는, 기판(1)은 기판 트레이(13) 상에 적재되어 있고, 기판(1)의 반도체막을 적층하는 표면과 반대측의 이면(1b)측은, O링(12)을 개재시켜 흡착 지그(11)에 의해 설치되어 고정되어 있다. 이면(1b)은 거울면이 아니라 표면 조도가 크기 때문에, 기판(1)과 흡착 지그(11) 사이의 완전한 시일을 위해 O링(12)이 사용된다.
도 5에 나타내는 검사 장치는, 이하와 같이 핀홀 유무의 검사에 사용된다. 즉, 도시하지 않는 진공 펌프 등의 부압원을 작동시켜, 화살표 14에 나타낸 바와 같이 배기하여, 흡착 지그(11)와 기판(1)에 의해 형성되는 공간을 감압하여 진공 상태로 한다. 그 공간의 압력은, 도시하지 않는 압력계에 의해 계측된다. 이 때, 기판(1)에 핀홀이 형성되어 있으면, 핀홀을 통과하여 기판 트레이(13)측에서 공기가 누출되므로, 상기 공간의 압력이 서서히 상승하게 된다. 이와 같이, 기판(1)에 흡착 지그(11)를 접촉시켜 탈기하여, 시간의 경과에 따른 진공도의 변화에 의해 기판(1)의 핀홀 유무를 판단할 수 있다.
또 예를 들어 도 6에 나타내는 누출 방식의 검사 장치를 사용하여 핀홀의 유무를 판단할 수 있다. 도 6에 나타내는 검사 장치에서는, 기판(1)은 O링(22)을 개재시켜 챔버(21)에 설치되어 고정된다. 기판(1)의 표면(1a)측에는 피검출 가스 공급부(23)가 설치되어 있다.
도 6에 나타내는 검사 장치는, 이하와 같이 핀홀 유무의 검사에 사용된다. 즉, 도시하지 않는 진공 펌프 등의 부압원을 작동시켜, 챔버(21)와 기판(1)에 의해 형성되는 공간을 감압하여 진공 상태로 한다. 이 상태에서, 예를 들어 헬륨이나 알콜 등의 피검출 가스를, 피검출 가스 공급부(23)로부터 기판(1)의 표면(1a)을 향해 분출시킨다. 이 때, 기판(1)에 핀홀이 형성되어 있으면, 피검출 가스가 핀홀을 통과하여 기판(1)의 이면측으로 누출된다. 누출된 피검출 가스는 화살표 24에 나타낸 바와 같이 흘러, 이 피검출 가스를 가스 검출기(25)에 의해 검지한다. 이와 같이, 피검출 가스의 검출의 유무에 따라 기판(1)의 핀홀 유무를 판단할 수 있다.
또 예를 들어 도 7에 나타내는 다공질체를 채택한 흡착부를 사용하는, 도 9에 나타내는 검사 장치를 사용하여 핀홀의 유무를 판단할 수 있다. 도 5 및 도 6에 나타내는 장치 구성에서는, 흡착 지그(11)과 기판(1)의 이면(1b)과의 사이, 또는 챔버(21)와 기판(1)과의 사이에 공간이 형성되어 있다. 기판(1)은, 외주부 부근에서 O링(12, 22)에 의해 지지되어 있다. 즉, 기판(1)의 중앙부 부근은, 중공의 공간에 면해 있고, 다른 부재에 의해 지지되어 있지 않다. 이러한 구성에서는, 진공 펌프를 작동시켜 상기 공간 내부를 진공 상태로 했을 때, 기판(1)의 중앙부 부근이 상기 공간측으로 볼록해지도록 기판(1)이 만곡되어 기판(1)의 휨량이 커진다.
도 5에 나타내는 흡착 방식 및 도 6에 나타내는 누출 방식의 검사 장치에서는, 상기 공간 내부의 압력을 작게 할수록 검사 정밀도가 향상되지만, 기판(1)의 휨량도 증가한다. 기판(1)이 휘면 기판(1)이 파손될 우려가 있다. 특히 핀홀이 형성되어 있는 기판(1)의 경우, 기판(1)이 만곡되었을 때 핀홀 형성부에서 응력 집중이 발생하여, 기판(1)이 파손될 가능성이 증대된다.
따라서, 기판(1)을 흡착하는 흡착 지그로서의 흡착부(40)를 도 7에 나타내는 구성으로 할 수 있다. 도 7에 나타낸 바와 같이, 흡착부(40)는, 다공질체(41)와, 겔체(42)와, 베이스(43)를 구비한다. 베이스(43)의 표면에는 오목부(43a)가 형성되어 있고, 그 오목부(43a)의 내부에 다공질체(41)가 끼워 넣어져 일체화되어 있다. 겔체(42)는, 베이스(43)의 오목부(43a)가 형성된 표면에 접착되어 있다. 겔체(42)는 오목부(43a)의 주연부에 접착되어 있다.
기판(1)은 다공질체(41) 및 겔체(42) 양쪽에 밀착되도록 흡착부(40)에 적재된다. 다공질체(41)는 기판(1)에 대하여 아주 작은 직경이 되도록 형성되어 있고, 기판(1)의 중앙부는 다공질체(41)에 밀착되고, 기판(1)의 외주부는 겔체(42)에 밀착되어 있다. 기판(1)이 흡착부(40)에 적재되어 흡착될 때, 겔체(42)는 기판(1)에 눌려 변형된다. 이 변형에 의해, 충격을 흡수하여 기판(1)의 이면(1b)의 손상을 회피하고, 기판(1)을 다공질체(41) 및 겔체(42) 양쪽에 밀착시킨다. 흡착부(40)에 적재된 기판(1)에서는, 이면(1b)의 거의 대부분이 다공질체(41)에 밀착되어 있고, 외주부를 제외한 중앙부측의 거의 전면(全面)에서 기판(1)은 다공질체(41)에 의해 지지된다.
다공질체(41)는, 공극률이 높아 다공질체(41) 내부를 통기시킬 수 있으며, 다공질체(41)에 적재된 기판(1)을 진공 흡착할 수 있도록 형성되어야 한다. 또한, 다공질체(41)는 접촉에 의해 기판(1)을 손상시키지 않고, 지나치게 취약하지 않으며, 또한 함유 불순물이 미량인 것이 바람직하다. 그 때문에, 다공질체(41)의 재질로는, 예를 들어 알루미나나 탄화규소 등의 세라믹 재료를 사용하여, 부피 밀도가 낮은(예를 들어 기공률 30% 이상 60% 이하) 세라믹 재료의 성형품에 의해 다공질체(41)를 형성할 수 있다. 구체적으로는, 다공질체(41)로서, 부압에 의해 기판(1)의 전면(全面)을 흡착하여 고정할 수 있는 다공성 척을 바람직하게 사용할 수 있다.
또한, 겔체(42)는, 기판(1)과 밀착 가능하며, 겔체(42)를 기체가 통과할 수 없어야 한다. 그 때문에 겔체(42)의 재질로는, 예를 들어 부드러운 겔 형상의 실리콘 수지 등의 수지 재료를 사용할 수 있다. 구체적으로는, 겔체(42)로서 매우 부드러운 겔 형상 소재인 α GEL(등록상표)을 바람직하게 사용할 수 있다.
또한, 베이스(43)는, 다공질체(41)와 동일한 계통의 세라믹 재료로 형성할 수 있다. 베이스(43)는 다공질체(41)를 유지해야 하므로, 다공질체(41)에 대하여 베이스(43)의 강도는 더욱 높아야 한다. 그 때문에 베이스(43)는, 다공질체(41)에 대하여 부피 밀도가 더욱 크고, 공극률이 더욱 작아지도록 형성되는 것이 바람직하다.
도 7에 나타낸 바와 같이, 베이스(43)에 형성된 오목부(43a)의 바닥부에는 통기 홈(44)이 형성되어 있다. 또, 베이스(43)의 내부에는, 통기 홈(44)과 베이스(43)의 외부를 연통하는 통기로(45)가 형성되어 있다. 통기로(45)는, 오목부(43a)의 내부와, 베이스(43)의 측부에 연결된 배기관(46)의 내부를 연통하고 있다. 화살표 47에 나타낸 바와 같이 배기관(46)의 내부로부터 배기되면, 통기로(45)의 내부, 통기 홈(44)의 내부 및 다공질체(41)의 공극 내부도 감압되기 때문에, 다공질체(41)에 적재된 기판(1)이 진공 흡착되어 기판(1)은 다공질체(41)에 밀착된다.
외주부에서 기판(1)과 겔체(42)를 밀착시키기 때문에, 도 8에 나타내는 다공질체(41)의 직경 D는, 기판(1)의 직경보다 작아지도록 형성되어 있다. 기판(1)의 직경이 2인치(50 mm)인 경우에는, 직경 D가 47 mm가 되도록 다공질체(41)를 형성할 수 있다.
한편, 다공질체(41)의 두께 t는, 다공질체(41)의 강도를 유지할 수 있을 정도로 설정되고, 또 다공질체(41)를 용이하게 제조할 수 있는 치수로 설정되면 된다. 예를 들어 다공질체(41)의 두께 t를 직경 D의 10분의 1 이상으로 설정할 수 있고, 직경 D가 47 mm일 때 두께 t를 5 mm로 하여 다공질체(41)를 형성할 수 있다.
또한, 도 8에 나타내는 다공질체(41)의 기판(1)과 밀착하는 측의 표면인 밀착면(41a)은, 기판(1)이 진공 흡착될 때 밀착면(41a)의 전면(全面)이 기판(1)과 밀착하여 기판(1)의 변형량을 억제할 수 있도록 평활한 면으로 형성되는 것이 바람직하다. 예를 들어, 직경 D가 47 mm인 경우, 밀착면(41a)의 평면도 공차가 0.01 mm가 되도록 다공질체(41)를 형성할 수 있다.
도 9에는, 핀홀의 유무를 판단하기 위한 검사 장치에 흡착부(40)를 채택한 경우의, 흡착부(40)로부터 진공 펌프(110)에 이르기까지의 계통도를 나타내고 있다. 도 7에 나타내는 배기관(46)은, 배관(100)의 일단측의 연결부(101)에 연결되어 있다. 배관(100)의 타단측의 연결부(102)에는, 흡착부(40)의 내부를 감압하여 기판(1)을 흡착시키는 부압원으로서의 진공 펌프(110)가 연결되어 있다. 배관(100)의 연결부(101) 근방에는, 배기관(46)으로부터 배관(100) 내로 유입되는 이물질을 제거하기 위한 진공 배관 필터(103)가 배치되어 있다.
배관(100)에는 압력계용 시트(105)가 형성되어 있다. 압력계(120)는, 압력계용 시트(105)에 연결된 연결관(121)에 의해 배관(100) 내부와 연통하고 있고, 배관(100) 내부의 압력을 검출한다. 압력계(120)에는, 검출된 배관(100) 내의 압력값을 표시하는 압력 표시부(124)와, 배관(100) 내부의 압력값이 규정 범위인 경우에 점등하는 OK 램프(122)와, 배관(100) 내부의 압력값이 규정 범위밖인 경우에 점등하는 NG 램프(123)가 부착되어 있다.
압력계용 시트(105)와 진공 펌프(110)에 연결되는 연결부(102) 사이에는 차단 밸브(104)가 배치되어 있다. 차단 밸브(104)가 열린 상태일 때에 진공 펌프(110)를 작동시킴으로써 기판(1)이 흡착부(40)에 진공 흡착된다. 이 때, 수동 밸브(106)의 개방도 조정에 의해 기판(1)의 진공 흡착력을 조정할 수 있다. 또, 차단 밸브(104)를 닫힌 상태로 함으로써, 흡착부(40)로부터 압력계(120)에 이르는 계통이 진공 펌프(110)와 별도의 계통이 되어, 배관(100) 내부의 진공이 유지된다. 즉, 차단 밸브(104)가 닫혀 있을 때 진공 펌프(110)를 작동시키더라도, 차단 밸브(104)보다 연결부(101)측의 배관(100) 내부의 압력은 변하지 않는 구성으로 되어 있다.
배관(100)에는 또한 질소 퍼지 라인(130)이 접속되어 있다. 기판(1)의 검사 종료후에, 차단 밸브(104)가 닫힌 상태로 차단 밸브(133)를 열고, 질소 퍼지 라인(130)의 시트(131)를 경유시켜 질소를 질소 퍼지 라인(130)으로부터 배관(100) 내로 주입함으로써, 배관(100) 및 배기관(46) 내부를 상압 또는 약간 양압으로 하여, 기판(1)을 흡착부(40)로부터 제거하는 것을 용이하게 하고 있다. 차단 밸브(133)가 닫힌 상태인 채로 질소가 시트(131)로부터 주입된 경우 등, 질소 퍼지 라인(130) 내의 압력이 규정치를 상회하는 경우에는, 스프링 안전 밸브(132)가 열려 질소 퍼지 라인(130) 내가 감압되어, 질소 퍼지 라인(130) 내의 압력이 지나치게 커지는 것을 억제한다.
도 7∼도 9에 나타내는 검사 장치는, 이하와 같이 핀홀의 유무의 검사에 사용된다. 즉, 부압원으로서의 진공 펌프(110)를 작동시켜, 배관(100), 배기관(46), 통기로(45), 통기 홈(44) 및 다공질체(41)의 내부를 감압하여 진공 상태로 한다. 이 때 기판(1)은 다공질체(41) 및 겔체(42)에 밀착된다. 진공 상태가 된 배관(100) 내의 압력은 압력계(120)에 의해 계측된다. 이 상태로, 차단 밸브(104)를 닫아 진공 상태를 유지하고, 압력계(120)에 의해 배관(100) 내의 압력의 경과를 계측한다.
이 때, 기판(1)에 핀홀이 형성되어 있으면, 핀홀을 통과하여 공기가 기판의 표면(1a)측에서 이면(1b)측으로 누출되므로, 압력계(120)에 의해 계측되는 배관(100) 내의 압력이 서서히 상승하게 된다. 이와 같이, 다공질체(41)를 채택한 흡착부(40)에 기판(1)을 진공 흡착시켰을 때의 시간의 경과에 따른 진공도의 변화에 의해, 기판(1)의 핀홀 유무를 판단할 수 있다.
상술한 바와 같이, 도 5에 나타내는 흡착 방식 및 도 6에 나타내는 누출 방식의 검사 장치에서는, 흡착 지그(11)(또는 챔버(21))와 기판(1) 사이에 형성된 공간 내의 압력을 작게 하면, 기판(1)의 휨량이 증가하여 기판(1)이 파손될 우려가 있다. 이에 비해, 도 7∼도 9에 나타내는 검사 장치에서는, 다공질체(41)를 설치함으로써 기판(1)이 유지되고 있기 때문에, 흡착시의 기판(1)의 변형이 대폭 억제되고 있다. 그 때문에, 진공 펌프(110)를 작동시켜, 다공질체(41)의 내부의 공극을 보다 진공에 가까운 상태(즉, 압력이 낮은 상태)로 할 수 있다.
즉, 다공질체(41)에 밀착된 기판(1)의 이면(1b)측과 표면(1a)측의 압력차를, 흡착 방식 또는 누출 방식의 검사 장치에 비해 더욱 크게 할 수 있다. 그 때문에, 핀홀이 기판(1)에 형성되어 있는 경우에 핀홀을 경유하여 표면(1a)측에서 이면(1b)측으로 공기가 통과하기 쉬워진다. 따라서, 기판(1)의 핀홀 유무를 보다 정밀하게 판단할 수 있고, 보다 작은 핀홀을 검출할 수 있는 검사 정밀도를 대폭 향상시킨 검사 장치를 제공할 수 있다.
또한, 도 9에 나타내는 계통에 더하여, 가스 검출기(25)(도 6 참조)를 배치하고, 차단 밸브(104)보다 연결부(101)측에서 가스 검출기(25)를 배관(100)과 접속하고, 기판(1)의 표면(1a) 근방에 피검출 가스 공급부(23)(도 6 참조)를 배치해도 된다. 이 경우, 피검출 가스를 피검출 가스 공급부(23)로부터 기판(1)의 표면(1a)을 향하여 분출시키고, 핀홀을 통과하여 기판(1)의 이면(1b)측에 누출된 피검출 가스를 가스 검출기(25)에 의해 검지함으로써, 기판(1)의 핀홀 유무를 판단할 수 있다.
도 4로 되돌아가, 다음 공정(S3)에 있어서, 공정(S2)에서 핀홀의 유무가 판단된 기판을 판별한다. 핀홀이 있다고 판별된 기판에 대해서는, 다음 공정(S4)에서 핀홀의 개수 및 위치가 특정된다. 핀홀의 개수 및 위치의 특정에는, 예를 들어, 도 10에 나타내는 투과 광원 방식의 검사 장치를 사용할 수 있다.
도 10에 나타내는 검사 장치에서는, 기판(1)의 이면측에 광원(31)이 설치되어 있다. 광원(31)으로부터는 광(32)이 발광한다. 이 때, 화살표 34와 같이, 기판(1)의 핀홀을 투과하여 기판(1)의 표면측에 광이 누출된다. 이 기판(1)을 투과한 광을 검출함으로써, 핀홀의 개수 및 위치를 특정할 수 있다. 특정한 핀홀의 위치를 마킹하기 위해서는, 예를 들어 광이 누출된 상태를 JPEG 형식 등의 화상으로 보존하여, 그 화상 위에 마킹할 수 있다.
또한, 예를 들어 GaN과 같은 가시광을 투과하는 재질의 기판(1)이라 하더라도, 광원(31)으로부터 발광하는 광(32)의 파장 및 발광 강도를 조정하여, 기판(1)의 표면측에 투과하는 광을 화상 인식시켜 화상 처리를 행함으로써, 핀홀의 개수 및 위치를 특정할 수 있다. 광(32)의 파장으로서, 기판(1)을 투과하지 않는 파장, 예를 들어 GaN이라면 365 nm 이하의 파장을 선택한다면, 핀홀을 통과하여 기판(1)의 이면측에 누출되는 빛을 감지할 수 있어 바람직하다. 또한, 핀홀을 갖는 기판(1)을 준비하여, 발광 강도를 변화시키면서 콘트라스트가 가장 명확해지도록 발광 강도를 조정한 후에 측정을 실시해도 된다.
이와 같이 하여, 공정(S4)에서 핀홀의 개수 및 위치를 특정된 핀홀이 있는 기판 및 공정(S2)에서 핀홀이 없다고 판단된 기판은, 다음 공정(S5)에서 양품으로 판별된다. 예를 들어, 핀홀의 개수가 직경 2인치의 기판 1장당 1개 이상 20개 이하인 것이 양품이며, 핀홀이 0개 또는 21개 이상인 것이 불량품이라는 기준을 설정할 수 있다. 또한, 공정(S4)에서의 화상 처리에 의해, 핀홀의 직경에 대해서도 데이터의 채취가 행해지고 있는 경우에는, 상기 핀홀의 개수의 기준에 더해, 핀홀의 직경이 0.45 ㎛ 이상 5 ㎛ 이하인 경우가 양품이라는 기준을 설정하여, 양품 판별을 실시할 수 있다. 또한, 핀홀의 직경은, 예를 들어 광학 현미경이나 레이저 현미경, 또는 SEM(Scanning Electron Microscope, 주사형 전자 현미경)을 사용하여 측정할 수 있다.
이상과 같이, 본 발명의 반도체 기판의 검사 방법에서는, 공정(S2)에서 기판의 핀홀 유무를 판단한 후에, 핀홀이 있다고 판단된 기판에 대해서만, 공정(S4)에서 핀홀의 개수 및 위치를 특정하기 위한 검사를 행한다. 기판 모두에 대해 핀홀의 개수 및 위치를 특정하기 위한 검사는 실시하지 않는다. 즉, 핀홀이 존재하지 않는다고 판단된 기판은, 공정(S3)에서 핀홀의 개수 및 위치를 특정하기 위한 검사에서 제외된다. 따라서, 기판의 핀홀 유무 및 핀홀이 존재하는 경우에는 그 위치 및 개수를 효율적으로 검사할 수 있다.
이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기 설명이 아니라 청구범위에 의해 나타내어지며, 청구범위와 균등한 의미 및 범위내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (3)

  1. 직경 2인치당 1개 이상 20개 이하의 핀홀이 형성되어 있는 반도체 기판.
  2. 제1항에 있어서, 상기 핀홀의 직경은 0.45 ㎛ 이상 5 ㎛ 이하인 것인 반도체 기판.
  3. 기판의 표면에 흡착 지그를 접촉시켜 진공 흡착하여, 시간의 경과에 따른 진공도의 변화 또는 피검출 가스의 검출 유무에 따라 상기 기판의 핀홀 유무를 판단하는 공정과,
    상기 핀홀이 있다고 판단된 상기 기판의 표면에 광을 조사하여, 상기 기판을 투과하는 상기 광을 검출하여 상기 핀홀의 개수 및 위치를 특정하는 공정을 포함하는 반도체 기판의 검사 방법.
KR1020097011921A 2007-10-24 2008-10-03 반도체 기판, 반도체 기판의 검사 방법 KR20100077127A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007276309 2007-10-24
JPJP-P-2007-276309 2007-10-24
JPJP-P-2008-212724 2008-08-21
JP2008212724A JP2009124104A (ja) 2007-10-24 2008-08-21 半導体基板、半導体基板の検査方法

Publications (1)

Publication Number Publication Date
KR20100077127A true KR20100077127A (ko) 2010-07-07

Family

ID=40579356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097011921A KR20100077127A (ko) 2007-10-24 2008-10-03 반도체 기판, 반도체 기판의 검사 방법

Country Status (7)

Country Link
US (1) US20100013058A1 (ko)
EP (1) EP2204847A1 (ko)
JP (1) JP2009124104A (ko)
KR (1) KR20100077127A (ko)
RU (1) RU2009123956A (ko)
TW (1) TW200931557A (ko)
WO (1) WO2009054250A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023168B (zh) * 2010-11-08 2013-04-17 北京大学深圳研究生院 半导体晶圆表面的芯片检测方法及系统
JP7468429B2 (ja) 2021-03-29 2024-04-16 三菱電機株式会社 半導体製造装置および半導体装置の製造方法
JP7482825B2 (ja) 2021-04-19 2024-05-14 三菱電機株式会社 検査装置、半導体基板の検査方法、半導体基板の製造方法、および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188541B2 (ja) * 1992-12-17 2001-07-16 イビデン株式会社 液相エピタキシーによる単結晶薄膜の製造方法
JP3435380B2 (ja) * 2000-02-21 2003-08-11 共進電機株式会社 Ｓｉウエハ−検査装置およびＳｉウエハ−検査方法
EP1403404A4 (en) * 2001-06-04 2007-08-01 New Ind Res Organization SINGLE CRYSTAL SILICON CARBIDE AND PROCESS FOR PRODUCING THE SAME
JP2007269627A (ja) * 2002-03-19 2007-10-18 Central Res Inst Of Electric Power Ind 基板から継続するマイクロパイプを低減させるＳｉＣ結晶の製造方法およびＳｉＣ結晶、ＳｉＣ単結晶膜、ＳｉＣ半導体素子、ＳｉＣ単結晶基板および電子デバイス、ならびにＳｉＣバルク結晶の製造方法
JP2004309426A (ja) * 2003-04-10 2004-11-04 Denso Corp 透光性基板の評価方法及び透光性基板の評価装置
JP2005311261A (ja) * 2004-04-26 2005-11-04 Nippon Steel Corp 炭化珪素製放熱板

Also Published As

Publication number Publication date
WO2009054250A1 (ja) 2009-04-30
TW200931557A (en) 2009-07-16
US20100013058A1 (en) 2010-01-21
JP2009124104A (ja) 2009-06-04
RU2009123956A (ru) 2010-12-27
EP2204847A1 (en) 2010-07-07

Similar Documents

Publication Publication Date Title
KR101325762B1 (ko) 광학검사 장치
KR20220133838A (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
KR101313016B1 (ko) 흡착 테이블
US6836322B2 (en) Particle inspection device and inspection method using the same
KR20100077127A (ko) 반도체 기판, 반도체 기판의 검사 방법
WO2018155678A1 (ja) ガスバリア性評価装置およびガスバリア性評価方法
EP2929556A2 (en) Process for producing a gallium arsenide substrate, gallium arsenide substrate and use thereof
JP2019009173A (ja) 化合物半導体基板の凹凸識別方法、および、これに用いる化合物半導体基板の表面検査装置
KR20080066656A (ko) 시료 유지구와 이것을 사용한 시료 흡착 장치 및 시료 처리방법
CN101578699A (zh) 半导体晶片和半导体晶片检查方法
CN115148618A (zh) 半导体制造装置及半导体装置的制造方法
TW202247314A (zh) 矽片邊緣粗糙度檢測治具及檢測方法
JP7143828B2 (ja) シリコン単結晶ウェーハのスリップ検出方法
CN212780473U (zh) 掩模版光学自动检测的载入装置
TWI451516B (zh) 已切割晶圓適配器和傳送已切割晶圓的方法
US20240203769A1 (en) Wafer evaluation method, wafer production method and device production method
JP5633537B2 (ja) 半導体ウエーハの評価方法および半導体ウエーハの評価装置
JP7568704B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2016184711A (ja) 半導体ウエハの検査装置および半導体ウエハの自動検査方法
JP6929427B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2001280940A (ja) ワーク表面検査装置
CN219267631U (zh) 一种晶圆固定工装
JPS6282343A (ja) 光学式表面欠陥検査装置
JP2011237313A (ja) 透明基板の欠陥検査装置および透明基板の欠陥検査方法
KR20070093824A (ko) 질화갈륨계 기판, 질화갈륨계 기판의 평가 방법 및질화갈륨계 기판의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid