KR20100076630A - 캐패시터 정전 용량 측정 회로 및 방법 - Google Patents

캐패시터 정전 용량 측정 회로 및 방법 Download PDF

Info

Publication number
KR20100076630A
KR20100076630A KR1020080134744A KR20080134744A KR20100076630A KR 20100076630 A KR20100076630 A KR 20100076630A KR 1020080134744 A KR1020080134744 A KR 1020080134744A KR 20080134744 A KR20080134744 A KR 20080134744A KR 20100076630 A KR20100076630 A KR 20100076630A
Authority
KR
South Korea
Prior art keywords
signal
capacitor
delay
pulse signal
pul
Prior art date
Application number
KR1020080134744A
Other languages
English (en)
Inventor
권용기
이형동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080134744A priority Critical patent/KR20100076630A/ko
Publication of KR20100076630A publication Critical patent/KR20100076630A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Abstract

본 발명의 캐패시터 정전 용량 측정 회로는 펄스 신호를 출력하는 펄스 발생기, 캐패시터를 포함하며, 펄스 신호를 상기 캐패시터에 의해 지연시켜 지연 신호를 출력하는 지연부, 및 상기 펄스 신호와 상기 지연 신호를 입력받아 위상 차이에 따른 비교 신호를 출력하는 비교부를 구비하는 것을 특징으로 한다.
Figure P1020080134744
지연회로, 캐패시터

Description

캐패시터 정전 용량 측정 회로 및 방법{Circuit and Method for Measuring Capacitance of Capacitor}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 캐패시터 정전 용량 측정 회로 및 방법에 관한 것이다.
반도체 메모리 소자의 동작이 고속화됨에 따라 디커플링 캐패시터가 회로의 많은 부분을 차지하고 있다. 또한 반도체 칩의 고집적화로 인해 캐패시터는 점차 고용량화 되고 있다.
메모리 소자가 저속 동작을 할 때에는 온 칩 내의 디커플링 캐패시터의 용량을 AC 미터를 이용하여 측정할 수 있지만, 고속 동작 반도체 메모리 장치의 경우 AC 미터를 이용하게되면 정확도와 실용성이 저하되는 문제점이 있다.
고용량 캐패시터의 정확한 용량 측정은 반도체 메모리 소자의 안정적인 동작을 위해 무엇보다 중요한 사항이다.
따라서, 반도체 메모리 소자의 고속 동작 및 저속 동작에서 안정적인 동작을 확보하기 위해, 다양한 환경에서 캐패시터의 정전 용량을 정확하게 측정할 수 있는 방법이 요구되고 있다.
따라서, 본 발명의 목적은 반도체 장치에서 캐패시터의 정전 용량을 정확하게 검출할 수 있는 캐패시터 정전 용량 측정 회로 및 방법을 제공하는 데에 있다.
상기한 본 발명의 목적을 달성하기 위한 본 발명의 캐패시터 용량 측정 회로는 펄스 신호를 출력하는 펄스 발생기, 캐패시터를 포함하며, 상기 펄스 신호를 상기 캐패시터에 의해 지연시켜 지연 신호를 출력하는 지연부, 및 상기 펄스 신호와 상기 지연 신호를 입력받아 위상 차이에 따른 비교 신호를 출력하는 비교부를 포함한다.
한편, 본 발명의 캐패시터 용량 측정 방법은 펄스 신호를 생성하는 단계, 캐패시터 및 저항을 포함하는 지연부에 의해 상기 펄스 신호를 지연시켜 지연 신호를 출력하는 단계, 상기 펄스 신호와 지연 신호의 위상 차이를 검출하는 단계, 및 상기 위상 차이에 따른 비교신호를 출력하는 단계를 포함한다.
본 발명에 의하면, 반도체 메모리에 사용된 디커플링 캐패시터 정전 용량 및 교류적 특성을 정확히 측정할 수 있으며, 이에 따라 반도체 메모리 소자의 안정적인 동작을 확보할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한 다.
도 1은 본 발명의 일 실시예에 따른 캐패시터 정전 용량 측정 회로의 구성도이다.
도 1에 도시된 바와같이, 캐패시터의 정전 용량 측정 회로는 인에이블 신호(Enable)에 응답하여 펄스 신호(PUL)를 출력하는 펄스 발생기(100)와, 펄스 신호(PUL)를 지연시켜 지연된 펄스 신호(D_PUL)를 출력하는 지연부(200)와, 펄스신호(PUL)와 지연된 펄스 신호(D_PUL)의 위상차를 검출하여 비교신호(N_PUL)를 출력하는 비교부(250)로 구성된다.
여기에서, 지연부(200)는 정전용량을 측정하고자 하는 단위 사이즈의 캐패시터(200a) 및 저항유닛(200b)을 포함한다.
펄스 발생기(100)에 인에이블(Enable) 신호가 인가됨에 따라 생성된 펄스 신호(PUL)는 지연부(200)를 통해 RC 지연값 만큼 지연되어 출력된다. 상기 생성된 지연 신호(D_PUL)는 비교부에 입력되며, 비교부(250)에서 출력된 비교 신호(N_PUL)는 버퍼(300)를 통과하여 출력 드라이버부(400)로 전달된다.
상기 지연부(200)는 측정하고자 하는 단위 사이즈의 캐패시터(200a)와 저항 유닛(200b)으로 구성되며, 상기 캐패시터(200a)에는 외부 공급 전원(VDD)과 접지 전원(VSS)이 인가된다.
도 2는 본 발명의 일 실시예에 따른 비교부의 회로 구성도이다.
도 2에 도시된 바와같이, 비교부(250)는 A 노드에서 검출되는 펄스 신호(PUL)와 B 노드에서 검출되는 지연 신호(D_PUL)을 입력받는다. 이때, 상기 지연 부(200)를 거쳐 출력된 지연 신호(D_PUL)는 인버터(INV)를 거쳐 반전 지연된 후, 논리 게이트(N)에 입력된다.
논리 게이트(N)에 의해 생성되는 비교 신호(N_PUL)는 버퍼(300)를 통해 출력 드라이버부(400)로 전달된다. 상기 본 발명의 실시예에서는 논리 게이트로 낸드(NAND) 게이트(N)를 이용하였다.
이때, 비교부(250)에 의해 펄스 발생기(100)의 출력신호(PUL)와 지연 신호(D_PUL)의 반전 신호를 비교하여 지연부(200)의 캐패시터(200a) 정전 용량을 측정할 수 있다.
즉, 지연 시간(TD)= 저항(R)×정전용량(C) 이라는 원리를 이용하여 캐패시터(200a)의 정확한 용량을 검출하는 것이다.
도 3은 본 발명의 일 실시예에 따른 각 노드에서 검출되는 신호의 파형도이다.
도 3에 도시된 바와같이, 파형 A는 노드 A의 검출 신호인 펄스 신호(PUL)이며, 파형 B는 노드 B의 검출 신호인 지연 신호(D_PUL)이고, 파형 C는 상기 지연된 펄스 신호의 반전 신호(INV_D_PUL)이고, 파형 D는 펄스 신호(PUL)와 반전 지연 신호(INV_D_PUL)를 입력받아 낸드(NAND) 게이트(N)를 거쳐 비교된 펄스 신호(N_PUL)이다.
여기서, 지연 시간(TD)는 펄스 신호(PUL)가 지연부(200)의 캐패시터(200a) 및 저항 유닛(200b)에 의해 지연된 시간값을 나타낸다.
따라서, 낸드(NAND) 게이트(N)에서 출력된 비교 신호(N_PUL)의 한 주기를 통해 지연된 시간(TD)을 알 수 있다. 즉, 펄스 신호(PUL)가 출력된 후, 지연 신호(D_PUL)가 출력 될때까지 로우 레벨을 갖는 비교 신호(N_PUL)을 갖는 비교 신호(N_PUL)의 펄스 폭을 지연 신간(TD)으로 산출한다.
또한, 저항 유닛(R)의 저항값은 알고 있으므로 정전용량(C)= 지연시간(TD)/저항(R)에 의해 단위 사이즈 캐패시터(200a)의 정전 용량을 산출 할 수 있다.
한편, 반도체 장치에서 사용되는 각종 캐패시터 용량은 본 발명에 적용된 단위 사이즈 캐패시터(200a) 용량의 정수배이므로, 다양한 캐패시터 성능을 평가할 수 있다.
또한, 펄스 발생기(100)에서 출력되는 펄스 신호(PUL)의 주기, 위상 및 주파수를 선택적으로 변경함에 따라 주파수에 따른 전달 특성 및 밴드폭에 따른 전달 특성을 평가할 수도 있다.
따라서, 본 발명에 의하면 캐패시터의 용량 측정은 물론이고, 동작 주파수에 따른 성능 평가 가능함으로써 보다 정확한 캐패시터의 성능을 평가 할 수 있다.
이상, 본 발명에 대하여 그 바람직한 실시 예를 들어 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고 본 발명이 속하는 기술분야에서 통상의 지식을 가진자는 본 발명의 본 질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 캐패시터 정전 용량 측정 회로의 구성도,
도 2는 본 발명의 일 실시예에 따른 비교부의 회로 구성도, 및
도 3은 본 발명의 일 실시예에 따른 각 노드에서 검출되는 신호의 파형도이다.
〈도면의 주요부호에 대한 상세한 설명〉
100 : 펄스 발생기 200 : 지연부
300 : 버퍼 250 : 비교부
400 : 출력 드라이버부

Claims (5)

  1. 펄스 신호를 출력하는 펄스 발생기;
    캐패시터를 포함하며, 상기 펄스 신호를 상기 캐패시터에 의해 지연시켜 지연 신호를 출력하는 지연부; 및
    상기 펄스 신호와 상기 지연 신호를 입력받아 위상 차이에 따른 비교 신호를 출력하는 비교부를 구비하는 것을 특징으로 하는 캐패시터 정전 용량 측정 회로.
  2. 제 1 항에 있어서,
    상기 지연부는, 상기 캐패시터 및 상기 캐패시터와 직렬 접속되는 저항 유닛으로 구성되는 것을 특징으로 하는 캐패시터 정전 용량 측정 회로.
  3. 제 1 항에 있어서,
    상기 비교부는, 상기 펄스 신호 및 상기 지연 신호의 반전 신호를 입력받아 상기 비교 신호를 출력하는 논리 게이트를 포함하는 것을 특징으로 하는 캐패시터 정전 용량 측정 회로.
  4. 제 3 항에 있어서,
    상기 비교부의 출력 신호를 전달하는 버퍼; 및
    상기 버퍼의 출력 신호를 출력하는 출력 드라이버부를 더 구비하는 것을 특 징으로 하는 캐패시터 정전 용량 측정 회로.
  5. 펄스 신호를 생성하는 단계;
    캐패시터 및 저항을 포함하는 지연부에 의해 상기 펄스 신호를 지연시켜 지연 신호를 출력하는 단계;
    상기 펄스 신호와 지연 신호의 위상 차이를 검출하는 단계; 및
    상기 위상 차이에 따른 비교신호를 출력하는 단계;를 포함하는 캐패시터 정전 용량 측정 방법.
KR1020080134744A 2008-12-26 2008-12-26 캐패시터 정전 용량 측정 회로 및 방법 KR20100076630A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080134744A KR20100076630A (ko) 2008-12-26 2008-12-26 캐패시터 정전 용량 측정 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134744A KR20100076630A (ko) 2008-12-26 2008-12-26 캐패시터 정전 용량 측정 회로 및 방법

Publications (1)

Publication Number Publication Date
KR20100076630A true KR20100076630A (ko) 2010-07-06

Family

ID=42638323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134744A KR20100076630A (ko) 2008-12-26 2008-12-26 캐패시터 정전 용량 측정 회로 및 방법

Country Status (1)

Country Link
KR (1) KR20100076630A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022859A (zh) * 2016-11-04 2018-05-11 汉辰科技股份有限公司 监测晶圆与吸盘相对关系的装置与方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022859A (zh) * 2016-11-04 2018-05-11 汉辰科技股份有限公司 监测晶圆与吸盘相对关系的装置与方法
US11349414B2 (en) 2016-11-04 2022-05-31 Advanced Ion Beam Technology, Inc. Apparatus and method for monitoring the relative relationship between the wafer and the chuck

Similar Documents

Publication Publication Date Title
JP2005098981A (ja) 半導体集積回路装置、測定結果管理システム、及び管理サーバ
Saneyoshi et al. A precise-tracking NBTI-degradation monitor independent of NBTI recovery effect
JPWO2006038468A1 (ja) 位相差測定回路
CN102075184A (zh) 运行参数监控电路和方法
US9222971B2 (en) Functional path failure monitor
KR20170015169A (ko) 전력 전송 네트워크에서 임피던스 피크를 일으키는 공명주파수의 검출장치 및 방법
CN111624469A (zh) 数字隔离器的传播延时测试电路
US20130015837A1 (en) On-chip signal waveform measurement circuit
JP5190767B2 (ja) モニタ回路およびリソース制御方法
CN106656114B (zh) 一种连续窄脉冲的脉宽测量方法及系统
US10037011B2 (en) Time measuring circuit and temperature sensor circuit
KR20100076630A (ko) 캐패시터 정전 용량 측정 회로 및 방법
TW201837489A (zh) 異常時脈偵測方法及其電路
US7508250B1 (en) Testing for normal or reverse temperature related delay variations in integrated circuits
KR101510777B1 (ko) 주파수 측정 회로 및 이를 구비하는 반도체 장치
CN103675383A (zh) 一种量测波形的电路
TWI715096B (zh) 過電流保護裝置及方法
WO2002075331A1 (en) Capacitance measuring circuit
KR102505721B1 (ko) 반도체 장치 및 이를 위한 특성 측정 회로
US10274536B2 (en) Time to current converter
KR101509421B1 (ko) 클럭신호와 피크검출기를 이용한 파워온 리셋 회로
TW202024649A (zh) 信號週期測量電路與方法
US11777483B1 (en) On-die techniques for asynchnorously comparing voltages
US11619661B1 (en) On-die techniques for converting currents to frequencies
KR20080074670A (ko) 반도체 메모리 장치의 지연 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110727

Effective date: 20111219