KR20100075486A - 아날로그-디지털 변환기 - Google Patents

아날로그-디지털 변환기 Download PDF

Info

Publication number
KR20100075486A
KR20100075486A KR1020107007689A KR20107007689A KR20100075486A KR 20100075486 A KR20100075486 A KR 20100075486A KR 1020107007689 A KR1020107007689 A KR 1020107007689A KR 20107007689 A KR20107007689 A KR 20107007689A KR 20100075486 A KR20100075486 A KR 20100075486A
Authority
KR
South Korea
Prior art keywords
comparator
comparators
input
analog
deactivated
Prior art date
Application number
KR1020107007689A
Other languages
English (en)
Inventor
던칸 브렘너
Original Assignee
아이티아이 스코틀랜드 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이티아이 스코틀랜드 리미티드 filed Critical 아이티아이 스코틀랜드 리미티드
Publication of KR20100075486A publication Critical patent/KR20100075486A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

아날로그 신호를 수신하기 위한 아날로그 신호 입력; 기준 전압 신호를 수신하기 위한 기준 전압 입력; 그리고 복수의 비교기들을 포함하는 아날로그-디지털 변환기가 제공되며, 각각의 비교기의 일 입력은 상기 아날로그 신호 입력에 연결되고, 각각의 비교기의 다른 입력은 상기 기준 전압 신호의 각각의 분배몫(respective portion)을 수신하도록 연결되며; 여기서 상기 아날로그-디지털 변환기의 동작 모드를 결정하기 위해, 상기 복수의 비교기들 중 적어도 하나가 선택적으로 동작 및 동작해제될 수 있다.

Description

아날로그-디지털 변환기{ANALOG-TO-DIGITAL CONVERTER}
본 발명은 아날로그-디지털 변환기(ADC)에 관한 것이며, 특히 전력 소비가 최적화된 아날로그-디지털 변환기에 관한 것이다.
아날로그-디지털 변환기(ADC)는 잘 알려져 있으며 연속적인 아날로그 신호들을 이산 디지털 신호들로 변환한다. 대부분의 ADC들은 입력 신호 샘플링 회로, 및 샘플링된 입력을 정의된 수의 디지털 레벨들로 변환하는 변환 회로(즉, 6-비트 변환기는 64개의 이산 레벨들을 구별할 수 있을 것이다)의 두 가지 기본 기능으로 구성된다. 종래 유형의 ADC들은 미리정의된 변환 전달 함수(conversion transfer function) 또는 법칙(law)에 따라 아날로그 신호를 디지털 신호로 변환한다. 이러한 법칙은 주어진 비트 길이와 대수적(logarithmic), 지수적(exponential), 또는 선형적(linear)일 수 있다. 잘 알려진 비선형(non-linear) 변환기들의 예로 통신 산업에서의 A-law/μ-law PCM 코덱이 있다. 비록 이러한 ADC들은 전력 소비에 최적화되어 있지만, 이러한 전력 소비는 일반적으로 다른 법칙들을 사용하기 위해 조정될 수 없다. 예를 들어, 6 비트 선형 변환기로서 설계된 변환기는 일반적으로 대수 법칙(logarithmic law)을 구현하도록 수정될 수 없으며, 이는 대부분의 인터넷 회로 컴포넌트들이 파워-업 상태로 유지되어야만 하기 때문이다. ADC가 보통의 잘 알려진 기법들을 사용하여 구현되었다면 일반적으로 분해되는 비트의 수를 줄이는 기법은 상대적으로 적은 양의 전력만을 감소시킬 수 있지만, 샘플링 속도를 줄이거나 분해되는 비트의 수를 줄임으로써 ADC 전력이 감소될 수 있다는 것이 잘 알려져 있다. 그러나, 이러한 기법들은 고속 변환기들을 구현하기 위한 이상적인 기법이 아니다.
고속 애플리케이션들에 대해서는, 플래시 변환기로서 알려져 있는 대안적인 유형의 ADC가 보다 적합하며, 이러한 ADC는 많은 병렬 레벨 비교기 블록들-상기 병렬 레벨 비교기 블록들은 입력 전압이 그것들의 기준 전압을 초과함에 따라 연속적으로 "HIGH"를 표시함-로 구성된다. 이러한 변환기는 다수의 변환기들로 구성되는바, 상기 변환기들의 수는 레벨들의 수와 거의 동일하며, 상기 변환기들 뒤에는 비교기 병렬 출력 신호들을 표준 바이너리 표현으로 변환하기 위한 후처리 디지털 블럭(post-processing digital block)이 있다. 이러한 변환 기법은 종래의 파이프라인 변환기보다 훨씬 빠르지만 상당한 양의 전력을 소비한다.
종래의 플래시 아날로그-디지털 변환기(2)가 도 1에 도시되는바, 상기 변환기(2)는 아날로그 신호를 2-비트 바이너리 신호로 변환한다. 상기 변환기(2)는 아날로그 신호 Vin을 수신하기 위한 입력(4), 및 기준 전압 Vref을 수신하기 위한 기준 전압 입력(6)을 구비하며, 상기 기준 전압 입력(6)은 직렬로 배열된 4개의 저항들(8)에 연결된다. 전압 공급 V+에 의해 구동되는 세개의 비교기들(10)(각각 S1, S2, S3로 표시됨)이 제공되며, 상기 비교기들의 비반전 입력들(non-inverting inputs)은 아날로그 신호 Vin에 연결된다. 각각의 비교기(10)의 반전 입력(inverting input)은 저항들(8)의 각각의 쌍 사이의 점에 연결된다. 따라서, 저항들(8)이 비교기들(10) 각각을 위한 전압 분배기로서 동작하여, 비교기들의 반전 입력들이 각각 전압 Vref/4, 2Vref/4, 및 3Vref/4를 수신한다. 비교기들(10)의 출력들(각각 D1, D2, D3로 표시됨)은 디지털 변환 블록(12)에 제공되며, 상기 디지털 변환 블록(12)은 수신된 비교기 출력들을 2 비트 바이너리 신호(B0, B1)로 변환한다. 본 도면은 간결성을 위하여 4-레벨, 2-비트 변환기를 도시하지만, 이 방법은 더 큰 변환기들에 대해서도 동일하게 적용될 수 있다.
각각의 변환기(10)는, 아날로그 신호 Vin가 상기 변환기(10)의 반전 입력에 인가된 각각의 기준 전압 Vref 분매몫(portion)보다 높을 때 "1"을 생성하고, 그렇지 않은 경우에 "0"을 생성한다. 따라서, 아날로그 입력 Vin이 2Vref/4와 3Vref/4 사이에 있다면, 비교기 S1과 S2는 "1"을 생성(즉, D1과 D2가 1)하고, 비교기 S3은 "0"을 생성(즉, D3은 0)한다. 출력이 1에서 0으로 바뀌는 비교기는, 아날로그 신호가 각각의 비교기 기준 전압 레벨보다 작은 점이다. 이러한 유형의 변환은 "온도계 엔코딩(thermometer encoding)"으로 알려져 있다. 온도계 코드(thermometer code)는 변환 블록(12)에 의해 적절한 바이너리 출력 코드로 변환된다.
이러한 유형의 ADC(2)는 아날로그 입력 전압 Vin을 모든 기준 전압 레벨들과 동시에 비교하므로, 우수한 고속 성능을 가진다. 그러므로, 측정을 수행하는 데 요구되는 시간은, 단일 비교기가 상태를 변경하는 데 걸리는 시간과 동일하다.
그러나, 상술된 바와 같이, 이러한 유형의 아날로그-디지털 변환기는 적절한 전력 소비를 가지지만 변환 전달 함수 또는 법칙의 선택을 제공할 수 없다.
따라서, 본 발명의 목적은 변환을 위해 선택되는 법칙에 있어서 유연성을 제공해주고 개선된 전력 소비를 가지는 아날로그-디지털 변환기를 제공하는 것이다.
아날로그 신호를 수신하기 위한 아날로그 신호 입력; 기준 전압 신호를 수신하기 위한 기준 전압 입력; 및 복수의 비교기들(각각의 비교기의 일 입력은 기준 전압 신호의 각각의 분배몫을 수신하도록 연결됨)을 포함하는 아날로그-디지털 변환기가 제공되며, 여기서 복수의 비교기들 중 적어도 하나는, 아날로그-디지털 변환기의 동작 모드를 결정하기 위하여, 선택적으로 동작(activate) 및 동작해제(deactivate)될 수 있다.
본 발명의 제2 양상에 따르면, 상술된 것과 같은 아날로그-디지털 변환기를 포함하는 휴대용 디바이스가 제공된다.
이제, 다음의 도면을 단지 예시로서 참조하여 본 발명이 설명될 것이다.
도 1은 알려져 있는 아날로그-디지털 변환기의 블럭도이다.
도 2는 본 발명의 일 양상에 따른 아날로그-디지털 변환기의 블럭도이다.
도 3은 본 발명에 따라 ADC를 사용할 때 서로 다른 법칙들에 대한 비교 전력 이득(comparative power gain)들을 보여주는 그래프이다. 그리고
도 4는 서로 다른 비교기 구성들에 대한 전력 소비를 보여주는 표이다.
도 2는 본 발명의 일 양상에 따른 아날로그-디지털 변환기(ADC)의 예를 보여준다. 아날로그-디지털 변환기(22)는 아날로그 신호를 2-비트 바이너리 신호로 변환한다. 상기 변환기(22)는 아날로그 신호 Vin을 수신하기 위한 입력(24), 기준 전압 Vref을 수신하기 위한 기준 전압 입력(26), 직렬로 배열된 4개의 저항들(28)에 연결되어 있는 입력(26)을 가진다. 전압 공급 V+에 의해 구동되는 세개의 비교기들(30)(각각 S1, S2, S3로 표시됨)이 제공되며, 상기 비교기들의 비반전 입력들은 아날로그 신호 Vin에 연결된다. 각각의 비교기(30)의 반전 입력은 저항들(28)의 각각의 쌍 사이의 점에 연결된다. 따라서, 저항들(28)이 비교기들 각각에 대한 전압 분배기로서 동작하여, 비교기들의 반전 입력들은 각각 Vref/4, 2Vref/4, 그리고 3Vref/4를 수신한다. 비교기들(30)의 출력들(각각 D1, D2, D3로 표시됨)은 변환 블럭(32)에 제공되는바, 상기 변환 블록은 수신된 출력들을 2-비트 바이너리 신호(B0, B1)로 변환한다.
상술된 바와 같이, 각각의 비교기(30)는, 아날로그 신호 Vin가 상기 비교기(30)의 반전 입력에 인가된 기준 전압 Vref 보다 높을 때 "1"을 생성하고, 그렇지 않은 경우에 "0"을 생성한다. 따라서, 아날로그 입력 Vin이 2Vref/4와 3Vref/4 사이에 있다면, 비교기 S1과 S2는 "1"을 생성(즉, D1과 D2가 1)하고, 비교기 S3는 "0"을 생성(즉, D3가 0)한다. 출력이 1에서 0으로 변하는 비교기는, 상기 아날로그 신호가 각각의 비교기 기준 전압 레벨보다 작은 점이다. 이러한 온도계 코드는 변환 블록(32)에 의해 적절한 바이너리 출력 코드로 변환된다.
본 발명의 양상에 따라, ADC(22)의 동작 모드를 선택하기 위하여, 비교기들(30) 중 적어도 하나가 스위치되어, 선택적으로 동작 및 동작해제될 수 있게 된다. 이러한 예시적인 실시예에서, 비교기들(30) 각각은, 각각의 비교기(30)가 다른 비교기들(30)과 독립적으로 또는 함께, 선택적으로 동작 및 동작해제되게끔 스위치된다. 그러나, 다른 실시예들에서는, 비교기들(30) 중 하나 또는 몇개만이 선택적으로 동작 및 동작해제될 수 있다는 것이 이해될 것이다. 회로들을 동작해제하는 다른 몇가지 방법들이 존재할 수 있으며, 도 2에 도시된 실시예는 다른 실시예들이 채택되는 것을 배제하지 않는다.
도시된 실시예에서, 비교기 또는 비교기들(30)은 상기 비교기(30)와 그것의 전압 공급 V+ 과의 사이에 위치된 각각의 스위치(34)를 사용하여 선택적으로 동작 및 동작해제되며, 각각의 스위치(34)는 각각의 제어 신호 C1, C2, C3에 의해 제어된다.
비교기들(30)를 선택적으로 동작 및 동작해제함으로써, ADC(22)는 다른 측정 감도(즉, 출력에서의 비트 수) 및 변환 전달 함수들(예를 들어, 대수 함수)를 구현할 수 있다. 전력 소비에 대한 직접적인 영향에 의해 ADC(22)의 감도가 변화될 수 있다. ADC(22) 감도의 변화는, 예를 들어, 모드를 모니터링하는 동안에 또는 신호 품질이 특별히 좋은 경우에 전력 소비의 최적화를 허용해주므로, 적은 수의 비트를 요구한다. 또한, 이러한 ADC(22)를 사용하여 복잡한 검출 메커니즘들이 실시될 수 있다.
본 발명에 따르면 스위치(34)의 사용이 바람직하지만, 당업자는, 비교기들(30)을 선택적으로 동작 및 동작해제하는 데 임의의 적합한 유형의 컴포넌트가 사용될 수 있음을 이해할 것이다.
또한, ADC(22)가 세개의 비교기들(30)을 구비한 것으로 도시되었으나, ADC(22)의 필요에 따라 임의의 개수의 비교기들(30)이 사용될 수 있음이 이해될 것이다. 예를 들어, 요구되는 출력이 7 비트 바이너리 신호(64개의 가능한 입력 신호 레벨들을 나타냄)라면, ADC는 63개의 비교기들을 필요로 할 것이다. 더 많은 수의 비교기들에 대한 전력 절감이, 도시된 간단한 2 비트 예에서의 전력 절감보다 클 것이라는 것이 이해될 것이다.
스위치들(34)을 위한 제어 신호들을 발생시키는 컴포넌트는 도 2에 도시되지 않는다.
하나 이상의 비교기들(30)에 대한 전력 공급이 도 2에 도시된 것과 같이 스위치되면, ADC(22)가 놓이는 애플리케이션에 따라, ADC(22)의 전력 소비를 감소시키는 것이 가능하다. 일례로, 예를 들어, "휴면(sleep)"모드에서, 아날로그 신호 입력(24)에 있는 임의의 신호를 모니터링하기 위하여, 최하위 비교기(least significant comparator)(S1)가 활성상태로 유지되고, 다른 모든 변환기들(30)이 동작해제(deactivate)될 수 있다. 도 2의 예에서, 이는 비교기(30)에 의해 소비되는 전력에 있어서의 66% 절감(한개의 비교기가 활성이고 두개의 비교기들이 비활성임)에 대응할 것이다.
또한, 제2 비교기(S2)만을 동작시키고 모든 다른 비교기들을 오프시킴으로써, ADC(22)의 분해능을 2 비트에서 1비트로 줄이는 것이 가능한바, 이 또한 전력을 절감시켜 준다. 만약 이것이 보다 복잡한 비교기, 즉 6- 또는 7- 비트(32 또는 64 비교기)로 확장되면, 미리 정해진 알고리즘에 따라 적합한 비교기들(30)을 미리 선택함으로써 전력의 일부만을 소비하면서, 변환기(22)의 감도를 동적으로 변경하거나, 검출 "윈도우"를 완전 분해능(full resolution)으로 설정하는 것이 가능하다. 추가적으로, 이러한 "윈도우들"이 입력 신호 천이 점들 주변에 설정되어, 이 점들에서 더 높은 수준의 구별을 제공하는 것이 가능하다.
또 다른 이점은 대수적 신호 검출 법칙을 제공하기 위해 선택되는 비교기들(30)의 선택적 동작화(activation)에 의해 비선형 법칙들(예를 들어, 단순 로그(2) 법칙)이 실시될 수 있다는 것이다.
이러한 경우들 각각에서, ADC(22)의 절대 분해능 또는 최대 분해능은 일정하게 유지되지만, 당업자라면 이 분해능이 변화될 수 있다는 것을 이해할 것이다. 그러나, 변환기(22)의 성능 및 전력은, ADC(22)에서 활성 비교기들(30)의 전체 개수를 감소시킴으로써 전력을 항상 보존하도록(또는 보존하지 않도록) 최적화된다.
본 발명에 따라 ADC(22)로 구현될 수 있는 변환 전달 함수들의 몇가지 예가 도 3의 그래프에 의해 도시된다. 이 그래프는 선택된 5개의 서로 다른 법칙들에 따라 디지털 바이너리 출력 대 선형 입력 신호를 도시한다. 그래프에서는 서로 다른 법칙들을 분석하기 위하여, 변환이 32개의 상태들(5비트)로 제한되었지만, 당업자가 이해하는 바와 같이, 상기 변환은 확장에 의해 임의의 다른 구별 수준으로 확장될 수 있다. 이 그래프는 5-비트 선형, 4-비트 선형, 3-비트 선형, 윈도우에서 5-비트 정확도를 지닌 윈도우 검출기, 그리고 4-비트 대수 변환 법칙의 서로 다른 변환 법칙들을 도시한다. 이러한 법칙들은 본 발명을 사용하여 실시될 수 있는 예일 뿐이며, 당업자에 의해 이러한 법칙들의 조합이 선택될 수 있다. 본 발명의 고유한 특징은 전력을 더 절감하기 위하여 변환기가 동적으로 수정될 수 있다는 것이다. 그 예는, '추적 윈도우 검출기(tracking window detector)'일 수 있으며, 상기 '추적 윈도우 검출기'에서는 신호 영역의 감도를 개선하기 위해, '윈도우'영역이 디지털 제어를 사용하여 조정된다.
변환기(22)에서의 전력 절감은 활성인 비교기들(30)의 수에 정비례하고, 따라서, 7-비트(64 레벨) ADC의 경우, 7-비트 선형 변환기가 100% 전력 소비를 나타내는(모든 비교기들이 파워업되므로) 반면, 단일 레벨 드레시홀드 검출기(즉, 단일 비교기)는 약 1.5%의 전력만을 필요로할 것이고; 전체 범위의 25% 이상에 대해 동작하는 7-비트 윈도우 검출기는 전력의 25%를 사용할 것이며; 그리고 5-비트 전체 범위 검출기는, 비교기들의 75%를 턴 오프하는 것이 가능하므로, 유사하게 전력의 25%를 사용할 것이다.
도 4는 서로 다른 법칙들에 대해 64개의 비교기들(30)을 사용하는 ADC에서 전력 소비 및 활성 비교기들(30)을 도시하는 표이다. 제1 열은 입력 레벨들을 열거하며, 상기 입력 레벨들은 비교기들(30)에 대응하고, 제2 열은 바이너리 값을 표시하며, 나머지 열들은 특정 법칙에 대해 어떤 비교기들(30)이 활성인지를 표시한다. 테이블의 하단에, 모든 비교기들이 활성인 기준 7-비트 변환기와 비교하여 각각의 법칙에 대한 상대적인 전력 소비와 함께, 활성 비교기들의 개수가 표시된다.
본 발명의 주요한 기술적 이점은, 필요하다면 완전한 기능을 유지하는 한편, 고속 변환기의 전력 소비를 최적화시켜준다는 것이다. 복잡한 비선형(심지어 동적으로 변화하는) 변환 법칙들이 구현될 수 있다. 따라서, 이 ADC는 배터리 전원형 디바이스(battery-powered device)에 특히 적합하다.
따라서, 위에서 설명된 발명은 구별되는 디지털 레벨의 수에 거의 정비례하여 전력 소비를 감소시키고, 프로그램 제어하에서 동적으로 수정될 수 있다.

Claims (14)

  1. 아날로그-디지털 변환기(analog-to-digital converter)로서,
    아날로그 신호를 수신하기 위한 아날로그 신호 입력과;
    기준 전압 신호를 수신하기 위한 기준 전압 입력과; 그리고
    복수의 비교기들을 포함하며, 상기 복수의 비교기들 각각의 일 입력은 상기 아날로그 신호 입력에 연결되고, 상기 복수의 비교기들 각각의 다른 입력은 상기 기준 전압 신호의 각각의 분배몫(respective portion)을 수신하도록 연결되며;
    여기서, 상기 복수의 비교기들 중 적어도 하나는, 상기 아날로그-디지털 변환기의 동작 모드를 결정하기 위하여 선택적으로 동작(activate) 및 동작해제(deactivate)될 수 있는 것을 특징으로 하는 아날로그-디지털 변환기.
  2. 제1 항에 있어서,
    상기 복수의 비교기들 중 한개 이상이 선택적으로 동작 및 동작해제될 수 있는 것을 특징으로 하는 아날로그-디지털 변환기.
  3. 제2 항에 있어서,
    상기 복수의 비교기들 각각이 선택적으로 동작 및 동작해제될 수 있는 것을 특징으로 하는 아날로그-디지털 변환기.
  4. 제2 항 또는 3 항에 있어서,
    동작 및 동작해제될 수 있는 상기 비교기들은 서로 독립적으로 동작 및 동작해제될 수 있는 것을 특징으로 하는 아날로그-디지털 변환기.
  5. 제1 항 또는 2항 또는 3항 또는 4항에 있어서,
    비교기와 상기 비교기의 전원(voltage supply) 사이에 스위치(switch)가 제공되고, 상기 스위치는 상기 비교기를 선택적으로 동작 및 동작해제하도록 제어되는 것을 특징으로 하는 아날로그-디지털 변환기.
  6. 제5 항에 있어서,
    상기 스위치는 각각의 제어 신호에 의해 제어되는 것을 특징으로 하는 아날로그-디지털 변환기.
  7. 선행하는 청구항들 중 임의의 한 항에 있어서,
    상기 비교기들의 출력을 바이너리 코드로 변환하기 위한 변환 블록을 더 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  8. 선행하는 청구항들 중 임의의 한 항에 있어서,
    상기 비교기의 출력은 온도계 코드(thermometer code)인 것을 특징으로 하는 아날로그-디지털 변환기.
  9. 선행하는 청구항들 중 임의의 한 항에 있어서,
    상기 변환기의 유효 양자화(effective quantisation)를 변경하기 위하여, 상기 적어도 하나의 비교기가 선택적으로 동작 및 동작해제되는 것을 특징으로 하는 아날로그-디지털 변환기.
  10. 선행하는 청구항들 중 임의의 한 항에 있어서,
    단일 비교기가 동작되는 휴면 모드(sleep mode)와 복수의 비교기들이 동작되는 동작 모드(operational mode) 사이에서 상기 변환기를 스위치하기 위하여, 상기 적어도 하나의 비교기가 선택적으로 동작 및 동작해제되는 것을 특징으로 하는 아날로그-디지털 변환기.
  11. 선행하는 청구항들 중 임의의 한 항에 있어서,
    상기 아날로그 신호 입력에 연결되는 각각의 비교기의 상기 입력은 각각의 비교기의 비반전 입력(non-inverting input)인 것을 특징으로 하는 아날로그-디지털 변환기.
  12. 선행하는 청구항들 중 임의의 한 항에 있어서,
    상기 기준 전압의 각각의 분배몫을 수신하도록 연결된 각 비교기의 입력은 각 비교기의 반전 입력(inverting input)인 것을 특징으로 하는 아날로그-디지털 변환기.
  13. 선행하는 청구항들 중 임의의 한 항에 있어서,
    상기 기준 전압 신호의 각각의 분배몫이 전압 분배기 회로에 의해 각각의 비교기에 제공되는 것을 특징으로 하는 아날로그-디지털 변환기.
  14. 선행하는 청구항들 중 임의의 한 항의 아날로그-디지털 변환기를 포함하는 것을 특징으로 하는 휴대용 디바이스.
KR1020107007689A 2007-09-13 2008-09-15 아날로그-디지털 변환기 KR20100075486A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0717894.0 2007-09-13
GB0717894A GB2452751A (en) 2007-09-13 2007-09-13 Analog-to-Digital Converter comprising selective comparators

Publications (1)

Publication Number Publication Date
KR20100075486A true KR20100075486A (ko) 2010-07-02

Family

ID=38658922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007689A KR20100075486A (ko) 2007-09-13 2008-09-15 아날로그-디지털 변환기

Country Status (10)

Country Link
US (1) US20110148683A1 (ko)
EP (1) EP2188896A1 (ko)
JP (1) JP2010539772A (ko)
KR (1) KR20100075486A (ko)
CN (1) CN101803198A (ko)
AU (1) AU2008299648A1 (ko)
GB (1) GB2452751A (ko)
MX (1) MX2010002752A (ko)
TW (1) TW200913503A (ko)
WO (1) WO2009034350A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050441A1 (ko) * 2020-09-03 2022-03-10 엘지전자 주식회사 무선신호의 디지털 변환 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MD20080295A2 (ro) * 2008-12-23 2010-07-31 Михаил КАРАГЯУР Dispozitiv de convertire analogo-numerică de precizie înaltă
MD413Z (ro) * 2008-12-23 2012-03-31 Михаил КАРАГЯУР Dispozitiv de conversie analogic-digitală de precizie înaltă
CN106685421B (zh) * 2016-12-15 2019-12-10 北京万集科技股份有限公司 一种模拟信号采集方法及装置
US11841424B2 (en) * 2017-11-28 2023-12-12 Texas Instruments Incorporated Methods and electronic device for dynamic distance measurements
US10944418B2 (en) * 2018-01-26 2021-03-09 Mediatek Inc. Analog-to-digital converter capable of generate digital output signal having different bits
US20210376844A1 (en) * 2020-06-02 2021-12-02 Short Circuit Technologies Llc Event Driven Quasi-Level Crossing Delta Modulator Analog To Digital Converter With Adaptive Resolution

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138029B1 (ko) * 1993-06-07 1998-05-15 가나이 쯔또무 Ad 컨버터 및 그것을 사용한 자기기록재생장치(ad converter and magnetic recording/regenerating apparatus using thereof
US5450085A (en) * 1993-08-31 1995-09-12 Advanced Micro Devices, Inc. Method and apparatus for high speed analog to digital conversion using multiplexed flash sections
US6002356A (en) * 1997-10-17 1999-12-14 Microchip Technology Incorporated Power saving flash A/D converter
US6081219A (en) * 1998-05-05 2000-06-27 Lucent Technology, Inc. Power saving arrangement for a flash A/D converter
US6504863B1 (en) * 1999-09-07 2003-01-07 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for adaptive bit resolution in a digital receiver and digital transmitter
JP3647806B2 (ja) * 2001-12-26 2005-05-18 松下電器産業株式会社 Ａ／ｄ変換器、ａ／ｄ変換方法および信号処理装置
DE60314333T2 (de) * 2002-05-27 2007-09-27 Fujitsu Ltd., Kawasaki A/D Wandler-Vorspannungsstromschaltkreis
US6677874B1 (en) * 2003-01-23 2004-01-13 Ess Technology, Inc. Analog-to-digital converter
US7262724B2 (en) * 2005-03-31 2007-08-28 Freescale Semiconductor, Inc. System and method for adjusting dynamic range of analog-to-digital converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050441A1 (ko) * 2020-09-03 2022-03-10 엘지전자 주식회사 무선신호의 디지털 변환 장치

Also Published As

Publication number Publication date
CN101803198A (zh) 2010-08-11
MX2010002752A (es) 2010-05-20
AU2008299648A1 (en) 2009-03-19
GB0717894D0 (en) 2007-10-24
EP2188896A1 (en) 2010-05-26
JP2010539772A (ja) 2010-12-16
US20110148683A1 (en) 2011-06-23
TW200913503A (en) 2009-03-16
GB2452751A (en) 2009-03-18
WO2009034350A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
KR20100075486A (ko) 아날로그-디지털 변환기
US6002356A (en) Power saving flash A/D converter
US7233275B2 (en) Analog-to-digital converter with input signal range greater than supply voltage and extended dynamic range
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
JP6375119B2 (ja) アナログ−デジタル変換器のための低電力量子化器
US8542144B2 (en) Analog to digital converter
EP1367720B1 (en) A/D converter bias current circuit
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
KR20120054040A (ko) 스위치드 커패시터 회로, ａｄ 변환 회로, 스위치드 커패시터 회로군, 및 ａｄ 변환 회로군
DE602005010992D1 (de) Digital/analog-umsetzer
CN104579347A (zh) 模数转换器
KR100525534B1 (ko) 대수형 아날로그/디지털 변환기, 대수형 아날로그/디지털변환 방법, 대수형 디지털/아날로그 변환기, 대수형디지털/아날로그 변환 방법 및 물리량 측정 시스템
US9473161B1 (en) Mixed signal automatic gain control for increased resolution
US7579973B2 (en) Analog-to-digital converter
US8638252B2 (en) Low power high speed A/D converter
US20230179224A1 (en) Adaptive bias techniques for amplifiers in sigma delta modulators
JP2023058535A (ja) デュアルモードデータ変換器
US10505557B2 (en) Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter
Hadis et al. A novel approach in sar-adc for variable conversion time using window detector
Groza Floating-point analog-to-digital converters with predictive auto-ranging
CN108509178B (zh) 一种模拟电压除法器电路
CN114499526A (zh) 模数转换电路
SU1008901A1 (ru) Аналого-цифровой преобразователь
US5327136A (en) Asynchronous successive approximation analog-to-digital converter
RU2110886C1 (ru) Аналого-цифровой преобразователь

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid