KR20100073439A - 반도체 소자 및 이의 제조 방법 - Google Patents

반도체 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20100073439A
KR20100073439A KR1020080132111A KR20080132111A KR20100073439A KR 20100073439 A KR20100073439 A KR 20100073439A KR 1020080132111 A KR1020080132111 A KR 1020080132111A KR 20080132111 A KR20080132111 A KR 20080132111A KR 20100073439 A KR20100073439 A KR 20100073439A
Authority
KR
South Korea
Prior art keywords
oxide
substrate
forming
gate
semiconductor device
Prior art date
Application number
KR1020080132111A
Other languages
English (en)
Inventor
조용수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080132111A priority Critical patent/KR20100073439A/ko
Priority to US12/634,016 priority patent/US20100155795A1/en
Publication of KR20100073439A publication Critical patent/KR20100073439A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 실시예에 의한 반도체 소자는 소스/드레인 영역이 형성된 기판; 상기 기판 상에 형성되고, 불소 불순물이 주입된 제 1 옥사이드와, 상기 제 1 옥사이드 상에 형성되는 제 2 옥사이드로 이루어지는 게이트 옥사이드; 상기 게이트 옥사이드 상에 형성된 게이트 전극; 및 상기 게이트 전극의 일측에 형성되는 스페이서;를 포함한다.
반도체 소자

Description

반도체 소자 및 이의 제조 방법{Semiconductor device and method for manufacturing the same}
본 실시예는 반도체 소자 및 이의 제조 방법에 대해서 개시한다.
반도체 소자가 고집적화 되어감에 따라, 반도체 장치를 구성하는 패턴의 선폭 및 상기 패턴들의 간격이 현저하게 좁아지고 있다. 패턴의 선폭, 즉 디자인 룰(design rule)이 감소됨에 따라 트랜지스터의 채널 길이도 줄어들게 된다.
기술이 진보함에 따라 채널 농도를 증가시키고 있는데, 이는 모빌러티(mobility) 저하에 의한 MOSFET 성능의 감소를 유발시킨다. MOSFET 성능을 개선하기 위하여, 채널 표면에서의 모빌러티를 향상시키기 위한 노력이 계속되고 있다.
본 실시예는 종래의 실리콘과 게이트 옥사이드 계면에 질소와 수소간의 결합으로 인하여 형성되는 NH3-가 발생되어 홀이 채널에 트랩되는 현상을 개선하기 위한 것으로서, 게이트 옥사이드 형성시에 수소가 불소와 결합되도록 하는 반도체 소자 및 이의 제조 방법을 제안하는 것을 목적으로 한다.
본 실시예에 의한 반도체 소자는 소스/드레인 영역이 형성된 기판; 상기 기판 상에 형성되고, 불소 불순물이 주입된 제 1 옥사이드와, 상기 제 1 옥사이드 상에 형성되는 제 2 옥사이드로 이루어지는 게이트 옥사이드; 상기 게이트 옥사이드 상에 형성된 게이트 전극; 및 상기 게이트 전극의 일측에 형성되는 스페이서;를 포함한다.
본 실시예의 반도체 소자의 제조 방법은 기판 상에 제 1 옥사이드를 형성하는 단계; 상기 제 1 옥사이드 내에 불순물을 주입하는 단계; 상기 제 1 옥사이드 상에 제 2 옥사이드를 형성시킴으로써, 상기 제 1 옥사이드와 제 2 옥사이드로 구성되는 게이트 옥사이드를 형성하는 단계; 상기 게이트 옥사이드 상에 게이트 전극을 형성하는 단계; 상기 기판 내에 불순물을 주입함으로써, 제 1 소스/드레인 영역을 형성하는 단계; 및 상기 게이트 전극의 일측에 스페이서를 형성하는 단계;를 포함한다.
제안되는 바와 같은 실시예의 반도체 소자 및 이의 제조 방법에 의해서, 실리콘과 게이트 옥사이드 계면에 수소와 질소간의 결합이 줄어들게 되고, 이로 인하여 홀의 효율적인 채널 이동이 이루어질 수 있는 장점이 있다.
이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. 다만, 본 실시예가 개시하는 사항으로부터 본 실시예가 갖는 발명의 사상의 범위가 정해질 수 있을 것이며, 본 실시예가 갖는 발명의 사상은 제안되는 실시예에 대하여 구성요소의 추가, 삭제, 변경등의 실시변형을 포함한다고 할 것이다.
그리고, 이하의 설명에서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다. 그리고, 첨부되는 도면에는 여러 층 및 영역을 명확하게 표현하기 위하여 그 두께가 확대되어 도시된다. 그리고, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 사용한다. 층, 막, 영역, 판등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에"있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 실시예에 따른 반도체 소자의 구성을 보여주는 도면이다.
도 1에 개시되는 바와 같이, 얕은 소스/드레인 영역(131)과 깊은 소스/드레인 영역(132)의 LDD구조(130)가 형성된 기판(100) 상에 게이트 옥사이드(120)와, 게이트 전극(140)이 형성된다.
상기 게이트 옥사이드(120)는 불소 불순물이 주입되어 있는 제 1 옥사이 드(110)와, 상기 제 1 옥사이드(110)상에 형성되고 상기 불소 불순물이 주입되어 있지 않은 제 2 옥사이드(111)로 이루어진다.
특히, 불소 불순물이 주입되어 있는 제 1 옥사이드(110)는 실리콘 표면과 맞닿아 있으며, 상기 제 1 옥사이드(110)에 주입되어 있는 불소 불순물에 의하여 후속되는 공정이 진행되더라도 게이트 옥사이드(120)와 실리콘 계면 사이에서 수소와 질소가 결합된 화합물이 발생되지 않는다.
그리고, 상기 제 1 옥사이드(110)의 두께는 상기 게이트 옥사이드(120) 전체 두께의 80±10%를 차지하도록 한다.
또한, 상기 게이트 전극(140)의 양측에는 이중 구조의 스페이서(140,150)이 형성되어 있으며, 제 1 스페이서(140)의 일부는 상기 게이트 전극(140)에 접하고, 나머지 일부는 기판(100)상에 형성된다. 그리고, 제 2 스페이서(150)는 상기 제 1 스페이서(140)에 의해 형성되는 소정의 공간에 형성됨으로써, 제 1 스페이서(140)와 접하도록 형성되어 있다.
또한, LDD구조의 소스 드레인 영역과 게이트 전극에는 컨택 저항을 낮추기 위한 실리사이드(170,180)들이 각각 형성되어 있다.
이하에서는, 이러한 구조를 갖는 반도체 소자의 제조 방법에 대해서 살펴보기로 한다.
도 2 내지 도 6은 본 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면이다.
먼저, 도 2를 참조하면, 기판(100)의 HV 영역(High Voltage region)상에 게 이트 옥사이드의 구성이 되는 제 1 옥사이드(110)를 증착 형성시킨다. 여기서, 상기 제 1 옥사이드(110)는 타켓-도 1에서 도면부호 120으로 도시되는 게이트 옥사이드-두께 대비하여 80±10% 범위의 두께를 갖도록 형성된다.
예를 들어, 제 1 옥사이드(110)의 형성 두께를 타켓 대비하여 80%로 형성시키고, 그 타켓의 두께(게이트 옥사이드(120))가 6.0nm일 경우에는, 상기 제 1 옥사이드(110)는 4.8nm의 두께로 형성될 것이다.
고전압 영역의 기판 상에 제 1 옥사이드(110)를 타켓 두께를 고려하여 형성한 다음에는, 상기 제 1 옥사이드(110)내로 불소(F+)이온을 주입하기 위한 이온 주입 공정을 실시한다.
즉, 도 2에 도시된 바와 같이, 기판 전면에 대해서 불소 이온을 주입하며, 이때 불소 이온 주입의 피크 농도를 상기 제 1 옥사이드(110)와 실리콘 계면에 일치하도록 함으로써, 기판 표면에 맞닿아있는 제 1 옥사이드에 골고루 불소 이온이 주입될 수 있도록 한다.
여기서의 불소 이온 주입 공정은 마스크 없이 사용되며, NMOS와 PMOS 영역 모두에 대해서 수행된다.
그 다음, 도 4를 참조하면, 불소 이온이 주입된 제 1 옥사이드(110) 상에 추가적인 옥사이드 형성을 공정을 진행하여, 타겟으로 하는 게이트 옥사이드의 두께가 될 수 있도록 상기 제 1 옥사이드(110)상에 제 2 옥사이드(111)를 형성시킨다. 따라서, 전술한 기재와 관련하여 보면, 상기 제 2 옥사이드(111)의 형성 두께는 타켓 두께의 20±10% 범위의 값을 갖게 될 것임을 알 수 있다.
따라서, 도시된 바와 같이, 불소 이온의 주입 여부와 그 형성 두께를 이용하여 구별할 수 있는 제 1 옥사이드(110)와 제 2 옥사이드(111)로 이루어진 게이트 옥사이드(120)가 형성된다.
그 다음, 도 5를 참조하면, 상기 게이트 옥사이드(120) 상에 게이트 전극 형성을 위한 폴리실리콘을 증착 형성한 다음, 이를 패터닝하여 도시된 바와 같은 구조의 게이트 전극(140)을 형성한다
이때, 패터닝된 게이트 전극(140)의 하측에 위치하는 게이트 옥사이드(120)는 아직 패터닝이 이루어지지 않았음이 도면에 도시되어 있다.
상기 게이트 옥사이드(120)와 패터닝된 게이트 전극(140)이 형성된 기판(100) 내에 LDD구조의 소스/드레인 영역을 구성하는 얕은 소스/드레인 영역을 형성하기 위한 이온 주입 공정을 실시한다.
즉, 여기서의 LDD형성을 위한 이온 주입 공정은, 불소(F+) 이온 주입 효과를 강화하기 위하여 PMOS에 BF2 불순물을 이용하여 기판 내에 LDD의 얕은 소스/드레인 영역(131)을 형성한다. 특히, LDD형성을 위한 불순물 주입공정은 상기 기판(100)이 4번 회전하도록 하면서 BF2이온의 주입 각도가 30˚이상이 되도록 한다.
이로써, 도시된 바와 같은 LDD구조의 얕은 소스/드레인 영역(131)이 형성되며, 이와 함께 게이트 옥사이드(120)에 대한 불소 이온 주입효과를 보다 더 강화할 수 있다.
그 다음, 도 6을 참조하면, 게이트 전극(140) 아래에 형성된 게이트 옥사이 드(120)를 패터닝하여, 게이트 구조를 형성시킨다.
그리고, 게이트 전극(140)과 기판(100)상에 질화막과 산화막을 순차적으로 적층 형성하고, 이들에 대해서 전면 식각을 수행하면, 도시된 바와 같은 이중 구조의 스페이서(150,160)가 형성된다.
그리고, 상기 스페이서(150,160)를 이온 주입 마스크로 이용하여, 기판 내에 이온 주입 공정을 수행함으로써, 얕은 소스/드레인 영역(131)에 접하면서 그 하측에 위치하는 깊은 소스/드레인 영역(132)이 형성된다. 이로써, LDD 구조의 소스/드레인 영역이 형성된다.
그리고, 상기 소스/드레인 영역(130)과 게이트 전극(140) 상부면에 대해서 실리사이드 공정을 진행하여, 접촉 저항을 낮출 수 있는 실리사이드(170,180)를 형성한다. 이로써, 게이트 옥사이드와 실리콘 계면 사이에 홀의 이동을 트랩시킬 수 있는 화합물이 형성되지 않게 되고, 이로 인하여 특성이 향상된 소자를 제조할 수 있다.
도 1은 본 실시예에 따른 반도체 소자의 구성을 보여주는 도면.
도 2 내지 도 6은 본 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면.

Claims (10)

  1. 소스/드레인 영역이 형성된 기판;
    상기 기판 상에 형성되고, 불소 불순물이 주입된 제 1 옥사이드와, 상기 제 1 옥사이드 상에 형성되는 제 2 옥사이드로 이루어지는 게이트 옥사이드;
    상기 게이트 옥사이드 상에 형성된 게이트 전극; 및
    상기 게이트 전극의 일측에 형성되는 스페이서;를 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제 1 옥사이드는 상기 게이트 옥사이드 두께의 80±10% 범위의 두께로 형성되는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 소스/드레인 영역은 불소 불순물이 주입되어 있는 반도체 소자.
  4. 기판 상에 제 1 옥사이드를 형성하는 단계;
    상기 제 1 옥사이드 내에 불순물을 주입하는 단계;
    상기 제 1 옥사이드 상에 제 2 옥사이드를 형성시킴으로써, 상기 제 1 옥사이드와 제 2 옥사이드로 구성되는 게이트 옥사이드를 형성하는 단계;
    상기 게이트 옥사이드 상에 게이트 전극을 형성하는 단계;
    상기 기판 내에 불순물을 주입함으로써, 제 1 소스/드레인 영역을 형성하는 단계; 및
    상기 게이트 전극의 일측에 스페이서를 형성하는 단계;를 포함하는 반도체 소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 옥사이드는 상기 게이트 옥사이드 두께의 80±10% 범위의 두께로 형성하는 반도체 소자의 제조 방법.
  6. 제 4 항에 있어서,
    상기 제 1 옥사이드 내에 불순물을 주입하는 단계는, 상기 제 1 옥사이드 내로 불소 이온을 주입시키는 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 불소 이온의 피크 농도를 상기 제 1 옥사이드와 기판의 계면에 일치시키는 반도체 소자의 제조 방법.
  8. 제 4 항에 있어서,
    상기 제 1 소스/드레인 영역을 형성하는 단계는,
    상기 기판을 회전하면서, 상기 기판에 대해 경사지게 불순물을 주입하는 반 도체 소자의 제조 방법.
  9. 제 8 항에 있어서,
    상기 기판을 4번 회전하면서, 상기 기판으로 BF2 이온을 주입하는 반도체 소자의 제조 방법.
  10. 제 4 항에 있어서,
    상기 스페이서를 형성한 다음에는, 상기 제 1 소스/드레인 영역의 아래에 제 2 소스/드레인 영역을 형성함으로써 LDD 구조의 소스/드레인 영역을 형성하는 반도체 소자의 제조 방법.
KR1020080132111A 2008-12-23 2008-12-23 반도체 소자 및 이의 제조 방법 KR20100073439A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080132111A KR20100073439A (ko) 2008-12-23 2008-12-23 반도체 소자 및 이의 제조 방법
US12/634,016 US20100155795A1 (en) 2008-12-23 2009-12-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132111A KR20100073439A (ko) 2008-12-23 2008-12-23 반도체 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100073439A true KR20100073439A (ko) 2010-07-01

Family

ID=42264748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132111A KR20100073439A (ko) 2008-12-23 2008-12-23 반도체 소자 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20100155795A1 (ko)
KR (1) KR20100073439A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979391B (zh) * 2014-04-08 2019-04-23 联华电子股份有限公司 半导体元件及其制作方法
CN116568038A (zh) * 2023-07-11 2023-08-08 粤芯半导体技术股份有限公司 半导体器件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919586B2 (ja) * 2004-06-14 2012-04-18 富士通セミコンダクター株式会社 半導体装置およびその製造方法
KR100608368B1 (ko) * 2004-08-06 2006-08-09 주식회사 하이닉스반도체 반도체소자의 제조방법
US7521326B2 (en) * 2004-12-03 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100613355B1 (ko) * 2004-12-30 2006-08-21 동부일렉트로닉스 주식회사 모스 전계 효과 트랜지스터 및 그 제조 방법
KR100668856B1 (ko) * 2005-06-30 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2007200976A (ja) * 2006-01-24 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100155795A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
JP4469677B2 (ja) 半導体装置およびその製造方法
US8106467B2 (en) Semiconductor device having carrier mobility raised by generating strain in channel region
JP2007053343A5 (ko)
US8115271B2 (en) Reducing device performance drift caused by large spacings between active regions
US20180061981A1 (en) Laterally diffused metal-oxide-semiconductor devices and fabrication methods thereof
US7935581B2 (en) Method of fabricating thin film transistor array substrate
KR100701697B1 (ko) 듀얼 폴리사이드 게이트를 갖는 씨모스 소자의 제조방법
US7579264B2 (en) Method for manufacturing an electrode structure of a MOS semiconductor device
US20050205940A1 (en) Semiconductor device and method for manufacturing the same
US8476680B2 (en) Semiconductor device and method for manufacturing the same
US20100084712A1 (en) Multiple spacer and carbon implant comprising process and semiconductor devices therefrom
KR20100073439A (ko) 반도체 소자 및 이의 제조 방법
TW200623415A (en) Semiconductor device and method for making same
JP2006173438A (ja) Ｍｏｓ型半導体装置の製法
US7564056B2 (en) Method for manufacturing a semiconductor device
KR100835519B1 (ko) 반도체 소자의 제조 방법
KR20150058513A (ko) 확장 소스-드레인 mos 트랜지스터 및 형성 방법
KR20060100779A (ko) 다중 ｌｄｄ 영역을 구비한 반도체 소자의 형성방법
JP2008193013A (ja) 半導体装置及びその製造方法
KR101128696B1 (ko) 모스 트랜지스터 제조 방법
KR101038308B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100682198B1 (ko) 반도체 소자의 제조 방법
KR100782783B1 (ko) 반도체 소자 및 그 제조방법
KR100903467B1 (ko) 반도체 소자 및 그 제조 방법
US20090096037A1 (en) Semiconductor device having recessed field region and fabrication method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid