KR20100068522A - 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 - Google Patents
플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20100068522A KR20100068522A KR1020080126912A KR20080126912A KR20100068522A KR 20100068522 A KR20100068522 A KR 20100068522A KR 1020080126912 A KR1020080126912 A KR 1020080126912A KR 20080126912 A KR20080126912 A KR 20080126912A KR 20100068522 A KR20100068522 A KR 20100068522A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- stack
- nonvolatile memory
- semiconductor
- insulating film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Abstract
Description
Claims (26)
- 반도체 기판;상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극;상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막;상기 제어전극의 측면에 형성되는 게이트 스택;상기 게이트 스택의 측면에 형성된 제1 절연막; 및상기 게이트 스택의 측면에 형성된 반도체 영역;을 구비하고, 상기 제1 절연막 및 반도체 영역은 서로 인접하게 형성됨과 동시에 상기 게이트 스택의 한쪽 측면에 형성되고, 상기 반도체 영역에 플로팅 바디가 형성되는 것을 특징으로 하는 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자.
- 반도체 기판;상기 반도체 기판의 표면에 수직형 기둥 형태로 형성되는 제어전극;상기 제어전극과 상기 반도체 기판의 사이에 형성되는 절연막;상기 제어전극의 측면에 형성되는 게이트 스택;상기 게이트 스택의 측면에 복수의 층으로 형성된 제1 절연막; 및상기 게이트 스택의 측면에 복수의 층으로 형성된 반도체 영역;을 구비하고, 상기 제1 절연막 및 반도체 영역은 게이트 스택의 동일한 측면에 번 갈아가면서 형성되는 것을 특징으로 하는 비휘발성 메모리 셀 소자 스택.
- 제2항에 있어서, 비휘발성 메모리 셀 소자 스택은 상기 반도체 영역의 측면 중 상기 제어전극과 겹치지 않은 반도체 영역에 형성된 소스 및 드레인 영역을 더 구비하는 것을 특징으로 하는 비휘발성 메모리 셀 소자 스택.
- 제2항에 있어서, 상기 비휘발성 메모리 셀 소자 스택은 반도체 기판위에 형성된 제5 절연막을 더 구비하고, 상기 제어 전극 및 제1 절연막은 상기 제5 절연막 위에 형성되는 것을 특징으로 하는 비휘발성 메모리 셀 소자 스택.
- 제2항에 있어서, 상기 게이트 스택은 터널링 절연막, 전하저장노드, 컨트롤 절연막으로 이루어지거나, 터널링 절연막과 전하저장노드로 구성되거나, 전하저장노드와 블록킹 절연막으로 이루어지는 것을 특징으로 하는 비휘발성 메모리 셀 소자 스택.
- 제2항에 있어서, 상기 반도체 영역의 측면에 형성되는 상기 게이트 스택 및 상기 제어전극은 상기 반도체 영역의 측면을 일부 감싸는 것을 특징으로 하는 비휘발성 메모리 셀 소자 스택.
- 반도체 기판; 및상기 반도체 기판위에 적층된 다수 개의 비휘발성 메모리 셀 스트링들;을 구비하며,상기 비휘발성 메모리 셀 스트링은,일렬로 배열된 다수 개의 비휘발성 메모리 셀 소자들; 및상기 비휘발성 메모리 셀 소자들의 끝단에 연결되는 스위칭 소자;를 구비하고,상기 비휘발성 메모리 셀 소자는,제어전극;상기 제어전극의 측면에 형성된 게이트 스택;상기 게이트 스택의 측면에 형성된 제1 절연막; 및상기 게이트 스택의 측면에 형성된 반도체 영역;을 구비하고,각 셀 소자의 제1 절연막은 같은 층에서 인접한 셀 소자의 제1 절연막과 수평으로 서로 연결되고, 상기 반도체 영역은 같은 층에서 인접한 셀 소자의 반도체 영역과 수평으로 서로 연결되며, 각 셀 소자의 제어전극은 제어전극간 절연막에 의해 서로 전기적으로 격리되어 형성되는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택.
- 제7항에 있어서, 상기 스위칭 소자는 셀 소자와 동일하게 구성되거나, 셀 소자와 동일하게 구성되되, 게이트 스택을 대신하여 한층 또는 다층의 절연막으로 이루어지는 게이트 절연막으로 구현되며, 상기 게이트 절연막이 다층의 절연막으로 구현되는 경우 서로 인접한 층은 서로 다른 밴드갭을 갖는 물질로 이루어지는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택.
- 제7항에 있어서, 상기 비휘발성 메모리 셀 스트링 스택은 상기 반도체 영역의 측면 중 상기 제어전극과 겹치지 않는 반도체 영역에 형성된 소스 및 드레인 영역을 더 구비하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택
- 제7항에 있어서, 상기 반도체 영역의 측면 중 상기 제어전극과 겹치게 형성된 반도체 영역의 폭을 상기 제어전극과 겹치지 않게 형성된 반도체 영역의 폭보다 더 넓게 형성하거나 더 좁게 형성하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택.
- 제7항에 있어서, 상기 게이트 스택은 터널링 절연막, 전하저장노드 및 블록킹 절연막으로 구성되거나, 터널링 절연막과 전하저장노드로 구성되거나, 전하저장노드와 블록킹 절연막으로 구성되는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택.
- 제11항에 있어서, 상기 셀 소자의 전하저장노드는 상기 셀 소자의 제어 전극과 겹치는 반도체 영역의 측면 부분에만 형성되거나 각 셀 소자의 반도체 영역의 측면 전체에 형성되는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택.
- 제7항에 있어서, 각 셀 소자의 반도체 영역에는 소스/드레인 영역 및 상기 소스/드레인 영역과는 다른 유형의 불순물로 도우핑된 바디로 이루어지며,상기 셀 스트링의 반도체 영역의 양쪽 가장자리 영역에 소스/드레인 영역과 같은 유형의 불순물 영역을 추가로 형성하고 제1 접촉창을 통해 전극을 형성하여, 상기 반도체 영역의 상기 바디는 플로팅시키는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택.
- 제7항에 있어서, 각 셀 소자의 반도체 영역에는 소스/드레인 영역 및 상기 소스/드레인 영역과는 다른 유형의 불순물로 도우핑된 바디로 이루어지며,상기 셀 스트링의 반도체 영역의 양쪽 가장자리 중 한곳에 소스/드레인 영역과 같은 유형의 불순물 영역을 추가로 형성하지 않고 제1 접촉창을 통해 전극을 형성하여, 상기 반도체 영역의 상기 바디는 플로팅되지 않도록 하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택.
- 제7항에 있어서, 상기 셀 스트링 스택은 상기 반도체 영역들의 가장자리 모양을 "┗" 또는 "━" 형태의 구조로 형성하고, 상기 "┗" 형태의 구조의 상부 표면 또는 "━" 형태의 양쪽 가장자리 영역에 제1 접촉창을 형성하고, 상기 제1 접촉창이 금속 또는 반도체 배선과 연결되도록 하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택.
- 일렬로 배열된 다수 개의 비휘발성 메모리 셀 스트링 스택들로 이루어지는 비휘발성 메모리 셀 스트링 스택 어레이에 있어서,상기 비휘발성 메모리 셀 스트링 스택은,반도체 기판; 및상기 반도체 기판위에 적층된 다수 개의 비휘발성 메모리 셀 스트링들;을 구비하며,상기 비휘발성 메모리 셀 스트링은,일렬로 배열된 다수 개의 비휘발성 메모리 셀 소자들; 및상기 비휘발성 메모리 셀 소자들의 끝단에 연결되는 스위칭 소자;를 구비하고,상기 비휘발성 메모리 셀 소자는,제어전극;상기 제어전극의 측면에 형성된 게이트 스택;상기 게이트 스택의 측면에 형성된 제1 절연막;상기 게이트 스택의 측면에 형성된 반도체 영역;을 구비하고,각 셀 소자의 제1 절연막은 인접한 셀 소자의 제1 절연막과 수평으로 서로 연결되고, 상기 반도체 영역은 인접한 셀 소자의 반도체 영역과 수평으로 서로 연결되며, 각 셀 소자의 제어전극은 제어전극간 절연막에 의해 서로 전기적으로 격리되어 형성되는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택 어레이.
- 제16항에 있어서, 상기 셀 스트링 스택은 인접한 셀 스트링 스택과 제어 전극 및 반도체 영역을 공유하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택 어레이.
- 제16항에 있어서, 상기 비휘발성 메모리 셀 스트링 스택 어레이는 서로 인접한 셀 스트링 스택의 반도체 영역의 사이에 제3 절연막을 더 구비하여, 서로 인접한 셀 스트링 스택들은 반도체 영역은 공유하지 아니하고 제어 전극만을 공유하도록 하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택 어레이.
- 제16항에 있어서, 상기 셀 스트링 스택들은 상기 셀 스트링이 길게 형성된 방향과 교차하는 방향으로 상기 제어전극과 상기 반도체 영역이 번갈아 배치되되, 서로 인접한 셀 스트링 스택들의 반도체 영역은 공유되고 제어전극은 공유되지 않도록 서로 인접한 제어전극과의 사이에 제3 절연막을 추가로 구비하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택 어레이.
- 제16항에 있어서, 상기 셀 소자는 반도체 영역의 측면 중 상기 제어전극과 겹치지 않는 반도체 영역에 형성된 소스 및 드레인 영역을 더 구비하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택 어레이.
- 제16항에 있어서, 상기 셀 스트링 스택 어레이는 메모리 구동을 위한 주변회로와 동일한 기판에 집적되는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택 어레이.
- 제16항에 있어서, 상기 셀 스트링 스택 어레이는 상기 반도체 기판상에 반도체 기판의 도우핑 유형과 다른 제1 웰(well)을 더 구비하거나, 상기 제1 웰 및 상기 제1웰과 도우핑 유형이 다른 제2 웰을 더 구비하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택 어레이.
- 반도체 기판상에 형성된 다수 개의 셀 소자와 스위칭 소자들을 구비하는 셀 스트링들이 다층으로 적층된 메모리 셀 스트링 스택을 제작하는 방법에 있어서,(a) 상기 반도체 기판에 식각률이 서로 다른 물질로 이루어지는 희생 반도체층과 반도체층을 번갈아 형성하는 단계;(b) 상기 (a)단계의 결과물의 표면으로부터 상기 반도체 기판의 표면까지 식각하여 트랜치를 형성하는 단계;(c) 상기 트랜치 형성 단계를 통해 드러난 희생 반도체층 및 반도체층의 측면을 식각하되 식각률 차이를 이용하여 희생 반도체층의 측면을 더 많이 식각하는 단계;(d) 상기 희생 반도체층을 산화시켜 절연막으로 형성하고 그 측면에 절연막을 채워넣어 제1 절연막을 완성하고, 상기 트랜치 영역에 게이트 스택을 형성하는 단계;(e) 상기 게이트 스택의 표면에 제어전극을 형성하고, 불필요한 제어전극을 제거하고 노출된 게이트 스택을 제거하는 단계;(f) 노출된 반도체층의 측면에 소스 및 드레인 영역을 형성하고, 불필요한 제어전극 및 게이트 스택이 제거된 공간에 제어전극간 절연막을 채우는 단계;(g) 절연막을 형성하고 접촉창(contact hole)이 필요한 곳에 접촉창을 형성하고 배선을 위한 금속층을 순차적으로 형성하는 단계;를 포함하는 비휘발성 메모리 셀 스트링 스택 제조방법.
- 제23항에 있어서, 상기 (a) 단계는 단결정의 반도체 기판에서 수행하여 상기 희생 반도체층과 상기 반도체층을 에피택셜 형태로 형성하거나, 상기 반도체 기판위에 제5 절연막을 형성한 후, 상기 형성된 제5 절연막위에 상기 희생 반도체층과 반도체층을 형성하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택 제조방법.
- 제23항에 있어서, 상기 (a) 단계가 수행되기 전에 반도체 기판의 표면에 제6 절연막을 형성하고 메모리 어레이가 형성될 영역에 있는 상기 제6 절연막을 제거한 뒤, 드러난 반도체 기판을 선택적으로 식각하되 메모리 어레이 영역의 가장자리 부분에 ‘undercut’ 형태로 식각하여, 상기 (a) 단계의 공정에서 구현하여 상기 번갈아 형성된 희생 반도체층 및 반도체 층이 undercut 영역에서 표면이 정렬되도록 형성하는 것을 특징으로 하는 비휘발성 메모리 셀 스트링 스택 제조방법.
- 제23항에 있어서, 상기 (f) 단계의 소스 및 드레인 영역을 형성하는 단계는, 플라즈마 분위기 내에서 이온주입하는 것을 특징으로 하는 적층형 비휘발성 메모리 셀 스트링 스택 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080126912A KR101002293B1 (ko) | 2008-12-15 | 2008-12-15 | 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080126912A KR101002293B1 (ko) | 2008-12-15 | 2008-12-15 | 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100068522A true KR20100068522A (ko) | 2010-06-24 |
KR101002293B1 KR101002293B1 (ko) | 2010-12-20 |
Family
ID=42366753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080126912A KR101002293B1 (ko) | 2008-12-15 | 2008-12-15 | 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101002293B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101028993B1 (ko) * | 2009-06-30 | 2011-04-12 | 주식회사 하이닉스반도체 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
US8331149B2 (en) | 2009-09-07 | 2012-12-11 | Hynix Semiconductor, Inc. | 3D nonvolatile memory device and method for fabricating the same |
KR20150022486A (ko) * | 2013-08-23 | 2015-03-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
KR20160047661A (ko) * | 2014-10-22 | 2016-05-03 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
KR20160107089A (ko) * | 2015-03-02 | 2016-09-13 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
KR20180042731A (ko) * | 2016-10-18 | 2018-04-26 | 부산대학교 산학협력단 | 저항 변화 메모리 장치 및 이의 제조 방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101362219B1 (ko) * | 2011-08-16 | 2014-02-13 | 서울대학교산학협력단 | 바디를 공유하는 메모리 셀 스트링 스택 및 이를 이용한 메모리 어레이 |
KR101940374B1 (ko) * | 2016-05-19 | 2019-04-11 | 연세대학교 산학협력단 | 3 차원 비휘발성 메모리 소자 및 이의 제조 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1093083A (ja) | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置の製造方法 |
KR100674952B1 (ko) | 2005-02-05 | 2007-01-26 | 삼성전자주식회사 | 3차원 플래쉬 메모리 소자 및 그 제조방법 |
JP4822841B2 (ja) | 2005-12-28 | 2011-11-24 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
-
2008
- 2008-12-15 KR KR1020080126912A patent/KR101002293B1/ko active IP Right Grant
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101028993B1 (ko) * | 2009-06-30 | 2011-04-12 | 주식회사 하이닉스반도체 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
US8188517B2 (en) | 2009-06-30 | 2012-05-29 | Hynix Semiconductor Inc. | Three-dimensional nonvolatile memory device and method for fabricating the same |
US8331149B2 (en) | 2009-09-07 | 2012-12-11 | Hynix Semiconductor, Inc. | 3D nonvolatile memory device and method for fabricating the same |
KR20150022486A (ko) * | 2013-08-23 | 2015-03-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
KR20160047661A (ko) * | 2014-10-22 | 2016-05-03 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
KR20160107089A (ko) * | 2015-03-02 | 2016-09-13 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
KR20180042731A (ko) * | 2016-10-18 | 2018-04-26 | 부산대학교 산학협력단 | 저항 변화 메모리 장치 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR101002293B1 (ko) | 2010-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100956985B1 (ko) | 고집적 수직형 플래시 메모리 셀 스트링, 셀 소자, 및 그제조 방법 | |
US9905571B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
US7956408B2 (en) | Nonvolatile semiconductor memory device | |
KR100855990B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
KR101002293B1 (ko) | 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 | |
US7936003B2 (en) | Semiconductor device having transistor with vertical gate electrode and method of fabricating the same | |
US20170062471A1 (en) | Semiconductor memory device | |
KR101160185B1 (ko) | 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
US8507976B2 (en) | Nonvolatile memory device and method for fabricating the same | |
KR101056113B1 (ko) | 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
KR20100040141A (ko) | 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법 | |
TW201703237A (zh) | 三維雙密度反及快閃記憶體 | |
US9214470B2 (en) | Non-volatile memory device with vertical memory cells and method for fabricating the same | |
KR100391984B1 (ko) | 다층 터널접합층 패턴을 갖는 반도체 기억소자 및 그제조방법 | |
US9929169B2 (en) | Semiconductor device and method for manufacturing the same | |
KR100914684B1 (ko) | 플래시 메모리 셀 스트링, 셀 소자, 및 그 제조 방법 | |
KR101073640B1 (ko) | 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법 | |
KR101329586B1 (ko) | 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
KR20080048313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
KR100599942B1 (ko) | 플래시 메모리 셀 및 제조 방법 | |
KR101362219B1 (ko) | 바디를 공유하는 메모리 셀 스트링 스택 및 이를 이용한 메모리 어레이 | |
CN110808252B (zh) | 3d存储器件及其制造方法 | |
US11538829B2 (en) | Memory device with first switch and word line switches comprising a common control electrode and manufacturing method for the same | |
KR102638555B1 (ko) | 워드 라인들 및 패스 게이트들을 포함하는 강유전성 메모리 디바이스 및 그 형성 방법 | |
KR101002297B1 (ko) | 적층형 비휘발성 메모리 셀 소자, 상기 셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131206 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141201 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151126 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 9 |