KR20100055235A - Organic light emitting diodde display - Google Patents

Organic light emitting diodde display Download PDF

Info

Publication number
KR20100055235A
KR20100055235A KR1020080114207A KR20080114207A KR20100055235A KR 20100055235 A KR20100055235 A KR 20100055235A KR 1020080114207 A KR1020080114207 A KR 1020080114207A KR 20080114207 A KR20080114207 A KR 20080114207A KR 20100055235 A KR20100055235 A KR 20100055235A
Authority
KR
South Korea
Prior art keywords
electrode
cathode
layer
gate
metal layer
Prior art date
Application number
KR1020080114207A
Other languages
Korean (ko)
Inventor
최희동
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080114207A priority Critical patent/KR20100055235A/en
Publication of KR20100055235A publication Critical patent/KR20100055235A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PURPOSE: The device for displaying an organic luminance DIODE forms the multi layer comprising the cathode electrode on each pad upper electrodes. The corrosion of the pad part is prevented. CONSTITUTION: The organic light-emitting DIODE(EA) becomes insane to the top emission mode. The drive TFT is connected through the drain contact hole to the cathode electrode. The drive TFT controls the luminous output of the organic light-emitting DIODE. The switch TFT sanctions data voltage from data line in the gate electrode of the drive TFT.

Description

유기발광다이오드 표시장치{ORGANIC LIGHT EMITTING DIODDE DISPLAY}Organic light emitting diode display device {ORGANIC LIGHT EMITTING DIODDE DISPLAY}

본 발명은 탑 에미션 방식으로 발광되는 유기발광다이오드 표시장치에 관한 것이다. The present invention relates to an organic light emitting diode display that emits light in a top emission method.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다) 및 전계발광소자(Electroluminescence Device) 등이 있다. Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include liquid crystal displays (hereinafter referred to as "LCDs"), field emission displays (FEDs), plasma display panels (hereinafter referred to as "PDPs") and electric fields. Light emitting devices; and the like.

전계발광소자는 발광층의 재료에 따라 무기발광다이오드 표시장치와 유기발광다이오드 표시장치로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. Electroluminescent devices are classified into inorganic light emitting diode display devices and organic light emitting diode display devices according to the material of the light emitting layer. As the self-light emitting devices emit light by themselves, they have advantages such as fast response speed and high luminous efficiency, luminance, and viewing angle.

액티브 매트릭스 타입의 유기발광다이오드 표시장치(Active Matrix type Organic Light Emitting Diode display, AMOLED)는 박막트랜지스터(Thin Film Transistor : 이하, "TFT")를 이용하여 유기발광다이오드소자(이하, "OLED"라 함)에 흐르는 전류를 제어하여 화상을 표시한다. 이러한 유기발광다이오드 표시장치는 애노드전극, 캐소드전극 및 유기화합물층을 포함하는 OLED의 구조에 따라 탑 에미션(Top emission) 방식 또는 보텀 에미션(bottom emission) 방식 등의 형태로 화상을 표시한다. 보텀 에미션 방식이 유기화합물층에서 발생된 가시광을 TFT가 형성된 기판 하부쪽으로 표시하는 데 반해, 탑 에미션 방식은 유기화합물층에서 발생된 가시광을 TFT가 형성된 기판 상부쪽으로 표시한다. 세부적으로, 이 탑 에미션 방식은 애노드전극을 상부전극으로 함과 아울러 불투명 캐소드전극을 하부전극으로 하는 인버티드(Inverted) OLED 방식(이하, "IOD 방식"이라 함)과, 투명 캐소드전극을 상부전극으로 함과 아울러 반사전극과 투명 애노드전극을 하부전극으로 하는 노멀(Normal) OLED 방식으로 대별된다. 도 1과 같이 n-Type TFT를 사용하여 유기발광다이오드 표시장치를 구성하는 경우에는 IOD 방식이 주로 이용된다.An active matrix type organic light emitting diode display (AMOLED) is an organic light emitting diode device (hereinafter referred to as "OLED") using a thin film transistor ("TFT"). The current flowing through the control panel is controlled to display an image. The organic light emitting diode display device displays an image in a form of a top emission method or a bottom emission method according to an OLED structure including an anode electrode, a cathode electrode, and an organic compound layer. While the bottom emission method displays visible light generated in the organic compound layer toward the lower side of the substrate on which the TFT is formed, the top emission method displays visible light generated in the organic compound layer toward the upper part of the substrate on which the TFT is formed. In detail, the top emission method includes an inverted OLED method (hereinafter referred to as an “IOD method”) that uses an anode electrode as an upper electrode and an opaque cathode electrode as a lower electrode, and a transparent cathode electrode as an upper part. In addition to the electrodes, it is roughly classified into a normal OLED method using the reflective electrode and the transparent anode electrode as the lower electrodes. When the organic light emitting diode display device is configured using an n-type TFT as shown in FIG. 1, the IOD method is mainly used.

도 2는 IOD 방식으로 형성된 화소와 패드들의 단면 구조를 보여주는 것으로서, 도 2를 참조하면, 종래 유기발광다이오드 표시장치는 기판(10) 상에 형성된 데이터라인과 게이트라인, 스위치 TFT(SWTFT), 구동 TFT(DRTFT), 스토리지 커패시터, 오버코트층(18), 버퍼층(19), 캐소드전극(20), 뱅크패턴(21), 유기화합물층(22) 및 애노드전극(23)을 포함하는 화소와, 게이트라인에 접속된 게이트패드와 데이터라인에 접속된 데이터패드를 구비한다. 도 2에는 스토리지 커패시터는 생략되었다.2 illustrates a cross-sectional structure of pixels and pads formed by an IOD method. Referring to FIG. 2, a conventional organic light emitting diode display device includes a data line, a gate line, a switch TFT (SWTFT), and a driving formed on a substrate 10. A pixel including a TFT (DRTFT), a storage capacitor, an overcoat layer 18, a buffer layer 19, a cathode electrode 20, a bank pattern 21, an organic compound layer 22 and an anode electrode 23, and a gate line A gate pad connected to the data pad and a data pad connected to the data line. 2, the storage capacitor is omitted.

기판(10) 상에는 게이트라인, 게이트라인과 연결된 스위치 TFT(SWTFT), 구동 TFT(DRTFT)의 게이트전극(11a,11b) 및 게이트라인의 끝단에 연결된 게이트패드 하 부전극(31a)등을 포함한 게이트금속패턴이 형성된다. 게이트 절연막(12)은 게이트금속패턴을 덮도록 게이트금속패턴과 기판(10) 상에 형성된다. 스위치 TFT(SWTFT) 및 구동 TFT(DRTFT)의 액티브층(13a,13b)은 게이트 절연막(12) 상에 반도체패턴으로 형성된다. 이 액티브층(13a,13b)과 함께 데이터패드 위치에서 반도체패턴(13c)이 게이트 절연막(GI) 상에 형성된다. 스위치 TFT(SWTFT) 및 구동 TFT(DRTFT)의 소스 전극(14a,14b)과 드레인 전극(15a,15b), 데이터라인의 끝단에 연결된 데이터패드 하부전극(32a) 등을 포함한 소스/드레인금속패턴은 반도체패턴과 게이트 절연막(12) 상에 형성된다. 패시베이션층(16)은 소스/드레인금속패턴과 게이트 절연막(12) 상에 형성된다. 구동 TFT(DRTFT)에서 게이트전극(11b)의 일부는 패시베이션층(16)과 게이트 절연막(12)을 관통하는 콘택홀을 통해 노출된다. 스위치 TFT(SWTFT)에서 드레인전극(15a)의 일부는 패시베이션층(16)을 관통하는 콘택홀을 통해 노출된다. 또한, 게이트패드 하부전극(31a)의 일부는 패시베이션층(16)과 게이트 절연막(12)을 관통하는 콘택홀을 통해 노출되고, 데이터패드 하부전극(32a)의 일부는 패시베이션층(16)을 관통하는 콘택홀을 통해 노출된다. 패시베이션층(16)에는 콘택전극패턴(17)이 투명전극으로 형성된다. 콘택전극패턴(17)은 패시베이션층(16)을 관통하는 콘택홀을 통해 스위치 TFT(SWTFT)에 접촉되고 또한, 패시베이션층(16)과 게이트절연막(12)을 관통하는 콘택홀을 통해 구동 TFT(DRTFT)의 게이트전극(11b)에 접촉되어 스위치 TFT(SWTFT)와 구동 TFT(DRTFT)를 전기적으로 연결한다. 또한, 콘택전극패턴(17)은 게이트패드 하부전극(31a) 상에 형성되어 게이트패드 상부전극(31b)을 구성하고, 데이터패드 하부전극(32a) 상에 형성되어 데이터패드 상 부전극(32b)을 구성한다. 오버코트층(18)은 폴리이미드(Polyimide) 또는 포토아크릴(Photoacrylic)과 같은 유기 절연물질로 패시베이션층(16)과 콘택전극패턴(17) 상에 형성된다. 구동 TFT(DRTFT)에서 드레인전극(15b)의 일부는 오버코트층(18)을 관통하는 드레인 접촉홀(DH)을 통해 노출된다. 오버코트층(18) 상에는 질화실리콘(SiNx)으로 이루어진 버퍼층(19)이 형성되고, 이 버퍼층(19)의 일부와 노출된 구동 TFT(DRTFT)의 드레인전극(15b) 상에는 알루미늄-네오듐(AlNd)으로 캐소드전극(20)이 형성된다. 뱅크패턴(21)은 질화실리콘(SiNx)과 같은 무기 절연물질로 캐소드전극(20)의 일부와 버퍼층(19) 상에 형성되어 화소의 개구영역(EA)을 구획한다. 뱅크패턴(21)과 캐소드전극(20) 상에는 유기화합물층(22)과 ITO(Indium Tin Oxide)로 이루어진 애노드전극(23)이 순차적으로 형성된다. 애노드전극(23)에는 고전위 전원전압이 공급된다. A gate including a gate line, a switch TFT connected to the gate line (SWTFT), gate electrodes 11a and 11b of the driving TFT (DRTFT), and a gate pad lower electrode 31a connected to an end of the gate line on the substrate 10. A metal pattern is formed. The gate insulating layer 12 is formed on the gate metal pattern and the substrate 10 to cover the gate metal pattern. The active layers 13a and 13b of the switch TFT (SWTFT) and the driving TFT (DRTFT) are formed in a semiconductor pattern on the gate insulating film 12. Together with the active layers 13a and 13b, a semiconductor pattern 13c is formed on the gate insulating film GI at the data pad position. The source / drain metal pattern including the source electrodes 14a and 14b and the drain electrodes 15a and 15b of the switch TFT (SWTFT) and the driving TFT (DRTFT), the data pad lower electrode 32a connected to the end of the data line, and the like It is formed on the semiconductor pattern and the gate insulating film 12. The passivation layer 16 is formed on the source / drain metal pattern and the gate insulating layer 12. In the driving TFT (DRTFT), a part of the gate electrode 11b is exposed through a contact hole penetrating through the passivation layer 16 and the gate insulating film 12. In the switch TFT (SWTFT), a part of the drain electrode 15a is exposed through the contact hole penetrating the passivation layer 16. In addition, a portion of the gate pad lower electrode 31a is exposed through a contact hole penetrating through the passivation layer 16 and the gate insulating layer 12, and a portion of the data pad lower electrode 32a penetrates the passivation layer 16. Exposed through the contact hole. The contact electrode pattern 17 is formed on the passivation layer 16 as a transparent electrode. The contact electrode pattern 17 is in contact with the switch TFT (SWTFT) through the contact hole penetrating the passivation layer 16, and the driving TFT (through the contact hole penetrating the passivation layer 16 and the gate insulating film 12). In contact with the gate electrode 11b of the DRTFT, the switch TFT (SWTFT) and the driving TFT (DRTFT) are electrically connected to each other. In addition, the contact electrode pattern 17 is formed on the gate pad lower electrode 31a to form the gate pad upper electrode 31b, and is formed on the data pad lower electrode 32a to form the upper electrode 32b of the data pad. Configure The overcoat layer 18 is formed on the passivation layer 16 and the contact electrode pattern 17 by an organic insulating material such as polyimide or photoacrylic. A part of the drain electrode 15b in the driving TFT DRTFT is exposed through the drain contact hole DH penetrating the overcoat layer 18. A buffer layer 19 made of silicon nitride (SiNx) is formed on the overcoat layer 18, and aluminum-nedium (AlNd) is formed on a part of the buffer layer 19 and the drain electrode 15b of the exposed driving TFT (DRTFT). The cathode electrode 20 is formed. The bank pattern 21 is formed on a portion of the cathode electrode 20 and the buffer layer 19 by using an inorganic insulating material such as silicon nitride (SiNx) to partition the opening area EA of the pixel. On the bank pattern 21 and the cathode electrode 20, an anode electrode 23 made of an organic compound layer 22 and indium tin oxide (ITO) is sequentially formed. The anode electrode 23 is supplied with a high potential power supply voltage.

이와 같이, n-Type TFT를 사용하여 유기발광다이오드 표시장치를 제작하게 되면 TFT의 특성으로 인해 기판상에 캐소드전극을 형성해야 한다. 보편적으로 캐소드전극은 알루미늄(Al)계열이 사용되는데 알루미늄(Al)은 수분과 산소에 취약하여 산화되기 쉽다. 도 3a 및 도 3b에 도시된 그래프는 각각 알루미늄-네오듐(AlNd)으로 산소와 수분에 노출하여 캐소드전극을 형성한 경우와 진공 챔버 내에서 알루미늄(Al)을 증착하여 캐소드전극을 형성한 경우의 단위소자 특성을 보여준다. 그래프를 보면 알수 있듯이 알루미늄-네오듐(AlNd)을 캐소드전극으로 해서 단위소자를 만들었을 경우는 진공증착시에 비해 캐소드전극 표면에 자연 산화막이 쉽게 발생되어 정상적인 전자주입을 방해한다. 이러한 비정상적인 전자주입 특성은 유기발광다이오드의 정상적 발광을 방해하여 실제 패널에 소자특성을 적용했을 경우 패널에서 암점을 유발하여 표시품위를 저하시키는 주된 요인으로 작용한다. 이와 같이 n-Type TFT를 적용하는 경우에는 TFT 공정 과정에서 기판상에 알루미늄-네오듐(AlNd)으로 캐소드전극을 직접 형성하는 IOD구조를 취할 수 밖에 없고 그런 경우에 캐소드전극이 대기중에 그대로 노출될 수밖에 없어 상술한 불량이 항상 수반된다.As described above, when an organic light emitting diode display device is manufactured using an n-type TFT, a cathode electrode must be formed on a substrate due to the characteristics of the TFT. In general, a cathode is used in aluminum (Al) series, and aluminum (Al) is vulnerable to moisture and oxygen and easily oxidized. 3A and 3B are graphs illustrating a case where a cathode electrode is formed by exposing oxygen and moisture to aluminum-nedium (AlNd) and a case where a cathode is formed by depositing aluminum (Al) in a vacuum chamber, respectively. Shows the unit device characteristics. As can be seen from the graph, when a unit device is made of aluminum-nedium (AlNd) as a cathode, a natural oxide film is easily generated on the surface of the cathode as compared with vacuum deposition, thereby preventing normal electron injection. This abnormal electron injection characteristic interferes with normal light emission of the organic light emitting diode, and when the device characteristics are applied to the actual panel, it causes a dark spot in the panel, which acts as a major factor that degrades the display quality. In this case, when the n-type TFT is applied, an IOD structure in which a cathode electrode is directly formed of aluminum-nedium (AlNd) on a substrate during the TFT process is inevitably taken. In such a case, the cathode electrode may be exposed to the air. Inevitably, the above-mentioned defects are always accompanied.

또한, 종래 유기발광다이오드 표시장치에서는 TFT 공정 과정에서 기판상에 알루미늄-네오듐(AlNd)으로 캐소드전극을 형성하기 때문에, 게이트패드 상부전극 및 데이터패드 상부전극 상에도 캐소드전극패턴이 증착되게 된다. 따라서, 게이트패드 상부전극 및 데이터패드 상부전극 상에 형성된 캐소드전극패턴은 드라이버들과의 접속에 방해가 되므로 습식식각(Wet Etching) 공정을 통해 제거되어야 한다. 그런데, 종래 유기발광다이오드 표시장치에서는 이러한 습식 식각 과정에서 게이트패드 상부전극 및 데이터패드 상부전극에 데미지(Damage)가 가해져 패드부 상부전극들이 손상을 받게 된다.In addition, in the conventional organic light emitting diode display device, since the cathode electrode is formed of aluminum-nedium (AlNd) on the substrate during the TFT process, the cathode electrode pattern is also deposited on the gate pad upper electrode and the data pad upper electrode. Therefore, the cathode electrode pattern formed on the gate pad upper electrode and the data pad upper electrode is to be removed through a wet etching process because it interferes with the connection with the drivers. However, in the conventional organic light emitting diode display, damage is applied to the gate pad upper electrode and the data pad upper electrode in the wet etching process, thereby damaging the upper electrodes of the pad part.

따라서, 본 발명의 목적은 IOD 방식의 유기발광다이오드 표시장치에서 캐소드전극의 산화를 방지하여 원할한 전자주입이 이루어질 수 있도록 함과 아울러 패드부 상부전극들의 손상을 방지할 수 있도록 한 유기발광다이오드 표시장치를 제공 하는 데 있다. Accordingly, an object of the present invention is to prevent the oxidation of the cathode electrode in the organic light emitting diode display device of the IOD method to facilitate the injection of electrons and to prevent damage to the upper electrode of the pad portion To provide the device.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 유기화합물층을 사이에 두고 애노드전극을 상부전극으로 함과 아울러 캐소드전극을 하부전극으로 하여 탑 에미션 방식으로 발광하는 유기발광다이오드; 드레인 접촉홀을 통해 상기 캐소드전극에 연결되어 자신의 게이트-소스 간 전압차에 따라 상기 유기발광다이오드의 발광량을 제어하는 구동 TFT; 및 게이트라인으로부터의 스캔펄스에 응답하여 데이터라인으로부터의 데이터전압을 상기 구동 TFT의 게이트전극에 인가하는 스위치 TFT를 구비하고; 상기 캐소드전극은, 반사막 상에 위치하는 투명전극층 또는 상기 반사막을 사이에 두고 위치하는 투명전극층들을 포함하는 캐소드 다중층과, 상기 캐소드 다중층과 상기 유기화합물층 사이에 위치하는 캐소드 금속층을 포함한다.In order to achieve the above object, an organic light emitting diode display according to an embodiment of the present invention is an organic light emitting diode emitting light in a top emission method using an anode electrode as an upper electrode with an organic compound layer interposed therebetween and a cathode electrode as a lower electrode. Light emitting diodes; A driving TFT connected to the cathode electrode through a drain contact hole to control the amount of light emitted from the organic light emitting diode according to a voltage difference between the gate and the source thereof; And a switch TFT for applying a data voltage from the data line to the gate electrode of the driving TFT in response to a scan pulse from the gate line; The cathode electrode includes a cathode multilayer including a transparent electrode layer disposed on a reflective film or transparent electrode layers interposed therebetween, and a cathode metal layer positioned between the cathode multilayer and the organic compound layer.

상기 캐소드 다중층은, 은 재질의 반사막; 및 상기 반사막 상에 위치하는 ITO 또는 IZO 재질의 투명전극층을 구비한다.The cathode multilayer is a silver reflective film; And a transparent electrode layer of ITO or IZO material positioned on the reflective film.

상기 캐소드 다중층은, ITO 또는 IZO 재질의 제1 투명전극층; 상기 제1 투명전극층 상에 위치하는 은 재질의 반사막; 및 상기 반사막 상에 위치하는 ITO 또는 IZO 재질의 제2 투명전극층을 구비한다.The cathode multilayer may include a first transparent electrode layer made of ITO or IZO material; A reflective film made of silver positioned on the first transparent electrode layer; And a second transparent electrode layer of ITO or IZO material positioned on the reflective film.

상기 캐소드 금속층은, 은 재질의 제1 금속층; 및 상기 제1 금속층 상에 위치하는 알루미늄 재질의 제2 금속층을 구비한다.The cathode metal layer may include a first metal layer made of silver; And a second metal layer made of aluminum positioned on the first metal layer.

상기 캐소드 금속층은, 은 재질과 알루미늄 재질이 혼합된 혼합 금속층이다.The cathode metal layer is a mixed metal layer in which a silver material and an aluminum material are mixed.

상기 캐소드 금속층의 두께는 50Å 이하이다.The thickness of the cathode metal layer is 50 kPa or less.

상기 애노드전극은 제1 투명전극층, 애노드 금속층 및 제2 투명전극층을 포함하는 애노드 다중층을 포함하고; 상기 제1 및 제2 투명전극층은 ITO 또는 IZO 재질을 가지며, 상기 애노드 금속층은 은 재질을 갖는다.The anode comprises an anode multilayer comprising a first transparent electrode layer, an anode metal layer and a second transparent electrode layer; The first and second transparent electrode layers have an ITO or IZO material, and the anode metal layer has a silver material.

상기 애노드 금속층의 두께는 10 ~ 20 Å이다.The thickness of the anode metal layer is 10 to 20 kPa.

이 유기발광다이오드 표시장치는 상기 게이트라인에 스캔펄스를 공급하기 위한 게이트패드를 더 구비하고; 상기 게이트패드는, 상기 게이트라인에 접속된 게이트패드 하부전극과, 게이트 패시홀을 통해 상기 게이트패드 하부전극에 접속되는 게이트패드 상부전극과, 상기 게이트패드 상부전극 상에 위치하는 상기 캐소드 다중층을 포함한다.The organic light emitting diode display further includes a gate pad for supplying a scan pulse to the gate line; The gate pad may include a gate pad lower electrode connected to the gate line, a gate pad upper electrode connected to the gate pad lower electrode through a gate passhole, and the cathode multilayer disposed on the gate pad upper electrode. Include.

이 유기발광다이오드 표시장치는 상기 데이터라인에 데이터전압을 공급하기 위한 데이터패드를 더 구비하고; 상기 데이터패드는, 상기 데이터라인에 접속된 데이터패드 하부전극과, 데이터 패시홀을 통해 상기 데이터패드 하부전극에 접속되는 데이터패드 상부전극과, 상기 데이터패드 상부전극 상에 위치하는 상기 캐소드 다중층을 포함한다.The organic light emitting diode display further comprises a data pad for supplying a data voltage to the data line; The data pad may include a data pad lower electrode connected to the data line, a data pad upper electrode connected to the data pad lower electrode through a data passhole, and the cathode multilayer disposed on the data pad upper electrode. Include.

상기 캐소드 다중층은 상기 TFT들과 함께 TFT 공정을 통해 형성되고; 상기 캐소드 금속층은 상기 유기화합물층 및 상기 애노드전극과 함께 OLED 공정을 통해 형성된다.The cathode multilayer is formed through a TFT process together with the TFTs; The cathode metal layer is formed through an OLED process together with the organic compound layer and the anode electrode.

이 유기발광다이오드 표시장치는 상기 캐소드 다중층이 형성된 기판 상에서 개구영역을 구획하는 뱅크패턴을 더 구비하고; 상기 뱅크패턴은 상기 드레인 접촉홀을 차폐한다.The organic light emitting diode display further comprises a bank pattern partitioning an opening region on the substrate on which the cathode multilayer is formed; The bank pattern shields the drain contact hole.

본 발명에 따른 유기발광다이오드 표시장치는 캐소드전극을 형성하기 위해, TFT 공정에 의해 반사막과 투명전극층을 포함한 다중층을 형성하고 OLED 공정에 의해 상기 다중층 상에 금속층을 형성한다. 이에 따라, TFT 공정 과정에서 대기 상태에 노출되더라도, 캐소드전극의 최상위 투명전극층에 의해 캐소드전극 표면에서의 산화막 발생이 방지되며, 최상위 투명전극층과 유기화합물층 사이에 형성된 금속층에 의해, 최상위 투명전극층으로부터 유기화합물층으로의 좀 더 원할한 전자 주입이 가능해 진다.In the organic light emitting diode display according to the present invention, to form a cathode, a multilayer including a reflective film and a transparent electrode layer is formed by a TFT process and a metal layer is formed on the multilayer by an OLED process. Accordingly, even when exposed to the atmospheric state during the TFT process, the generation of the oxide film on the surface of the cathode is prevented by the topmost transparent electrode layer of the cathode electrode, and the organic layer is formed from the topmost transparent electrode layer by the metal layer formed between the topmost transparent electrode layer and the organic compound layer. More favorable electron injection into the compound layer is possible.

나아가, 본 발명에 따른 유기발광다이오드 표시장치는 캐소드전극을 구성하는 다중층을 각 패드 상부전극들 상에도 형성하여 패드부의 부식을 방지할 수 있다. 이때, 패드부 상에 형성된 다중층의 최상위층은 투명전극층이므로, 별도의 습식공정을 통해 패드부 상의 다중층을 제거할 필요도 없다. 따라서, 습식공정으로 인해 발생되던 패드부 상부전극들의 손상 문제는 미연에 방지된다.Furthermore, the organic light emitting diode display according to the present invention may form a plurality of layers constituting the cathode electrode on the upper pad electrodes to prevent corrosion of the pad part. In this case, since the uppermost layer of the multilayer formed on the pad part is a transparent electrode layer, it is not necessary to remove the multilayer on the pad part through a separate wet process. Accordingly, the problem of damage to the pad upper electrodes caused by the wet process is prevented.

이하, 도 4 및 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 and 7.

도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시장치에서 한 화소의 평면 구조를 보여 준다. 도 5는 도 4를 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'에 따라 절취하여 도시한 단면 구조를 보여 준다. 그리고, 도 6은 도 4를 Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'에 따라 절취하여 도시한 단면 구조를 보여 준다. 4 illustrates a planar structure of one pixel in an organic light emitting diode display according to an exemplary embodiment of the present invention. FIG. 5 shows a cross-sectional structure of FIG. 4 taken along lines II ′ and II-II ′. 6 illustrates a cross-sectional structure of FIG. 4 taken along line III-III 'and IV-IV'.

도 1과 함께 도 4 내지 도 6을 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 기판(110) 상에 형성된 게이트라인(GL), 데이터라인(DL), VSS 공급라인(111b), 스위치 TFT(SWTFT), 구동 TFT(DRTFT), 스토리지 커패시터(Cst), 오버코트층(118), 버퍼층(119), 뱅크패턴(121), 및 유기발광다이오드(이하, "OLED")를 포함한다. OLED는 캐소드전극(123),유기화합물층(124) 및 애노드전극(125)을 포함한다. 그리고, 이 유기발광다이오드 표시장치는 게이트라인(GL)에 접속된 게이트패드(GATE PAD)와 데이터라인(DL)에 접속된 데이터패드(DATA PAD)를 구비한다.4 to 6 together with FIG. 1, an organic light emitting diode display according to an exemplary embodiment of the present invention includes a gate line GL, a data line DL, and a VSS supply line 111b formed on a substrate 110. ), A switch TFT (SWTFT), a driving TFT (DRTFT), a storage capacitor (Cst), an overcoat layer 118, a buffer layer 119, a bank pattern 121, and an organic light emitting diode (hereinafter, referred to as "OLED"). do. The OLED includes a cathode electrode 123, an organic compound layer 124, and an anode electrode 125. The organic light emitting diode display includes a gate pad GATE PAD connected to the gate line GL and a data pad DATA PAD connected to the data line DL.

게이트라인(GL)은 게이트패드(GATE PAD)를 통해 게이트 드라이버(미도시)에 접속되어, 게이트 드라이버로부터의 스캔펄스(Scan)를 스위치 TFT(SWTFT)의 일측 전극에 공급한다. 데이터라인(DL)은 데이터패드(DATA PAD)를 통해 데이터 드라이버(미도시)에 접속되어, 데이터 드라이버로부터의 데이터(Data)를 스위치 TFT(SWTFT)에 공급한다. VSS 공급라인(111b)은 VSS 공급패드(미도시)에 접속되어 VSS 공급원으로부터의 저전위 전원전압(VSS)을 구동 TFT(DRTFT)의 일측 전극에 공급한다. 게이트패드(GATE PAD)는 게이트라인(GL)에 접속된 게이트패드 하부전극(111d)과, 제5 패시홀(PH5)을 통해 게이트패드 하부전극(111d)에 접속되는 게이 트패드 상부전극(117c)과, 게이트패드 상부전극(117c) 상에 형성되는 캐소드 다중층(120)을 포함한다. 데이터패드(DATA PAD)는 데이터라인(DL)에 접속된 데이터패드 하부전극(114c/115c)과, 제6 패시홀(PH6)을 통해 데이터패드 하부전극(114c/115c)에 접속되는 데이터패드 상부전극(117d)과, 데이터패드 상부전극(117d) 상에 형성되는 캐소드 다중층(120)을 포함한다.The gate line GL is connected to a gate driver (not shown) through a gate pad GATE PAD, and supplies a scan pulse from the gate driver to one electrode of the switch TFT SWTFT. The data line DL is connected to a data driver (not shown) through the data pad DATA PAD, and supplies data Data from the data driver to the switch TFT SWTFT. The VSS supply line 111b is connected to a VSS supply pad (not shown) to supply the low potential power supply voltage VSS from the VSS supply source to one electrode of the driving TFT DRTFT. The gate pad GATE PAD is a gate pad lower electrode 111d connected to the gate line GL, and a gate pad upper electrode 117c connected to the gate pad lower electrode 111d through the fifth passhole PH5. ) And a cathode multilayer 120 formed on the gate pad upper electrode 117c. The data pad DATA PAD is connected to the data pad lower electrodes 114c and 115c connected to the data line DL and the data pad upper electrodes connected to the data pad lower electrodes 114c and 115c through the sixth pass hole PH6. An electrode 117d and a cathode multilayer 120 formed on the data pad upper electrode 117d are included.

스위치 TFT(SWTFT)의 소스전극(114a)은 데이터라인(DL)과 연결되고, 스위치 TFT(SWTFT)의 드레인전극(115a)은 제1 및 제2 패시홀(PH1,PH2)과 제1 콘택전극패턴(117a)을 통해 구동 TFT(DRTFT)의 게이트전극(111c)에 접촉된다. 스위치 TFT(SWTFT)의 게이트전극(111a)은 스캔펄스(Scan)가 순차적으로 공급되는 게이트라인(GL)에 연결된다. 스위치 TFT(SWTFT)는 게이트라인(GL)으로부터의 스캔펄스(Scan)에 응답하여 턴 온 됨으로써, 데이터라인(DL)으로부터의 데이터(Data)를 구동 TFT(DRTFT)의 게이트전극(111c)에 공급한다. 스위치 TFT(SWTFT)는 N 타입 전자 금속 산화막 반도체 전계 효과 트랜지스터(Metal-Oxide Semiconductor Field Effect Transistor, 이하 "MOSFET")로 구현된다.The source electrode 114a of the switch TFT SWTFT is connected to the data line DL, and the drain electrode 115a of the switch TFT SWTFT has first and second pass holes PH1 and PH2 and the first contact electrode. The gate electrode 111c of the driving TFT DRTFT is contacted through the pattern 117a. The gate electrode 111a of the switch TFT SWT is connected to a gate line GL to which scan pulses are sequentially supplied. The switch TFT SWTFT is turned on in response to the scan pulse Scan from the gate line GL, thereby supplying data Data from the data line DL to the gate electrode 111c of the driving TFT DRTFT. do. The switch TFT (SWTFT) is implemented as an N-type electron metal oxide semiconductor field effect transistor (hereinafter referred to as "MOSFET").

구동 TFT(DRTFT)의 소스전극(114b)은 제3 및 제4 패시홀(PH3,PH4)과 제2 콘택전극패턴(117b)을 통해 VSS 공급라인(111b)에 연결되고, 구동 TFT(DRTFT)의 드레인전극(115b)은 캐소드전극(120)에 접촉된다. 구동 TFT(DRTFT)의 게이트전극(111c)의 일측 에지는 스위치 TFT(SWTFT)의 드레인전극(115a)에 접촉된다. 구동 TFT(DRTFT)는 스위치 TFT(SWTFT)를 통해 자신의 게이트전극(111c)에 인가되는 데이터(Data)를 기반으로 OLED에 흐르는 전류량을 조절한다. 구동 TFT(DRTFT)는 N 타 입 MOSFET으로 구현된다.The source electrode 114b of the driving TFT DRTFT is connected to the VSS supply line 111b through the third and fourth pass holes PH3 and PH4 and the second contact electrode pattern 117b, and the driving TFT DRTFT The drain electrode 115b is in contact with the cathode electrode 120. One edge of the gate electrode 111c of the driving TFT (DRTFT) is in contact with the drain electrode 115a of the switch TFT (SWTFT). The driving TFT DRTFT adjusts the amount of current flowing through the OLED based on data Data applied to its gate electrode 111c through the switch TFT SWTFT. The driving TFT (DRTFT) is implemented with N type MOSFETs.

스토리지 커패시터(Cst)는 유전체인 게이트 절연막(112)을 사이에 두고 VSS 공급라인(111b)을 일측 전극으로, 스위치 TFT(SWTFT)의 드레인전극(115a)을 타측 전극으로 하여 구성된다. 스토리지 커패시터(Cst)는 구동 TFT(DRTFT)의 게이트전극(111c)과 소스전극(114b) 간의 전압차를 한 프레임 동안 일정하게 유지시킨다. The storage capacitor Cst is configured with the VSS supply line 111b as one electrode with the gate insulating layer 112 serving as a dielectric and the drain electrode 115a of the switch TFT (SWTFT) as the other electrode. The storage capacitor Cst keeps the voltage difference between the gate electrode 111c and the source electrode 114b of the driving TFT DRTFT constant for one frame.

오버코트층(118)은 폴리이미드(Polyimide) 또는 포토아크릴(Photoacrylic) 과 같은 유기 절연물질로 TFT들(SWTFT,DRTFT) 상에 위치하여 TFT들(SWTFT,DRTFT)로 인한 단차를 없앤다. 구동 TFT(DRTFT)에서 드레인전극(115b)의 일부는 오버코트층(118)을 관통하는 드레인 접촉홀(DH)을 통해 노출된다. The overcoat layer 118 is positioned on the TFTs SWTFT and DRTFT with an organic insulating material such as polyimide or photoacrylic to eliminate the step due to the TFTs SWTFT and DRTFT. A portion of the drain electrode 115b in the driving TFT DRTFT is exposed through the drain contact hole DH penetrating the overcoat layer 118.

OLED의 하부전극 역할을 하는 캐소드전극(123)은 이 노출된 구동 TFT(DRTFT)의 드레인전극(115b)에 접촉된다. 캐소드전극(123)은 대기중에 노출시 수분이나 산소로 인해 산화되지 않도록 반사막과 투명전극층을 포함하는 캐소드 다중층(120)으로 형성된다. 예컨대, 반사막(Ag)/투명전극층(Indium Tin Oxide : ITO), 투명전극층(ITO)/반사막(Ag)/투명전극층(ITO), 반사막(Ag)/투명전극층(Indium Zinc Oxide : IZO), 및 투명전극층(IZO)/반사막(Ag)/투명전극층(IZO)을 포함하는 다수의 캐소드 다중층(120)들 중 어느 하나로 형성될 수 있다. 이러한 캐소드전극(123)은, 캐소드 다중층(120)의 최상위 투명전극층과 유기화합물층(124) 사이에 알루미늄(Al)과 은(Ag)을 포함한 캐소드 금속층(122)을 더 구비한다. 알루미늄(Al)은 최상위 투명전극층으로부터 유기화합물층(124)으로의 전자 주입이 원할히 이뤄지도록 하는 역할을 하며, 은(Ag)은 최상위 투명전극층과 알루미늄(Al)간의 접촉 특성을 향상시키는 역할을 한다. 한편, 캐소드전극(123)을 구성하는 캐소드 다중층(120)은 게이트패드(GATE PAD)의 상부전극(117c) 상 및 데이트패드(DATA PAD)의 상부전극(114c/115c) 상에 형성되어 패드부의 부식을 방지한다.The cathode electrode 123 serving as the bottom electrode of the OLED is in contact with the drain electrode 115b of the exposed driving TFT (DRTFT). The cathode electrode 123 is formed of a cathode multilayer 120 including a reflective film and a transparent electrode layer so as not to be oxidized due to moisture or oxygen when exposed to the air. For example, a reflective film (Ag) / transparent electrode layer (ITO), a transparent electrode layer (ITO) / reflective film (Ag), a transparent electrode layer (ITO), a reflective film (Ag) / transparent electrode layer (Indium Zinc Oxide: IZO), and It may be formed of any one of a plurality of cathode multilayers 120 including a transparent electrode layer IZO / reflective film Ag / transparent electrode layer IZO. The cathode electrode 123 further includes a cathode metal layer 122 including aluminum (Al) and silver (Ag) between the uppermost transparent electrode layer of the cathode multilayer 120 and the organic compound layer 124. Aluminum (Al) serves to smoothly inject electrons from the top transparent electrode layer to the organic compound layer 124, and silver (Ag) serves to improve the contact characteristics between the top transparent electrode layer and aluminum (Al). Meanwhile, the cathode multilayer 120 constituting the cathode electrode 123 is formed on the upper electrode 117c of the gate pad GATE PAD and on the upper electrodes 114c / 115c of the data pad DATA pad. Prevents corrosion of parts.

오버코트층(118)과 캐소드전극(120) 사이에는 버퍼층(119)이 위치하여 유기막인 오버코트층(118)으로부터의 아웃 게싱(Out-Gasing)을 차폐한다. The buffer layer 119 is positioned between the overcoat layer 118 and the cathode electrode 120 to shield out-gassing from the overcoat layer 118 which is an organic film.

뱅크패턴(121)은 캐소드전극(120)을 구성하는 캐소드 다중층(120)의 일부와 버퍼층(119) 상에 위치하여 화소의 개구영역(EA)과 비 개구영역(SA)을 구획한다. 뱅크패턴(121)은 개구영역(EA)을 제외한 화소의 상하좌우 측면을 차폐한다. 특히, 화소의 상부 측면에서 뱅크패턴(121)은 드레인 접촉홀(DH)까지 차폐하도록 형성되어 드레인 접촉홀(DH) 내에서 유기화합물층(124)이 급하게 단차지는 것을 방지함으로써 급격한 단차로 인한 유기화합물층(124)의 열화를 방지한다.The bank pattern 121 is positioned on a portion of the cathode multilayer 120 constituting the cathode electrode 120 and the buffer layer 119 to partition the opening area EA and the non-open area SA of the pixel. The bank pattern 121 shields the top, bottom, left, and right sides of the pixel except the opening area EA. In particular, the bank pattern 121 is formed to shield up to the drain contact hole DH at the upper side of the pixel, thereby preventing the organic compound layer 124 from suddenly stepping in the drain contact hole DH. The deterioration of 124 is prevented.

유기화합물층(124)은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함하여 캐소드전극(123)의 캐소드 금속층(122) 상에 위치한다. The organic compound layer 124 includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer (Electron). It is positioned on the cathode metal layer 122 of the cathode electrode 123 including an injection layer (EIL).

유기화합물층(124) 상에는 금속층과 투명전극층을 포함하는 애노드전극(125)이 위치한다. 예컨대, 애노드전극(125)은 투명전극층(ITO)/금속층(Ag)/투명전극층(ITO) 또는 투명전극층(IZO)/금속층(Ag)/투명전극층(IZO)으로 이루어질 수 있다. 이렇게 애노드전극(125)을 애노드 다중층으로 형성하는 이유는 투명전극층들 사이에 형성된 금속층(Ag)을 통해 표면저항을 낮추기 위함이다. 표면저항이 낮아지면, IR 드롭으로 인한 표시 위치별 휘도 편차가 줄어들게 되고, 유기화합물층 재료의 열화 또한 억제된다.The anode electrode 125 including the metal layer and the transparent electrode layer is positioned on the organic compound layer 124. For example, the anode electrode 125 may be formed of a transparent electrode layer ITO / metal layer Ag / transparent electrode layer ITO or a transparent electrode layer IZO / metal layer Ag / transparent electrode layer IZO. The reason for forming the anode electrode 125 as an anode multilayer is to lower the surface resistance through the metal layer Ag formed between the transparent electrode layers. When the surface resistance is lowered, the luminance deviation for each display position due to the IR drop is reduced, and the deterioration of the organic compound layer material is also suppressed.

OLED의 상부전극 역할을 하는 애노드전극(125)에는 VDD 공급패드로부터 고전위 전원전압(VDD)이 공급된다. 애노드전극(125)과 캐소드전극(123)에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생함으로써 계조를 구현한다.The high potential power voltage VDD is supplied from the VDD supply pad to the anode 125 serving as the upper electrode of the OLED. When a driving voltage is applied to the anode electrode 125 and the cathode electrode 123, holes passing through the hole transport layer HTL and electrons passing through the electron transport layer ETL are moved to the emission layer EML to form excitons. As a result, the emission layer (EML) generates visible light to implement gradation.

이와 같은 유기발광다이오드 표시장치는 TFT 공정과 OLED 공정을 통해 제작된다. 먼저 TFT 공정을 설명하면 다음과 같다.Such an organic light emitting diode display device is manufactured through a TFT process and an OLED process. First, the TFT process will be described.

투명한 유리 또는 플라스틱 재질로 제작되는 기판(110) 상에 알루미늄(Al), 알루미늄네오듐(AlNd), 몰리브덴(Mo) 중에서 어느 한 금속 또는 2 이상의 금속이나 합금으로 선택되는 게이트금속이 스퍼터링(Sputtering) 공정으로 증착된다. 게이트금속은 포토리소그래피(Photolithograph) 공정과 습식식각(Wet etch) 공정을 통해 패터닝된다. 그 결과, 기판(110) 상에는 스위치 TFT(SWTFT) 및 구동 TFT(DTFT)의 게이트전극들(111a,111c), 게이트전극(111a)에 연결된 게이트라인(GL), VSS 공급라인(111b), 및 게이트패드 하부전극(111d) 등을 포함한 게이트금속패턴이 형성된다. Sputtering is a gate metal selected from any one of aluminum (Al), aluminum neodium (AlNd), molybdenum (Mo), or two or more metals or alloys on a substrate 110 made of transparent glass or plastic. Deposited into the process. Gate metal is patterned through a photolithograph process and a wet etch process. As a result, the gate electrodes 111a and 111c of the switch TFT (SWTFT) and the driving TFT (DTFT), the gate line GL connected to the gate electrode 111a, the VSS supply line 111b, and the like on the substrate 110. A gate metal pattern including the gate pad lower electrode 111d and the like is formed.

게이트금속패턴이 형성된 기판(110) 상에는 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx) 등의 무기 절연재료와, 비정질 실리콘 또는 폴리실리콘 등의 반도체 재 료가 CVD(chemical vapor deposition) 공정 등으로 연속 증착된다. 이어서, 포토리소그래피 공정과 건식 식각(Dry etch) 공정을 통해 스위치 TFT(SWTFT)와 구동 TFT(DRTFT)의 게이트전극(111a,111b) 등 필요한 부분을 제외한 나머지 부분의 반도체층을 제거한다. 그 결과, 스위치 TFT(SWTFT)의 게이트전극(111a)을 덮는 게이트 절연패턴(112)과 그 위에 형성된 제1 액티브 패턴(113a), 구동 TFT(DRTFT)의 게이트 전극(111c)을 덮는 게이트 절연패턴(112)과 그 위에 형성된 제2 액티브 패턴(113b), 게이트패드(GATE PAD) 영역에서 게이트패드 하부전극(111d)을 덮는 게이트절연패턴(112)과, 데이터패드(DATA PAD) 영역에서 적층된 게이트 절연패턴(112) 및 제3 액티브 패턴(113c)이 기판(110) 상에 형성된다.On the substrate 110 on which the gate metal pattern is formed, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) and a semiconductor material such as amorphous silicon or polysilicon are continuously formed by a chemical vapor deposition (CVD) process or the like. Is deposited. Subsequently, the semiconductor layer of the remaining portions except for the necessary portions, such as the gate electrodes 111a and 111b of the switch TFT (SWTFT) and the driving TFT (DRTFT), is removed through a photolithography process and a dry etch process. As a result, the gate insulating pattern 112 covering the gate electrode 111a of the switch TFT (SWTFT), the first active pattern 113a formed thereon, and the gate insulating pattern covering the gate electrode 111c of the driving TFT (DRTFT). And a second active pattern 113b formed thereon, a gate insulating pattern 112 covering the gate pad lower electrode 111d in the gate pad area, and a data pad area in the data pad area. The gate insulating pattern 112 and the third active pattern 113c are formed on the substrate 110.

게이트 절연패턴(112)과 액티브패턴들(113a,113b,113c)이 형성된 기판(110) 상에는 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 알루미늄 합금, 몰리브덴 합금, 구리 합금 등 금속의 단일층 또는 이중층 구조를 갖는 데이터금속이 스퍼터링 공정으로 전면 증착된 후, 포토리소그래피 공정과 습식 식각 공정을 통해 패터닝된다. 그 결과, 기판(110) 상에는 각각 스위치 TFT(SWTFT)의 소스전극(114a) 및 드레인전극(115a), 구동 TFT(DRTFT)의 소스전극(114b) 및 드레인전극(115b), 데이터패드 하부전극(114c/115c)등을 포함한 데이터금속패턴이 형성된다.On the substrate 110 on which the gate insulating pattern 112 and the active patterns 113a, 113b, and 113c are formed, aluminum (Al), molybdenum (Mo), chromium (Cr), copper (Cu), aluminum alloy, molybdenum alloy, A data metal having a single layer or a double layer structure of a metal such as a copper alloy is entirely deposited by a sputtering process, and then patterned through a photolithography process and a wet etching process. As a result, on the substrate 110, the source electrode 114a and the drain electrode 115a of the switch TFT (SWTFT), the source electrode 114b and the drain electrode 115b of the driving TFT (DRTFT), and the data pad lower electrode ( Data metal patterns including 114c / 115c) and the like are formed.

데이터금속패턴이 형성된 기판(110) 상에는 CVD 공정으로 산화 실리콘(SiO2), 질화 실리콘(SiNx) 등의 무기 절연재료가 CVD 공정을 통해 전면 증착된 후, 포토리소그래피 공정과 건식공정을 통해 그 무기 절연재료가 부분적으로 제거 된다. 그 결과, 스위치 TFT(SWTFT)의 드레인전극(115a) 일부를 노출하는 제1 패시홀(PH1), 구동 TFT(DRTFT)의 게이트전극(111c) 일부를 노출하는 제2 패시홀(PH2), VSS 공급라인(111b)의 일부를 노출하는 제3 패시홀(PH3), 구동 TFT(DRTFT)의 소스전극(114b) 일부를 노출하는 제4 패시홀(PH4), 게이트패드(GATE PAD)의 게이트패드 하부전극(111d) 일부를 노출하는 제5 패시홀(PH5) 및 데이터패드(DATA PAD)의 데이터패드 하부전극(114c/115c) 일부를 노출하는 제6 패시홀(PH6)을 갖는 패시베이션층(116)이 형성된다.On the substrate 110 on which the data metal pattern is formed, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is deposited on the substrate 110 through a CVD process, and then the inorganic layer is formed through a photolithography process and a dry process. The insulating material is partially removed. As a result, the first pass hole PH1 exposing a part of the drain electrode 115a of the switch TFT (SWTFT), the second pass hole PH2 exposing a part of the gate electrode 111c of the driving TFT (DRTFT), and VSS. A third pass hole PH3 exposing a part of the supply line 111b, a fourth pass hole PH4 exposing a part of the source electrode 114b of the driving TFT DRTFT, and a gate pad of the gate pad GATE PAD The passivation layer 116 includes a fifth passivation hole PH5 exposing a portion of the lower electrode 111d and a sixth passhole PH6 exposing a portion of the data pad lower electrodes 114c / 115c of the data pad DATAPAD. ) Is formed.

패시베이션층(116)이 형성된 기판(110) 상에 ITO 또는 IZO 등의 투명 전도성 금속이 스퍼터링 공정으로 전면 증착된 후, 포토리소그래피 공정과 습식공정을 통해 그 투명 전도성 금속이 부분적으로 제거된다. 그 결과, 스위치 TFT(SWTFT)의 드레인전극(115a)과 구동 TFT(DRTFT)의 게이트전극(111c)을 전기적으로 연결하는 제1 콘택전극패턴(117a)과, VSS 공급라인(111b)과 구동 TFT(DRTFT)의 소스전극(114b)을 전기적으로 연결하는 제2 콘택전극패턴(117b)과, 게이트패드 하부전극(111d)과 접촉되는 게이트패드 상부전극(117c)과, 데이터패드 하부전극(114c/115c)과 접촉되는 데이터패드 상부전극(117d)이 형성된다.After the transparent conductive metal such as ITO or IZO is deposited on the substrate 110 on which the passivation layer 116 is formed by sputtering, the transparent conductive metal is partially removed through a photolithography process and a wet process. As a result, the first contact electrode pattern 117a electrically connecting the drain electrode 115a of the switch TFT (SWTFT) and the gate electrode 111c of the driving TFT (DRTFT), the VSS supply line 111b, and the driving TFT. The second contact electrode pattern 117b electrically connecting the source electrode 114b of the DRTFT, the gate pad upper electrode 117c in contact with the gate pad lower electrode 111d, and the data pad lower electrode 114c /. The data pad upper electrode 117d in contact with 115c is formed.

콘택전극패턴들(117a,117b)과 패드 상부전극들(117c,117d)이 형성된 기판(110) 상에 폴리이미드(Polyimide) 또는 포토아크릴(Photoacrylic) 과 같은 유기 절연물질이 CVD 공정을 통해 전면 증착된 후, 포토리소그래피 공정과 건식공정을 통해 그 유기 절연재료가 부분적으로 제거된다. 그 결과, 구동 TFT(DRTFT)의 드레인전극(115b) 일부와 구동 TFT(DRTFT)의 드레인전극(115b) 상에 형성된 패시베이션 층(116) 일부를 노출하는 드레인접촉홀(DH)을 갖는 오버코트층(118)이 형성된다.An organic insulating material such as polyimide or photoacrylic is deposited on the entire surface of the substrate 110 on which the contact electrode patterns 117a and 117b and the pad upper electrodes 117c and 117d are formed through CVD. After that, the organic insulating material is partially removed through a photolithography process and a dry process. As a result, an overcoat layer having a drain contact hole DH exposing a part of the drain electrode 115b of the driving TFT (DRTFT) and a part of the passivation layer 116 formed on the drain electrode 115b of the driving TFT (DRTFT) ( 118 is formed.

오버코트층(118)이 형성된 기판(110) 상에 CVD 공정으로 산화 실리콘(SiO2), 질화 실리콘(SiNx) 등의 무기 절연재료가 CVD 공정을 통해 전면 증착된 후, 포토리소그래피 공정과 건식공정을 통해 그 무기 절연재료가 부분적으로 제거된다. 그 결과, 오버코트층(118)과 노출된 패시베이션층(116) 일부 상에 버퍼층(119)이 형성된다. After inorganic insulating materials such as silicon oxide (SiO 2 ) and silicon nitride (SiNx) are deposited on the substrate 110 on which the overcoat layer 118 is formed through CVD, photolithography and dry processes are performed. The inorganic insulating material is partially removed. As a result, a buffer layer 119 is formed on the overcoat layer 118 and a portion of the exposed passivation layer 116.

버퍼층(119)이 형성된 기판(110) 상에 스퍼터링 방법으로 반사막과 투명전극층을 포함하는 캐소드 다중층(120)이 증착된다. 캐소드 다중층(120)은 반사막/투명전극층으로 구성되는 2중층 또는 투명전극층/반사막/투명전극층으로 구성되는 3중층 중 어느 하나일 수 있다. 캐소드 다중층(120)이 3중층으로 구성되는 경우, 캐소드 다중층은 연속적으로 증착되는 투명전극층(120a), 반사막(120b) 및 투명전극층(120c)을 포함한다. 여기서, 투명전극층들(120a,120c)은 각각 ITO 또는 IZO로 이루어질 수 있으며, 반사막(120b)은 은(Ag)으로 이루어질 수 있다. 이어서, 포토리소그래피 공정과 식각 공정을 통해 이 캐소드 다중층(120)이 동시에 패터닝되어 캐소드전극(123)의 일부가 형성된다. 이 캐소드전극(123)의 최하위 투명전극층(120c)은 드레인 접촉홀(DH)을 통해 구동 TFT(DRTFT)의 드레인전극(115b)에 접촉된다. 본 발명에서는, 이렇게 TFT 공정 과정에서 형성되는 캐소드전극(123)의 최상위층에 산화에 강한 투명전극층(120a)을 위치시킴으로써, 수분이나 산소에 노출되더라도 캐소드전극(123) 상에 산화막이 발생되는 것을 방지할 수 있다. 한편, 상기 캐소드 다중층(120)은 게이트패드(GATE PAD)의 상부전극(117c)상 및 데이트패드(DATA PAD)의 상부전극(114c/115c) 상에 형성되어 패드부의 부식을 방지하는 역할을 하기도 한다. 특히, 패드부 상에서 캐소드 다중층(120)의 투명전극층(120a)이 최상위층에 위치하므로, 별도의 습식공정을 통해 패드부 상의 캐소드 다중층(120)을 제거할 필요도 없다. 따라서, 습식공정으로 인해 게이트패드 상부전극 및 데이터패드 상부전극에 데미지(Damage)가 가해져 패드부 상부전극들이 손상을 받게 되었던 종래 문제점은 미연에 해결된다.The cathode multilayer 120 including the reflective layer and the transparent electrode layer is deposited on the substrate 110 on which the buffer layer 119 is formed. The cathode multilayer 120 may be either a double layer composed of a reflective film / transparent electrode layer or a triple layer composed of a transparent electrode layer / reflective film / transparent electrode layer. When the cathode multilayer 120 is composed of triple layers, the cathode multilayer includes a transparent electrode layer 120a, a reflective film 120b, and a transparent electrode layer 120c that are continuously deposited. The transparent electrode layers 120a and 120c may be made of ITO or IZO, respectively, and the reflective film 120b may be made of silver (Ag). Subsequently, the cathode multilayer 120 is simultaneously patterned through a photolithography process and an etching process to form a part of the cathode electrode 123. The lowermost transparent electrode layer 120c of the cathode electrode 123 is in contact with the drain electrode 115b of the driving TFT DRTFT through the drain contact hole DH. In the present invention, by placing the transparent electrode layer 120a resistant to oxidation on the top layer of the cathode electrode 123 formed during the TFT process, the oxide film is prevented from being generated on the cathode electrode 123 even when exposed to moisture or oxygen. can do. Meanwhile, the cathode multilayer 120 is formed on the upper electrode 117c of the gate pad GATE PAD and on the upper electrodes 114c / 115c of the data pad DAD to prevent corrosion of the pad portion. Sometimes. In particular, since the transparent electrode layer 120a of the cathode multilayer 120 is positioned on the uppermost layer on the pad part, it is not necessary to remove the cathode multilayer 120 on the pad part through a separate wet process. Accordingly, the conventional problem in which damage is applied to the gate pad upper electrode and the data pad upper electrode due to the wet process causes damage to the pad upper electrodes.

캐소드전극(123)의 캐소드 다중층(120)이 형성된 기판(110) 상에 폴리이미드(Polyimide) 또는 포토아크릴(Photoacrylic) 과 같은 유기 절연물질이 CVD 공정을 통해 전면 증착된 후, 포토리소그래피 공정과 건식공정을 통해 그 유기 절연재료가 부분적으로 제거된다. 그 결과, 화소에서 개구영역(EA)과 비 개구영역(SA)을 구획하는 뱅크패턴(121)이 형성된다. 뱅크패턴(121)은 드레인 접촉홀(DH)까지 차폐하도록 형성되어 드레인 접촉홀(DH) 내에서 유기화합물층(124)이 급하게 단차지는 것을 방지함으로써 급격한 단차로 인한 유기화합물층(124)의 열화를 방지한다. 한편, 뱅크패턴(121)은 드레인 접촉홀(DH)을 완전히 차폐하는 대신 도 7과 같이 드레인 접촉홀(DH) 근방까지만 차폐함으로써, 화소에서 개구영역(EA)의 크기를 넓게 할 수도 있다.After the organic insulating material such as polyimide or photoacrylic is deposited on the substrate 110 on which the cathode multilayer 120 of the cathode electrode 123 is formed through a CVD process, a photolithography process and Through the dry process, the organic insulating material is partially removed. As a result, a bank pattern 121 is formed which partitions the open area EA and the non-open area SA from the pixel. The bank pattern 121 is formed to shield up to the drain contact hole DH, thereby preventing the organic compound layer 124 from suddenly stepping in the drain contact hole DH, thereby preventing deterioration of the organic compound layer 124 due to a sudden step. do. Meanwhile, instead of completely shielding the drain contact hole DH, the bank pattern 121 may shield only the vicinity of the drain contact hole DH as shown in FIG. 7, thereby increasing the size of the opening area EA in the pixel.

다음으로, OLED 공정을 설명하면 다음과 같다.Next, the OLED process will be described.

뱅크패턴(121)이 형성된 기판(110)을 플라즈마 처리한다. 이어서, 플라즈마 처리된 기판(110) 상에 알루미늄(Al)과 은(Ag)을 포함한 캐소드 금속층(122)이 스 퍼터링 방법등으로 전면 증착된다. 캐소드 금속층(122)의 형성 순서는 은(Ag)이 먼저 증착된 후 알루미늄(Al)이 증착되거나 또는 은(Ag)과 알루미늄(Al)이 동시에 증착될 수 있다. 여기서, 알루미늄(Al)은 최상위 투명전극층(120c)으로부터 유기화합물층(124)으로의 전자 주입이 원할히 이뤄지도록 하는 역할을 하며, 은(Ag)은 최상위 투명전극층(120c)과 알루미늄(Al)간의 접촉 특성을 향상시키는 역할을 한다. 캐소드 금속층(122)의 두께는 화소간 쇼트 현상 발생을 고려하여 50Å 이내로 함이 바람직하다. 이러한 캐소드 금속층(122)은 TFT 공정을 통해 형성된 캐소드 다중층(120)과 함께 캐소드전극(123)을 구성한다.The substrate 110 on which the bank pattern 121 is formed is plasma treated. Subsequently, the cathode metal layer 122 including aluminum (Al) and silver (Ag) is deposited on the plasma-treated substrate 110 by a sputtering method. In order to form the cathode metal layer 122, silver (Ag) may be deposited first, and then aluminum (Al) may be deposited or silver (Ag) and aluminum (Al) may be simultaneously deposited. Here, aluminum (Al) serves to smoothly inject electrons from the top transparent electrode layer 120c to the organic compound layer 124, and silver (Ag) contacts the top transparent electrode layer 120c and aluminum (Al). It plays a role in improving characteristics. It is preferable that the thickness of the cathode metal layer 122 is set to 50 kW or less in consideration of occurrence of a short circuit between pixels. The cathode metal layer 122 forms the cathode electrode 123 together with the cathode multilayer 120 formed through the TFT process.

캐소드 금속층(122)이 형성된 기판(110) 상에 열 증착(thermal evaporation) 공정으로 전자주입층 재료, 전자수송층 재료, 발광층 재료, 정공수송층 재료, 및 정공주입층 재료가 연속적으로 전면 증착되어 유기화합물층(124)이 형성된다. The electron injection layer material, the electron transport layer material, the light emitting layer material, the hole transport layer material, and the hole injection layer material are successively deposited on the substrate 110 on which the cathode metal layer 122 is formed by thermal evaporation. 124 is formed.

유기화합물층(124)이 형성된 기판(110) 상에 스퍼터링 공정 또는 열 증착 공정으로 투명전극층(125a)/금속층(125b)/투명전극층(125c)을 포함하는 애노드전극(125)이 형성된다. 여기서, 투명전극층들(125a,125c)은 각각 스퍼터링 공정을 통해 증착되는 ITO 또는 IZO로 이루어질 수 있으며, 금속층(125b)은 열 증착 공정을 통해 증착되는 은(Ag)으로 이루어질 수 있다. 이렇게 애노드전극(125)을 애노드 다중층으로 형성하는 이유는 투명전극층들 사이에 형성된 금속층(Ag)을 통해 표면저항을 낮추기 위함이다. 표면저항이 가장 낮아지는 바람직한 금속층(Ag)의 두께는 10 ~ 20 Å이다.The anode electrode 125 including the transparent electrode layer 125a / metal layer 125b / transparent electrode layer 125c is formed on the substrate 110 on which the organic compound layer 124 is formed by a sputtering process or a thermal deposition process. The transparent electrode layers 125a and 125c may be formed of ITO or IZO deposited through a sputtering process, and the metal layer 125b may be formed of silver (Ag) deposited through a thermal deposition process. The reason for forming the anode electrode 125 as an anode multilayer is to lower the surface resistance through the metal layer Ag formed between the transparent electrode layers. The thickness of the preferable metal layer (Ag) with the lowest surface resistance is 10-20 GPa.

상술한 바와 같이, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 캐소드전극을 형성하기 위해, TFT 공정에 의해 반사막과 투명전극층을 포함한 캐소드 다중층을 형성하고 OLED 공정에 의해 상기 캐소드 다중층 상에 캐소드 금속층을 형성한다. 이에 따라, TFT 공정 과정에서 대기 상태에 노출되더라도, 캐소드전극의 최상위 투명전극층에 의해 캐소드전극 표면에서의 산화막 발생이 방지되며, 최상위 투명전극층과 유기화합물층 사이에 형성된 금속층에 의해, 최상위 투명전극층으로부터 유기화합물층으로의 좀 더 원할한 전자 주입이 가능해 진다.As described above, the organic light emitting diode display according to the embodiment of the present invention forms a cathode multilayer including a reflective film and a transparent electrode layer by a TFT process to form a cathode electrode and on the cathode multilayer by an OLED process. A cathode metal layer is formed on the substrate. Accordingly, even when exposed to the atmospheric state during the TFT process, the generation of the oxide film on the surface of the cathode is prevented by the topmost transparent electrode layer of the cathode electrode, and the organic layer is formed from the topmost transparent electrode layer by the metal layer formed between the topmost transparent electrode layer and the organic compound layer. More favorable electron injection into the compound layer is possible.

나아가, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 캐소드전극을 구성하는 캐소드 다중층을 각 패드 상부전극들 상에도 형성하여 패드부의 부식을 방지할 수 있다. 이때, 패드부 상에 형성된 캐소드 다중층의 최상위층은 투명전극층이므로, 별도의 습식공정을 통해 패드부 상의 캐소드 다중층을 제거할 필요도 없다. 따라서, 습식공정으로 인해 발생되던 패드부 상부전극들의 손상 문제는 미연에 방지된다.Furthermore, the organic light emitting diode display according to the exemplary embodiment of the present invention may form a cathode multilayer constituting the cathode electrode on each of the pad upper electrodes to prevent corrosion of the pad part. At this time, since the uppermost layer of the cathode multilayer formed on the pad part is a transparent electrode layer, it is not necessary to remove the cathode multilayer on the pad part through a separate wet process. Accordingly, the problem of damage to the pad upper electrodes caused by the wet process is prevented.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 일반적인 IOD 방식의 유기발광다이오드 표시장치에서 한 화소의 등가회로도를 보여주는 도면.1 is an equivalent circuit diagram of one pixel in a typical IOD organic light emitting diode display.

도 2는 IOD 방식으로 형성된 화소와 패드들의 단면 구조를 보여주는 도면.2 is a diagram illustrating a cross-sectional structure of pixels and pads formed by an IOD method.

도 3a는 알루미늄-네오듐(AlNd)을 산소와 수분에 노출하여 캐소드전극을 형성한 경우의 단위소자 특성을 보여주는 그래프.3A is a graph showing unit device characteristics when a cathode is formed by exposing aluminum-nedium (AlNd) to oxygen and moisture.

도 3b는 진공 챔버 내에서 알루미늄(Al)을 증착하여 캐소드전극을 형성한 경우의 단위소자 특성을 보여주는 그래프3b is a graph showing unit device characteristics when a cathode is formed by depositing aluminum (Al) in a vacuum chamber;

도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시장치에서 한 화소의 평면 구조를 보여주는 도면.4 illustrates a planar structure of one pixel in an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 5는 도 4를 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'에 따라 절취하여 도시한 단면 구조를 보여주는 도면.FIG. 5 is a view showing a cross-sectional structure of FIG. 4 taken along lines II ′ and II-II ′. FIG.

도 6은 도 4를 Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'에 따라 절취하여 도시한 단면 구조를 보여 주는 도면.FIG. 6 is a view showing a cross-sectional structure of FIG. 4 taken along line III-III 'and IV-IV'.

도 7은 도 4에서 뱅크패턴의 형성 위치를 다르게 한 후, Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'에 따라 절취하여 도시한 단면 구조를 보여주는 도면.FIG. 7 is a cross-sectional view of the bank pattern formed in FIG. 4 after being cut in different positions and cut along the lines II ′ and II ′.

〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art

110 : 기판 111a, 111c : 게이트전극110 substrate 111a, 111c gate electrode

111b : VSS 공급라인 111d : 게이트패드 하부전극111b: VSS supply line 111d: gate pad lower electrode

112 : 게이트 절연막 113a,113b,113c : 액티브층 114a, 114b : 소스전극 114c/115c : 데이터패드 하부전극112: gate insulating film 113a, 113b, 113c: active layer 114a, 114b: source electrode 114c / 115c: data pad lower electrode

115a, 115b : 드레인전극 116 : 패시베이션층115a, 115b: drain electrode 116: passivation layer

117a, 117b : 콘택전극패턴 118 : 오버코트층117a and 117b contact electrode pattern 118 overcoat layer

119 : 버퍼층 120 : 캐소드 다중층119: buffer layer 120: cathode multilayer

121 : 뱅크패턴 122 : 캐소드 금속층121: bank pattern 122: cathode metal layer

123 : 캐소드전극 124 : 유기화합물층123: cathode electrode 124: organic compound layer

125 : 애노드전극125: anode electrode

Claims (12)

유기화합물층을 사이에 두고 애노드전극을 상부전극으로 함과 아울러 캐소드전극을 하부전극으로 하여 탑 에미션 방식으로 발광하는 유기발광다이오드;An organic light emitting diode which emits light in a top emission method using an anode electrode as an upper electrode with an organic compound layer interposed therebetween and a cathode as a lower electrode; 드레인 접촉홀을 통해 상기 캐소드전극에 연결되어 자신의 게이트-소스 간 전압차에 따라 상기 유기발광다이오드의 발광량을 제어하는 구동 TFT; 및A driving TFT connected to the cathode electrode through a drain contact hole to control the amount of light emitted from the organic light emitting diode according to a voltage difference between the gate and the source thereof; And 게이트라인으로부터의 스캔펄스에 응답하여 데이터라인으로부터의 데이터전압을 상기 구동 TFT의 게이트전극에 인가하는 스위치 TFT를 구비하고;A switch TFT for applying a data voltage from the data line to the gate electrode of the driving TFT in response to a scan pulse from the gate line; 상기 캐소드전극은, 반사막 상에 위치하는 투명전극층 또는 상기 반사막을 사이에 두고 위치하는 투명전극층들을 포함하는 캐소드 다중층과, 상기 캐소드 다중층과 상기 유기화합물층 사이에 위치하는 캐소드 금속층을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치. The cathode electrode may include a cathode multilayer layer including a transparent electrode layer disposed on a reflective film or transparent electrode layers disposed with the reflective film interposed therebetween, and a cathode metal layer positioned between the cathode multilayer and the organic compound layer. An organic light emitting diode display device. 제 1 항에 있어서,The method of claim 1, 상기 캐소드 다중층은,The cathode multilayer is 은 재질의 반사막; 및 Silver reflective film; And 상기 반사막 상에 위치하는 ITO 또는 IZO 재질의 투명전극층을 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.And a transparent electrode layer formed of ITO or IZO material on the reflective film. 제 1 항에 있어서,The method of claim 1, 상기 캐소드 다중층은,The cathode multilayer is ITO 또는 IZO 재질의 제1 투명전극층;A first transparent electrode layer made of ITO or IZO; 상기 제1 투명전극층 상에 위치하는 은 재질의 반사막; 및A reflective film made of silver positioned on the first transparent electrode layer; And 상기 반사막 상에 위치하는 ITO 또는 IZO 재질의 제2 투명전극층을 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.And a second transparent electrode layer formed of ITO or IZO material on the reflective film. 제 1 항에 있어서,The method of claim 1, 상기 캐소드 금속층은,The cathode metal layer, 은 재질의 제1 금속층; 및A first metal layer of silver material; And 상기 제1 금속층 상에 위치하는 알루미늄 재질의 제2 금속층을 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.And a second metal layer made of aluminum positioned on the first metal layer. 제 1 항에 있어서,The method of claim 1, 상기 캐소드 금속층은,The cathode metal layer, 은 재질과 알루미늄 재질이 혼합된 혼합 금속층인 것을 특징으로 하는 유기발광다이오드 표시장치.An organic light emitting diode display device, characterized in that a mixed metal layer in which a silver material and an aluminum material are mixed. 제 1 항에 있어서,The method of claim 1, 상기 캐소드 금속층의 두께는 50Å 이하인 것을 특징으로 하는 유기발광다이오드 표시장치.And a thickness of the cathode metal layer is 50 kW or less. 제 1 항에 있어서,The method of claim 1, 상기 애노드전극은 제1 투명전극층, 애노드 금속층 및 제2 투명전극층을 포함하는 애노드 다중층을 포함하고;The anode comprises an anode multilayer comprising a first transparent electrode layer, an anode metal layer and a second transparent electrode layer; 상기 제1 및 제2 투명전극층은 ITO 또는 IZO 재질을 가지며, 상기 애노드 금속층은 은 재질을 갖는 것을 특징으로 하는 유기발광다이오드 표시장치.The first and second transparent electrode layers are made of ITO or IZO material, and the anode metal layer is made of an organic light emitting diode display device. 제 7 항에 있어서,The method of claim 7, wherein 상기 애노드 금속층의 두께는 10 ~ 20 Å인 것을 특징으로 하는 유기발광다이오드 표시장치.And an anode metal layer has a thickness of about 10 to about 20 microns. 제 1 항에 있어서,The method of claim 1, 상기 게이트라인에 스캔펄스를 공급하기 위한 게이트패드를 더 구비하고;A gate pad for supplying a scan pulse to the gate line; 상기 게이트패드는, 상기 게이트라인에 접속된 게이트패드 하부전극과, 게이트 패시홀을 통해 상기 게이트패드 하부전극에 접속되는 게이트패드 상부전극과, 상기 게이트패드 상부전극 상에 위치하는 상기 캐소드 다중층을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.The gate pad may include a gate pad lower electrode connected to the gate line, a gate pad upper electrode connected to the gate pad lower electrode through a gate passhole, and the cathode multilayer disposed on the gate pad upper electrode. An organic light emitting diode display device comprising: 제 1 항에 있어서,The method of claim 1, 상기 데이터라인에 데이터전압을 공급하기 위한 데이터패드를 더 구비하고;A data pad for supplying a data voltage to the data line; 상기 데이터패드는, 상기 데이터라인에 접속된 데이터패드 하부전극과, 데이터 패시홀을 통해 상기 데이터패드 하부전극에 접속되는 데이터패드 상부전극과, 상기 데이터패드 상부전극 상에 위치하는 상기 캐소드 다중층을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.The data pad may include a data pad lower electrode connected to the data line, a data pad upper electrode connected to the data pad lower electrode through a data passhole, and the cathode multilayer disposed on the data pad upper electrode. An organic light emitting diode display device comprising: 제 1 항에 있어서,The method of claim 1, 상기 캐소드 다중층은 상기 TFT들과 함께 TFT 공정을 통해 형성되고;The cathode multilayer is formed through a TFT process together with the TFTs; 상기 캐소드 금속층은 상기 유기화합물층 및 상기 애노드전극과 함께 OLED 공정을 통해 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치. The cathode metal layer is formed through an OLED process together with the organic compound layer and the anode electrode. 제 1 항에 있어서,The method of claim 1, 상기 캐소드 다중층이 형성된 기판 상에서 개구영역을 구획하는 뱅크패턴을 더 구비하고;A bank pattern partitioning an opening region on the substrate on which the cathode multilayer is formed; 상기 뱅크패턴은 상기 드레인 접촉홀을 차폐하는 것을 특징으로 하는 유기발광다이오드 표시장치. And the bank pattern shields the drain contact hole.
KR1020080114207A 2008-11-17 2008-11-17 Organic light emitting diodde display KR20100055235A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080114207A KR20100055235A (en) 2008-11-17 2008-11-17 Organic light emitting diodde display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080114207A KR20100055235A (en) 2008-11-17 2008-11-17 Organic light emitting diodde display

Publications (1)

Publication Number Publication Date
KR20100055235A true KR20100055235A (en) 2010-05-26

Family

ID=42279741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080114207A KR20100055235A (en) 2008-11-17 2008-11-17 Organic light emitting diodde display

Country Status (1)

Country Link
KR (1) KR20100055235A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139869B1 (en) * 2010-11-15 2012-05-02 (주)세현 X-ray detector panel and method for manufacturing the x-ray detector panel
KR101139870B1 (en) * 2010-11-15 2012-05-02 (주)세현 X-ray detector panel and method for manufacturing the x-ray detector panel
KR101223487B1 (en) * 2010-12-30 2013-01-17 삼성디스플레이 주식회사 Transparent electrode and organic light emitting diode device including the transparent electrode and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101139869B1 (en) * 2010-11-15 2012-05-02 (주)세현 X-ray detector panel and method for manufacturing the x-ray detector panel
KR101139870B1 (en) * 2010-11-15 2012-05-02 (주)세현 X-ray detector panel and method for manufacturing the x-ray detector panel
KR101223487B1 (en) * 2010-12-30 2013-01-17 삼성디스플레이 주식회사 Transparent electrode and organic light emitting diode device including the transparent electrode and method of manufacturing the same
US8963130B2 (en) 2010-12-30 2015-02-24 Samsung Display Co., Ltd. Transparent electrode and organic light emitting diode device including the transparent electrode and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US10418430B2 (en) Display device
KR102139355B1 (en) Organic light emitting display device and method for fabricating thereof
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
JP4490885B2 (en) Electroluminescent display device and manufacturing method thereof
KR101309863B1 (en) Luminescence display and fabricating method thereof
KR101482162B1 (en) Organic light emitting diodde display and fabricating method thereof
KR101679850B1 (en) Organic light emitting diodde desplay device
KR101576834B1 (en) Organic electro-luminescence device and method for fabricating of the same
KR101652995B1 (en) Organic light emitting diode display and fabricating method of thereof
KR102062912B1 (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
KR20120061511A (en) Organic Light Emitting Diode Display Device Having A Reflective Electrode And Method For Manufacturing The Same
KR101820166B1 (en) White organic light emitting diode display device and method of fabricating the same
KR101552985B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR101560233B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
US8575600B2 (en) Organic light emitting diode display
KR20100133725A (en) Organic light emitting diode display and fabricating method of thereof
KR20100055235A (en) Organic light emitting diodde display
KR102089248B1 (en) Organic Light Emitting Diode Device And Method Of Fabricating The Same
KR102049601B1 (en) Organic light emitting diode display device and fabricating method of the same
US20080117143A1 (en) Organic light emitting diode display and method of manufacture thereof
WO2019073929A1 (en) Display device
KR20190077673A (en) Organic light emitting display device
KR100739649B1 (en) Organic light emitting diode display device and method for fabricating thereof
KR101717075B1 (en) organic electroluminescent display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid