KR101482162B1 - Organic light emitting diodde display and fabricating method thereof - Google Patents

Organic light emitting diodde display and fabricating method thereof Download PDF

Info

Publication number
KR101482162B1
KR101482162B1 KR20080093424A KR20080093424A KR101482162B1 KR 101482162 B1 KR101482162 B1 KR 101482162B1 KR 20080093424 A KR20080093424 A KR 20080093424A KR 20080093424 A KR20080093424 A KR 20080093424A KR 101482162 B1 KR101482162 B1 KR 101482162B1
Authority
KR
South Korea
Prior art keywords
electrode
tft
drain
substrate
layer
Prior art date
Application number
KR20080093424A
Other languages
Korean (ko)
Other versions
KR20100024871A (en
Inventor
최희동
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US12/318,158 priority Critical patent/US7786481B2/en
Publication of KR20100024871A publication Critical patent/KR20100024871A/en
Priority to US12/852,604 priority patent/US8153459B2/en
Priority to US13/598,033 priority patent/USRE45235E1/en
Application granted granted Critical
Publication of KR101482162B1 publication Critical patent/KR101482162B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 발명은 탑 에미션 방식으로 발광되는 유기발광다이오드 표시장치에 관한 것이다. The present invention relates to an organic light emitting diode display device which emits light in a top emission mode.

이 유기발광다이오드 표시장치는 기판 상에 형성되는 스위치 TFT와 구동 TFT; 상기 TFT들로 인한 단차를 제거하기 위해 상기 TFT들 상에 형성되는 오버코트층; 상기 오버코트층을 관통하여 상기 구동 TFT의 드레인 전극 일부를 노출시키는 드레인 접촉홀; 상기 오버코트층이 형성된 기판 상에서 패터닝되어 상기 노출된 구동 TFT의 드레인 전극에 접촉되는 제1 전극; 상기 제1 전극이 형성된 기판 상에서 패터닝되어 단위 화소의 개구영역을 구획하는 뱅크 패턴; 상기 뱅크 패턴이 형성된 기판 상에 형성되는 유기화합물층; 및 상기 유기화합물층 상에 형성되는 제2 전극을 구비하고; 상기 뱅크 패턴은 상기 드레인 접촉홀이 형성된 영역 부근을 차폐한다.This organic light emitting diode display device includes a switch TFT and a drive TFT formed on a substrate; An overcoat layer formed on the TFTs to remove a step due to the TFTs; A drain contact hole penetrating the overcoat layer to expose a part of a drain electrode of the driving TFT; A first electrode which is patterned on the substrate on which the overcoat layer is formed and contacts the drain electrode of the exposed driving TFT; A bank pattern that is patterned on the substrate on which the first electrode is formed to divide an opening region of the unit pixel; An organic compound layer formed on the substrate on which the bank pattern is formed; And a second electrode formed on the organic compound layer; The bank pattern shields the vicinity of the region where the drain contact hole is formed.

Description

유기발광다이오드 표시장치와 그 제조방법{ORGANIC LIGHT EMITTING DIODDE DISPLAY AND FABRICATING METHOD THEREOF}Technical Field [0001] The present invention relates to an organic light emitting diode (OLED) display device and a method of manufacturing the same,

본 발명은 탑 에미션 방식으로 발광되는 유기발광다이오드 표시장치에 관한 것이다. The present invention relates to an organic light emitting diode display device which emits light in a top emission mode.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 한다), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다) 및 전계발광소자(Electroluminescence Device) 등이 있다. 2. Description of the Related Art Recently, various flat panel display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes (CRTs), have been developed. Such a flat panel display device includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP) And a light emitting device (Electroluminescence Device).

전계발광소자는 발광층의 재료에 따라 무기발광다이오드 표시장치와 유기발광다이오드 표시장치로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. An electroluminescent device is divided into an inorganic light emitting diode display device and an organic light emitting diode display device depending on the material of the light emitting layer, and has a self-emitting self-light emitting device with a high response speed and a large luminous efficiency, luminance and viewing angle.

액티브 매트릭스 타입의 유기발광다이오드 표시장치(Active Matrix type Organic Light Emitting Diode display, AMOLED)는 박막트랜지스터(Thin Film Transistor : 이하, "TFT")를 이용하여 유기발광다이오드소자(이하, "OLED"라 함)에 흐르는 전류를 제어하여 화상을 표시한다. 이러한 유기발광다이오드 표시장치는 애노드전극, 캐소드전극 및 유기화합물층을 포함하는 OLED의 구조에 따라 탑 에미션(Top emission) 방식 또는 보텀 에미션(bottom emission) 방식 등의 형태로 화상을 표시한다. 보텀 에미션 방식이 유기화합물층에서 발생된 가시광을 TFT가 형성된 기판 하부쪽으로 표시하는 데 반해, 탑 에미션 방식은 유기화합물층에서 발생된 가시광을 TFT가 형성된 기판 상부쪽으로 표시한다.An active matrix type organic light emitting diode display (AMOLED) is an organic light emitting diode (OLED) device using a thin film transistor (hereinafter referred to as "TFT"). ) To display an image. Such an organic light emitting diode display device displays an image in the form of a top emission method or a bottom emission method according to the structure of an OLED including an anode electrode, a cathode electrode and an organic compound layer. In the bottom emission method, visible light generated in the organic compound layer is displayed on the lower side of the substrate on which the TFT is formed, whereas in the top emission method, visible light generated in the organic compound layer is displayed on the upper side of the substrate on which the TFT is formed.

도 1은 탑 에미션 방식의 유기발광다이오드 표시장치에서 한 화소의 단면 구조를 보여 준다. 그리고, 도 2는 도 1의 스위치 TFT 부분을 보여주는 평면도이다.FIG. 1 shows a cross-sectional structure of a pixel in a top emission organic light emitting diode display. 2 is a plan view showing the switch TFT portion of FIG.

도 1을 참조하면, 종래 유기발광다이오드 표시장치는 기판(10) 상에 형성된 데이터라인과 게이트라인, 스위치 TFT(SWTFT), 구동 TFT(DRTFT), 스토리지 커패시터, 오버코트층(18), 버퍼층(19), 캐소드전극(20), 뱅크패턴(21), 유기화합물층(22) 및 애노드전극(23)을 포함한다. 1, a conventional organic light emitting diode display device includes a data line and a gate line formed on a substrate 10, a switch TFT (SWTFT), a driving TFT (DRTFT), a storage capacitor, an overcoat layer 18, a buffer layer 19 A cathode electrode 20, a bank pattern 21, an organic compound layer 22, and an anode electrode 23.

기판(10) 상에는 게이트라인, 그 게이트라인과 연결된 스위치 TFT(SWTFT) 및 구동 TFT(DRTFT)의 게이트전극(11a,11b) 등을 포함한 게이트금속패턴이 형성된다. 게이트 절연막(12)은 게이트금속패턴을 덮도록 게이트금속패턴과 기판(10) 상에 형성된다. 스위치 TFT(SWTFT) 및 구동 TFT(DRTFT)의 액티브층(13a,13b)은 게이트 절연막(12) 상에 반도체패턴으로 형성된다. 스위치 TFT(SWTFT) 및 구동 TFT(DRTFT)의 소스 전극(14a,14b)과 드레인 전극(15a,15b) 등을 포함한 소스/드레인금속패턴 은 반도체패턴과 게이트 절연막(12) 상에 형성된다. 패시베이션층(16)은 소스/드레인금속패턴과 게이트 절연막(12) 상에 형성된다. 스위치 TFT(SWTFT)에서 드레인전극(15)의 일부는 패시베이션층(16)을 관통하는 콘택홀을 통해 노출된다. 또한, 구동 TFT(DRTFT)에서 게이트전극(11b)의 일부는 패시베이션층(16)과 게이트 절연막(12)을 관통하는 콘택홀을 통해 노출된다. 패시베이션층(16)에는 콘택전극패턴(17)이 투명전극으로 형성된다. 콘택전극패턴(17)은 패시베이션층(16)을 관통하는 콘택홀을 통해 스위치 TFT(SWTFT)에 접촉되고 또한, 패시베이션층(16)과 게이트절연막(12)을 관통하는 콘택홀을 통해 구동 TFT(DRTFT)의 게이트전극(11b)에 접촉되어 스위치 TFT(SWTFT)와 구동 TFT(DRTFT)를 전기적으로 연결한다. 오버코트층(18)은 폴리이미드(Polyimide) 또는 포토아크릴(Photoacrylic) 과 같은 유기 절연물질로 패시베이션층(16)과 콘택전극패턴(17) 상에 형성된다. 구동 TFT(DRTFT)에서 드레인전극(15b)의 일부는 오버코트층(18)을 관통하는 드레인 접촉홀(DH)을 통해 노출된다. 오버코트층(18) 상에는 질화실리콘(SiNx)으로 이루어진 버퍼층(19)이 형성되고, 이 버퍼층(19)의 일부와 노출된 구동 TFT(DRTFT)의 드레인전극(15b) 상에는 알루미늄(Al)으로 캐소드전극(20)이 형성된다. 뱅크패턴(21)은 질화실리콘(SiNx)과 같은 무기 절연물질로 캐소드전극(20)의 일부와 버퍼층(19) 상에 형성되어 화소의 개구영역(EA)을 구획한다. 뱅크패턴(21)과 캐소드전극(20) 상에는 유기화합물층(22)과 ITO(Indium Tin Oxide)로 이루어진 애노드전극(23)이 순차적으로 형성된다. 애노드전극(23)에는 고전위 전원전압이 공급된다. On the substrate 10, a gate metal pattern including gate lines, gate electrodes 11a and 11b of a switch TFT (SWTFT) connected to the gate line thereof, and a driver TFT (DRTFT) is formed. A gate insulating film 12 is formed on the substrate 10 and the gate metal pattern so as to cover the gate metal pattern. The active layers 13a and 13b of the switch TFT (SWTFT) and the driver TFT (DRTFT) are formed as a semiconductor pattern on the gate insulating film 12. [ Source / drain metal patterns including the source electrodes 14a and 14b and the drain electrodes 15a and 15b of the switch TFT (SWTFT) and the driver TFT (DRTFT) are formed on the semiconductor pattern and the gate insulating film 12. [ A passivation layer 16 is formed on the gate insulating film 12 with a source / drain metal pattern. In the switch TFT (SWTFT), a part of the drain electrode 15 is exposed through the contact hole penetrating the passivation layer 16. In the driver TFT (DRTFT), a part of the gate electrode 11b is exposed through the contact hole passing through the passivation layer 16 and the gate insulating film 12. In the passivation layer 16, the contact electrode pattern 17 is formed as a transparent electrode. The contact electrode pattern 17 is in contact with the switch TFT SWTFT through the contact hole passing through the passivation layer 16 and through the contact hole passing through the passivation layer 16 and the gate insulating film 12, DRTFT to electrically connect the switch TFT SWTFT and the drive TFT DRTFT. The overcoat layer 18 is formed on the passivation layer 16 and the contact electrode pattern 17 with an organic insulating material such as polyimide or photoacrylic. A part of the drain electrode 15b in the driving TFT DRTFT is exposed through the drain contact hole DH penetrating the overcoat layer 18. [ A buffer layer 19 made of silicon nitride (SiNx) is formed on the overcoat layer 18. A part of the buffer layer 19 and a drain electrode 15b of the exposed drive TFT DRTFT are covered with aluminum (Al) (20) is formed. The bank pattern 21 is formed on the buffer layer 19 and a part of the cathode electrode 20 as an inorganic insulating material such as silicon nitride (SiNx) to partition the opening area EA of the pixel. An organic compound layer 22 and an anode electrode 23 made of ITO (Indium Tin Oxide) are sequentially formed on the bank pattern 21 and the cathode electrode 20. The anode electrode 23 is supplied with a high potential power supply voltage.

도 1과 같은 유기발광다이오드 표시장치에서는 일정 두께를 갖는 오버코트 층(18)을 관통하여 개구영역(EA) 내에 드레인 접촉홀(DH)이 형성된다. 따라서, 개구영역(EA) 내의 유기화합물층(22)의 두께는, 드레인 접촉홀(DH) 부근에서의 단차로 인해 드레인 접촉홀(DH)이 형성되지 않은 영역에 비해 드레인 접촉홀(DH)이 형성된 영역(A)에서 더 얇아진다. 일반적으로 화소의 휘도는 단위 면적당 유기화합물층의 두께에 반비례하므로, 같은 화소에서의 표시 휘도가 위치에 따라 달라진다. 즉, 표시 휘도는 다른 발광영역에 비해 드레인 접촉홀(DH)이 형성된 영역(A)에서 높아진다. 동일한 화소에서 특정 부분(A)의 표시 휘도가 높아지면, 그 특정 부분(A)에 대한 유기화합물층이 다른 부분의 그것에 비해 과중되는 스트레스에 의해 더 쉽게 열화 된다. 개구영역(EA) 내에서 특정 부분의 유기화합물층이 열화되면 그 부분은 휘점으로 시인된다. 종래 유기발광다이오드 표시장치는 이러한 드레인 접촉홀(DH) 부근에서의 유기화합물층 열화로 인한 표시품위 저하 현상이 쉽게 시인되어 표시패널의 수명이 짧다.In the organic light emitting diode display device as shown in FIG. 1, a drain contact hole DH is formed in the opening region EA through the overcoat layer 18 having a predetermined thickness. The thickness of the organic compound layer 22 in the opening region EA is set such that the drain contact hole DH is formed as compared with the region where the drain contact hole DH is not formed due to the step in the vicinity of the drain contact hole DH Becomes thinner in the region (A). In general, the brightness of a pixel is inversely proportional to the thickness of the organic compound layer per unit area, and thus the display brightness in the same pixel varies depending on the position. In other words, the display luminance is higher in the region A where the drain contact holes DH are formed than in the other light emitting regions. When the display luminance of the specific portion A in the same pixel is increased, the organic compound layer for the specific portion A is more easily deteriorated by the stress which is overloaded with that of the other portion. When the organic compound layer of a specific part in the opening area EA is deteriorated, the part is visually recognized as a luminescent spot. In the conventional organic light emitting diode display device, degradation of display quality due to deterioration of the organic compound layer in the vicinity of the drain contact hole (DH) is easily visible, and the lifetime of the display panel is short.

또한, 도 1과 같은 유기발광다이오드 표시장치에서 TFT들이 n 타입으로 구현되는 경우 TFT의 반도체층은 실리콘층과 이 실리콘층 상에 증착되는 n+ 이온층을 포함한다. n+ 이온층은 실리콘층을 통한 전자의 흐름이 원활히 이루어지도록 오믹 콘택(Ohmic contact) 역할을 수행하는 것으로서, 실제로 채널이 형성되는 부분에서는 건식 식각 공정을 통해 제거되어야 한다. 그런데, TFT를 설계하는데 있어 채널의 시작 또는 끝나는 부분을 기준으로 반도체층(13a)이 도 2의 "B" 만큼 게이트전극(11a)을 벗어나도록 형성되면, 이 벗어난 부분(B)에서의 반도체층(13a)은 도 1과 같이 단차를 갖게 된다. 반도체층(13a)의 단차진 부분에서의 n+ 이온층은 건식 식 각 공정을 거치더라도 다른 평탄한 부분에 비해 쉽게 제거되지 않는다. 이와 같이, TFT의 채널이 형성되는 부분에서의 n+ 이온층이 정상적으로 제거되지 않을 경우 TFT의 오프 레벨에서 원하지 않는 누설 전류의 발생을 유발시킬 수 있다. 1, when the TFTs are implemented as n-type TFTs, the semiconductor layer of the TFT includes a silicon layer and an n + ion layer deposited on the silicon layer. The n + ion layer serves as an ohmic contact so that electrons flow smoothly through the silicon layer. In the region where the channel is formed, the n + ion layer must be removed through a dry etching process. In the TFT design, if the semiconductor layer 13a is formed so as to deviate from the gate electrode 11a by "B" in FIG. 2 on the basis of the beginning or end of the channel, (13a) has a step as shown in Fig. The n + ion layer in the stepped portion of the semiconductor layer 13a is not easily removed as compared with other flat portions even after the dry etching process. As described above, when the n + ion layer in the portion where the channel of the TFT is formed is not normally removed, undesired leakage current can be generated at the off-level of the TFT.

도 3은 채널이 형성되는 부분에서의 n+ 이온층 잔류로 인한 오프 레벨에서의 TFT 누설 전류량을 측정한 그래프를 보여준다. 도 3에서 알 수 있듯이, 다수의 실험결과 채널이 형성되는 부분에서의 n+ 이온층 잔류로 인한 오프 레벨에서의 최대 TFT 누설 전류량은 대략 1×10-9 A로 상당히 높다. 이렇게 TFT 누설 전류량이 원하는 범위보다 높으면, 스토리지 커패시터의 전압 유지 능력을 저하시켜 플리커와 같은 화질 불량을 야기함과 아울러 블랙 계조의 특성을 저하시켜 콘트라스트 비를 떨어뜨린다.3 is a graph showing a measurement of the amount of TFT leakage current at the off level due to the residual n + ion layer in the channel-formed portion. As can be seen from FIG. 3, the maximum amount of TFT leakage current at the off level due to the residual n + ion layer in the portion where the channel is formed is considerably high as about 1 × 10 -9 A as a result of a number of experiments. When the TFT leakage current amount is higher than the desired range, the voltage holding ability of the storage capacitor is lowered, resulting in image quality defects such as flicker, and the characteristic of the black gradation is lowered, thereby lowering the contrast ratio.

따라서, 본 발명의 목적은 드레인 접촉홀이 형성되는 부근 영역을 차폐하여 표시패널의 수명을 향상시키도록 한 유기발광다이오드 표시장치와 그 제조방법을 제공하는 데 있다. SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an organic light emitting diode display device and a method of manufacturing the same that shield a nearby region where a drain contact hole is formed to improve the life of a display panel.

본 발명의 다른 목적은 TFT의 채널이 형성되는 영역에서의 누설전류를 줄여 표시품위를 높일 수 있도록 한 유기발광다이오드 표시장치와 그 제조방법을 제공하는 데 있다.It is another object of the present invention to provide an organic light emitting diode display device and a method of manufacturing the same that can reduce leakage current in a region where a channel of a TFT is formed to improve display quality.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 기판 상에 형성되는 스위치 TFT와 구동 TFT; 상기 TFT들로 인한 단차를 제거하기 위해 상기 TFT들 상에 형성되는 오버코트층; 상기 오버코트층을 관통하여 상기 구동 TFT의 드레인 전극 일부를 노출시키는 드레인 접촉홀; 상기 오버코트층이 형성된 기판 상에서 패터닝되어 상기 노출된 구동 TFT의 드레인 전극에 접촉되는 제1 전극; 상기 제1 전극이 형성된 기판 상에서 패터닝되어 단위 화소의 개구영역을 구획하는 뱅크 패턴; 상기 뱅크 패턴이 형성된 기판 상에 형성되는 유기화합물층; 및 상기 유기화합물층 상에 형성되는 제2 전극을 구비하고; 상기 뱅크 패턴은 상기 드레인 접촉홀이 형성된 영역 부근을 차폐한다.According to an aspect of the present invention, there is provided an organic light emitting diode display device including: a switch TFT and a driving TFT formed on a substrate; An overcoat layer formed on the TFTs to remove a step due to the TFTs; A drain contact hole penetrating the overcoat layer to expose a part of a drain electrode of the driving TFT; A first electrode which is patterned on the substrate on which the overcoat layer is formed and contacts the drain electrode of the exposed driving TFT; A bank pattern that is patterned on the substrate on which the first electrode is formed to divide an opening region of the unit pixel; An organic compound layer formed on the substrate on which the bank pattern is formed; And a second electrode formed on the organic compound layer; The bank pattern shields the vicinity of the region where the drain contact hole is formed.

상기 스위치 TFT는, 게이트라인에 접속된 게이트전극; 및 서로 이격된 소스전극과 드레인전극 사이에서 제1 채널을 형성하기 위한 제1 액티브패턴을 구비하고; 상기 제1 액티브패턴의 에지는 상기 게이트전극 에지 안쪽에 위치한다.The switch TFT includes: a gate electrode connected to a gate line; And a first active pattern for forming a first channel between the source electrode and the drain electrode spaced apart from each other; The edge of the first active pattern is located inside the gate electrode edge.

상기 제1 채널은 "U" 자형, "L" 자형 및 "1" 자형 중 어느 하나이다.The first channel is one of a "U" shape, an "L" shape, and a "1" shape.

상기 구동 TFT는, 상기 스위치 TFT의 드레인전극에 접속된 게이트전극; 및 서로 이격된 소스전극과 드레인전극 사이에서 제2 채널을 형성하기 위한 제2 액티브패턴을 구비하고; 상기 제2 액티브패턴의 에지는 상기 게이트전극의 최외곽 에지 안쪽에 위치한다.The driving TFT includes: a gate electrode connected to a drain electrode of the switch TFT; And a second active pattern for forming a second channel between the source electrode and the drain electrode spaced apart from each other; And the edge of the second active pattern is located inside the outermost edge of the gate electrode.

상기 제2 채널은 "O" 자형이다.The second channel is "O" shaped.

상기 뱅크 패턴은 무기 절연재료 또는 유기 절연재료를 포함하여 형성된다.The bank pattern is formed by including an inorganic insulating material or an organic insulating material.

상기 뱅크 패턴은 산화 실리콘, 질화 실리콘, 포토아크릴 및 폴리이미드 중 어느 한 재질을 갖는다.The bank pattern has one of silicon oxide, silicon nitride, photoacryl, and polyimide.

상기 제1 전극은 불투명 캐소드전극이고, 상기 제2 전극은 투명 애노드전극이다.The first electrode is an opaque cathode electrode, and the second electrode is a transparent anode electrode.

상기 제1 전극은 반사전극을 갖는 애노드전극이고, 상기 제2 전극은 투명 캐소드전극이다.The first electrode is an anode electrode having a reflective electrode, and the second electrode is a transparent cathode electrode.

상기 제1 전극은 투명금속 재질들 사이에 반사금속 재질이 포함된 3중 구조 또는 투명금속 재질과 반사금속 재질로 이루어진 2중 구조를 갖는다.The first electrode has a triple structure including a reflective metal material or a double structure made of a transparent metal material and a reflective metal material between transparent metal materials.

본 발명의 실시예에 따른 유기발광다이오드 표시장치의 제조방법은 기판 상에 스위치 TFT와 구동 TFT를 형성하는 단계; 상기 TFT들로 인한 단차를 제거하기 위해 상기 TFT들 상에 오버코트층을 형성하는 단계; 상기 오버코트층을 관통하여 상기 구동 TFT의 드레인전극 일부를 노출시키는 접촉홀을 형성하는 단계; 상기 오버코트층이 형성된 기판 상에서 상기 노출된 구동 TFT의 드레인전극 일부에 접촉되도록 제1 전극을 패터닝하는 단계; 상기 제1 전극이 형성된 기판 상에서 단위 화소의 개구영역을 구획하도록 뱅크 패턴을 패터닝하는 단계; 상기 뱅크 패턴이 형성된 기판 상에 유기화합물층을 형성하는 단계; 및 상기 유기화합물층 상에 제2 전극을 형성하는 단계를 포함하고; 상기 뱅크 패턴은 상기 드레인 접촉홀이 형성된 영역 부근을 차폐하도록 패터닝된다.A method of manufacturing an organic light emitting diode display device according to an embodiment of the present invention includes forming a switch TFT and a driving TFT on a substrate; Forming an overcoat layer on the TFTs to remove a step due to the TFTs; Forming a contact hole through the overcoat layer to expose a part of a drain electrode of the driving TFT; Patterning the first electrode to contact a part of the drain electrode of the exposed driving TFT on the substrate on which the overcoat layer is formed; Patterning the bank pattern to partition the opening region of the unit pixel on the substrate on which the first electrode is formed; Forming an organic compound layer on a substrate on which the bank pattern is formed; And forming a second electrode on the organic compound layer; The bank pattern is patterned to shield the vicinity of the region where the drain contact hole is formed.

본 발명에 따른 유기발광다이오드 표시장치와 그 제조방법은 화소에서 개구영역(EA)과 비 개구영역(SA)을 구획하기 위한 뱅크패턴을 화소의 상부 측면에서 종래보다 넓게 형성하여 드레인 접촉홀로 인한 단차 영역까지 차폐한다. 이를 통해, 본 발명에 따른 유기발광다이오드 표시장치와 그 제조방법은 드레인 접촉홀로 인한 단차 영역을 개구영역에서 제외함으로써, 단차 영역에서의 유기화합물층 열화로 인한 표시품위 저하 현상을 시인되지 않도록 함으로써 표시장치의 수명 연장에 크게 기여할 수 있다. An organic light emitting diode display device and a method of manufacturing the same according to the present invention are characterized in that a bank pattern for dividing an opening region EA and a non-opening region SA in a pixel is formed wider than the conventional one at the upper side of the pixel, Shielding area. Accordingly, the organic light emitting diode display device and the method of manufacturing the same according to the present invention exclude the stepped region due to the drain contact hole from the opening region, so that the degradation of the display quality due to deterioration of the organic compound layer in the stepped region is not recognized, Can greatly contribute to the prolongation of the life of the battery.

나아가, 본 발명에 따른 유기발광다이오드 표시장치와 그 제조방법은 TFT들에서 각각 액티브패턴의 에지를 게이트전극을 포함하는 게이트 금속패턴의 에지 안쪽에 위치하도록 형성함으로써, 채널이 형성되는 영역에서의 누설전류를 줄여 표시품위를 향상시킴과 아울러 블랙 계조의 콘트라스트 비를 향상시킬 수 있다.Further, the organic light emitting diode display device and the method for fabricating the same according to the present invention may be configured such that edges of active patterns are formed in the edge of the gate metal pattern including the gate electrode in the TFTs, It is possible to improve the display quality by reducing the current and improve the contrast ratio of the black gradation.

이하, 도 4 및 도 21을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, a preferred embodiment of the present invention will be described with reference to FIGS. 4 and 21. FIG.

도 4 내지 도 19b는 애노드전극을 상부전극으로 함과 아울러 불투명 캐소드전극을 하부전극으로 하는 인버티드(Inverted) OLED 방식에 관한 것이다.FIGS. 4 to 19B relate to an inverted OLED method in which the anode electrode is an upper electrode and the opaque cathode electrode is a lower electrode.

도 4는 본 발명의 일 실시예에 따른 유기발광다이오드 표시장치에서 한 화소의 평면 구조를 보여 준다. 도 5는 도 4를 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'에 따라 절취하여 도 시한 단면 구조를 보여 준다. 그리고, 도 6은 도 4 및 도 5와 같은 유기발광다이오드 표시장치에서 한 화소의 등가회로를 나타낸다. 도 4 및 도 5에서, 게이트패드, 데이터패드, VDD 공급패드 및 VSS 공급패드는 생략되었다. FIG. 4 illustrates a planar structure of a pixel in an OLED display according to an exemplary embodiment of the present invention. Referring to FIG. FIG. 5 shows a cross-sectional structure taken along line I-I 'and II-II' of FIG. 6 shows an equivalent circuit of one pixel in the organic light emitting diode display device as shown in FIG. 4 and FIG. In Figures 4 and 5, the gate pad, the data pad, the VDD supply pad, and the VSS supply pad are omitted.

도 4 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 유기발광다이오드 표시장치는 기판(110) 상에 형성된 게이트라인(GL), 데이터라인(DL), VSS 공급라인(111b), 스위치 TFT(SWTFT), 구동 TFT(DRTFT), 스토리지 커패시터(Cst), 오버코트층(118), 버퍼층(119), 뱅크패턴(121), 및 유기발광다이오드소자(이하, "OLED")를 포함한다. OLED는 캐소드전극(120),유기화합물층(122) 및 애노드전극(123)을 포함한다.4 to 6, an OLED display according to an exemplary embodiment of the present invention includes a gate line GL, a data line DL, a VSS supply line 111b, (TFT) SWTFT, a driving TFT DRTFT, a storage capacitor Cst, an overcoat layer 118, a buffer layer 119, a bank pattern 121, and an organic light emitting diode (OLED). The OLED includes a cathode electrode 120, an organic compound layer 122, and an anode electrode 123.

게이트라인(GL)은 게이트패드를 통해 게이트 드라이버에 접속되어, 게이트 드라이버로부터의 스캔펄스(Scan)를 스위치 TFT(SWTFT)의 일측 전극에 공급한다. 데이터라인(DL)은 데이터패드를 통해 데이터 드라이버에 접속되어, 데이터 드라이버로부터의 데이터(Data)를 스위치 TFT(SWTFT)에 공급한다. VSS 공급라인(111b)은 VSS 공급패드에 접속되어 VSS 공급원으로부터의 저전위 전원전압(VSS)을 구동 TFT(DRTFT)의 일측 전극에 공급한다.The gate line GL is connected to the gate driver through a gate pad, and supplies a scan pulse (Scan) from the gate driver to one electrode of the switch TFT (SWTFT). The data line DL is connected to the data driver via a data pad, and supplies data (Data) from the data driver to the switch TFT (SWTFT). The VSS supply line 111b is connected to the VSS supply pad and supplies the low potential power supply voltage VSS from the VSS supply source to one electrode of the drive TFT DRTFT.

스위치 TFT(SWTFT)의 소스전극(114a)은 데이터라인(DL)과 연결되고, 스위치 TFT(SWTFT)의 드레인전극(115a)은 제1 콘택전극패턴(117)을 통해 구동 TFT(DRTFT)의 게이트전극(111c)에 접촉된다. 스위치 TFT(SWTFT)의 게이트전극(111a)은 스캔펄스(Scan)가 순차적으로 공급되는 게이트라인(GL)에 연결된다. 스위치 TFT(SWTFT)는 게이트라인(GL)으로부터의 스캔펄스(Scan)에 응답하여 턴 온 됨으로 써, 데이터라인(DL)으로부터의 데이터(Data)를 구동 TFT(DRTFT)의 게이트전극(111c)에 공급한다. 스위치 TFT(SWTFT)는 N 타입 전자 금속 산화막 반도체 전계 효과 트랜지스터(Metal-Oxide Semiconductor Field Effect Transistor, 이하 "MOSFET")로 구현된다. 스위치 TFT(SWTFT)에서 액티브패턴의 에지는 게이트전극(111a)을 포함하는 게이트 금속패턴의 에지 안쪽에 위치하여 채널이 형성되는 영역에서의 누설전류를 줄인다.The source electrode 114a of the switch TFT SWTFT is connected to the data line DL and the drain electrode 115a of the switch TFT SWTFT is connected to the gate of the driving TFT DRTFT through the first contact electrode pattern 117. [ And contacts the electrode 111c. The gate electrode 111a of the switch TFT (SWTFT) is connected to a gate line GL to which a scan pulse (Scan) is sequentially supplied. The switch TFT SWTFT is turned on in response to the scan pulse Scan from the gate line GL so that the data Data from the data line DL is supplied to the gate electrode 111c of the drive TFT DRTFT Supply. The switch TFT (SWTFT) is implemented as an N-type metal-oxide semiconductor field effect transistor (hereinafter referred to as "MOSFET"). The edge of the active pattern in the switch TFT (SWTFT) is located inside the edge of the gate metal pattern including the gate electrode 111a, thereby reducing the leakage current in the region where the channel is formed.

구동 TFT(DRTFT)의 소스전극(114b)은 제2 콘택전극패턴(117')을 통해 VSS 공급라인(111b)에 연결되고, 구동 TFT(DRTFT)의 드레인전극(115b)은 캐소드전극(120)에 접촉된다. 구동 TFT(DRTFT)의 게이트전극(111c)의 일측 에지는 스위치 TFT(SWTFT)의 드레인전극(115a)에 접촉된다. 구동 TFT(DRTFT)는 자신의 게이트전극(111c)에 인가되는 데이터(Data)를 기반으로 OLED에 흐르는 전류량을 조절한다. 구동 TFT(DRTFT)는 N 타입 MOSFET으로 구현된다. 구동 TFT(DRTFT)에서 액티브패턴의 에지는 게이트전극(111c)을 포함하는 게이트 금속패턴의 에지 안쪽에 위치하여 채널이 형성되는 영역에서의 누설전류를 줄인다.The source electrode 114b of the driving TFT DRTFT is connected to the VSS supply line 111b through the second contact electrode pattern 117 'and the drain electrode 115b of the driving TFT DRTFT is connected to the cathode electrode 120, . One edge of the gate electrode 111c of the driving TFT (DRTFT) is in contact with the drain electrode 115a of the switch TFT (SWTFT). The driving TFT DRTFT adjusts the amount of current flowing in the OLED based on data Data applied to its gate electrode 111c. The driving TFT (DRTFT) is implemented as an N-type MOSFET. The edge of the active pattern in the driving TFT DRTFT is positioned inside the edge of the gate metal pattern including the gate electrode 111c to reduce the leakage current in the region where the channel is formed.

스토리지 커패시터(Cst)는 유전체인 게이트 절연막(112)을 사이에 두고 VSS 공급라인(111b)을 일측 전극으로, 스위치 TFT(SWTFT)의 드레인전극(115a)을 타측 전극으로 하여 구성된다. 스토리지 커패시터(Cst)는 구동 TFT(DRTFT)의 게이트전극(111c)과 소스전극(114b) 간의 전압차를 한 프레임 동안 일정하게 유지시킨다. The storage capacitor Cst is constituted by the VSS supply line 111b as one electrode and the drain electrode 115a of the switch TFT SWTFT as the other electrode with the gate insulating film 112 as a dielectric interposed therebetween. The storage capacitor Cst maintains the voltage difference between the gate electrode 111c and the source electrode 114b of the driving TFT DRTFT constant for one frame.

오버코트층(118)은 폴리이미드(Polyimide) 또는 포토아크릴(Photoacrylic) 과 같은 유기 절연물질로 TFT들(SWTFT,DRTFT) 상에 위치하여 TFT들(SWTFT,DRTFT)로 인한 단차를 없앤다. 구동 TFT(DRTFT)에서 드레인전극(115b)의 일부는 오버코트층(118)을 관통하는 드레인 접촉홀(DH)을 통해 노출된다. OLED의 하부전극 역할을 하는 캐소드전극(120)은 이 노출된 구동 TFT(DRTFT)의 드레인전극(115b)에 접촉된다. 오버코트층(118)과 캐소드전극(120) 사이에는 버퍼층(119)이 위치하여 유기막인 오버코트층(118)으로부터의 아웃 게싱(Out-Gasing)을 차폐한다. The overcoat layer 118 is placed on the TFTs (SWTFT, DRTFT) with an organic insulating material such as polyimide or photoacrylic to eliminate the step due to the TFTs (SWTFT, DRTFT). A part of the drain electrode 115b in the driving TFT DRTFT is exposed through the drain contact hole DH penetrating the overcoat layer 118. [ The cathode electrode 120 serving as the lower electrode of the OLED is in contact with the drain electrode 115b of the exposed driving TFT DRTFT. A buffer layer 119 is positioned between the overcoat layer 118 and the cathode electrode 120 to shield out-gasing from the organic overcoat layer 118.

뱅크패턴(121)은 캐소드전극(120)의 일부와 버퍼층(119) 상에 위치하여 화소의 개구영역(EA)과 비 개구영역(SA)을 구획한다. 뱅크패턴(121)은 개구영역(EA)을 제외한 화소의 상하좌우 측면을 차폐한다. 특히, 화소의 상부 측면에서 뱅크패턴(121)은 종래보다 넓게 형성되어 드레인 접촉홀(DH)로 인한 단차 영역(A)까지 차폐한다. 따라서, 드레인 접촉홀(DH)로 인한 단차 영역(A)이 개구영역(EA)에서 제외되기 때문에, 단차 영역(A)에서의 유기화합물층(122) 열화로 인한 표시품위 저하 현상은 시인되지 않는다.The bank pattern 121 is located on a portion of the cathode electrode 120 and on the buffer layer 119 to partition the aperture region EA and the non-aperture region SA of the pixel. The bank pattern 121 shields the upper, lower, right, and left sides of the pixel except for the opening area EA. In particular, the bank pattern 121 on the upper side of the pixel is formed to be wider than the conventional one to shield up to the stepped region A due to the drain contact hole DH. Therefore, since the stepped area A due to the drain contact hole DH is excluded from the opening area EA, the degradation of the display quality due to deterioration of the organic compound layer 122 in the stepped area A is not recognized.

유기화합물층(122)은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함하여 뱅크패턴(121)과 캐소드전극(120) 상에 위치한다. 유기화합물층(122) 상에는 ITO(Indium Tin Oxide)로 이루어진 애노드전극(123)이 위치한다. OLED의 상부전극 역할을 하는 애노드전극(123)에는 VDD 공급패드로부터 고전위 전원전압(VDD)이 공급된다. 애노드전극(123)과 캐소드전극(120)에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광 층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생함으로써 계조를 구현한다.The organic compound layer 122 may include at least one of a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL) An injection layer (EIL), and the like are disposed on the bank pattern 121 and the cathode electrode 120. An anode electrode 123 made of ITO (Indium Tin Oxide) is disposed on the organic compound layer 122. The anode electrode 123 serving as the upper electrode of the OLED is supplied with the high potential power supply voltage VDD from the VDD supply pad. When a drive voltage is applied to the anode electrode 123 and the cathode electrode 120, electrons passing through the hole transport layer HTL and the electron transport layer ETL are transferred to the emission layer EML to form an exciton, As a result, the light emitting layer (EML) generates visible light to realize the gradation.

이와 같은 유기발광다이오드 표시장치는 도 7a 내지 도 16과 같이 다수의 공정으로 제작된다.Such an organic light emitting diode display device is manufactured by a plurality of processes as shown in FIGS. 7A to 16.

도 7a 내지 도 15a는 도 4 내지 도 6에 도시된 유기발광다이오드 표시장치의 제조방법을 나타내는 평면도이다. 도 7b 내지 도 16은 도 4 내지 도 6에 도시된 유기발광다이오드 표시장치의 제조방법을 나타내는 단면도이다.FIGS. 7A to 15A are plan views showing a method of manufacturing the organic light emitting diode display device shown in FIGS. FIGS. 7B to 16 are cross-sectional views illustrating a method of manufacturing the organic light emitting diode display device shown in FIGS.

도 7a 및 도 7b를 참조하면, 투명한 유리 또는 플라스틱 재질로 제작되는 기판(110) 상에 알루미늄(Al), 알루미늄네오듐(AlNd), 몰리브덴(Mo) 중에서 어느 한 금속 또는 2 이상의 금속이나 합금으로 선택되는 게이트금속이 스퍼터링(Sputtering) 공정으로 증착된다. 게이트금속은 포토리소그래피(Photolithograph) 공정과 습식식각(Wet etch) 공정을 통해 패터닝된다. 그 결과, 기판(110) 상에는 스위치 TFT(SWTFT) 및 구동 TFT(DTFT)의 게이트전극들(111a,111c), 게이트전극(111a)에 연결된 게이트라인(GL), VSS 공급라인(111b) 등을 포함한 게이트금속패턴이 형성된다. 7A and 7B, a substrate 110 made of transparent glass or plastic may be formed of any one of aluminum (Al), aluminum neodymium (AlNd), molybdenum (Mo), or two or more metals or alloys The selected gate metal is deposited by a sputtering process. The gate metal is patterned through a photolithograph process and a wet etch process. As a result, on the substrate 110, gate electrodes 111a and 111c of a switch TFT (SWTFT) and a driver TFT (DTFT), a gate line GL connected to the gate electrode 111a, a VSS supply line 111b, A gate metal pattern is formed.

도 8a 및 도 8b를 참조하면, 게이트금속패턴이 형성된 기판(110) 상에는 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx) 등의 무기 절연재료와, n+ 이온층을 포함하는 비정질 실리콘 또는 폴리실리콘 등의 반도체 재료가 CVD(chemical vapor deposition) 공정 등으로 연속 증착된다. 이어서, 포토리소그래피 공정과 건식 식 각(Dry etch) 공정을 통해 스위치 TFT(SWTFT)의 "U" 자형 채널 영역과 구동 TFT(DRTFT)의 "O" 자형 채널 영에서 n+ 이온층을 제거한 후에, 잔류하는 반도체층을 마스크로 하여 다시 건식식각을 실시하여 노출된 무기 절연재료를 제거한다. 그 결과, 게이트금속패턴(111a,111b,111c,GL)을 덮는 게이트 절연막(112)과, 게이트 절연막(112)상에 위치하는 제1 액티브 패턴(113a) 및 제2 액티브 패턴(113b)이 기판(110) 상에 형성된다. 여기서, 제1 액티브 패턴(113a)은 스위치 TFT(SWTFT)를 구성하는 게이트전극(111a)의 에지 안쪽에 위치하여 "U" 자형 채널 영역에서 단차지지 않도록 형성됨으로써, 채널 영역에 대응되는 n+ 이온층은 상기 건식 식각 공정시 완전히 제거된다. 그리고, 제2 액티브 패턴(113b)은 구동 TFT(DRTFT)를 구성하는 게이트전극(111c)의 최외곽 에지 안쪽에 위치하여 "O" 자형 채널 영역에서 단차지지 않도록 형성됨으로써, 채널 영역에 대응되는 n+ 이온층은 상기 건식 식각 공정시 완전히 제거된다. 이에 따라, TFT의 오프 레벨의 최대 누설 전류는 도 17과 같이 대략 5×10-12A 값을 갖는다. 도 17에서 횡축은 TFT의 게이트전극에 인가되는 전압(VG)을, 종축은 누설 전류값(ID)을 나타낸다. 이 누설 전류값은 종래 채널 영역에서의 n+ 이온층의 잔류로 인해 발생되는 누설 전류값인 1×10-9A 에 비해 매우 작다. 스위치 TFT(SWTFT)에서 오프 레벨의 누설 전류값이 줄어들면 스토리지 커패시터의 전압 유지 능력이 향상되어 플리커와 같은 화질 불량 문제가 개선된다. 또한, 구동 TFT(DRTFT)에서 오프 레벨의 누설 전류값이 줄어들면 블랙 계조의 특성을 좋아져 콘트라스트 비가 향상된다.8A and 8B, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx), and amorphous silicon or polysilicon containing an n + ion layer are formed on the substrate 110 on which the gate metal pattern is formed The semiconductor material is continuously deposited by a CVD (chemical vapor deposition) process or the like. After removing the n + ion layer from the " U "-shaped channel region of the switch TFT (SWTFT) and the" O "-shaped channel region of the drive TFT (DRTFT) through a photolithography process and a dry etch process, Dry etching is performed again using the semiconductor layer as a mask to remove the exposed inorganic insulating material. As a result, the gate insulating film 112 covering the gate metal patterns 111a, 111b, 111c and GL and the first active pattern 113a and the second active pattern 113b, which are located on the gate insulating film 112, (110). Here, the first active pattern 113a is formed inside the edge of the gate electrode 111a constituting the switch TFT (SWTFT) so as not to be stepped in the U-shaped channel region, so that the n + ion layer corresponding to the channel region It is completely removed in the dry etching process. The second active pattern 113b is formed inside the outermost edge of the gate electrode 111c constituting the driving TFT DRTFT so as not to be stepped in the "O " -shaped channel region, The ionic layer is completely removed during the dry etching process. As a result, the maximum leakage current at the off level of the TFT has a value of approximately 5x10 < -12 > A as shown in Fig. In Fig. 17, the horizontal axis indicates the voltage (VG) applied to the gate electrode of the TFT, and the vertical axis indicates the leakage current value (ID). This leakage current value is very small compared to the leakage current value of 1 x 10 < -9 > A due to the residual of the n + ion layer in the conventional channel region. When the off-level leakage current value in the switch TFT (SWTFT) is reduced, the voltage holding ability of the storage capacitor is improved to improve the image quality problem such as flicker. Further, when the leakage current value of the OFF level in the driving TFT (DRTFT) is reduced, the characteristic of the black gradation is improved and the contrast ratio is improved.

한편, 스위치 TFT(SWTFT)는 상술한 "U" 자형 채널외에 도 18a 및 도 18b와 같은 "1" 자형 채널, 또는 도 19a 및 도 19b와 같은 "L" 자형 채널을 가질 수도 있다. 도 18a 및 도 18b에서, 액티브 패턴(ACT)은 스위치 TFT(SWTFT)를 구성하는 게이트전극(G)의 에지 안쪽에 위치하여 "1" 자형 채널 영역에서 단차지지 않도록 형성됨으로써, 채널 영역에 대응되는 n+ 이온층은 건식 식각 공정시 완전히 제거될 수 있다. 그리고, 도 19a 및 도 19b에서, 액티브 패턴(ACT)은 스위치 TFT(SWTFT)를 구성하는 게이트전극(G)의 에지 안쪽에 위치하여 "L" 자형 채널 영역에서 단차지지 않도록 형성됨으로써, 채널 영역에 대응되는 n+ 이온층은 건식 식각 공정시 완전히 제거될 수 있다.On the other hand, the switch TFT (SWTFT) may have a "1" -shaped channel as shown in Figs. 18A and 18B or an "L" -shaped channel as shown in Figs. 19A and 19B in addition to the above- 18A and 18B, the active pattern ACT is formed inside the edge of the gate electrode G constituting the switch TFT SWTFT so as not to be stepped in the "1" -shaped channel region, The n + ion layer can be completely removed during the dry etching process. 19A and 19B, the active pattern ACT is formed inside the edge of the gate electrode G constituting the switch TFT (SWTFT) so as not to be stepped in the "L" -shaped channel region, The corresponding n + ion layer can be completely removed during the dry etching process.

도 9a 및 도 9b를 참조하면, 액티브패턴들(113a,113b)이 형성된 기판(110) 상에는 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 구리(Cu), Al합금, Mo합금, Cu합금 등 금속의 단일층 또는 이중층 구조를 갖는 데이터금속이 스퍼터링 공정으로 전면 증착된 후, 포토리소그래피 공정과 습식 식각 공정을 통해 패터닝된다. 그 결과, 기판(110) 상에는 각각 스위치 TFT(SWTFT)의 소스전극(114a) 및 드레인전극(115a), 구동 TFT(DRTFT)의 소스전극(114b) 및 드레인전극(115b)등을 포함한 데이터금속패턴이 형성된다.9A and 9B, on the substrate 110 on which the active patterns 113a and 113b are formed, aluminum (Al), molybdenum (Mo), chromium (Cr), copper (Cu) Cu alloy, or the like, is deposited on the entire surface by a sputtering process, and then patterned through a photolithography process and a wet etching process. As a result, on the substrate 110, a data metal pattern including a source electrode 114a and a drain electrode 115a of the switch TFT SWTFT, a source electrode 114b and a drain electrode 115b of the drive TFT DRTFT, .

도 10a 및 도 10b를 참조하면, 데이터금속패턴이 형성된 기판(110) 상에는 CVD 공정으로 산화 실리콘(SiO2), 질화 실리콘(SiNx) 등의 무기 절연재료가 CVD 공정을 통해 전면 증착된 후, 포토리소그래피 공정과 건식공정을 통해 그 무기 절연 재료가 부분적으로 제거된다. 그 결과, 스위치 TFT(SWTFT)의 드레인전극(115a) 일부를 노출하는 제1 패시홀(PH1), 구동 TFT(DRTFT)의 게이트전극(111c) 일부를 노출하는 제2 패시홀(PH2), VSS 공급라인(111b)의 일부를 노출하는 제3 패시홀(PH3) 및 구동 TFT(DRTFT)의 소스전극(114b) 일부를 노출하는 제4 패시홀(PH4)을 갖는 패시베이션층(116)이 형성된다.10A and 10B, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is deposited on the substrate 110 on which the data metal pattern is formed by a CVD process, The inorganic insulating material is partially removed through the lithography process and the dry process. As a result, the first pass hole PH1 exposing a part of the drain electrode 115a of the switch TFT SWTFT, the second pass hole PH2 exposing a part of the gate electrode 111c of the drive TFT DRTFT, A passivation layer 116 having a third pass hole PH3 exposing a part of the supply line 111b and a fourth pass hole PH4 exposing a part of the source electrode 114b of the drive TFT DRTFT is formed .

도 11a 및 도 11b를 참조하면, 패시베이션층(116)이 형성된 기판(110) 상에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명 전도성 금속이 스퍼터링 공정으로 전면 증착된 후, 포토리소그래피 공정과 건식공정을 통해 그 투명 전도성 금속이 부분적으로 제거된다. 그 결과, 스위치 TFT(SWTFT)의 드레인전극(115a)과 구동 TFT(DRTFT)의 게이트전극(111c)을 전기적으로 연결하는 제1 콘택전극패턴(117)과, VSS 공급라인(111b)과 구동 TFT(DRTFT)의 소스전극(114b)을 전기적으로 연결하는 제2 콘택전극패턴(117')이 형성된다.11A and 11B, a transparent conductive metal such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide) is entirely deposited on the substrate 110 on which the passivation layer 116 is formed by a sputtering process, The transparent conductive metal is partially removed through a lithographic process and a dry process. As a result, the first contact electrode pattern 117 electrically connecting the drain electrode 115a of the switch TFT (SWTFT) and the gate electrode 111c of the drive TFT (DRTFT), the VSS supply line 111b, And a second contact electrode pattern 117 'for electrically connecting the source electrode 114b of the drain electrode DRTFT are formed.

도 12a 및 도 12b를 참조하면, 콘택전극패턴들(117,117')이 형성된 기판(110) 상에 폴리이미드(Polyimide) 또는 포토아크릴(Photoacrylic) 과 같은 유기 절연물질이 CVD 공정을 통해 전면 증착된 후, 포토리소그래피 공정과 건식공정을 통해 그 유기 절연재료가 부분적으로 제거된다. 그 결과, 구동 TFT(DRTFT)의 드레인전극(115b) 일부와 구동 TFT(DRTFT)의 드레인전극(115b) 상에 형성된 패시베이션층(116) 일부를 노출하는 드레인접촉홀(DH)을 갖는 오버코트층(118)이 형성된다.12A and 12B, an organic insulating material such as polyimide or photoacrylic is entirely deposited on the substrate 110 on which the contact electrode patterns 117 and 117 'are formed through a CVD process , The organic insulating material is partially removed through the photolithography process and the dry process. As a result, an overcoat layer (not shown) having a drain contact hole DH exposing a part of the drain electrode 115b of the driving TFT DRTFT and a part of the passivation layer 116 formed on the drain electrode 115b of the driving TFT DRTFT 118 are formed.

도 13a 및 도 13b를 참조하면, 오버코트층(118)이 형성된 기판(110) 상에 CVD 공정으로 산화 실리콘(SiO2), 질화 실리콘(SiNx) 등의 무기 절연재료가 CVD 공정을 통해 전면 증착된 후, 포토리소그래피 공정과 건식공정을 통해 그 무기 절연재료가 부분적으로 제거된다. 그 결과, 오버코트층(118)과 노출된 패시베이션층(116) 일부 상에 버퍼층(119)이 형성된다. 13A and 13B, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is deposited on the substrate 110 on which the overcoat layer 118 is formed by a CVD process The inorganic insulating material is partially removed through a photolithography process and a dry process. As a result, the buffer layer 119 is formed on the overcoat layer 118 and a part of the exposed passivation layer 116.

도 14a 및 도 14b를 참조하면, 버퍼층(119)이 형성된 기판(110) 상에 스퍼터링 방법으로 알루미늄(Al), Al 합금, 은(Ag), 은계 합금, 몰리브덴(Mo), 크롬(Cr), 구리(Cu) 등 반사율이 높은 불투명 금속이 증착된 후, 포토리소그래피 공정과 식각 공정을 통해 그 불투명 금속이 패터닝되어 캐소드전극(120)이 형성된다. 불투명 캐소드전극(120)은 드레인 접촉홀(DH)을 통해 구동 TFT(DRTFT)의 드레인전극(115b)에 접촉된다. 14A and 14B, an aluminum (Al), an aluminum alloy, silver (Ag), a silver-based alloy, molybdenum (Mo), chromium (Cr) An opaque metal having a high reflectivity such as copper (Cu) is deposited, and then the opaque metal is patterned through a photolithography process and an etching process to form the cathode electrode 120. The opaque cathode electrode 120 is contacted to the drain electrode 115b of the driving TFT DRTFT through the drain contact hole DH.

도 15a 및 도 15b를 참조하면, 불투명 캐소드전극(120)이 형성된 기판(110) 상에 CVD 공정으로 산화 실리콘(SiO2), 질화 실리콘(SiNx) 등의 무기 절연재료가 증착된 후에, 포토리소그래피 공정과 식각 공정을 통해 그 무기 절연재료가 패터닝되어 화소에서 개구영역(EA)과 비 개구영역(SA)을 구획하는 뱅크패턴(121)이 형성된다. 뱅크패턴(121)은 개구영역(EA)을 제외한 화소의 상하좌우 측면을 차폐한다. 특히, 화소의 상부 측면에서 뱅크패턴(121)은 종래보다 넓게 형성되어 드레인 접촉홀(DH)로 인한 단차 영역(A)까지 차폐한다. 따라서, 드레인 접촉홀(DH)로 인한 단차 영역(A)이 개구영역(EA)에서 제외되기 때문에, 단차 영역(A)에서의 유기화합물층(122) 열화로 인한 표시품위 저하 현상은 시인되지 않는다. 한편, 뱅크패 턴(121)은 포토 아크릴 또는 폴리이미드와 같은 유기절연재료를 통해 형성될 수 있다.15A and 15B, after an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is deposited on the substrate 110 on which the opaque cathode electrode 120 is formed by a CVD process, The inorganic insulating material is patterned through a process and an etching process to form a bank pattern 121 for partitioning the opening region EA and the non-opening region SA in the pixel. The bank pattern 121 shields the upper, lower, right, and left sides of the pixel except for the opening area EA. In particular, the bank pattern 121 on the upper side of the pixel is formed to be wider than the conventional one to shield up to the stepped region A due to the drain contact hole DH. Therefore, since the stepped area A due to the drain contact hole DH is excluded from the opening area EA, the degradation of the display quality due to deterioration of the organic compound layer 122 in the stepped area A is not recognized. On the other hand, the bank pattern 121 may be formed through an organic insulating material such as photoacrylic or polyimide.

도 16을 참조하면, 뱅크패턴(121)이 형성된 기판(110) 상에 열 증착(thermal evaporation) 공정으로 전자주입층 재료, 전자수송층 재료, 발광층 재료, 정공수송층 재료, 및 정공주입층 재료가 연속적으로 전면 증착되어 유기화합물층(122)이 형성된다. 이어서, 유기화합물층(122)이 형성된 기판(110) 상에 스퍼터링 공정으로 IZO, ITO, 및 산화 텅스텐(WO3) 등과 같은 산화물들 중 어느 하나가 전면 증착되어 애노드전극(123)이 형성된다. Referring to FIG. 16, an electron injection layer material, an electron transport layer material, a light emitting layer material, a hole transport layer material, and a hole injection layer material are successively formed on a substrate 110 on which a bank pattern 121 is formed by a thermal evaporation process The organic compound layer 122 is formed. Then, any one of oxides such as IZO, ITO, and tungsten oxide (WO 3 ) is completely deposited on the substrate 110 on which the organic compound layer 122 is formed by a sputtering process to form the anode electrode 123.

도 20 및 도 21은 투명 캐소드전극을 상부전극으로 함과 아울러 반사전극과 투명 애노드전극을 하부전극으로 하는 노멀(Normal) OLED 방식에 관한 것이다.20 and 21 relate to a normal OLED method in which a transparent cathode electrode is used as an upper electrode and a reflective electrode and a transparent anode electrode are used as a lower electrode.

도 20은 본 발명의 다른 실시예에 따른 유기발광다이오드 표시장치에서 한 화소의 단면 구조를 보여 준다. 그리고, 도 21은 도 20과 같은 유기발광다이오드 표시장치에서 한 화소의 등가회로를 나타낸다. 20 illustrates a cross-sectional structure of a pixel in an organic light emitting diode display according to another embodiment of the present invention. Fig. 21 shows an equivalent circuit of one pixel in the organic light emitting diode display device as shown in Fig.

도 20 및 도 21을 참조하면, 본 발명의 다른 실시예에 따른 유기발광다이오드 표시장치는 기판(110) 상에 형성된 게이트라인(GL), 데이터라인(DL), VDD 공급라인(211b), 스위치 TFT(SWTFT), 구동 TFT(DRTFT), 스토리지 커패시터(Cst), 오버코트층(118), 버퍼층(119), 뱅크패턴(121), 및 OLED를 구비한다. OLED는 반사전극(220), 애노드전극(221), 유기화합물층(222) 및 투명 캐소드전극(223)을 포함한다.20 and 21, an organic light emitting diode display device according to another embodiment of the present invention includes a gate line GL, a data line DL, a VDD supply line 211b, A TFT (SWTFT), a driving TFT (DRTFT), a storage capacitor Cst, an overcoat layer 118, a buffer layer 119, a bank pattern 121, and an OLED. The OLED includes a reflective electrode 220, an anode electrode 221, an organic compound layer 222, and a transparent cathode electrode 223.

본 발명의 다른 실시예에 따른 유기발광다이오드 표시장치는 TFT들(SWTFT,DRTFT)이 P 타입 MOSFET으로 구현된다는 점, 스토리지 커패시터(Cst)의 일측 전극이 VDD 공급라인(211b)으로 이루어진다는 점, 반사전극(220)을 갖는 애노드전극(221)이 드레인 접촉홀(DH)을 통해 노출되는 구동 TFT(DRTFT)의 드레인전극(115b)에 접촉된다는 점, OLED의 적층 구조 등을 제외하고는 본 발명의 일 실시예에 따른 유기발광다이오드 표시장치와 실질적으로 동일하므로, 중복되는 부분의 설명은 생략하기로 한다.The organic light emitting diode display according to another embodiment of the present invention is characterized in that TFTs (SWTFT, DRTFT) are implemented as P-type MOSFETs, that one electrode of the storage capacitor Cst is made up of a VDD supply line 211b, The anode electrode 221 having the reflective electrode 220 is in contact with the drain electrode 115b of the driving TFT DRTFT exposed through the drain contact hole DH, The organic light emitting diode display according to the embodiment of the present invention is substantially the same as the organic light emitting diode display according to the embodiment of FIG.

스토리지 커패시터(Cst)는 유전체인 게이트 절연막(112)을 사이에 두고 VDD 공급라인(211b)을 일측 전극으로, 스위치 TFT(SWTFT)의 드레인전극(115a)을 타측 전극으로 하여 구성된다.The storage capacitor Cst has the VDD supply line 211b as one electrode and the drain electrode 115a of the switch TFT SWTFT as the other electrode with the gate insulating film 112 as a dielectric interposed therebetween.

OLED의 하부전극 역할을 하는 반사전극(220)을 갖는 애노드전극(221)은 ITO 또는 IZO 등의 산화물과 알루미늄(Al), 은(Ag) 알루미늄 네오디뮴(AlNd) 등의 금속을 포함하여 드레인 접촉홀(DH)을 통해 노출되는 구동 TFT(DRTFT)의 드레인전극(115b)에 접촉된다. 예컨대, 반사전극(220)을 갖는 애노드전극(221)은 ITO/Ag/ITO 등의 3중 구조 또는 Ag/ITO 등의 2중 구조를 가질 수 있다.The anode electrode 221 having the reflective electrode 220 serving as a lower electrode of the OLED includes an oxide such as ITO or IZO and a metal such as aluminum (Al), silver (Ag), aluminum neodymium (AlNd) And the drain electrode 115b of the driving TFT DRTFT exposed through the drain region DH. For example, the anode electrode 221 having the reflective electrode 220 may have a triple structure such as ITO / Ag / ITO or a double structure such as Ag / ITO.

유기화합물층(222)은 정공주입층 재료, 정공수송층 재료, 발광층 재료, 전자수송층 재료 및 전자주입층 재료가 연속적으로 전면 증착되어 형성된다. 유기화합물층(222) 상에는 OLED의 상부전극 역할을 하는 투명 캐소드전극(223)이 단층 또는 다층 구조로 형성된다. 이 캐소드전극(223)에는 VSS 공급패드로부터 저전위 전원전압(VSS)이 공급된다. 반사전극을 갖는 애노드전극(221)과 캐소드전극(223)에 구 동전압이 인가되면 정공수송층을 통과한 정공과 전자수송층을 통과한 전자가 발광층으로 이동되어 여기자를 형성하고, 그 결과 발광층이 가시광을 발생함으로써 계조를 구현한다.The organic compound layer 222 is formed by continuously continuously depositing the hole injection layer material, the hole transport layer material, the light emitting layer material, the electron transport layer material, and the electron injection layer material. On the organic compound layer 222, a transparent cathode electrode 223 serving as an upper electrode of the OLED is formed as a single layer or a multilayer structure. The cathode electrode 223 is supplied with a low-potential power supply voltage VSS from the VSS supply pad. When a driving voltage is applied to the anode electrode 221 and the cathode electrode 223 having a reflective electrode, holes passing through the hole transport layer and electrons passing through the electron transport layer are moved to the light emitting layer to form excitons, Thereby implementing the gradation.

한편, 본 발명의 다른 실시예에 따른 유기발광다이오드 표시장치에서도 마찬가지로, 뱅크패턴(121)이 화소의 상부 측면에서 종래보다 넓게 형성되어 드레인 접촉홀(DH)로 인한 단차 영역(A)까지 차폐한다. 따라서, 드레인 접촉홀(DH)로 인한 단차 영역(A)이 개구영역(EA)에서 제외되기 때문에, 단차 영역(A)에서의 유기화합물층(222) 열화로 인한 표시품위 저하 현상은 시인되지 않는다. Similarly, in the organic light emitting diode display device according to another embodiment of the present invention, the bank pattern 121 is formed on the upper side of the pixel so as to be wider than the conventional one and shields to the stepped region A due to the drain contact hole DH . Therefore, since the stepped area A due to the drain contact hole DH is excluded from the opening area EA, the degradation of the display quality due to deterioration of the organic compound layer 222 in the stepped area A is not recognized.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

도 1은 종래 유기발광다이오드 표시장치에서 한 화소의 단면 구조를 보여주는 도면.1 is a cross-sectional view of a pixel in a conventional OLED display.

도 2는 도 1의 스위치 TFT 부분을 보여주는 평면도.2 is a plan view showing the switch TFT portion of Fig.

도 3은 채널이 형성되는 부분에서의 n+ 이온층 잔류로 인한 오프 레벨에서의 TFT 누설 전류량을 측정한 그래프를 보여주는 도면.Fig. 3 is a graph showing a measurement of an amount of TFT leakage current at an off level due to n + ion layer residue at a channel formation portion. Fig.

도 4는 본 발명의 일 실시예에 따른 유기발광다이오드 표시장치에서 한 화소의 평면 구조를 보여주는 도면.FIG. 4 illustrates a planar structure of a pixel in an OLED display according to an exemplary embodiment of the present invention. Referring to FIG.

도 5는 도 4를 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'에 따라 절취하여 도시한 단면 구조를 보여 주는 도면.Fig. 5 is a cross-sectional view showing the structure of Fig. 4 taken along the line I-I 'and II-II'; Fig.

도 6은 도 4 및 도 5와 같은 유기발광다이오드 표시장치에서 한 화소의 등가회로를 나타내는 도면.6 is a view showing an equivalent circuit of one pixel in the organic light emitting diode display device as shown in Figs. 4 and 5. Fig.

도 7a 내지 도 16은 도 4 내지 도 6에 도시된 유기발광다이오드 표시장치의 제조방법을 단계적으로 보여주는 평면도.FIGS. 7A to 16 are plan views showing steps of a method of manufacturing the organic light emitting diode display device shown in FIGS. 4 to 6. FIG.

도 7b 내지 도 16은 도 4 내지 도 6에 도시된 유기발광다이오드 표시장치의 제조방법을 단계적으로 보여주는 단면도.FIGS. 7B to 16 are cross-sectional views illustrating a method of manufacturing the organic light emitting diode display device shown in FIGS. 4 to 6 step by step.

도 17은 본 발명에 따른 오프 레벨에서의 TFT 누설 전류량을 측정한 그래프를 보여주는 도면.17 is a graph showing a measurement of an amount of TFT leakage current at an off level according to the present invention.

도 18a은 "1" 자형 채널을 갖는 스위치 TFT를 보여주는 평면도.18A is a plan view showing a switch TFT having a "1 " shaped channel.

도 18b는 도 18a를 Ⅲ-Ⅲ'에 따라 절취하여 도시한 단면 구조를 보여주는 단 면도.18B is a cross-sectional view showing the cross-sectional structure taken along line III-III 'of FIG. 18A.

도 19a은 "L" 자형 채널을 갖는 스위치 TFT를 보여주는 평면도.19A is a plan view showing a switch TFT having an "L " shaped channel.

도 19b는 도 19a를 Ⅳ-Ⅳ'에 따라 절취하여 도시한 단면 구조를 보여주는 단면도.FIG. 19B is a cross-sectional view showing the cross-sectional structure taken along line IV-IV 'of FIG. 19A; FIG.

도 20은 본 발명의 다른 실시예에 따른 유기발광다이오드 표시장치에서 한 화소의 단면 구조를 보여주는 도면.20 is a cross-sectional view of a pixel in an organic light emitting diode display according to another embodiment of the present invention.

도 21은 도 20과 같은 유기발광다이오드 표시장치에서 한 화소의 등가회로를 나타내는 도면.21 is a view showing an equivalent circuit of one pixel in the organic light emitting diode display device as shown in Fig.

〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art

110 : 기판 111a, 111c : 게이트전극110: substrate 111a, 111c: gate electrode

111b : VSS 공급라인 112 : 게이트 절연막111b: VSS supply line 112: gate insulating film

113a, 113b : 액티브층 114a, 114b : 소스전극113a, 113b: active layer 114a, 114b: source electrode

115a, 115b : 드레인전극 116 : 패시베이션층115a, 115b: drain electrode 116: passivation layer

117, 117' : 콘택전극패턴 118 : 오버코트층117, 117 ': contact electrode pattern 118: overcoat layer

119 : 버퍼층 120, 223 : 캐소드전극119: buffer layer 120, 223: cathode electrode

121 : 뱅크패턴 122, 222 : 유기화합물층121: bank patterns 122, 222: organic compound layer

123, 221 : 애노드전극 220 : 반사전극123, 221: anode electrode 220: reflective electrode

Claims (20)

기판 상에 형성되는 스위치 TFT와 구동 TFT;A switch TFT and a drive TFT formed on a substrate; 상기 TFT들로 인한 단차를 제거하기 위해 상기 TFT들 상에 형성되는 오버코트층;An overcoat layer formed on the TFTs to remove a step due to the TFTs; 상기 오버코트층을 관통하여 상기 구동 TFT의 드레인 전극 일부를 노출시키는 드레인 접촉홀;A drain contact hole penetrating the overcoat layer to expose a part of a drain electrode of the driving TFT; 상기 오버코트층이 형성된 기판 상에서 패터닝되어 상기 노출된 구동 TFT의 드레인 전극에 접촉되는 제1 전극;A first electrode which is patterned on the substrate on which the overcoat layer is formed and contacts the drain electrode of the exposed driving TFT; 상기 제1 전극이 형성된 기판 상에서 패터닝되어 단위 화소의 개구영역을 구획하는 뱅크 패턴;A bank pattern that is patterned on the substrate on which the first electrode is formed to divide an opening region of the unit pixel; 상기 뱅크 패턴이 형성된 기판 상에 형성되는 유기화합물층; 및An organic compound layer formed on the substrate on which the bank pattern is formed; And 상기 유기화합물층 상에 형성되는 제2 전극을 구비하고;And a second electrode formed on the organic compound layer; 상기 뱅크 패턴은 상기 드레인 접촉홀이 형성된 영역 부근을 차폐하고, 상기 뱅크 패턴은 상기 드레인 접촉홀에서 상기 제1 전극과 발광층을 포함하는 상기 유기화합물층 사이에 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치. Wherein the bank pattern shields the vicinity of the region where the drain contact hole is formed and the bank pattern is formed between the first electrode and the organic compound layer including the light emitting layer in the drain contact hole. . 제 1 항에 있어서,The method according to claim 1, 상기 스위치 TFT는,In the switch TFT, 게이트라인에 접속된 게이트전극; 및A gate electrode connected to the gate line; And 서로 이격된 소스전극과 드레인전극 사이에서 제1 채널을 형성하기 위한 제1 액티브패턴을 구비하고;A first active pattern for forming a first channel between the source electrode and the drain electrode spaced apart from each other; 상기 제1 액티브패턴의 에지는 상기 게이트전극 에지 안쪽에 위치하는 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein an edge of the first active pattern is located inside the gate electrode edge. 제 2 항에 있어서,3. The method of claim 2, 상기 제1 채널은 "U" 자형, "L" 자형 및 "1" 자형 중 어느 하나인 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the first channel is one of a " U "shape, an " L" shape and a "1" shape. 제 1 항에 있어서,The method according to claim 1, 상기 구동 TFT는,The driving TFT includes: 상기 스위치 TFT의 드레인전극에 접속된 게이트전극; 및A gate electrode connected to a drain electrode of the switch TFT; And 서로 이격된 소스전극과 드레인전극 사이에서 제2 채널을 형성하기 위한 제2 액티브패턴을 구비하고;And a second active pattern for forming a second channel between the source electrode and the drain electrode spaced apart from each other; 상기 제2 액티브패턴의 에지는 상기 게이트전극의 최외곽 에지 안쪽에 위치하는 것을 특징으로 하는 유기발광다이오드 표시장치.And the edge of the second active pattern is located inside the outermost edge of the gate electrode. 제 4 항에 있어서,5. The method of claim 4, 상기 제2 채널은 "O" 자형인 것을 특징으로 하는 유기발광다이오드 표시장치.And the second channel is an "O" shape. 제 1 항에 있어서,The method according to claim 1, 상기 뱅크 패턴은 무기 절연재료 또는 유기 절연재료를 포함하여 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the bank pattern includes an inorganic insulating material or an organic insulating material. 제 6 항에 있어서,The method according to claim 6, 상기 뱅크 패턴은 산화 실리콘, 질화 실리콘, 포토아크릴 및 폴리이미드 중 어느 한 재질을 갖는 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the bank pattern has one of silicon oxide, silicon nitride, photoacryl, and polyimide. 제 1 항에 있어서,The method according to claim 1, 상기 제1 전극은 불투명 캐소드전극이고, 상기 제2 전극은 투명 애노드전극인 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the first electrode is an opaque cathode electrode, and the second electrode is a transparent anode electrode. 제 1 항에 있어서,The method according to claim 1, 상기 제1 전극은 반사전극을 갖는 애노드전극이고, 상기 제2 전극은 투명 캐소드전극인 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the first electrode is an anode electrode having a reflective electrode, and the second electrode is a transparent cathode electrode. 제 9 항에 있어서,10. The method of claim 9, 상기 제1 전극은 투명금속 재질들 사이에 반사금속 재질이 포함된 3중 구조 또는 투명금속 재질과 반사금속 재질로 이루어진 2중 구조를 갖는 것을 특징으로 하는 유기발광다이오드 표시장치.Wherein the first electrode has a triple structure including a reflective metal material or a double structure including a transparent metal material and a reflective metal material between the transparent metal materials. 기판 상에 스위치 TFT와 구동 TFT를 형성하는 단계;Forming a switch TFT and a drive TFT on a substrate; 상기 TFT들로 인한 단차를 제거하기 위해 상기 TFT들 상에 오버코트층을 형성하는 단계;Forming an overcoat layer on the TFTs to remove a step due to the TFTs; 상기 오버코트층을 관통하여 상기 구동 TFT의 드레인전극 일부를 노출시키는 접촉홀을 형성하는 단계;Forming a contact hole through the overcoat layer to expose a part of a drain electrode of the driving TFT; 상기 오버코트층이 형성된 기판 상에서 상기 노출된 구동 TFT의 드레인전극 일부에 접촉되도록 제1 전극을 패터닝하는 단계;Patterning the first electrode to contact a part of the drain electrode of the exposed driving TFT on the substrate on which the overcoat layer is formed; 상기 제1 전극이 형성된 기판 상에서 단위 화소의 개구영역을 구획하도록 뱅크 패턴을 패터닝하는 단계;Patterning the bank pattern to partition the opening region of the unit pixel on the substrate on which the first electrode is formed; 상기 뱅크 패턴이 형성된 기판 상에 유기화합물층을 형성하는 단계; 및Forming an organic compound layer on a substrate on which the bank pattern is formed; And 상기 유기화합물층 상에 제2 전극을 형성하는 단계를 포함하고;And forming a second electrode on the organic compound layer; 상기 뱅크 패턴은 상기 드레인 접촉홀이 형성된 영역 부근을 차폐하도록 패터닝되고, 상기 뱅크 패턴은 상기 드레인 접촉홀에서 상기 제1 전극과 발광층을 포함하는 상기 유기화합물층 사이에 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법. Wherein the bank pattern is patterned so as to shield the vicinity of the region where the drain contact hole is formed and the bank pattern is formed between the first electrode and the organic compound layer including the light emitting layer in the drain contact hole. A method of manufacturing a display device. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.Claim 12 is abandoned in setting registration fee. 제 11 항에 있어서,12. The method of claim 11, 상기 스위치 TFT는,In the switch TFT, 게이트라인에 접속된 게이트전극; 및A gate electrode connected to the gate line; And 서로 이격된 소스전극과 드레인전극 사이에서 제1 채널을 형성하기 위한 제1 액티브패턴을 구비하고;A first active pattern for forming a first channel between the source electrode and the drain electrode spaced apart from each other; 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 has been abandoned due to the set registration fee. 제 12 항에 있어서,13. The method of claim 12, 상기 제1 채널은 "U" 자형, "L" 자형 및 "1" 자형 중 어느 하나인 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.Wherein the first channel is one of a "U" shape, an "L" shape, and a "1" shape. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 has been abandoned due to the setting registration fee. 제 11 항에 있어서,12. The method of claim 11, 상기 구동 TFT는,The driving TFT includes: 상기 스위치 TFT의 드레인전극에 접속된 게이트전극; 및A gate electrode connected to a drain electrode of the switch TFT; And 서로 이격된 소스전극과 드레인전극 사이에서 제2 채널을 형성하기 위한 제2 액티브패턴을 구비하고;And a second active pattern for forming a second channel between the source electrode and the drain electrode spaced apart from each other; 상기 제2 액티브패턴의 에지는 상기 게이트전극의 최외곽 에지 안쪽에 위치하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.Wherein an edge of the second active pattern is located inside the outermost edge of the gate electrode. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.Claim 15 is abandoned in the setting registration fee payment. 제 14 항에 있어서,15. The method of claim 14, 상기 제2 채널은 "O" 자형인 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.And the second channel is an "O " shape. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.Claim 16 has been abandoned due to the setting registration fee. 제 11 항에 있어서,12. The method of claim 11, 청구항 17은(는) 설정등록료 납부시 포기되었습니다.Claim 17 has been abandoned due to the setting registration fee. 제 16 항에 있어서,17. The method of claim 16, 상기 뱅크 패턴은 산화 실리콘, 질화 실리콘, 포토아크릴 및 폴리이미드 중 어느 한 재질을 갖는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.Wherein the bank pattern has one of silicon oxide, silicon nitride, photoacryl, and polyimide. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.Claim 18 has been abandoned due to the setting registration fee. 제 11 항에 있어서,12. The method of claim 11, 상기 제1 전극은 불투명 캐소드전극이고, 상기 제2 전극은 투명 애노드전극인 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.Wherein the first electrode is an opaque cathode electrode and the second electrode is a transparent anode electrode. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.Claim 19 is abandoned in setting registration fee. 제 11 항에 있어서,12. The method of claim 11, 상기 제1 전극은 반사전극을 갖는 애노드전극이고, 상기 제2 전극은 투명 캐소드전극인 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.Wherein the first electrode is an anode electrode having a reflective electrode and the second electrode is a transparent cathode electrode. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.Claim 20 has been abandoned due to the setting registration fee. 제 19 항에 있어서,20. The method of claim 19, 상기 제1 전극은 투명금속 재질들 사이에 반사금속 재질이 포함된 3중 구조 또는 투명금속 재질과 반사금속 재질로 이루어진 2중 구조를 갖는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조방법.Wherein the first electrode has a triple structure including a reflective metal material or a double structure including a transparent metal material and a reflective metal material between the transparent metal materials.
KR20080093424A 2008-08-26 2008-09-23 Organic light emitting diodde display and fabricating method thereof KR101482162B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/318,158 US7786481B2 (en) 2008-08-26 2008-12-22 Organic light emitting diode display and fabricating method thereof
US12/852,604 US8153459B2 (en) 2008-08-26 2010-08-09 Organic light emitting diode display and fabricating method thereof
US13/598,033 USRE45235E1 (en) 2008-08-26 2012-08-29 Organic light emitting diode display and fabricating method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080083305 2008-08-26
KR1020080083305 2008-08-26

Publications (2)

Publication Number Publication Date
KR20100024871A KR20100024871A (en) 2010-03-08
KR101482162B1 true KR101482162B1 (en) 2015-01-15

Family

ID=41789850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080093424A KR101482162B1 (en) 2008-08-26 2008-09-23 Organic light emitting diodde display and fabricating method thereof

Country Status (3)

Country Link
JP (1) JP4805337B2 (en)
KR (1) KR101482162B1 (en)
CN (1) CN101661948B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648337B2 (en) * 2012-04-03 2014-02-11 Au Optronics Corporation Active matrix organic light-emitting diode
KR102022886B1 (en) * 2012-12-28 2019-09-19 엘지디스플레이 주식회사 Organic Light Emitting Device
KR102212457B1 (en) * 2013-05-30 2021-02-04 엘지디스플레이 주식회사 Organic light emitting display device and manufacturing method of the same
US9691835B2 (en) 2013-12-24 2017-06-27 Boe Technology Group Co., Ltd. Double-face display panel
KR102293595B1 (en) * 2015-03-24 2021-08-25 삼성디스플레이 주식회사 Thin film trannsistor array panel and manufacturing method thereof
CN106486512B (en) * 2015-08-31 2020-02-21 上海和辉光电有限公司 Organic light emitting diode device and organic light emitting display
KR20180079011A (en) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 Oragnic Light Emitting Display device having a connecting clad electrode
KR102011952B1 (en) * 2017-11-30 2019-08-19 엘지디스플레이 주식회사 Light Emitting Display Device and Manufacturing Method of the same
CN114156421B (en) * 2021-12-02 2024-02-13 云谷（固安）科技有限公司 Display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030063196A (en) * 2002-01-18 2003-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
JP2006084905A (en) * 2004-09-17 2006-03-30 Seiko Epson Corp El display device and electronic equipment
JP2008141091A (en) * 2006-12-05 2008-06-19 Seiko Epson Corp Semiconductor device and electro-optical device
JP2014001091A (en) * 2012-06-15 2014-01-09 Idemitsu Kosan Co Ltd Process of producing alkali metal sulfide

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338628A (en) * 2002-05-20 2003-11-28 Seiko Epson Corp Thin-film semiconductor device, electrooptical device, electronic equipment, manufacturing method for thin- film semiconductor device, and manufacturing method for electrooptical device
US7314785B2 (en) * 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100656497B1 (en) * 2004-02-09 2006-12-11 삼성에스디아이 주식회사 Organic light-emitting dispaly and fabrication method of the same
KR100615222B1 (en) * 2004-06-17 2006-08-25 삼성에스디아이 주식회사 Electroluminescence display device and method for manufacturing the same
KR100594865B1 (en) * 2004-08-10 2006-06-30 엘지.필립스 엘시디 주식회사 The organic electro-luminescence device and method for fabricating of the same
US7612839B2 (en) * 2005-03-15 2009-11-03 Sharp Kabushiki Kaisha Active matrix substance and display device including the same
KR100782458B1 (en) * 2006-03-27 2007-12-05 삼성에스디아이 주식회사 Organic Electroluminescence Display Device and Fabricating Method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030063196A (en) * 2002-01-18 2003-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
JP2006084905A (en) * 2004-09-17 2006-03-30 Seiko Epson Corp El display device and electronic equipment
JP2008141091A (en) * 2006-12-05 2008-06-19 Seiko Epson Corp Semiconductor device and electro-optical device
JP2014001091A (en) * 2012-06-15 2014-01-09 Idemitsu Kosan Co Ltd Process of producing alkali metal sulfide

Also Published As

Publication number Publication date
KR20100024871A (en) 2010-03-08
JP2010056060A (en) 2010-03-11
CN101661948B (en) 2014-05-07
JP4805337B2 (en) 2011-11-02
CN101661948A (en) 2010-03-03

Similar Documents

Publication Publication Date Title
US10985068B2 (en) Organic light emitting diode display device and method of fabricating the same
KR101482162B1 (en) Organic light emitting diodde display and fabricating method thereof
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
USRE45235E1 (en) Organic light emitting diode display and fabricating method thereof
US8729538B2 (en) Organic light emitting diode device and method for fabricating the same
KR101575168B1 (en) Top emission type organic electro luminescent device and method of fabricating the same
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
KR20150079094A (en) Organic light emitting display device and method for fabricating thereof
JP4117985B2 (en) EL display device
US20120001885A1 (en) Organic electroluminescent display device and manufacturing method of the same
JP2004193129A (en) Organic luminescent display board
KR101652995B1 (en) Organic light emitting diode display and fabricating method of thereof
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
US7804242B2 (en) Top-emission active matrix electroluminescence device and method for fabricating the same
US20070012926A1 (en) Display device with reduced number of wires and manufacturing method thereof
KR20120063219A (en) Method for manufacturing an organic light emitting diode display device having a reflective electrode
JP2008124316A (en) Organic el display
KR101820166B1 (en) White organic light emitting diode display device and method of fabricating the same
KR102355605B1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR102294170B1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR102089248B1 (en) Organic Light Emitting Diode Device And Method Of Fabricating The Same
KR20100055235A (en) Organic light emitting diodde display
CN110010787B (en) Electroluminescent display device
KR20080061547A (en) Plane display panel and method for fabricating thereof
KR20090006996A (en) Electro-luminescence device and fabricating method tererof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 6