KR20100051813A - 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스 - Google Patents

감소된 상호 변조 왜곡을 갖는 스위칭 디바이스 Download PDF

Info

Publication number
KR20100051813A
KR20100051813A KR1020107003285A KR20107003285A KR20100051813A KR 20100051813 A KR20100051813 A KR 20100051813A KR 1020107003285 A KR1020107003285 A KR 1020107003285A KR 20107003285 A KR20107003285 A KR 20107003285A KR 20100051813 A KR20100051813 A KR 20100051813A
Authority
KR
South Korea
Prior art keywords
switching
phase shift
switching device
phase
branch
Prior art date
Application number
KR1020107003285A
Other languages
English (en)
Other versions
KR101479802B1 (ko
Inventor
디마 프리크호드코
서게이 나보킨
올렉세이 클리마쇼브
스티븐 씨. 스프린클
게네 에이. 트카첸코
리차드 에이. 카터
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20100051813A publication Critical patent/KR20100051813A/ko
Application granted granted Critical
Publication of KR101479802B1 publication Critical patent/KR101479802B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices

Landscapes

  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Transceivers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

하나의 예시적인 실시예에 따르면, 스위칭 디바이스의 상호 변조 왜곡을 감소시키기 위해 적어도 두 개의 위상 천이 모드들 사이에서 선택하기 위한 위상 선택 단자들을 갖는 상기 스위칭 디바이스는 상기 스위칭 디바이스의 입력에 연결된 제1 위상 천이 스위칭 브랜치의 제1 위상 천이기를 활성화함으로써 상기 스위칭 디바이스의 제1 위상 천이 모드를 선택하는 제1 위상 선택 단자를 포함한다. 상기 스위칭 디바이스는 상기 스위칭 디바이스 입력에 연결된 제2 위상 천이 스위칭 브랜치를 활성화함으로써 상기 스위칭 디바이스의 제2 위상 천이 모드를 선택하는 제2 위상 선택 단자를 더 포함한다. 상기 스위칭 디바이스의 상기 상호 변조 왜곡은 상기 제1 및 제2 위상 천이 모드들 중 하나를 선택함으로써 감소된다. 상기 스위칭 디바이스는 상기 스위칭 디바이스의 출력과 상기 제1 및 제2 위상 천이 스위칭 브랜치들 사이에 직렬로 연결된 많은 수의 FET들을 더 포함할 수 있다.

Description

감소된 상호 변조 왜곡을 갖는 스위칭 디바이스{SWITCHING DEVICE WITH REDUCED INTERMODULATION DISTORTION}
본 발명은 일반적으로 전기 회로들의 분야에 있다. 더욱 구체적으로는, 본 발명은 고주파수 스위칭 회로들의 분야에 있다.
다수의 입력들 및 공유된 출력을 갖는 고주파수 스위칭 디바이스들과 같은, 고주파수 스위칭 디바이스들은 두 개 이상의 주파수에서의 동작을 제공하기 위해, 휴대 전화들과 같은, 이동 통신 디바이스에서 이용될 수 있다. 예를 들면, 고주파수 스위칭 디바이스는 대응하는 입력을 공유된 출력으로 선택적으로 연결함으로써 휴대 전화가 900.0 MHz의 저 대역 주파수 또는 1800.0 MHz의 고 대역 주파수에서 동작하는 것을 가능하게 하도록 GSM(Global System for Mobile Communications) 통신 표준을 이용하는 시스템에서 동작하는 휴대 전화에서 이용될 수 있다. 이동 통신 디바이스들에서 이용되는 고주파수 스위칭 디바이스들과 같은, 고주파수 스위칭 디바이스들의 경우에, IMD(intermodulation distortion)를 감소시킬 필요가 계속 존재한다.
종래의 고주파수 스위칭 디바이스는 두 개 이상의 스위칭 암(switching arm)들을 포함할 수 있는데, 여기에서 각 스위칭 암은 스위치의 입력과 공유된 출력 사이에 많은 수의 FET(field effect transistor)들을 포함할 수 있다. 각 스위칭 암은, 스위칭 암을 활성화하는 고 전압 및 스위칭 암을 비활성화하는 저 전압을 제공할 수 있는, 제어 전압 입력에 연결될 수 있다. 하나의 접근 방법에서, IMD는 각 스위칭 암의 FET의 수를 증가시킴으로써 감소될 수 있다. 그러나, 각 스위칭 암에서 FET들의 수를 증가시키는 것은 스위칭 디바이스에 의해 소비되는 반도체 다이 영역 및 스위칭 디바이스의 신호 손실을 바람직하지 않게 증가시킨다. 또 다른 접근 방법에서, IMD 왜곡은 스위칭 암들을 활성화하도록 이용되는 고 전압을 증가시키기 위해 차지 펌프(charge pump)를 이용함으로써 감소될 수 있다. 그러나, 이 접근 방법은 스위칭 디바이스의 비용을 바람직하지 않게 증가시킬 수 있다.
[발명의 개요]
청구항들에서 더욱 완전하게 설명되는, 실질적으로 도면들 중 적어도 하나의 도면에 도시된 및/또는 그와 관련해서 설명되는, 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스.
도 1은 본 발명의 하나의 실시예에 따른 예시적인 스위칭 디바이스를 포함하는 예시적인 통신 시스템의 다이어그램을 나타내는 도면.
도 2는 본 발명의 하나의 실시예에 따른 예시적인 스위칭 디바이스를 나타내는 도면.
도 3a는 본 발명의 하나의 실시예에 따른 예시적인 스위칭 디바이스에 대한 예시적인 LC 회로의 다이어그램을 나타내는 도면.
도 3b는 본 발명의 하나의 실시예에 따른 예시적인 스위칭 디바이스에 대한 예시적인 LC 회로의 다이어그램을 나타내는 도면.
도 3c는 본 발명의 하나의 실시예에 따른 예시적인 스위칭 디바이스에 대한 예시적인 LC 회로의 다이어그램을 나타내는 도면.
도 3d는 본 발명의 하나의 실시예에 따른 예시적인 스위칭 디바이스에 대한 예시적인 LC 회로의 다이어그램을 나타내는 도면.
도 4는 본 발명의 또 다른 실시예에 따른 예시적인 스위칭 디바이스의 다이어그램을 나타내는 도면.
본 발명은 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스에 관한 것이다. 이하의 설명은 본 발명의 구현에 관한 특정한 정보를 포함한다. 본 기술 분야에 숙련된 자는 본 발명이 본 출원에서 구체적으로 설명된 것과는 상이한 방식으로 구현될 수 있다는 것을 알 것이다. 또한, 본 발명의 특정한 상세들의 일부분은 본 발명을 불명료하게 하지 않기 위해 설명되지 않는다. 본 출원에서 설명되지 않은 특정한 상세들은 본 기술 분야에 통상의 지식을 가진 자의 지식 내에 있다.
본 출원의 도면들 및 그들의 수반하는 상세한 설명은 단지 본 발명의 예시적인 실시예들에 관한 것이다. 간결함을 유지하기 위해, 본 발명의 원리들을 이용하는 본 발명의 다른 실시예들은 본 출원에서 구체적으로 설명되지 않고 본 도면들에 의해 구체적으로 예시되지 않는다.
도 1은 본 발명의 하나의 실시예에 따른 통신 시스템(100)의 블록도를 나타낸다. 본 기술 분야에 통상의 지식을 가진 자에게 명백한, 특정한 상세들 및 특징들은 도 1에서 제외되었다. 통신 시스템(100)은 스위칭 암들(104 및 106)을 포함하는 스위칭 디바이스(102), 안테나(108), 송신 라인(110), 듀플렉서들(duplexers)(112 및 114), 전력 증폭기들(116 및 118), 및 LNA들(low noise amplifiers)(120 및 122)을 포함한다. 통신 시스템(100)은, 예를 들면, 무선 통신 시스템일 수 있고 GSM, W-CDMA(Wideband Code Division Multiple Access), 또는 다른 적합한 통신 표준들을 이용할 수 있다. 스위칭 디바이스(102)는 RF 스위칭 디바이스와 같은 고주파수 스위칭 디바이스일 수 있고, 스위칭 암(104)이 선택될 때 듀플렉서(112)를 안테나(108)에 연결하거나 또는 스위칭 암(106)이 선택될 때 듀플렉서(114)를 안테나(108) 연결하도록 구성될 수 있다. 다른 실시예들에서, 스위칭 디바이스(102)는 세 개 이상의 스위칭 암들을 포함할 수 있다.
도 1에 도시된 바와 같이, 안테나(108)는, 스위칭 디바이스(102)의 공유된 출력을 형성하는, 노드(124)에서의 스위칭 암들(104 및 106)의 출력들에 송신 라인(110)에 의해 연결된다. 또한 도 1에 도시된, 스위칭 암(104)의 입력은 라인(126)을 통해 듀플렉서(112)의 안테나 포트에 연결되고, 듀플렉서(112)의 송신 포트는 전력 증폭기(116)의 출력에 연결되고, 듀플렉서(112)의 수신 포트는 LNA(120)의 입력에 연결된다. 또한 도 1에 도시된, 스위칭 암(106)의 입력은 라인(128)을 통해 듀플렉서(114)의 안테나 포트에 연결되고, 듀플렉서(114)의 송신 포트는 전력 증폭기(118)의 출력에 연결되고, 듀플렉서(114)의 수신 포트는 LNA(122)의 입력에 연결된다. 전력 증폭기들(116 및 118) 각각은 특정 통신 대역에서의 동작을 위한 상이한 주파수를 갖는 RF 신호를 제공한다. 예를 들면, 전력 증폭기(116)는 GSM 저 대역에서의 동작을 위한 900.0 MHz 신호를 제공할 수 있고 전력 증폭기(118)는 GSM 고 대역에서의 동작을 위한 1800.00 MHz 신호를 제공할 수 있다.
통신 시스템(100)의 동작 동안, 스위칭 디바이스(102)의 스위칭 암(104)이 선택되고, 즉, 활성화되고, 스위칭 암(106)이 비활성화되거나 또는 그 반대로 스위칭 암(104)이 비활성화되고 스위칭 암(106)이 활성화된다. 스위칭 암(104)이 활성화되고 스위칭 암(106)이 비활성화될 때, 전력 증폭기(116)에 의해 출력되는, 송신 신호(130)는 스위칭 암(104)을 통해 스위칭 디바이스(102)의 입력으로부터 안테나(108)에 연결된다. 스위칭 디바이스(102)의, IMD3(third-order intermodulation distortion) 성능과 같은, IMD(intermodulation distortion) 성능은, (또한 단순히 블로커 신호(blocker signal)(132)로 칭해지기도 하는) 대역 외 블로커 신호(out-of-band blocker signal)(132)와 같은, 대역 외 블로커 신호에 의해 불리하게 영향받을 수 있다. 송신 라인(110)을 통해 안테나(108)로부터 스위칭 디바이스(102)의 출력에 연결될 수 있는, 블로커 신호(132)는 스위칭 암(104)의 송신 신호(130)와 결합되어 IMD3 생성물(product)을 형성할 수 있다. IMD3 생성물이 LNA(120)의 수신 주파수 대역에 있다면, IMD3 생성물은, 스위칭 암(104) 및 듀플렉서(112)를 통해 안테나(108)로부터 LNA(120)로 연결되는, 수신 신호(134)와 간섭할 수 있다.
스위칭 디바이스(102)와 같은, 스위칭 디바이스에 의해 생성된 IMD3 생성물은, 안테나(108)와 같은, 안테나와 스위칭 디바이스 사이에서 발생할 수 있는 위상 천이(phase shift)에 의해 영향받을 수 있다. 예를 들면, IMD3 생성물은 안테나와 스위칭 디바이스 사이의 위상 천이의 일부 각도, 예를 들면, 45.0도, 105.0도, 및 180.0도에 대해서는 감소될 수 있지만, IMD3 생성물은 위상 천이의 다른 각도, 예를 들면, 0.0도, 75.0도, 및 150.0도에 대해서는 증가될 수 있다. 그러나, 통신 시스템(100)과 같은, 특정한 응용에서, 안테나(108)와 같은, 안테나와, 스위칭 디바이스(102)와 같은, 스위칭 디바이스 사이의 위상 천이는, 예를 들면, 안테나를 스위칭 디바이스에 연결하는, 송신 라인(110)과 같은, 송신 라인의 임피던스에 의해 고정될 수 있다.
본 발명의 실시예에서, 스위칭 디바이스(102)는 적어도 두 개의 선택가능한 위상 천이 모드들 중 하나에서 동작할 수 있다. 제1 위상 천이 모두가 선택될 때, 예를 들면, 선택된 스위칭 암의 (도 1에 도시되지 않은) 제1 위상 천이 스위칭 브랜치가 활성화될 수 있고 선택된 스위칭 암의 (도 1에 도시되지 않은) 제2 위상 천이 스위칭 브랜치가 비활성화될 수 있다. 제2 위상 천이 모드가 선택될 때, 예를 들면, 선택된 스위칭 암의 제1 위상 천이 스위칭 브랜치가 비활성화될 수 있고, 제2 위상 천이 스위칭 브랜치가 비활성화될 수 있다. 스위칭 디바이스(102)의 선택된 스위칭 암의 제1 위상 천이 스위칭 브랜치는, 예를 들면, 45.0 도와 같은, 미리 결정된 양만큼 스위칭 디바이스의 위상을 천이시킬 수 있는, (도 1에 도시되지 않은) 위상 천이기를 포함할 수 있다. 선택된 스위칭 암의 제2 위상 천이 스위칭 브랜치는 약 0.0 도의 위상 천이를 제공하는 많은 수의 직렬-연결된(series-coupled) FET들을 포함할 수 있다. 즉, 제2 위상 천이 스위칭 브랜치의 직렬-연결된 FET들은 스위칭 디바이스의 위상을 현저하게 천이시키거나 또는 변경하지 않는다.
본 실시예에서, IMD3은, 블로커 신호(132)와 같은, 대역 외 블로킹 신호의 최대 량의 감쇠를 제공하는 선택된 스위칭 암의 특정한 위상 천이 모드를 선택함으로써 감소될 수 있다. 예를 들면, 선택된 스위칭 암의 제1 위상 천이 스위칭 브랜치가 제2 위상 천이 스위칭 브랜치보다 블로커 신호의 더 큰 감쇠를 제공하면, 제1 위상 천이 모드가 선택될 수 있고, 그 반대로 선택된 스위칭 암의 제2 위상 천이 스위칭 브랜치가 제1 위상 천이 스위칭 브랜치보다 블로커 신호의 더 큰 감쇠를 제공하면, 제2 위상 천이 모드가 선택될 수 있다. 따라서, 본 발명의 스위칭 디바이스(102)의 실시예는 스위칭 디바이스의 선택된 스위칭 암의 대응하는 위상 천이 스위칭 브랜치를 활성화하도록 적어도 두 개의 위상 천이 모드들 중 하나를 적절히 선택함으로써, 감소된 IMD3, 즉, 증가된 IMD3 성능을 위해 유리하게 튜닝될 수 있다. 본 발명의 스위칭 디바이스의 실시예들은 도 2 및 4에 관하여 아래에 더 설명된다.
도 2는 본 발명의 하나의 실시예에 따른 스위칭 디바이스(202)의 개략적인 다이어그램을 나타낸다. 도 2에서, 스위칭 디바이스(202) 및 스위칭 암들(204 및 206)은, 각각, 도 1의 통신 시스템(100)의 스위칭 디바이스(102) 및 스위칭 암들(104 및 106)에 대응한다. 스위칭 디바이스(202)는, 스위칭 블록(208) 및 위상 천이 스위칭 브랜치들(210 및 212)을 포함하는, 스위칭 암(204), 및 스위칭 블록(214) 및 위상 천이 스위칭 브랜치들(216 및 218)을 포함하는, 스위칭 암(206)을 포함한다. 스위칭 디바이스(202)는 또한 신호 입력들(220 및 222) 및 (본 출원에서 "공유된 출력"으로서도 칭해지고 도 1의 공유된 출력 노드(124)에 대응하는) 신호 출력(224), 및 제어 전압 입력들(226, 228, 230, 232, 234, 및 236)을 포함한다. 스위칭 디바이스(202)는 단일 반도체 다이 상에 제조될 수 있다.
도 2에 도시된 바와 같이, 스위칭 암들(204 및 206)은 스위칭 디바이스(202)의 신호 출력(224)과 각각의 신호 입력들(220 및 222) 사이에 연결된다. 스위칭 암(204)에서, 스위칭 블록(208)의 제1 단자는 노드(238)에서 신호 출력(224)에 연결되고, 스위칭 블록(208)의 제2 단자는 노드(240)에서 위상 천이 스위칭 브랜치들(210 및 212)의 제1 단자들에 연결되고, 위상 천이 스위칭 브랜치들(210 및 212)의 제2 단자들은 노드(242)에서 신호 입력(220)에 연결된다. 따라서, 위상 천이 스위칭 브랜치들(210 및 212)은 노드들(240 및 242) 사이에서 병렬로 연결된다.
또한 도 2에 도시된, 스위칭 블록(208)은, 노드들(238 및 240) 사이에 직렬로 함께 연결된, FET(242)와 같은, 다수의 FET들을 포함한다. 스위칭 블록(208) 내의 각각의 FET는, 예를 들면, NFET일 수 있다. 본 실시예에서, 스위칭 블록(208)은 네 개의 FET들을 포함할 수 있다. 다른 실시예들에서, 스위칭 블록(208)은 두 개 이상의 직렬-연결된 FET들을 포함할 수 있다. 스위칭 블록(208)에서, 저항(244)과 같은, 저항은 각 FET의 게이트를 노드(248)에서의 제어 전압 입력(226)에 연결하고, 저항(246)과 같은, 저항은 각 FET의 드레인과 소스 사이에 연결된다. 스위칭 블록(208)은 또한, FET(242)의 드레인과 게이트 사이에 연결된, 커패시터(250)를 포함한다.
또한 도 2에 도시된, 위상 천이 스위칭 브랜치(210)는, FET(254)의 소스에 연결된 출력 단자 및 FET(256)의 드레인에 연결된 출력 단자를 갖는, 위상 천이기(252)를 포함한다. 위상 천이 스위칭 브랜치(210)에서, 저항(244)과 같은, 저항은 각각의 FET들(254 및 256)의 게이트를 노드(258)에서의 제어 전압 입력(228)에 연결하고, 저항(246)과 같은, 저항은 각각의 FET들(254 및 256)의 드레인과 소스 사이에 연결된다. 위상 천이기(252)는, 예를 들면, 파이(Pi)-형 또는 T-형 저역 통과 필터(low pass filter)와 같은, 저역 통과 필터일 수 있는, LC 회로일 수 있다. LC 회로는 요망되는 각도의 위상 천이, 예를 들면 45.0 도 위상 천이를 제공하도록 선택되는 값들을 갖는 인덕터들 및 커패시터들의 배열을 포함할 수 있다. 다른 실시예들에서, 위상 천이기(252)는, 인덕터 또는 커패시터와 같은, 단일 위상 천이 컴포넌트를 포함할 수 있다. 위상 천이 스위칭 브랜치(210)는 또한, FET(256)의 게이트와 소스 사이에 연결된, 커패시터(250)와 같은, 커패시터를 포함한다. FET들(254 및 256) 각각은, 예를 들면, NFET일 수 있다. 다른 실시예들에서, 위상 천이 스위칭 브랜치(210)는 위상 천이기(252)의 입력 및/또는 출력 단자들에 더 연결되는 두 개 이상의 직렬-연결된 FET들을 포함할 수 있다.
또한 도 2에 도시된, 위상 천이 스위칭 브랜치(212)는, 노드들(240 및 242) 사이에 직렬로 연결된, FET들(260 및 262)을 포함한다. 위상 천이 스위칭 브랜치(212)에서, 저항(244)과 같은, 저항은 각각의 FET들(260 및 262)의 게이트를 노드(264)에서의 제어 전압 입력(230)에 연결하고, 저항(246)과 같은, 저항은 각각의 FET들(260 및 262)의 드레인과 소스 사이에 연결된다. 위상 천이 스위칭 브랜치(212)는 또한, FET(262)의 게이트와 소스 사이에 연결된, 커패시터(250)와 같은, 커패시터를 포함한다. FET들(260 및 262) 각각은, 예를 들면, NFET일 수 있다. 본 실시예에서, 위상 천이 스위칭 브랜치(212)는 두 개의 직렬-연결된 FET들을 포함할 수 있다. 하나의 실시예에서, 위상 천이 스위칭 브랜치(212)는 세 개 이상의 직렬-연결된 FET들을 포함할 수 있다.
또한 도 2에 도시된, 스위칭 암(206)에서, 스위칭 블록(214)의 제1 단자는 노드(238)에서 신호 출력(224)에 연결되고, 스위칭 블록(214)의 제2 단자는 노드(266)에서 위상 천이 스위칭 브랜치들(216 및 218)의 제1 단자들에 연결되고, 위상 천이 스위칭 브랜치들(216 및 218)의 제2 단자들은 노드(268)에서 신호 입력(222)에 연결된다. 또한 도 2에 도시된, 스위칭 블록(214)은, 노드들(238 및 266) 사이에 직렬로 함께 연결된, FET(270)와 같은, 많은 수의 FET들을 포함한다. 스위칭 블록(214) 내의 각각의 FET는, 예를 들면, NFET일 수 있다. 본 실시예에서, 스위칭 블록(214)은 네 개의 FET들을 포함할 수 있다. 다른 실시예들에서, 스위칭 블록(214)은 두 개 이상의 직렬-연결된 FET들을 포함할 수 있다. 스위칭 블록(214)에서, 저항(272)과 같은, 저항은 각 FET의 게이트를 노드(274)에서의 제어 전압 입력(232)에 연결하고, 저항(276)과 같은, 저항은 각 FET의 드레인과 소스 사이에 연결된다. 스위칭 블록(214)은 또한, FET(270)의 드레인과 게이트 사이에 연결된, 커패시터(278)를 포함한다.
또한 도 2에 도시된, 위상 천이 스위칭 브랜치(216)는, FET(282)의 소스에 연결된 출력 단자 및 FET(284)의 드레인에 연결된 출력 단자를 갖는, 위상 천이기(280)를 포함한다. 위상 천이 브랜치(216)에서, 저항(272)과 같은, 저항은 각각의 FET들(282 및 284)의 게이트를 노드(286)에서의 제어 전압 입력(234)에 연결하고, 저항(276)과 같은, 저항은 각각의 FET들(282 및 284)의 드레인과 소스 사이에 연결된다. 위상 천이기(280)는, 예를 들면, 파이(Pi)-형 또는 T-형 저역 통과 필터와 같은, 저역 통과 필터일 수 있는, LC 회로일 수 있다. LC 회로는 요망되는 각도의 위상 천이, 예를 들면 45.0 도 위상 천이를 제공하도록 선택되는 값들을 갖는 인덕터들 및 커패시터들의 배열을 포함할 수 있다. 다른 실시예들에서, 위상 천이기(280)는, 인덕터 또는 커패시터와 같은, 위상 천이 컴포넌트를 포함할 수 있다.
본 실시예에서, 위상 천이기(280)는 위상 천이 스위칭 브랜치(210)의 위상 천이기(252)와 동일한 각도의 위상 천이를 제공할 수 있다. 또 다른 실시예에서, 위상 천이기(280)는 위상 천이기(252)에 비해 상이한 각도의 위상 천이를 제공할 수 있다. 위상 천이 스위칭 브랜치(216)는 또한 FET(284)의 게이트와 소스 사이에 연결된, 커패시터(278)와 같은, 커패시터를 포함한다. FET들(282 및 284) 각각은, 예를 들면, NFET일 수 있다. 다른 실시예들에서, 위상 천이 스위칭 브랜치(216)는 위상 천이기(280)의 입력 및/또는 출력 단자들에 더 연결되는 두 개 이상의 직렬-연결된 FET들을 포함할 수 있다.
또한 도 2에 도시된, 위상 천이 스위칭 브랜치(218)는, 노드들(266 및 268) 사이에 직렬로 연결된, FET들(288 및 290)을 포함한다. 위상 천이 스위칭 브랜치(218)에서, 저항(272)과 같은, 저항은 각각의 FET들(288 및 290)의 게이트를 노드(292)에서의 제어 전압 입력(236)에 연결하고, 저항(276)과 같은, 저항은 각각의 FET들(288 및 290)의 드레인과 소스 사이에 연결된다. 위상 천이 스위칭 브랜치(218)는 또한, FET(290)의 게이트와 소스 사이에 연결된, 커패시터(278)와 같은, 커패시터를 포함한다. FET들(288 및 290) 각각은, 예를 들면, NFET일 수 있다. 본 실시예에서, 위상 천이 스위칭 브랜치(218)는 두 개의 직렬-연결된 FET들을 포함할 수 있다. 하나의 실시예에서, 위상 천이 스위칭 브랜치(218)는 세 개 이상의 직렬-연결된 FET들을 포함할 수 있다.
스위칭 암(204)에서, 제어 전압 입력들(226, 228 및 230) 각각은 각 스위칭 블록(208) 및 위상 천이 스위칭 브랜치들(210 및 212)을 선택, 즉, 활성화하기 위한 VH(high control voltage), 또는 비활성화하기 위한 VL(low control voltage)을 수신할 수 있다. 유사하게, 스위칭 암(206)에서, 제어 전압 입력들(232, 234 및 236) 각각은 각 스위칭 블록(214) 및 위상 천이 스위칭 브랜치들(216 및 218)을 선택하기 위한 VH 또는 비활성화하기 위한 VL을 수신할 수 있다. VH는, 예를 들면, 대략 3.0 볼트와 대략 7.0 볼트 사이에 있을 수 있고, VL은, 예를 들면, 대략 0.0 볼트일 수 있다. 제어 전압 입력들(228, 230, 234, 및 236)은 본 출원에서 "위상 선택 단자들"의 예들이고, 또한 "위상 선택 단자들"로서 칭해진다.
스위칭 디바이스(202)의 동작은 도 1의 통신 시스템(100)을 참고로 하여 이제 설명될 것인데, 여기에서 안테나(108)는 송신 라인(110)에 의해 스위칭 디바이스(202)의 신호 출력(224)에 연결되고 전력 증폭기(116)로부터의 송신 신호(130)는 듀플렉서(112)를 통해 스위칭 디바이스(202)의 신호 입력(220)에 연결된다. 이 후의 설명을 위해, 스위칭 디바이스(202)는 스위칭 암(204)이 선택되고, 즉, 활성화되고, 스위칭 암(206)이 선택되지 않는, 즉, 비활성화되는 동작 상태에 있다. 그러나, 이후의 설명은 또한 스위칭 암(206)이 선택되고 스위칭 암(204)이 비활성화된 스위칭 디바이스(202)의 동작 상태에 적용될 수도 있다.
스위칭 암(204)은 VH, 즉, 고 제어 전압을 제어 전압 입력(226)에 인가하여 스위칭 블록(208)을 활성화하고 두 개의 위상 천이 모드들 중 하나를 선택함으로써 선택될 수 있다. 예를 들면, 제1 위상 천이 모드는 VH를 제1 위상 선택 단자, 즉, 제어 전압 입력(228)에 인가하여 위상 천이 스위칭 브랜치(210)를 활성화하고 VL, 즉, 저 제어 전압을 제2 위상 선택 단자, 즉, 제어 전압 입력(230)에 인가하여 위상 천이 스위칭 브랜치(212)를 비활성화함으로써 선택될 수 있다. 예를 들면, 제2 위상 천이 모드는 VL을 제1 위상 선택 단자에 인가하여 위상 천이 스위칭 브랜치(210)를 비활성화하고 VH를 제2 위상 선택 단자에 인가하여 위상 천이 스위칭 브랜치(212)를 활성화함으로써 선택될 수 있다.
전술한 바와 같이, 대역 외 블로커 신호, 예를 들면, 안테나(108)로부터 신호 출력(224)에 연결되는, 도 1의 블로커 신호(132)와, 신호 입력(220)에 연결된, 송신 신호(130) 사이의 상호 작용의 결과로서 스위칭 디바이스(202)에 의해 생성된 IMD3(third-order intermodulation distortion)는 안테나(108)와 신호 입력(220) 사이의 위상 천이에 의해 영향받는다. 예를 들면, 안테나(108)와 신호 입력(220) 사이의 45.0 도의 위상 천이는 더 낮은 레벨의 IMD3을 발생시킬 수 있지만, 75.0 도의 위상 천이는 더 높은 레벨의 IMD3을 발생시킬 수 있다. 본 실시예에서, 스위칭 디바이스(202)는 블로커 신호(132)의 더 큰 감쇠를 발생시키는, 그에 따라, 더 낮은 레벨의 IMD3을 제공하는, 위상 천이 모드를 어느 것이든지 선택함으로써 튜닝될 수 있다. 제1 위상 천이 모드에서는, 위상 천이 스위칭 브랜치(210)가 활성화되고, 그에 따라 위상 천이기(252)에 의해 제공되는 미리 결정된 양의 위상 천이가 안테나(108)와 신호 입력(220) 사이에 현존하는 양의 위상 천이에 더해지게 한다. 제2 위상 천이 모드에서는, 위상 천이 스위칭 브랜치(212)가 활성화되고, 그에 따라 실질적으로 0.0 도의 위상 천이를 안테나(108)와 신호 입력(220) 사이의 현존하는 위상 천이에 더한다.
스위칭 암(204)이 선택될 때, 스위칭 암(206)은 VL을 제어 전압 입력들(232, 234 및 236)에 인가하여 각 스위칭 블럭(214) 및 위상 천이 스위칭 브랜치들(216 및 218)을 비활성화함으로써 비활성화될 수 있다. 스위칭 암(204)이 선택될 때, 신호 입력(220)은 신호 입력(220)에서의 RF 신호, 예를 들면, 송신 신호(130)가 (어떤 위상 천이 모드가 선택되는지에 따라) 위상 천이 스위칭 브랜치(210) 또는 위상 천이 스위칭 브랜치(212) 중 하나와 스위칭 블록(208)을 통해 신호 출력(224)으로 통과하게 되도록 신호 출력(224)에 연결된다. 신호 출력(224)에서의 RF 신호는 스위칭 블록(214)의 각 FET의 게이트/드레인과 게이트/소스 접합들 사이에서 동등하게 분할되는, 노드(238)에서의 피크 RF 전압(Vrf)을 제공한다. 스위칭 블록(214)(또는 스위칭 암(206)이 선택될 때 스위칭 블록(208))은, 스위칭 블록의 FET들의 게이트/드레인 및 게이트/소스 접합들에서의 전압이 FET 바이어스 전압을 핀치-오프(pinch-off) 전압에 도달하게 하여, 이에 따라, 고조파 발생(harmonic generation)을 증가시키고 IMD 성능을 감소시키는 것을 방지하도록 충분한 수의 직렬-연결된 FET들을 요구한다.
종래의 스위칭 디바이스는 두 개의 스위칭 암들을 포함할 수 있는데, 여기에서 각 스위칭 암은 많은 수의 직렬-연결된 FET들을 포함할 수 있다. 하나의 접근 방법에서, IMD3은 각 스위칭 암의 FET들의 수를 증가시킴으로써 종래의 스위칭 디바이스에서 감소될 수 있다. 그러나, 이 접근 방법은 바람직하지 않게 다이 크기를 증가시키고 스위칭 디바이스의 신호 손실을 증가시킬 수 있다. 또 다른 접근 방법에서, 비활성화된 스위칭 암의 FET들의 바이어스 전압이 핀치-오프 전압에 도달하지 못하게 방지함으로써 IMD3을 감소시킬 수 있는, 선택된 스위칭 암을 활성화하는 데에 이용되는 제어 전압을 증가시키기 위해 차지 펌프가 이용될 수 있다. 그러나, 차지 펌프는 비용 및 다이 크기를 증가시킬 수 있고 구현을 위해 복잡한 기술을 요구할 수 있다.
감소된 IMD3를 위해 스위칭 디바이스를 튜닝하는 선택가능한 위상 천이 모드들을 제공함으로써, 본 발명의 스위칭 디바이스는, 종래의 스위칭 디바이스에서 IMD3을 감소시키기 위해 종래의 접근 방법들을 이용하는 것으로부터 발생할 수 있는, 증가된 비용, 다이 크기, 및 신호 손실 및 구현 복잡화와 같은, 바람직하지 않은 효과들을 회피하면서 증가된 IMD3 성능을 유리하게 달성한다.
도 3a는 본 발명의 하나의 실시예에 따른 LC 회로(300)의 개략적인 다이어그램을 나타낸다. LC 회로(300)는, 도 2의 스위칭 디바이스(202)와 같은, 본 발명의 스위칭 디바이스의 실시예의 위상 천이 스위칭 브랜치에서 이용되는, 위상 천이기들(252 및 280)과 같은, 위상 천이기의 구현을 나타낸다. LC 회로(300)는 입력 단자(302) 및 출력 단자(304)를 갖고 인덕터(306) 및 커패시터들(308 및 310)을 포함하는 파이(Pi)-형 저역 통과 필터인데, 여기에서 인덕터(306)는 파이(Pi)-형 구성으로 커패시터들(308 및 310) 사이에 연결된다. 인덕터(306) 및 커패시터들(308 및 310)의 값들은 본 발명의 스위칭 디바이스의 실시예에서 요망되는 위상 천이를 제공하기 위해 선택될 수 있다.
도 3b는 본 발명의 하나의 실시예에 따른 LC 회로(320)의 개략적인 다이어그램을 나타낸다. LC 회로(320)는 도 2의 스위칭 디바이스(202)와 같은, 본 발명의 스위칭 디바이스의 실시예의 위상 천이 스위칭 브랜치에서 이용되는, 위상 천이기들(252 및 280)과 같은, 위상 천이기의 구현을 나타낸다. LC 회로(320)는 입력 단자(322) 및 출력 단자(324)를 갖고 커패시터(326) 및 인덕터들(328 및 330)을 포함하는 파이(Pi)-형 저역 통과 필터인데, 여기에서 커패시터(326)는 파이(Pi)-형 구성으로 인덕터들(328 및 330) 사이에 연결된다. 커패시터(326) 및 인덕터들(328 및 330)의 값들은 본 발명의 스위칭 디바이스의 실시예에서 요망되는 위상 천이를 제공하기 위해 선택될 수 있다.
도 3c는 본 발명의 하나의 실시예에 따른 LC 회로(350)의 개략적인 다이어그램을 나타낸다. LC 회로(350)는 도 2의 스위칭 디바이스(202)와 같은, 본 발명의 스위칭 디바이스의 실시예의 위상 천이 스위칭 브랜치에서 이용되는, 위상 천이기들(252 및 280)과 같은, 위상 천이기의 구현을 나타낸다. LC 회로(350)는 입력 단자(352) 및 출력 단자(354)를 갖고 커패시터(360) 및 인덕터들(356 및 358)을 포함하는 T-형 저역 통과 필터인데, 여기에서 커패시터(360)는 T-형 구성으로 인덕터들(356 및 358) 사이에 연결된다. 커패시터(360) 및 인덕터들(356 및 358)의 값들은 본 발명의 스위칭 디바이스의 실시예에서 요망되는 위상 천이를 제공하기 위해 선택될 수 있다.
도 3d는 본 발명의 하나의 실시예에 따른 LC 회로(370)의 개략적인 다이어그램을 나타낸다. LC 회로(370)는, 도 2의 스위칭 디바이스(202)와 같은, 본 발명의 스위칭 디바이스의 실시예의 위상 천이 스위칭 브랜치에서 이용되는, 위상 천이기들(252 및 280)과 같은, 위상 천이기의 구현을 나타낸다. LC 회로(370)는 입력 단자(372) 및 출력 단자(374)를 갖고 커패시터들(376 및 378) 및 인덕터(380)를 포함하는 T-형 저역 통과 필터인데, 여기에서 인덕터(380)는 T-형 구성으로 커패시터들(376 및 378) 사이에 연결된다. 커패시터들(376 및 378) 및 인덕터(380)의 값들은 본 발명의 스위칭 디바이스의 실시예에서 요망되는 위상 천이를 제공하기 위해 선택될 수 있다.
도 4는 본 발명의 하나의 실시예에 따른 스위칭 디바이스(400)의 개략적인 다이어그램을 나타낸다. 도 4에서, 스위칭 디바이스(400)의 스위칭 블록들(408 및 414) 및 비-위상 천이 브랜치들(412 및 418)은, 각각, 도 2의 스위칭 디바이스(202)의 스위칭 블록들(208 및 214) 및 비-위상 천이 브랜치들(212 및 218)에 대응한다. 또한, 각 위상 천이 스위칭 브랜치가 제공하는 위상 천이의 양을 제외하면, 스위칭 디바이스(400)의 위상 천이 스위칭 브랜치들(420 및 422) 각각은 스위칭 디바이스(202)의 위상 천이 스위칭 브랜치(210)에 대응하고 스위칭 디바이스(400)의 위상 천이 스위칭 브랜치들(424 및 426) 각각은 스위칭 디바이스(202)의 위상 천이 스위칭 브랜치(216)에 대응한다. 스위칭 디바이스(400)는, 안테나(108)와 같은, 안테나에, 듀플렉서들(112 및 114)과 같은, 두 개 이상의 듀플렉서들을 선택적 연결하도록, 도 1의 통신 시스템(100)과 같은, 통신 시스템에서 이용될 수 있다. 스위칭 디바이스(400)는 또한 감소된 IMD3을 갖는 고주파 스위칭 디바이스를 요구하는 다른 응용들에서 이용될 수도 있다.
스위칭 디바이스(400)는, 스위칭 블록(408), 위상 천이 스위칭 브랜치들(412, 420 및 422)을 포함하는, 스위칭 암(404), 및 스위칭 블록(414) 및 위상 천이 스위칭 브랜치들(418, 424, 및 426)을 포함하는, 스위칭 암(406)을 포함한다. 스위칭 디바이스(400)는 또한 신호 입력들(428 및 430) 및, 본 출원에서 "공유된 출력"으로도 칭해지는, 신호 출력(432), 및 제어 전압 입력들(434, 436, 438, 440, 442, 444, 446 및 448)을 포함한다. 제어 전압 입력들(436, 438, 440, 444, 446 및 448)은 또한 본 출원에서 "위상 선택 단자들"로서 칭해지기도 한다. 스위칭 디바이스(400)는 단일 반도체 다이 상에 제조될 수 있다.
도 4에 도시된 바와 같이, 스위칭 암들(404 및 406)은 스위칭 디바이스(400)의 신호 출력(432)과 각각의 신호 입력들(428 및 430) 사이에 연결된다. 스위칭 암(404)에서, 스위칭 블록(408)은 노드들(450 및 452) 사이에서 연결되고 위상 천이 스위칭 브랜치들(412, 420 및 422)은 노드(452)와 노드(454)에서의 신호 입력(428) 사이에서 병렬로 연결된다. 위상 천이 스위칭 브랜치들(420 및 422)은, 상이한 각도의 위상 천이를 제공할 수 있는, 각각의 위상 천이기들(462 및 460)을 포함한다. 스위칭 암(406)에서, 스위칭 블록(414)은 노드들(450 및 456) 사이에 연결되고, 위상 천이 스위칭 브랜치들(418, 424, 및 426)은 노드(456)와 노드(458)에서의 신호 입력(430) 사이에서 병렬로 연결된다. 위상 천이 스위칭 브랜치들(424 및 426)은, 상이한 각도의 위상 천이를 제공할 수 있는, 각각의 위상 천이기들(466 및 464)을 포함한다. 위상 천이기들(460, 462, 464 및 466) 각각은, 예를 들면, 각 도면들(3a, 3b, 3c 및 3d)의 LC 회로들(300, 320, 350 또는 370)과 같은, LC 회로를 포함할 수 있다. 다른 실시예들에서, 위상 천이기들(460, 462, 464 및 466) 각각은, 인덕터 또는 커패시터와 같은, 위상 천이 컴포넌트를 포함할 수 있다.
스위칭 디바이스(202)와 달리, 스위칭 디바이스(400)는 각 스위칭 암에서 추가 위상 천이 스위칭 브랜치를 포함한다. 따라서, 동작 동안에, 스위칭 디바이스의 IMD를 감소시키기 위해 스위칭 디바이스(202)에 비하여 스위칭 디바이스(400)에서 추가 위상 천이 모드가 선택될 수 있다. 스위칭 디바이스(400)에서, 스위칭 암(404)은 VH, 즉, 고 제어 전압을 제어 전압 입력(434)에 인가하여 스위칭 블록(408)을 활성화하고 세 개의 위상 천이 모드들 중 하나를 선택함으로써 선택될 수 있다. 예를 들면, 제1 위상 천이 모드는 VH를 제1 위상 선택 단자, 즉, 제어 전압 입력(436)에 인가하여 위상 천이 스위칭 브랜치(412)를 활성화함으로써 선택될 수 있고, 제2 위상 천이 모드는 VH를 제2 위상 선택 단자, 즉, 제어 전압 입력(438)에 인가하여 위상 천이 스위칭 브랜치(422)를 활성화함으로써 선택될 수 있고, 또는 제3 위상 천이 모드는 VH를 제3 위상 선택 단자, 즉, 제어 전압 입력(440)에 인가하여 위상 천이 스위칭 브랜치(420)를 활성화함으로써 선택될 수 있다. 특정한 위상 천이 모드가 선택될 때, 선택되지 않은 위상 천이 스위칭 브랜치들은 선택되지 않은 위상 천이 스위칭 브랜치들의 각각의 위상 선택 단자들에 VL을 인가함으로써 비활성화될 수 있다.
제1 위상 천이 모드는 대략 0.0 도의 위상 천이를 제공할 수 있고, 제2 위상 천이 모드는 위상 천이 스위칭 브랜치(422)의 위상 천이기(460)에 의해 결정되는 위상 천이를 제공할 수 있고, 제3 위상 천이 모드는 위상 천이 스위칭 브랜치(420)의 위상 천이기(462)에 의해 결정되는 위상 천이를 제공할 수 있다. 추가적인 위상 천이기를 갖는 추가적인 위상 천이 스위칭 브랜치를 이용함으로써, 스위칭 디바이스(400)는 도 2의 스위칭 디바이스(202)에 비해 더 작은 위상 조절 스텝을 제공할 수 있다. 그 결과, 스위칭 디바이스(400)의 위상은, IMD3과 같은, 감소된 IMD를 달성하도록 더욱 정교하게 튜닝될 수 있다. 스위칭 디바이스(400)는 또한 스위칭 디바이스(200)에 관해 전술한 바와 같은 유사한 이점들을 제공한다. 다른 실시예들에서, 본 발명의 스위칭 디바이스는 네 개 이상의 위상 천이 모드들을 포함할 수 있다.
따라서, 도 1, 2, 및 4의 실시예에서 전술한 바와 같이, 본 발명은 다수의 선택 가능한 위상 천이 모드들을 갖는 선택 가능한 스위칭 암들을 갖는, 고주파 스위칭 디바이스와 같은, 스위칭 디바이스를 제공한다. 선택된 스위칭 암에서 위상 천이 모드들 중 하나를 적절히 선택함으로써, 본 발명의 스위칭 디바이스의 위상은 스위칭 디바이스에서 IMD3를 유리하게 감소시키도록 튜닝될 수 있다.
본 발명의 상기 설명으로부터 다양한 기법들이 본 발명의 범주를 벗어나지 않고 본 발명의 개념들을 구현하기 위해 이용될 수 있다는 것이 명백하다. 또한, 본 발명은 특정한 실시예들을 구체적으로 참고하여 설명되었지만, 본 기술 분야에 통상의 지식을 가진 자는 본 발명의 정신 및 범주로부터 벗어나지 않고 형태 및 상세에서 변경들이 행해질 수 있다는 것을 알 것이다. 따라서, 설명된 실시예들은 모든 면에서 제한하는 것이 아닌 예시적인 것으로서 간주되어야 한다. 본 발명이 본원에 설명된 특정한 실시예들에 제한되지 않고 본 발명의 범주를 벗어나지 않고 많은 재배열들, 변경들, 및 치환들이 가능하다는 것도 이해되어야 한다.
따라서, 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스가 설명되었다.

Claims (20)

  1. 스위칭 디바이스에서 상호 변조 왜곡(intermodulation distortion)을 감소시키기 위해 적어도 두 개의 위상 천이 모드들 사이에서 선택하기 위한 위상 선택 단자들을 갖는 스위칭 디바이스로서,
    제1 위상 천이 스위칭 브랜치(phase shifting switching branch)의 제1 위상 천이기(phase shifter)를 활성화(enabling)함으로써 상기 스위칭 디바이스의 제1 위상 천이 모드를 선택하는 제1 위상 선택 단자; 및
    제2 위상 천이 스위칭 브랜치를 활성화함으로써 상기 스위칭 디바이스의 제2 위상 천이 모드를 선택하는 제2 위상 선택 단자
    를 포함하고,
    상기 상호 변조 왜곡은 상기 제1 및 제2 위상 천이 모드들 중 하나를 선택함으로써 감소되는 스위칭 디바이스.
  2. 제1항에 있어서,
    상기 스위칭 디바이스의 출력과 상기 제1 및 제2 위상 천이 스위칭 브랜치들 사이에 직렬로 연결된 복수의 FET들을 더 포함하는 스위칭 디바이스.
  3. 제1항에 있어서,
    상기 제1 위상 천이기는 상기 제1 위상 천이 스위칭 브랜치에서 두 개의 FET들 사이에 연결되는 스위칭 디바이스.
  4. 제1항에 있어서,
    상기 제1 위상 천이기는 LC 회로를 포함하는 스위칭 디바이스.
  5. 제1항에 있어서,
    상기 제2 위상 천이 스위칭 브랜치는 적어도 두 개의 직렬-연결된 FET들을 포함하는 스위칭 디바이스.
  6. 제1항에 있어서,
    상기 스위칭 디바이스의 입력은 듀플렉서(duplexer)에 연결되는 스위칭 디바이스.
  7. 제1항에 있어서,
    상기 스위칭 디바이스의 출력은 안테나에 연결되는 스위칭 디바이스.
  8. 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스로서,
    상기 스위칭 디바이스의 제1 입력 및 공유된 출력에 연결된 제1 스위칭 암(switching arm)
    을 포함하고,
    상기 제1 스위칭 암은 병렬로 연결된 복수의 위상 천이 스위칭 브랜치들을 포함하고, 상기 복수의 위상 천이 스위칭 브랜치들 중 제1 위상 천이 스위칭 브랜치는 제1 위상 천이기를 포함하고;
    상기 복수의 위상 천이 스위칭 브랜치들 중 하나는 상기 스위칭 디바이스의 상기 상호 변조 왜곡을 감소시키기 위해 선택되는 스위칭 디바이스.
  9. 제8항에 있어서,
    상기 제1 스위칭 암은 상기 공유된 출력과 상기 복수의 위상 천이 스위칭 브랜치들 사이에 직렬로 연결된 복수의 FET들을 더 포함하는 스위칭 디바이스.
  10. 제8항에 있어서,
    상기 제1 위상 천이기는 상기 제1 위상 천이 스위칭 브랜치에서 두 개의 FET들 사이에 연결되는 스위칭 디바이스.
  11. 제8항에 있어서,
    상기 복수의 위상 천이 브랜치들 중 제2 위상 천이 브랜치는 직렬로 연결된 복수의 FET들을 포함하는 스위칭 디바이스.
  12. 제8항에 있어서,
    상기 제1 위상 천이기는 LC 회로를 포함하는 스위칭 디바이스.
  13. 제8항에 있어서,
    상기 제1 위상 천이기는 커패시터 및 인덕터로 구성되는 그룹으로부터 선택되는 스위칭 디바이스.
  14. 제8항에 있어서,
    상기 복수의 위상 천이 스위칭 브랜치들 중 제2 위상 천이 스위칭 브랜치는 제2 위상 천이기를 포함하는 스위칭 디바이스.
  15. 제8항에 있어서,
    상기 스위칭 디바이스의 제2 입력 및 상기 공유된 출력에 연결된 제2 스위칭 암을 더 포함하는 스위칭 디바이스.
  16. 제8항에 있어서,
    상기 공유된 출력은 안테나에 연결되는 스위칭 디바이스.
  17. 통신 시스템으로서,
    안테나와 적어도 하나의 듀플렉서 사이에 연결된 스위칭 디바이스를 포함하고, 상기 스위칭 디바이스는,
    상기 스위칭 디바이스의 제1 입력 및 공유된 출력에 연결된 제1 스위칭 암
    을 포함하고,
    상기 제1 스위칭 암은 병렬로 연결된 복수의 위상 천이 스위칭 브랜치들을 포함하고, 상기 복수의 위상 천이 스위칭 브랜치들 중 제1 위상 천이 스위칭 브랜치는 제1 위상 천이기를 포함하고,
    상기 복수의 위상 천이 스위칭 브랜치들 중 하나는 상기 스위칭 디바이스의 상호 변조 왜곡을 감소시키기 위해 선택되는 통신 시스템.
  18. 제17항에 있어서,
    상기 통신 시스템은 GSM 및 W-CDMA로 구성되는 그룹으로부터 선택된 통신 표준을 이용하는 통신 시스템.
  19. 제17항에 있어서,
    상기 제1 위상 천이기는 상기 제1 위상 천이 스위칭 브랜치에서 두 개의 FET들 사이에 연결되는 통신 시스템.
  20. 제17항에 있어서,
    상기 제1 위상 천이기는 LC 회로를 포함하는 통신 시스템.
KR1020107003285A 2007-07-13 2008-07-03 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스 KR101479802B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/827,847 US7817966B2 (en) 2007-07-13 2007-07-13 Switching device with reduced intermodulation distortion
US11/827,847 2007-07-13
PCT/US2008/008241 WO2009011761A2 (en) 2007-07-13 2008-07-03 Switching device with reduced intermodulation distortion

Publications (2)

Publication Number Publication Date
KR20100051813A true KR20100051813A (ko) 2010-05-18
KR101479802B1 KR101479802B1 (ko) 2015-01-06

Family

ID=40252676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003285A KR101479802B1 (ko) 2007-07-13 2008-07-03 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스

Country Status (4)

Country Link
US (1) US7817966B2 (ko)
KR (1) KR101479802B1 (ko)
CN (1) CN101743691A (ko)
WO (1) WO2009011761A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047733A (ko) * 2016-09-26 2019-05-08 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 애플리케이션들을 위한 주-보조 전계 효과 트랜지스터 구성들

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
JP4659826B2 (ja) * 2004-06-23 2011-03-30 ペレグリン セミコンダクター コーポレーション Ｒｆフロントエンド集積回路
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7808342B2 (en) * 2006-10-02 2010-10-05 Skyworks Solutions, Inc. Harmonic phase tuning filter for RF switches
US7646260B2 (en) * 2007-07-13 2010-01-12 Skyworks Solutions, Inc. Switching device with selectable phase shifting modes for reduced intermodulation distortion
EP2568608B1 (en) 2008-02-28 2014-05-14 Peregrine Semiconductor Corporation Method and Apparatus for use in Digitally Tuning a Capacitor in an Integrated Circuit Device
US8994452B2 (en) 2008-07-18 2015-03-31 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US7872533B2 (en) * 2009-06-03 2011-01-18 Peregrine Semiconductor Corporation Leakage current reduction in a power regulator
US8487706B2 (en) * 2010-01-25 2013-07-16 Peregrine Semiconductor Corporation Stacked linear power amplifier with capacitor feedback and resistor isolation
US8350624B2 (en) 2010-09-01 2013-01-08 Peregrine Semiconductor Corporation Amplifiers and related biasing methods and devices
US8368462B2 (en) 2010-10-06 2013-02-05 Peregrine Semiconductor Corporation Method, system, and apparatus for RF switching amplifier
US8995944B2 (en) * 2010-12-09 2015-03-31 Rf Micro Devices, Inc. Radio frequency switch for suppressing intermodulation
US9264053B2 (en) 2011-01-18 2016-02-16 Peregrine Semiconductor Corporation Variable frequency charge pump
US8706070B2 (en) 2011-03-15 2014-04-22 Rf Micro Devices, Inc. RF system for reducing intermodulation (IM) products
EP2828972A1 (en) * 2012-03-19 2015-01-28 Galtronics Corporation Ltd. Broadband matching circuits
US10461799B2 (en) 2012-11-08 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated transmitter and receiver front end module, transceiver, and related method
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters
CN103280621B (zh) * 2013-05-03 2015-12-23 安徽四创电子股份有限公司 五等分功分器
JP6166608B2 (ja) * 2013-07-18 2017-07-19 太陽誘電株式会社 スイッチ装置およびモジュール
GB2526197B (en) 2014-04-11 2020-11-18 Skyworks Solutions Inc Circuits and methods related to radio-frequency receivers having carrier aggregation
US10009054B2 (en) 2015-05-28 2018-06-26 Skyworks Solutions, Inc. Impedance matching integrous signal combiner
US9960737B1 (en) 2017-03-06 2018-05-01 Psemi Corporation Stacked PA power control
US11296410B2 (en) * 2018-11-15 2022-04-05 Skyworks Solutions, Inc. Phase shifters for communication systems

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095285A (en) 1990-08-31 1992-03-10 Texas Instruments Incorporated Monolithically realizable harmonic trapping circuit
US5528196A (en) 1995-01-06 1996-06-18 Spectrian, Inc. Linear RF amplifier having reduced intermodulation distortion
US5644268A (en) 1995-01-06 1997-07-01 Spectrian, Inc. Feed forward RF amplifier for combined signal and error amplification
JP3393395B2 (ja) 1995-09-11 2003-04-07 日本電気エンジニアリング株式会社 歪み補償回路
US6163713A (en) 1997-03-07 2000-12-19 Nec Corporation High frequency transmission line capable of improving an intermodulation distortion characteristic in a high frequency device
US5969582A (en) 1997-07-03 1999-10-19 Ericsson Inc. Impedance matching circuit for power amplifier
US6560443B1 (en) 1999-05-28 2003-05-06 Nokia Corporation Antenna sharing switching circuitry for multi-transceiver mobile terminal and method therefor
US7180758B2 (en) 1999-07-22 2007-02-20 Mks Instruments, Inc. Class E amplifier with inductive clamp
CN1233100C (zh) 2000-12-27 2005-12-21 松下电器产业株式会社 高频开关、双频带高频开关、三频带高频开关和无线电通信设备
US6829471B2 (en) 2001-03-07 2004-12-07 Andrew Corporation Digital baseband receiver in a multi-carrier power amplifier
US6803502B2 (en) * 2001-03-23 2004-10-12 Advanta Usa, Inc. Soybean variety AP98041-2-333
JP2002368553A (ja) 2001-06-08 2002-12-20 Mitsubishi Electric Corp 高周波増幅器およびそれを用いた無線送信装置
JP3874241B2 (ja) 2001-07-27 2007-01-31 株式会社ルネサステクノロジ 電子部品および設計方法
JP2003087007A (ja) 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6806767B2 (en) 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit
US6642578B1 (en) 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
US6803680B2 (en) 2002-09-13 2004-10-12 Mia-Com, Inc. Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
US7076216B2 (en) 2002-09-17 2006-07-11 Hitachi Metals, Ltd. High-frequency device, high-frequency module and communications device comprising them
EP1427115A1 (en) 2002-12-06 2004-06-09 TDK Corporation Antenna switching circuit
JP2005006072A (ja) 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
US7098755B2 (en) 2003-07-16 2006-08-29 Analog Devices, Inc. High power, high linearity and low insertion loss single pole double throw transmitter/receiver switch
US7547993B2 (en) 2003-07-16 2009-06-16 Autoliv Asp, Inc. Radiofrequency double pole single throw switch
JP3810011B2 (ja) 2003-08-08 2006-08-16 Ｔｄｋ株式会社 高周波スイッチモジュールおよび高周波スイッチモジュール用多層基板
KR100548130B1 (ko) 2004-02-21 2006-02-02 삼성전자주식회사 광대역 튜너블 대역통과필터 및 이를 이용한 다중밴드광대역 튜너블 대역통과필터
US7660562B2 (en) 2004-06-21 2010-02-09 M/A-Com Technology Solutions Holdings, Inc. Combined matching and filter circuit
US7248120B2 (en) 2004-06-23 2007-07-24 Peregrine Semiconductor Corporation Stacked transistor method and apparatus
US7098759B2 (en) 2004-10-19 2006-08-29 Alpha Networks Inc. Harmonic spurious signal suppression filter
US7418251B2 (en) 2004-12-23 2008-08-26 Freescale Semiconductor, Inc. Compact radio frequency harmonic filter using integrated passive device technology
JPWO2006109731A1 (ja) * 2005-04-08 2008-11-20 松下電器産業株式会社 高周波増幅器、および送受信システム
JP2006304013A (ja) * 2005-04-21 2006-11-02 Matsushita Electric Ind Co Ltd スイッチ回路
US7391283B2 (en) 2005-11-29 2008-06-24 Tdk Corporation RF switch
US7492209B2 (en) 2006-04-17 2009-02-17 Skyworks Solutions, Inc. High-frequency switching device with reduced harmonics
US7459988B1 (en) 2006-09-18 2008-12-02 Rf Micro Devices, Inc. High linearity wide dynamic range radio frequency antenna switch
US7417515B2 (en) 2006-05-15 2008-08-26 Jaalaa, Inc. On-chip TX/RX antenna switching
US7839234B2 (en) 2006-10-02 2010-11-23 Skyworks Solutions, Inc. Switching module with harmonic phase tuning filter
US7808342B2 (en) 2006-10-02 2010-10-05 Skyworks Solutions, Inc. Harmonic phase tuning filter for RF switches
US7890063B2 (en) * 2006-10-03 2011-02-15 Samsung Electro-Mechanics Systems, methods, and apparatuses for complementary metal oxide semiconductor (CMOS) antenna switches using body switching in multistacking structure
US7479844B2 (en) 2006-10-13 2009-01-20 The Boeing Company Method to improve characteristics of PIN diode switches, attenuators, and limiters by control of nodal signal voltage amplitude
US7843280B2 (en) * 2006-12-01 2010-11-30 Samsung Electro-Mechanics Company Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
JP2008187661A (ja) 2007-01-31 2008-08-14 Nec Electronics Corp 移相器、ビット移相器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047733A (ko) * 2016-09-26 2019-05-08 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 애플리케이션들을 위한 주-보조 전계 효과 트랜지스터 구성들

Also Published As

Publication number Publication date
WO2009011761A2 (en) 2009-01-22
CN101743691A (zh) 2010-06-16
KR101479802B1 (ko) 2015-01-06
WO2009011761A3 (en) 2009-03-19
US20090015508A1 (en) 2009-01-15
US7817966B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
US7817966B2 (en) Switching device with reduced intermodulation distortion
US7808342B2 (en) Harmonic phase tuning filter for RF switches
KR102566216B1 (ko) 조합가능한 필터들에 대한 적응형 튜닝 네트워크
KR101712269B1 (ko) 무선 주파수 스위치에 대한 시스템 및 방법
US7688158B2 (en) Digitally tuned, integrated baluns with enhanced linearity for multi-band radio applications
KR101752544B1 (ko) 무선 주파수 집적 회로에 대한 시스템 및 방법
US7839234B2 (en) Switching module with harmonic phase tuning filter
CN106664086B (zh) 用于射频开关应用的寄生补偿
KR101481852B1 (ko) 상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드를 갖는 스위칭 디바이스
US10778211B2 (en) Switching circuit and semiconductor module
US10998901B2 (en) RF switch with bypass topology
CN110858771A (zh) Rf切换
KR101721866B1 (ko) 위상 천이기 및 그 제어방법
CN115225073A (zh) 一种新型双模式切换开关
US20060035614A1 (en) Multi-port multi-band RF switch
US20240098906A1 (en) A circuit
CN112468130B (zh) 变压器式单刀双掷开关及射频集成电路
CN112332804A (zh) 毫米波衰减器电路
JP2009278461A (ja) スイッチ半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 5