KR20100046497A - A multilayer printed circuit board and a fabricating method the same - Google Patents

A multilayer printed circuit board and a fabricating method the same Download PDF

Info

Publication number
KR20100046497A
KR20100046497A KR1020080105356A KR20080105356A KR20100046497A KR 20100046497 A KR20100046497 A KR 20100046497A KR 1020080105356 A KR1020080105356 A KR 1020080105356A KR 20080105356 A KR20080105356 A KR 20080105356A KR 20100046497 A KR20100046497 A KR 20100046497A
Authority
KR
South Korea
Prior art keywords
bump
printed circuit
circuit board
paste
layer
Prior art date
Application number
KR1020080105356A
Other languages
Korean (ko)
Other versions
KR101022965B1 (en
Inventor
김병학
정다희
안용수
이창재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080105356A priority Critical patent/KR101022965B1/en
Publication of KR20100046497A publication Critical patent/KR20100046497A/en
Application granted granted Critical
Publication of KR101022965B1 publication Critical patent/KR101022965B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A multilayer printed circuit board and a manufacturing method thereof are provided to improve an interlayer signal connection by alternatively forming a paste bump and a fill-plated bump. CONSTITUTION: A multilayer printed circuit board comprises a first insulation layer(105) and a second insulation layer(117a-117d). First and second insulation layers are alternatively stacked. A paste bump(103) is formed on the first insulation layer. A fill-plated bump(113) is formed on the second insulation layer. A circuit layer is formed on the outermost second insulation layer. The paste bump is an Ag paste bump. The fill-plated bump is made of copper.

Description

다층 인쇄회로기판 및 그 제조방법{A multilayer printed circuit board and a fabricating method the same}A multilayer printed circuit board and a fabrication method the same

본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는, 페이스트 범프와 필도금 범프가 층간 교대로 형성된 다층 인쇄회로기판 및 그 제조방법에 관한 것이다. The present invention relates to a multilayer printed circuit board and a method of manufacturing the same, and more particularly, to a multilayer printed circuit board formed of alternating paste bumps and peel-plated bumps interlayer.

일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. In general, a printed circuit board is wired to one side or both sides of a board made of various thermosetting synthetic resins, and then the IC or electronic components are disposed and fixed on the board, and the electrical wiring is implemented to be coated with an insulator.

최근, 전자산업의 발달에 전자 부품의 고기능화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 박판화가 요구되고 있으며, 단면 인쇄회로기판에서 다층 인쇄회로기판(MLB)으로 발전하고 있다. In recent years, with the development of the electronics industry, the demand for high functionalization of electronic components is rapidly increasing, and printed circuit boards equipped with such electronic components are also required to have high density thinning, and have been developed from single-sided printed circuit boards to multilayer printed circuit boards (MLB). Doing.

도 1 내지 도 7에는 세미어디티브법을 이용하여 인쇄회로기판을 제조하는 종래기술에 따른 제조방법이 도시되어 있다. 이하, 도 1 내지 도 7을 참조하여 그 제조방법을 설명하면 다음과 같다. 1 to 7 illustrate a manufacturing method according to the prior art for manufacturing a printed circuit board using a semi-additive method. Hereinafter, the manufacturing method will be described with reference to FIGS. 1 to 7.

먼저, 도 1에 도시한 바와 같이, 소정의 회로패턴이 형성된 동박적층판(11) 의 양면에 절연층(12, 12')을 적층한다.First, as shown in FIG. 1, the insulating layers 12 and 12 'are laminated | stacked on both surfaces of the copper clad laminated board 11 in which the predetermined circuit pattern was formed.

다음, 도 2에 도시한 바와 같이, 절연층(12, 12')을 레이저를 이용하여 가공함으로써, 각층간의 회로 연결을 위한 비아홀(a)을 형성한다.Next, as illustrated in FIG. 2, the insulating layers 12 and 12 ′ are processed using a laser to form a via hole a for circuit connection between the layers.

다음, 도 3에 도시한 바와 같이, 각층간의 전기적 연결을 하고 절연층(12, 12') 표면에 회로패턴을 형성하기 위하여, 절연층(12, 12') 및 비아홀(a) 영역 등에 무전해 동도금층(13, 13')을 형성한다.Next, as shown in FIG. 3, in order to form an electrical connection between the layers and to form a circuit pattern on the surfaces of the insulating layers 12 and 12 ', the insulating layers 12 and 12' and the via hole a region are electroless Copper plating layers 13 and 13 'are formed.

다음, 도 4에 도시한 바와 같이, 상하 무전해 동도금층(13, 13')에 드라이 필름을 도포하고, 노광, 현상 공정에 의해 도금 레지스터 패턴(plating resist pattern)을 갖도록 패터닝한다. Next, as shown in FIG. 4, a dry film is apply | coated to the upper and lower electroless copper plating layers 13 and 13 ', and it patterned so that it may have a plating resist pattern by an exposure and a developing process.

다음, 도 5에 도시한 바와 같이, 도금 레지스트 패턴이 형성되지 않은 회로패턴 및 비아홀(a) 영역 등에 전해 동도금층(14, 14')을 형성한다.Next, as shown in FIG. 5, the electrolytic copper plating layers 14 and 14 'are formed in the circuit pattern and the via hole a region where the plating resist pattern is not formed.

다음, 도 6에 도시한 바와 같이, 드라이 필름(21a, 21a')을 박리한다. Next, as shown in FIG. 6, the dry films 21a and 21a 'are peeled off.

마지막으로 도 7에 도시한 바와 같이, 무전해 동도금층(13, 13') 및 전해 동도금층(14, 14')에 에칭액을 분무시킴으로써, 회로패턴 및 비아홀 (a) 영역을 제외한 부분의 무전해 동도금층(13, 13')을 제거한다.Finally, as shown in FIG. 7, the electroless copper plating layers 13 and 13 ′ and the electrolytic copper plating layers 14 and 14 ′ are sprayed with an etching solution to thereby electroless the portions except for the circuit pattern and the via hole (a) region. The copper plating layers 13 and 13 'are removed.

종래에는 이러한 공정을 반복하여 다층 인쇄회로기판을 제조하였다. Conventionally, this process was repeated to manufacture a multilayer printed circuit board.

그러나, 종래와 같은 공정에 의해 인쇄회로기판을 제조할 경우 층간연결을 위해 다수의 도금공정 및 비아홀 가공공정이 수반되어 제조공정 및 제조비용이 증가하는 문제점이 있었다.However, when manufacturing a printed circuit board by the same process as in the prior art, a number of plating processes and via hole processing processes are involved for interlayer connection, thereby increasing manufacturing processes and manufacturing costs.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은, 페이스트 범프와 필도금 범프를 층간 교대로 형성함으로써 간단한 제조공정에 의해 제조될 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다. The present invention was created to solve the problems of the prior art as described above, and an object of the present invention is to provide a multilayer printed circuit board which can be manufactured by a simple manufacturing process by alternately forming a paste bump and a plated bump. It is to provide a manufacturing method.

본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 다수의 절연층, 및 상기 절연층에 형성된 회로층 및 층간 연결을 위한 범프를 포함하고, 상기 범프는 페이스트 범프 및 필도금 범프가 각 층별로 교대로 형성되어 있는 것을 특징으로 하는 한다.According to a preferred embodiment of the present invention, a printed circuit board includes a plurality of insulating layers, and bumps for interconnecting circuit layers and layers formed on the insulating layers, wherein the bumps and paste-plating bumps alternate with each layer. It characterized in that it is formed as.

여기서, 상기 페이스트 범프는 Ag 페이스트 범프인 것을 특징으로 한다.Here, the paste bump is characterized in that the Ag paste bump.

또한, 상기 필도금 범프는 구리로 형성된 것을 특징으로 한다.In addition, the peel plating bump is characterized in that formed of copper.

또한, 상기 페이스트 범프는 상응하는 형상을 갖는 것을 특징으로 한다. In addition, the paste bump is characterized in that it has a corresponding shape.

본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판의 제조방법은, (A) 제1 절연층의 양면에 형성된 제1 회로층이 페이스트 범프를 통해 연결된 제1 기판을 제조하는 단계, (B) 상기 제1 기판의 회로층에 필도금 범프가 형성된 제2 기판을 제조하는 단계, (C) 상기 제1 기판을 중심으로 양면에 제2 기판 및 외층 금속층 순으로 배치하되, 사이에 제2 절연층을 배치한 상태에서 가압하여 일괄적층하는 단계, 및 (D) 상기 외층 금속층을 패터닝하여 외층 회로층을 형성하는 단계를 포함하 는 것을 특징으로 한다.In a method of manufacturing a multilayer printed circuit board according to a preferred embodiment of the present invention, (A) manufacturing a first substrate in which first circuit layers formed on both surfaces of the first insulating layer are connected through paste bumps, and (B) the Manufacturing a second substrate having a fill plating bump formed on a circuit layer of the first substrate, (C) arranging a second substrate and an outer metal layer on both surfaces of the first substrate, with a second insulating layer interposed therebetween Pressurizing and laminating in a batch, and (D) patterning the outer metal layer to form an outer circuit layer.

이때, 상기 (A) 단계는, (A1) 제1 금속층에 범프를 형성하는 단계, (A2) 상기 범프가 형성된 상기 제1 금속층에 절연층을 적층하는 단계, (A3) 상기 절연층 상에 제2 금속층을 적층하는 단계, 및 (A4) 상기 제1 금속층 및 제2 금속층을 패터닝하는 제1 및 제2 회로층을 단계를 포함하는 것을 특징으로 한다. In this case, the step (A), (A1) forming a bump on the first metal layer, (A2) laminating an insulating layer on the first metal layer having the bump, (A3) on the insulating layer Stacking two metal layers, and (A4) first and second circuit layers patterning the first metal layer and the second metal layer.

또한, 상기 (B) 단계는, (B1) 상기 절연층의 양면에 감광성 레지스트를 도포하는 단계, (B2) 상기 감광성 레지스트에 개구부를 형성하는 단계, (B3) 상기 개구부에 필도금 범프를 형성하는 단계, 및 (B4) 상기 감광성 레지스트를 제거하여 제2 기판을 제조하는 단계를 포함하는 것을 특징으로 한다.In addition, the step (B), (B1) applying a photosensitive resist on both sides of the insulating layer, (B2) forming an opening in the photosensitive resist, (B3) forming a fill plating bump in the opening And (B4) removing the photosensitive resist to produce a second substrate.

또한, 상기 페이스트 범프는 Ag 페이스트 범프인 것을 특징으로 한다.In addition, the paste bump is characterized in that the Ag paste bump.

또한, 상기 필도금 범프는 구리로 형성된 것을 특징으로 한다.In addition, the peel plating bump is characterized in that formed of copper.

또한, 상기 페이스트 범프는 상응하는 형상을 갖는 것을 특징으로 한다.In addition, the paste bump is characterized in that it has a corresponding shape.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다. The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may appropriately define the concept of a term in order to best describe its invention The present invention should be construed in accordance with the spirit and scope of the present invention.

본 발명에 따르면, 페이스트 범프와 필도금 범프를 교대로 형성함으로써 페이스트 범프로 연결된 층간 연결 구조보다 향상된 전기전도성을 제공하기 때문에 층간 신호 연결이 향상되게 된다. According to the present invention, the interlayer signal connection is improved because the alternating formation of the paste bump and the peel plating bump provides improved electrical conductivity than the interlayer connection structure connected by the paste bump.

또한, 본 발명에 따르면, 범프구조를 이용해 층간연결함으로써 적층 또는 비아홀 가공 공정이 줄어들어 제조시간 및 비용을 줄일 수 있게 된다. In addition, according to the present invention, it is possible to reduce the manufacturing time and cost by reducing the lamination or via hole processing process by interlayer connection using the bump structure.

또한, 본 발명에 따르면, 일괄 적층방식을 적용함으로써 제조공정이 단순화되고 리드타임을 줄일 수 있게 된다. In addition, according to the present invention, by applying a batch lamination method it is possible to simplify the manufacturing process and reduce the lead time.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. In this specification, the terms "first", "second", and the like are not used to indicate any quantity, order, or importance, but are used to distinguish the components from each other. However, it should be noted that the same components are provided with the same number as much as possible even though they are shown in different drawings. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.  Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

다층 인쇄회로기판의 구조Structure of Multilayer Printed Circuit Board

도 8은 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판의 개략적인 단면도이다. 이하, 도 8을 참조하여 본 실시예에 따른 다층 인쇄회로기판을 설명하기로 한다. 8 is a schematic cross-sectional view of a multilayer printed circuit board according to a preferred embodiment of the present invention. Hereinafter, a multilayer printed circuit board according to the present embodiment will be described with reference to FIG. 8.

본 실시예에 따른 다층 인쇄회로기판(100)은, 층간 연결을 위한 범프가 페이스트 범프(103) 및 필도금 범프(113)로 형성되되, 각 층별로 페이스트 범프(103) 및 필도금 범프(113)가 교대로 형성된 것을 특징으로 한다. In the multilayered printed circuit board 100 according to the present embodiment, bumps for interlayer connection are formed of the paste bumps 103 and the plated bumps 113, and the paste bumps 103 and the plated bumps 113 for each layer. ) Is alternately formed.

보다 구체적으로, 제1 절연층(105) 및 제2 절연층(117a, 117b, 117c, 117d)이 교대로 적층되어 있되, 제1 절연층(105)에는 회로층 연결을 위한 페이스트 범프(103)가 형성되고, 제2 절연층(117a, 117b, 117c, 117d)에는 회로층 연결을 위한 필도금 범프(113)가 형성되며, 최외층에는 외층 회로층(119a', 119b')이 형성된다. More specifically, the first insulating layer 105 and the second insulating layers 117a, 117b, 117c, and 117d are alternately stacked, and the first insulating layer 105 has paste bumps 103 for circuit layer connection. Is formed on the second insulating layers 117a, 117b, 117c, and 117d, and the plated bumps 113 for connecting the circuit layers are formed, and the outermost circuit layers 119a 'and 119b' are formed.

여기서, 제2 절연층(117a, 117b, 117c, 117d)에 형성된 페이스트 범프(103)는 상응하는 형상을 갖는다. 여기서, "상응하는 형상을 갖는다"의 의미는 그 형상(단면)이 동일함을 의미한다. 예를 들어, 도 8에 도시한 바와 같이, 페이스트 범프(103)는 모두 사다리꼴 단면 구조를 가지므로 대응하는 형상을 갖는다고 할 수 있다. Here, the paste bumps 103 formed on the second insulating layers 117a, 117b, 117c, and 117d have a corresponding shape. Here, "having a corresponding shape" means that the shape (cross section) is the same. For example, as shown in FIG. 8, since the paste bump 103 has a trapezoidal cross-sectional structure, it can be said that it has a corresponding shape.

여기서, 페이스트 범프(103)는 Ag 페이스트로 형성되고, 필도금 범프(113)는 구리로 형성되는 것이 바람직하다. Here, the paste bump 103 is preferably formed of Ag paste, and the fill plating bump 113 is preferably formed of copper.

다층 인쇄회로기판의 제조방법Manufacturing method of multilayer printed circuit board

도 9 내지 도 18을 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 설명하면 다음과 같다. 9 to 18, a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention will be described.

먼저, 도 9에 도시한 바와 같이, 제1 금속층(101)의 일면에 페이스트 범프(103)를 형성한다. First, as shown in FIG. 9, the paste bump 103 is formed on one surface of the first metal layer 101.

여기서, 페이스트 범프(103)는 예를 들어, 스크린 프린트(screen print) 방식에 의해 형성될 수 있다. 스크린 프린트는 개구부가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사 과정을 거쳐 범프를 인쇄하는 방식이다. 즉, 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고, 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 제1 금속층(101) 상에 전사되며, 원하는 모양과 높이로 형성하는 것이 가능하다. 물론, 다른 공지의 방법으로 페이스트 범프(103)를 인쇄하는 것 또한 본 발명의 범주 내에 포함된다 할 것이다. Here, the paste bump 103 may be formed by, for example, a screen print method. Screen printing is a method of printing a bump through a conductive paste transfer process through a mask having an opening. That is, the position of the opening part of a mask is aligned, and an electrically conductive paste is apply | coated to the upper surface of a mask. Then, when the conductive paste is pushed using a squeegee or the like, the conductive paste is extruded through the opening and transferred onto the first metal layer 101, thereby forming a desired shape and height. Of course, printing the paste bumps 103 by other known methods will also be included within the scope of the present invention.

한편, 페이스트 범프(103)를 구성하는 도전성 페이스트는 도전성이 있는 재료이면 사용 가능하며, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.Meanwhile, the conductive paste constituting the paste bump 103 can be used as long as it is a conductive material. For example, one of Ag, Pd, Pt, Ni, and Ag / Pd may be used.

다음, 도 10에 도시한 바와 같이, 페이스트 범프(103)가 인쇄된 제1 금속층(101)에 제1 절연층(105)을 적층한다. 이때, 제1 절연층(105)은 인쇄된 페이스트 범프(103)의 높이보다 작은 두께를 갖도록 형성하는 것이 바람직하며, 이는 접촉 또는 무접촉 방식에 의해 형성될 수 있다. Next, as shown in FIG. 10, the first insulating layer 105 is laminated on the first metal layer 101 on which the paste bump 103 is printed. At this time, the first insulating layer 105 is preferably formed to have a thickness smaller than the height of the printed paste bump 103, it may be formed by a contact or contactless method.

여기서, 접촉 방식은 페이스트 범프(103)가 인쇄된 제1 금속층(101)에 제1 절연층(105)을 적층하는 것이다. 여기서, 페이스트 범프(103)는 제1 절연층(105)을 관통하도록 제1 절연층(105) 보다 강도가 큰 것이 바람직하며, 제1 절연층(105)은 열가소성 수지 또는 열경화성 수지로 형성된 반경화 상태의 프리프레그가 바람직하다. 바람직하게는, 제1 절연층(105)은 페이스트 범프(103)의 높이보다 작은 두께를 가지므로, 페이스트 범프(103)는 그 높이만큼 제1 절연층(105)을 관통하게 된다. Here, the contact method is to laminate the first insulating layer 105 on the first metal layer 101 on which the paste bump 103 is printed. Here, the paste bump 103 is preferably greater in strength than the first insulating layer 105 so as to penetrate through the first insulating layer 105, and the first insulating layer 105 is semi-cured formed of a thermoplastic resin or a thermosetting resin. Prepreg in a state is preferable. Preferably, since the first insulating layer 105 has a thickness smaller than the height of the paste bump 103, the paste bump 103 penetrates the first insulating layer 105 by the height thereof.

한편, 비접촉 방식은 잉크젯 프린팅 방식에 의해 절연수지 분말을 코팅하는 것이다. 이 비접촉 방식은, 접촉방식에서 페이스트 범프(103)가 제1 절연층(105)을 관통함에 따라 힘을 받음으로써 발생할 수 있는 페이스트 범프(103)의 형상 변화 또는 페이스트 범프(103)와 제1 절연층(105) 사이의 미세한 간극의 발생과 같은 문제가 최소화되는 점에서 유용하다. On the other hand, the non-contact method is to coat the insulating resin powder by the inkjet printing method. This non-contact method is a change in the shape of the paste bump 103 or the first insulation and the paste bump 103 that may occur due to the force applied as the paste bump 103 penetrates the first insulating layer 105 in the contact method. This is useful in that problems such as the generation of fine gaps between the layers 105 are minimized.

다음, 도 11에 도시한 바와 같이, 제1 절연층(105) 상에 제2 금속층(107)을 적층한다. Next, as shown in FIG. 11, the second metal layer 107 is laminated on the first insulating layer 105.

여기서, 제2 금속층(107)은 진공상태에서 제1 절연층(105) 및 페이스트 범프(103)를 연화 온도 이상으로 가열하면서 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 가압함으로써 제1 절연층(105) 상에 적층된다. 이와 같이, 제2 금속층(107)을 가압함으로써 제2 금속층(107)은 페이스트 범 프(103)와 연결되게 된다.Here, the second metal layer 107 is pressurized by using a press plate such as a stainless plate having a flat surface while heating the first insulating layer 105 and the paste bump 103 at a softening temperature or higher in a vacuum state. It is laminated on the first insulating layer 105. As such, the second metal layer 107 is connected to the paste bump 103 by pressing the second metal layer 107.

다음, 도 12에 도시한 바와 같이, 제1 금속층(101) 및 제2 금속층(107)을 패터닝하여 제1 회로층(101a) 및 제2 회로층(107a)을 형성하여 제1 기판(109)을 제조한다.Next, as shown in FIG. 12, the first metal layer 101 and the second metal layer 107 are patterned to form the first circuit layer 101a and the second circuit layer 107a to form the first substrate 109. To prepare.

여기서, 제1 회로층(101a) 및 제2 회로층(107a)은 통상의 서브트랙티브(subtractive)법을 이용하여 형성된다. 즉, 제1 금속층(101) 및 제2 금속층(107) 상에 드라이 필름(dry film; DF)층을 적층하고, 노광, 현상 및 에칭 공정에 의해 제1 회로층(101a) 및 제2 회로층(107a)을 형성된다. Here, the first circuit layer 101a and the second circuit layer 107a are formed using a conventional subtractive method. That is, a dry film (DF) layer is laminated on the first metal layer 101 and the second metal layer 107, and the first circuit layer 101a and the second circuit layer are formed by an exposure, development, and etching process. 107a is formed.

이때, 제1 금속층(101) 및 제2 금속층(107)의 에칭에 사용되는 에칭액은 염화철(FeCl5) 부식액, 5염화동 부식액(CuCl5), 알칼리 부식액, 및 과산화수소/황산계(H2O5/H5SO4) 부식액 등이다.In this case, the etchant used to etch the first metal layer 101 and the second metal layer 107 may be iron chloride (FeCl 5 ) corrosion solution, copper pentoxide corrosion solution (CuCl 5 ), alkali corrosion solution, and hydrogen peroxide / sulfuric acid (H 2 O 5). / H 5 SO 4 ) corrosion solution.

다음, 도 13에 도시한 바와 같이, 제1 기판(109)의 양면에 감광성 레지스트(111)를 도포한다. 여기서, 감광성 레지스트(111)는 예를 들어, 드라이 필름이 사용될 수 있다. Next, as shown in FIG. 13, the photosensitive resist 111 is coated on both surfaces of the first substrate 109. Here, for example, a dry film may be used as the photosensitive resist 111.

다음, 도 14에 도시한 바와 같이, 감광성 레지스트(111)를 선택적으로 노광 및 현상하여 제1 회로층(101a) 및 제2 회로층(107a)을 노출시키는 개구부(111a)를 갖도록 감광성 레지스트 패턴을 형성한다. Next, as shown in FIG. 14, the photosensitive resist pattern is formed to have an opening 111a for selectively exposing and developing the photosensitive resist 111 to expose the first circuit layer 101a and the second circuit layer 107a. Form.

다음, 도 15에 도시한 바와 같이, 개구부(111a)에 필도금공정에 의해 필도금 범프(113)를 형성한다. 이때, 필도금 범프(113)는 구리로 형성되는 것이 바람직하다. Next, as shown in FIG. 15, the peeling bump 113 is formed in the opening part 111a by a peeling process. At this time, the peel plating bump 113 is preferably formed of copper.

다음, 도 16에 도시한 바와 같이, 감광성 레지스트(111)를 제거하여 제2 기판(115)을 제조한다. 본 실시예는 필 도금 공정에 의해 범프를 형성하기 때문에, 제1 기판(109)의 양면에 대칭적으로 필도금 범프(113)를 형성할 수 있게 된다. 만약, 제1 기판(109)을 기준으로 하면에 페이스트 범프를 형성하는 경우 페이스트 범프가 중력에 의해 제1 기판(109)으로부터 떨어지거나 그 형상이 무너질 수 있기 때문에 제1 기판(109)의 양면에 형성하는 것은 용이하지 않게 된다. Next, as shown in FIG. 16, the second substrate 115 is manufactured by removing the photosensitive resist 111. In this embodiment, since the bumps are formed by the peel plating process, the peeling bumps 113 can be formed symmetrically on both surfaces of the first substrate 109. If the paste bumps are formed on the lower surface of the first substrate 109, since the paste bumps may fall from the first substrate 109 due to gravity or the shape thereof may collapse, both surfaces of the first substrate 109 may be formed. It is not easy to form.

다음, 도 17에 도시한 바와 같이, 제1 기판(109)을 중심으로 양면에 제2 기판(115) 및 외층 금속층(119a, 119b) 순으로 배치하되, 그 사이에 제2 절연층(117a, 117b, 117c, 117d)을 배치한 상태에서 가압하여 일괄적층한다. 즉, 외층 금속층(119a), 제2 절연층(117a), 제2 기판(115), 제2 절연층(117b), 제1 기판(109), 제2 절연층(117c), 제2 기판(115), 제2 절연층(117d), 외층 금속층(119b) 순으로 배치한 상태에서 가압한다. Next, as shown in FIG. 17, the second substrate 115 and the outer metal layers 119a and 119b are disposed on both surfaces of the first substrate 109, with the second insulating layers 117a and 117a therebetween. It presses in the state which arrange | positioned 117b, 117c, and 117d, and laminates collectively. That is, the outer metal layer 119a, the second insulating layer 117a, the second substrate 115, the second insulating layer 117b, the first substrate 109, the second insulating layer 117c, and the second substrate ( 115), the second insulating layer 117d, and the outer layer metal layer 119b are pressed in the state arranged in this order.

다음, 도 18에 도시한 바와 같이, 외층 금속층(119a, 119b)을 패터닝하여 외층 회로층(119a', 119b')을 형성한다. 이때, 외층 회로층(119a', 119b')은 서브트랙티브 공정에 의해 형성가능하다. Next, as illustrated in FIG. 18, the outer metal layers 119a and 119b are patterned to form the outer circuit layers 119a 'and 119b'. At this time, the outer circuit layers 119a 'and 119b' can be formed by a subtractive process.

여기서, 외층 회로층(119a', 119b')은 통상의 서브트랙티브(subtractive)법을 이용하여 형성된다. 즉, 외층 금속층(119a, 119b) 상에 드라이 필름(dry film; DF)층을 적층하고, 노광, 현상 및 에칭 공정에 의해 외층 회로층(119a', 119b')을 형성된다. Here, the outer circuit layers 119a 'and 119b' are formed using a conventional subtractive method. That is, a dry film (DF) layer is laminated on the outer metal layers 119a and 119b, and the outer circuit layers 119a 'and 119b' are formed by an exposure, development and etching process.

이와 같은 제조공정에 의해 도 8에 도시한 다층 인쇄회로기판에 제조된다. By this manufacturing process, a multilayer printed circuit board shown in FIG. 8 is manufactured.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 다층 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the multilayered printed circuit board and the manufacturing method thereof according to the present invention are not limited thereto, and the present invention is applicable within the spirit of the present invention. It will be apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

도 1 내지 도 7은 종래기술에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도;1 to 7 are process cross-sectional views for explaining a method of manufacturing a printed circuit board according to the prior art;

도 8은 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판의 개략적인 단면도; 및 8 is a schematic cross-sectional view of a multilayer printed circuit board according to a preferred embodiment of the present invention; And

도 9 내지 도 18은 도 8에 도시된 다층 인쇄회로기판을 제조하는 방법을 설명하기 위한 공정단면도이다. 9 to 18 are cross-sectional views illustrating a method of manufacturing the multilayer printed circuit board illustrated in FIG. 8.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

101a : 제1 회로층 103 : 페이스트 범프101a: first circuit layer 103: paste bump

105 : 제1 절연층 107a : 제2 회로층105: first insulating layer 107a: second circuit layer

109 : 제1 기판 113 : 필도금 범프109: first substrate 113: peel plating bump

115 : 제2 기판 117a, 117b, 117c, 117d : 제2 절연층115: second substrate 117a, 117b, 117c, 117d: second insulating layer

119a', 119b' : 외층 회로층119a ', 119b': outer circuit layer

Claims (10)

다수의 절연층; 및 A plurality of insulating layers; And 상기 절연층에 형성된 회로층 및 층간 연결을 위한 범프Bumps for connecting circuits and layers formed on the insulating layer 을 포함하고, Including, 상기 범프는 페이스트 범프 및 필도금 범프가 각 층별로 교대로 형성되어 있는 것을 특징으로 하는 다층 인쇄회로기판.The bump is a multilayer printed circuit board, characterized in that the paste bump and the peel plating bump are formed alternately for each layer. 청구항 1에 있어서,The method according to claim 1, 상기 페이스트 범프는 Ag 페이스트 범프인 것을 특징으로 하는 다층 인쇄회로기판. The paste bump is a multi-layer printed circuit board, characterized in that the Ag paste bump. 청구항 1에 있어서,The method according to claim 1, 상기 필도금 범프는 구리로 형성된 것을 특징으로 다층 인쇄회로기판.The peel plating bump is formed of copper, multilayer printed circuit board. 청구항 1에 있어서,The method according to claim 1, 상기 페이스트 범프는 상응하는 형상을 갖는 것을 특징으로 하는 다층 인쇄회로기판. And wherein said paste bumps have a corresponding shape. (A) 제1 절연층의 양면에 형성된 제1 회로층이 페이스트 범프를 통해 연결된 제1 기판을 제조하는 단계;(A) manufacturing a first substrate having first circuit layers formed on both sides of the first insulating layer connected through paste bumps; (B) 상기 제1 기판의 회로층에 필도금 범프가 형성된 제2 기판을 제조하는 단계;(B) manufacturing a second substrate having a fill plating bump formed on a circuit layer of the first substrate; (C) 상기 제1 기판을 중심으로 양면에 제2 기판 및 외층 금속층 순으로 배치하되, 사이에 제2 절연층을 배치한 상태에서 가압하여 일괄적층하는 단계; 및 (C) arranging the second substrate and the outer metal layer on both surfaces of the first substrate in the order of the first substrate, and pressing and stacking the multilayer substrate by pressing in a state in which the second insulating layer is disposed therebetween; And (D) 상기 외층 금속층을 패터닝하여 외층 회로층을 형성하는 단계(D) patterning the outer metal layer to form an outer circuit layer 를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.Method of manufacturing a multilayer printed circuit board comprising a. 청구항 5에 있어서,The method according to claim 5, 상기 (A) 단계는,Step (A) is (A1) 제1 금속층에 범프를 형성하는 단계;(A1) forming a bump on the first metal layer; (A2) 상기 범프가 형성된 상기 제1 금속층에 절연층을 적층하는 단계;(A2) stacking an insulating layer on the bumped first metal layer; (A3) 상기 절연층 상에 제2 금속층을 적층하는 단계; 및(A3) depositing a second metal layer on the insulating layer; And (A4) 상기 제1 금속층 및 제2 금속층을 패터닝하는 제1 및 제2 회로층을 단계(A4) first and second circuit layers patterning the first metal layer and the second metal layer. 를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.Method of manufacturing a multilayer printed circuit board comprising a. 청구항 5에 있어서,The method according to claim 5, 상기 (B) 단계는, Step (B) is, (B1) 상기 절연층의 양면에 감광성 레지스트를 도포하는 단계;(B1) applying photosensitive resist on both sides of the insulating layer; (B2) 상기 감광성 레지스트에 개구부를 형성하는 단계;(B2) forming openings in the photosensitive resist; (B3) 상기 개구부에 필도금 범프를 형성하는 단계; 및 (B3) forming a fill plating bump in the opening; And (B4) 상기 감광성 레지스트를 제거하여 제2 기판을 제조하는 단계(B4) manufacturing a second substrate by removing the photosensitive resist 를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.Method of manufacturing a multilayer printed circuit board comprising a. 청구항 5에 있어서,The method according to claim 5, 상기 페이스트 범프는 Ag 페이스트 범프인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법. The paste bump is a method of manufacturing a multilayer printed circuit board, characterized in that the Ag paste bump. 청구항 5에 있어서,The method according to claim 5, 상기 필도금 범프는 구리로 형성된 것을 특징으로 다층 인쇄회로기판의 제조방법.The peel plating bump is a method of manufacturing a multilayer printed circuit board, characterized in that formed of copper. 청구항 5에 있어서,The method according to claim 5, 상기 페이스트 범프는 상응하는 형상을 갖는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법. The paste bump has a corresponding shape, characterized in that the manufacturing method of the multilayer printed circuit board.
KR1020080105356A 2008-10-27 2008-10-27 A multilayer printed circuit board and a fabricating method the same KR101022965B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080105356A KR101022965B1 (en) 2008-10-27 2008-10-27 A multilayer printed circuit board and a fabricating method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080105356A KR101022965B1 (en) 2008-10-27 2008-10-27 A multilayer printed circuit board and a fabricating method the same

Publications (2)

Publication Number Publication Date
KR20100046497A true KR20100046497A (en) 2010-05-07
KR101022965B1 KR101022965B1 (en) 2011-03-16

Family

ID=42273749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080105356A KR101022965B1 (en) 2008-10-27 2008-10-27 A multilayer printed circuit board and a fabricating method the same

Country Status (1)

Country Link
KR (1) KR101022965B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128584B1 (en) * 2010-08-30 2012-03-23 삼성전기주식회사 Manufacturing Method of Coreless Substrate for Package of Semiconductor, and Coreless Substrate Using the same
USD831789S1 (en) 2015-09-30 2018-10-23 Brita Lp Filter
KR20190044446A (en) * 2017-10-20 2019-04-30 삼성전기주식회사 Printed circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218528A (en) 2002-01-21 2003-07-31 Hitachi Kokusai Electric Inc Method of manufacturing printed board
KR100722605B1 (en) * 2005-09-02 2007-05-28 삼성전기주식회사 Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating
KR100722599B1 (en) * 2005-09-26 2007-05-28 삼성전기주식회사 All layer inner via hall printed circuit board and the manufacturing method that utilize the fill plating
KR100657410B1 (en) 2006-02-15 2006-12-14 삼성전기주식회사 Manufacturing multi-layer pcb

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128584B1 (en) * 2010-08-30 2012-03-23 삼성전기주식회사 Manufacturing Method of Coreless Substrate for Package of Semiconductor, and Coreless Substrate Using the same
USD831789S1 (en) 2015-09-30 2018-10-23 Brita Lp Filter
KR20190044446A (en) * 2017-10-20 2019-04-30 삼성전기주식회사 Printed circuit board
TWI806865B (en) * 2017-10-20 2023-07-01 南韓商三星電機股份有限公司 Printed circuit board

Also Published As

Publication number Publication date
KR101022965B1 (en) 2011-03-16

Similar Documents

Publication Publication Date Title
US9089082B2 (en) Printed circuit board with embedded component and method for manufacturing same
US9015936B2 (en) Method for manufacturing IC substrate
US20130161073A1 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
US20140102767A1 (en) Multi-layer type printed circuit board and method of manufacturing the same
KR20080037307A (en) Circuit board and method for manufacturing thereof
US20140318834A1 (en) Wiring board and method for manufacturing the same
JP2009224415A (en) Method of manufacturing multilayer wiring board, and intermediate product of multilayer wiring board,
US20120080401A1 (en) Method of fabricating multilayer printed circuit board
KR20100082600A (en) A printed circuit board and a fabricating method the same
KR101022965B1 (en) A multilayer printed circuit board and a fabricating method the same
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
KR101067204B1 (en) A printed circuit board and a fabricating method the same
KR20150061108A (en) The manufacturing method of printed circuit board
KR101148679B1 (en) Multilayer printed circuit board and manufacturing method thereof
KR100990567B1 (en) A landless printed circuit board and a fabricating method of the same
JP2014222733A (en) Printed wiring board and method for manufacturing the same
TWI635790B (en) Manufacturing method of wiring substrate
JP4503578B2 (en) Printed wiring board
KR100990613B1 (en) A printed circuit board and a fabricating method of the same
KR101093173B1 (en) A build-up printed circuit board with via-holes of stack type using bump structure and Manufacturing method of the same, Detachable Carrier using manufacturing method of the same
JP4492071B2 (en) Wiring board manufacturing method
JP2001144445A (en) Method for producing multilayer printed wiring board
JP4408135B2 (en) Printed wiring board and manufacturing method thereof
TW202339570A (en) Multilayer substrate, multilayer substrate production method, and electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee