KR20100043679A - 유기전계발광표시소자 및 그의 제조방법 - Google Patents

유기전계발광표시소자 및 그의 제조방법 Download PDF

Info

Publication number
KR20100043679A
KR20100043679A KR1020080102801A KR20080102801A KR20100043679A KR 20100043679 A KR20100043679 A KR 20100043679A KR 1020080102801 A KR1020080102801 A KR 1020080102801A KR 20080102801 A KR20080102801 A KR 20080102801A KR 20100043679 A KR20100043679 A KR 20100043679A
Authority
KR
South Korea
Prior art keywords
layer
metal
source
mask
photoresist pattern
Prior art date
Application number
KR1020080102801A
Other languages
English (en)
Inventor
이석우
강수혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080102801A priority Critical patent/KR20100043679A/ko
Publication of KR20100043679A publication Critical patent/KR20100043679A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기전계발광표시소자 및 그의 제조방법에 관한 것으로, 본 발명에 따른 유기전계발광표시소자는 기판 상에 게이트 라인과 데이터 라인의 교차로 정의된 영역에 각각 배열된 화소영역에 상기 게이트 배선과 데이터 배선에 연결된 스위칭 박막트랜지스터, 상기 스위칭 박막트랜지스터의 드레인 전극과 연결된 구동 박막트랜지스터, 상기 구동 박막트랜지스터의 소스전극과 연결된 캐패시터, 상기 구동 박막트랜지스터의 드레인 전극과 전기적으로 연결된 유기 전계 발광 다이오드 소자 및 상기 구동 박막트랜지스터의 소스전극와 연결되고, 메쉬형상의 전원배선이 위치된 유기전계발광표시소자에 있어서, 상기 화소영역에 형성된 화소전극 중에서 상기 구동박막 트랜지스터의 드레인전극과 접촉하는 화소전극 상에만 형성된 저항감소용 배선을 포함한다.
전압강하, 메쉬형상, 전원배선

Description

유기전계발광표시소자 및 그의 제조방법{Organic Electroluminescence Display Device And Method For Fabricating The Same}
본 발명은 유기전계발광표시소자 및 그의 제조방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시소자들이 개발되고 있다. 이러한 평판표시소자는 액정표시소자(Liquid Crystal Display : 이하, “LCD”라 함), 전계 방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하, “PDP”라 함)및 유기 전계 발광(Electro-luminescence;EL) 표시소자 등이 있다.
이들 중 PDP는 구조와 제조공정이 단순하기 때문에 경박 단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 이에 비하여, 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : 이하, “TFT”라 함)가 적용된 액티브 매트릭스 LCD는 반도체 공정을 이용하기 때문에 대화면화에 어렵고 백라이트 유닛으로 인하여 소비전력이 큰 단점이 있다. 또한, LCD는 편광필터, 프리즘시트, 확산판 등의 광학 소자들에 의해 광 손실이 많고 시야각이 좁은 특성이 있다.
이에 비하여, 전계 발광 표시소자는 발광층의 재료에 따라 무기 전계 발광 표시소자와 유기 전계 발광 표시소자로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
무기 전계 발광 표시소자는 유기 전계 발광 표시소자에 비하여 전력소모가 크고 고휘도를 얻을 수 없으며 R(Red), G(Green), B(Blue)의 다양한 색을 발광시킬 수 없다. 반면에, 유기 전계 발광 표시소자는 수십 볼트의 낮은 직류 전압에서 구동됨과 아울러, 빠른 응답속도를 가지고, 고휘도를 얻을 수 있으며 R, G, B의 다양한 색을 발광시킬 수 있어 차세대 평판 디스플레이소자에 적합하다.
이와 같은 유기전계발광표시소자의 기본 화소구조는 제1 방향으로 게이트 배선이 형성되고, 제1 방향과 교차되는 제2 방향으로 형성되며 서로 일정 간격 이격된 데이터 배선이 형성되어 하나의 서브 화소영역을 정의한다.
상기 각 화소영역에는 스위칭 박막트랜지스터, 구동 박막트랜지스터, 커패시터, 유기 전계 발광 다이오드 소자와 전원배선이 위치된다. 상기 전원 배선은 각 화소영역에 전원을 공급하며, 메쉬(mesh)형상 즉, 그물망 형태로 형성하여 상기 전원 배선의 저항을 균일하게 유지하여 전압강하 현상을 극복하도록 한다.
그러나, 상기와 같은 유기전계발광표시소자를 대면적으로 제작하게 되면, 메쉬형상 전원배선의 중심방향으로 갈수록 배선의 저항이 낮아지게 되어 전압강하 현상이 발생하고, 유기전계발광표시소자의 화질에 불균일을 초래할 수 있는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명에 따른 목적은 메쉬형상 전원배선의 저항이 낮아지는 것을 방지하여 전압강하 현상이 억제되는 유기전계발광표시소자 및 그의 제조방법을 제공함에 있다.
본 발명에 따른 유기전계발광표시소자는 기판 상에 게이트 라인과 데이터 라인의 교차로 정의된 영역에 각각 배열된 화소영역에 상기 게이트 배선과 데이터 배선에 연결된 스위칭 박막트랜지스터, 상기 스위칭 박막트랜지스터의 드레인 전극과 연결된 구동 박막트랜지스터, 상기 구동 박막트랜지스터의 소스전극과 연결된 캐패시터, 상기 구동 박막트랜지스터의 드레인 전극과 전기적으로 연결된 유기 전계 발광 다이오드 소자 및 상기 구동 박막트랜지스터의 소스전극와 연결되고, 메쉬형상의 전원배선이 위치된 유기전계발광표시소자에 있어서, 상기 화소영역에 형성된 화소전극 중에서 상기 구동박막 트랜지스터의 드레인전극과 접촉하는 화소전극 상에만 형성된 저항감소용 배선을 포함한다.
상기 저항감소용 배선은 Mo, Al, AlNd 및 Cu 중 어느 하나를 사용한다.
본 발명에 따른 유기전계발광표시소자의 제조방법은 기판 상에 버퍼층, 제1 반도체층, 제2 반도체층 및 소스/드레인전극용 금속층을 순차적으로 형성하는 단계와, 회절 노광마스크인 제1 마스크를 이용하여 상기 소스/드레인전극용 금속층, 제2 반도체층 및 제1 반도체층의 일부를 패터닝하여, 소스/드레인전극, 오믹콘택층 및 액티브층을 형성하는 단계와, 상기 소스/드레인전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 제2 마스크를 이용하여 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 기판 상에 보호막을 형성하고, 제3 마스크를 이용하여 상기 보호막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 콘택홀이 형성된 기판 상에 화소전극용 투명금속 및 저항감소용 금속을 순차적으로 형성하는 단계와, 회절 노광마스크인 제4 마스크를 이용하여 상기 화소전극용 투명금속 및 저항감소용 금속을 패터닝하여 화소전극 및 저항감소용 배선을 형성하는 단계를 포함한다.
상기 회절 노광마스크인 제1 마스크를 이용하여 상기 소스/드레인전극용 금속층, 제2 반도체층 및 제1 반도체층의 일부를 패터닝하여, 소스/드레인전극, 오믹콘택층 및 액티브층을 형성하는 단계는 상기 소스/드레인전극용 금속층 상에 제1 포토레지스트 패턴을 형성한 후, 상기 제1 포토레지스트 패턴을 식각 마스크로 소스/드레인전극용 금속층, 제2 반도체층 및 제1 반도체층을 식각하여 패터닝하는 단계와, 상기 제1 포토레지스트 패턴을 에싱하여 제2 포토레지스트 패턴을 형성하는단계와, 상기 제2 포토레지스트 패턴을 식각 마스크로 패터닝된 소스/드레인전극용 금속층, 제2 반도체층 및 제1 반도체층의 일부를 식각하는 단계를 포함한다.
상기 회절 노광마스크인 제4 마스크를 이용하여 상기 화소전극용 투명금속층 및 저항감소용 금속층을 패터닝하여 화소전극 및 저항감소용 배선을 형성하는 단계는 상기 저항감소용 금속층 상에 제3 포토레지스트 패턴을 형성한 후, 제3 포토레지스트 패턴을 식각 마스크로 화소전극용 투명금속층 및 저항감소용 금속층을 식각 하여 화소전극 및 저항감소용 금속패턴을 형성하는 단계와, 상기 제3 포토레지스트 패턴을 에싱하여 제4 포토레지스트 패턴을 형성하는 단계와, 상기 제4 포토레지스트 패턴을 식각 마스크로 상기 저항감소용 금속패턴을 식각하는 단계를 포함한다.
상기 저항감소용 배선은 Mo, Al, AlNd 및 Cu 중 어느 하나를 사용한다.
상기 제1 및 제2 반도체층은 비정질 실리콘을 고상결정화(SPC; Solid Phase Crystallization)방법, ELC(Excimer Laser Crystallization) 방법, 엑시머 레이저 어닐링(ELA ; Eximer Laser Annealing),금속유도결정화(MIC; Metal Induced Crystallization)방법 및 교번자기장결정화 방법(AMFC; Alternating Magnetic Field crystallization) 중 어느 하나를 사용하여 결정화하여 형성한다.
본 발명에 따른 유기전계발광표시소자 및 그의 제조방법은 각 화소영역에 배치된 화소전극과 접촉하도록 저항감소용 배선을 형성함으로써, 메쉬형상 전원배선의 저항이 낮아지는 것을 방지하여 전압강하 현상이 억제되어 유기전계발광표시소자의 균일한 화질을 구현할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 유기 전계발광표시소자 및 그의 제조방법을 설명하면 다음과 같다.
도 1은 본 발명에 따른 유기전계발광표시소자의 복수 개의 화소들을 도시한 등가회로도이다.
도 1에 도시된 바와 같이, 유기 전계 발광 표시소자는 기판 상에 게이트 라 인(11)과 데이터 라인(21)의 교차로 정의된 영역에 각각 배열된 화소영역(P)를 구비한다.
상기 각 화소영역(P)에는 상기 게이트 배선(11)과 데이터 배선(21)에 연결된 스위칭 박막트랜지스터(S-Tr), 상기 스위칭 박막트랜지스터(S-Tr)의 드레인 전극과 연결된 구동 박막트랜지스터(D-Tr), 상기 구동 박막트랜지스터(D-Tr)의 소스전극과 연결된 캐패시터(Cp), 상기 구동 박막트랜지스터(D-Tr)의 드레인 전극(50b)과 전기적으로 연결된 유기 전계 발광 다이오드 소자(E)와 상기 구동 박막트랜지스터(D-Tr)의 소스전극와 연결된 전원배선(31)이 위치된다.
또한, 상기 전원 배선(31)은 상기 게이트 배선(11)과 일정 간격을 두며, 평행하게 배치되면서 동시에 메쉬(mesh)형상 즉, 그물망 형태로 형성된다.
그리고 본 발명에 따른 유기전계발광표시소자는 도 2g에 도시된 바와 같이, 구동 박막 트랜지스터의 화소전극에 저항감소용 배선(118c)를 형성함으로써, 대면적의 유기전계발광표시소자 제작시 발생될 수 있는 메쉬형상 전원배선의 저항 불균일을 해소할 수 있게 되고, 이로 인해 전압강하 현상이 방지되고 유기전계발광표시소자의 화질에 불균일 방지할 수 있다.
이하에서는 본 발명에 따른 유기전계발광소자의 구동 박막 트랜지스터 제조방법에 대해 설명하고자 한다.
도 2a 내지 도 2j는 본 발명에 따른 유기전계발광표시소자용 구동 박막트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
도 2a에 도시된 바와 같이, 기판(100)상에 버퍼층(102), 제1 반도체층(104a) 및 제2 반도체층(104b), 소스/드레인전극용 금속층(106a) 및 제1 포토레지스트 패턴(202a)을 순차적으로 형성한다. 이어, 상기 제1 포토레지스트 패턴(202a)을 마스크로 식각하여 소스/드레인용 금속(106a), 제1 반도체층(104a) 및 제2 반도체층(104b)을 패터닝한다.
상기 버퍼층(102)은 실리콘 산화막(SiO2) 또는 실리콘질화막(SiNx)등의 무기 절연물질로 형성되고, 비정질 실리콘층을 폴리 실리콘층으로 결정화하는 과정에서 기판(100) 내부에 존재하는 알칼리 이온, 예를 들면, 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는 데, 이러한 알칼리 이온에 의해 폴리 실리콘층의 막질 특성이 저하되는 것을 방지하기 위해 형성된다.
그리고, 상기 제1 반도체층(104a) 및 제2 반도체층(104b)은 상기 버퍼층(102) 상에 비정질 실리콘을 전면에 증착한 후, 결정화하여 폴리 실리콘층을 형성한다. 이때, 상기 비정질 실리콘의 결정화는 고상결정화(SPC ; Solid Phase Crystallization)방법, ELC(Excimer Laser Crystallization) 방법, 엑시머 레이저 어닐링(ELA ; Eximer Laser Annealing),금속유도결정화(MIC; Metal Induced Crystallization)방법 및 교번자기장결정화 방법(AMFC; Alternating Magnetic Field crystallization)등을 사용하여 수행된다. 그리고, 제1 반도체층(104a)는 결정화된 순수 폴리실리콘층이고, 제2 반도체층(104b)는 불순물(n+)가 함유된 폴리실리콘층이다.
상기 제1 포토레지스트 패턴(202a)은 소스/드레인용 금속(106a)상에 포토레지스트를 형성한 후, 제1 마스크를 이용한 사진공정으로 형성된다. 이때, 상기 마 스크는 광을 모두 통과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 복수의 슬릿으로 이루어진 회절 노광영역과, 광을 차단시키는 차단영역을 포함하는 회절 노광마스크를 사용한다. 이때, 회절 노광영역은 박막 트랜지스터의 채널이 형성되는 영역에 배치되고, 차단영역은 박막 트랜지스터의 소스/드레인전극이 형성되는 영역에 배치되고, 투과영역은 박막 트랜지스터의 채널 및 소스/드레인전극이 형성되는 영역외의 영역에 배치된다. 또한, 회절 노광영역에 형성된 제1 포토레지스트 패턴의 두께는 차단영역에 형성된 제1 포토레지스트 패턴의 두께보다 낮은 두께로 형성된다.
도 2b에 도시된 바와 같이, 상기 제1 포토레지스트 패턴(200a)을 에싱하여 제2 포토레지스트 패턴(200b)을 형성한다. 이때, 제2 포토레지스트 패턴(200b)은 소스/드레인용 금속(106a)의 상부면이 노출되도록 제1 포토레지스트 패턴(200a)을 에싱하여 형성된다.
도 2c에 도시된 바와 같이, 상기 제2 포토레지스트 패턴(200b)을 마스크로 이용하여 패터닝된 소스/드레인용 금속(106a), 제2 반도체층(104b) 및 제1 반도체층(104a)의 일부를 식각하여, 소스/드레인전극(106b, 106c), 오믹콘택층(104b), 액티브층(104a)을 형성한다.
이어, 도 2d에 도시된 바와 같이, 제2 포토레지스트 패턴(200b)을 스트립공정을 통해 제거한다.
도 2e에 도시된 바와 같이, 제2 포토레지스트 패턴(200b)이 제거된 기판(100)상에 게이트 절연막(108) 및 게이트 전극(110)을 형성한다.
이때, 게이트 전극(110)은 게이트 절연막(108)이 형성된 기판(100) 상에 게이트 전극용 금속(미도시) 및 제3 포토레지스트 패턴(미도시)을 형성한 후, 제3 포토레지스트 패턴(미도시)을 마스크로 식각하여 형성된다. 또한, 제3 포토레지스트 패턴(미도시)는 스트립공정을 통해 제거한다.
제3 포토레지스트 패턴(미도시)는 게이트전극용 금속(미도시)상에 포토레지스트를 형성한 후, 제2 마스크를 이용한 사진공정으로 형성된다.
도 2f에 도시된 바와 같이, 상기 게이트 전극(110)이 형성된 기판(100) 상에 보호막(112)을 형성하고, 보호막(112)을 패터닝하여 드레인전극(106c)을 노출하는 콘택홀(114)을 형성한다.
이때, 상기 콘택홀(114)은 보호막(112) 상에 제4 포토레지스트 패턴(미도시)을 형성한 후, 제4 포토레지스트 패턴(미도시)을 마스크로 보호막(112)을 패터닝하여 형성한다. 제4 포토레지스트 패턴(미도시)는 보호막(112)상에 포토레지스트를 형성한 후, 제3 마스크를 이용한 사진공정으로 형성된다. 또한, 제4 포토레지스트 패턴(미도시)는 스트립공정을 통해 제거한다.
도 2g에 도시된 바와 같이, 콘택홀(114)이 형성된 기판(100)상에 화소전극용 투명금속(116a), 저항감소용 금속(118a) 및 제5 포토레지스트 패턴(200c)을 순차적으로 형성한다.
상기 화소전극용 투명금속(116a)은 ITO, IZO와 같은 금속으로 형성되고, 상기 저항감소용 금속(118a)은 상기 투명금속보다 낮은 저항을 갖는 금속 즉, Mo, Al, AlNd, Cu과 같은 금속으로 형성된다.
상기 제5 포토레지스트 패턴(200c)은 저항감소용 금속(118a)상에 포토레지스트를 형성한 후, 제4 마스크를 이용한 사진공정으로 형성된다. 이때, 상기 마스크는 광을 모두 통과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 복수의 슬릿으로 이루어진 회절 노광영역과, 광을 차단시키는 차단영역을 포함하는 회절 노광마스크를 사용한다. 이때, 회절 노광영역은 화소영역에 배치되고, 차단영역은 저항감소용 배선이 형성되는 영역에 배치되고, 투과영역은 화소영역 및 저항감소용 배선이 형성되는 영역을 제외한 영역에 배치된다. 또한, 회절 노광영역에 형성된 제5 포토레지스트 패턴의 두께는 차단영역에 형성된 제5 포토레지스트 패턴의 두께보다 낮은 두께로 형성되고, 투과영역에는 제5 포토레지스트 패턴이 형성되지 않는다.
도 2h에 도시된 바와 같이, 상기 제5 포토레지스트 패턴(200c)을 마스크로 화소전극용 투명 금속(116a) 및 저항감소용 금속(118a)을 식각하여 화소전극(116b) 및 저항감소용 금속패턴(118b)을 형성한다.
이때, 저항감소용 금속패턴(118b)은 화소전극(116b)이 형성된 영역과 동일한 영역에 형성된다.
도 2i에 도시된 바와 같이, 상기 화소전극(116b) 및 저항감소용 금속패턴(118b)이 형성된 기판(100)상에 제5 포토레지스트 패턴(200c)을 에싱하여 제6 포토레지스트 패턴(200d)을 형성한다.
이때, 상기 제6 포토레지스트 패턴(200d)는 화소영역에 형성된 저항감소용 금속패턴(118b)의 상부면이 노출되도록 제5 포토레지스트 패턴(200a)을 에싱하여 형성된다.
이어, 제6 포토레지스트 패턴(200d)을 마스크로 저항감소용 금속패턴(118b)을 식각하여 저항감소용 배선(118c)을 형성한다.
이때, 상기 저항감소용 배선(118c)는 화소영역에 형성된 화소전극 중에서 드레인전극과 접촉하는 영역에만 형성된다.
도 2j에 도시된 바와 같이, 상기 제6 포토레지스트 패턴(200d)를 스트립공정을 통해 제거함으로써, 본 공정을 완료한다.
이와 같은 유기전계발광소자의 구동 박막트랜지스터는 도 2j에 도시된 바와 같이, 기판(100)상에 형성된 버퍼층(102)와, 버퍼층(102)상에 순차적으로 형성된 액티브층(104a), 오믹콘택층(104b) 및 소스/드레인 전극(106b, 106c)과, 소스/드레인 전극(106b, 106c)을 포함한 기판(100)상에 형성된 게이트 절연막(108)과, 상기 소스/드레인 전극(106b, 106c)에 상응하도록 게이트 절연막(108)상에 형성된 게이트 전극(110)과, 게이트 전극(110)을 포함한 기판(100)상에 형성된 보호막(112)와, 화소영역에 형성되며, 상기 보호막(112)을 관통하여 상기 드레인전극(106c)과 접촉하는 화소전극 (116b)과, 상기 드레인전극(106c)과 접촉하는 화소전극(116b)상에 형성되어, 화소전극의 저항을 감소시키는 저항감소용 배선(118c)가 구비된다.
이와 같이, 각 화소영역에 배치된 화소전극(116b)과 접촉하도록 저항감소용 배선(118c)을 형성함으로써, 메쉬형상 전원배선의 저항이 낮아지게 되어 전압강하 현상이 억제되어 유기전계발광표시소자의 균일한 화질을 구현할 수 있게 된다.
다시 말해, 메쉬형상의 전원배선은 데이터 배선을 통해 넘어온 신호를 저장 하는 스토리지 커패시터의 역할과 구동 트랜지스터를 거쳐 흘러 들어온 전류가 안정적으로 밖으로 빠져나갈수 있는 통로 역할을 하게 되므로, 전원배선에 걸리는 전압강하가 적어야 패널 상의 화질이 균일해진다.
따라서, 구동 트랜지스터의 소스전극은 전원배선과 연결되고, 드레인전극은 화소전극과 연결되므로, 상기와 같이 저항감소용 배선을 통해 화소전극의 저항을 감소시키면 구동 트랜지스터의 저항이 감소되고 더불어 이와 연결된 전원배선의 저항 또한 감소하게 되므로 전압강하현상이 억제되어 유기전계발광표시소자의 균일한 화질을 구현할 수 있게 된다.
도 1은 본 발명에 따른 유기전계발광표시소자의 복수 개의 화소들을 도시한 등가회로도
도 2a 내지 도 2j는 본 발명에 따른 유기전계발광표시소자용 구동 박막트랜지스터의 제조방법을 설명하기 위한 단면도들

Claims (7)

  1. 기판 상에 게이트 라인과 데이터 라인의 교차로 정의된 영역에 각각 배열된 화소영역에 상기 게이트 배선과 데이터 배선에 연결된 스위칭 박막트랜지스터, 상기 스위칭 박막트랜지스터의 드레인 전극과 연결된 구동 박막트랜지스터, 상기 구동 박막트랜지스터의 소스전극과 연결된 캐패시터, 상기 구동 박막트랜지스터의 드레인 전극과 전기적으로 연결된 유기 전계 발광 다이오드 소자 및 상기 구동 박막트랜지스터의 소스전극와 연결되고, 메쉬형상의 전원배선이 위치된 유기전계발광표시소자에 있어서,
    상기 화소영역에 형성된 화소전극 중에서 상기 구동박막 트랜지스터의 드레인전극과 접촉하는 화소전극 상에만 형성된 저항감소용 배선을 포함하는 유기전계발광표시소자.
  2. 제1 항에 있어서, 상기 저항감소용 배선은
    Mo, Al, AlNd 및 Cu 중 어느 하나를 사용하는 것을 특징으로 하는 유기전계발광표시소자.
  3. 기판 상에 버퍼층, 제1 반도체층, 제2 반도체층 및 소스/드레인전극용 금속층을 순차적으로 형성하는 단계와,
    회절 노광마스크인 제1 마스크를 이용하여 상기 소스/드레인전극용 금속층, 제2 반도체층 및 제1 반도체층의 일부를 패터닝하여, 소스/드레인전극, 오믹콘택층 및 액티브층을 형성하는 단계와,
    상기 소스/드레인전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와,
    제2 마스크를 이용하여 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와,
    상기 게이트 전극이 형성된 기판 상에 보호막을 형성하고, 제3 마스크를 이용하여 상기 보호막을 패터닝하여 콘택홀을 형성하는 단계와,
    상기 콘택홀이 형성된 기판 상에 화소전극용 투명금속 및 저항감소용 금속을 순차적으로 형성하는 단계와,
    회절 노광마스크인 제4 마스크를 이용하여 상기 화소전극용 투명금속 및 저항감소용 금속을 패터닝하여 화소전극 및 저항감소용 배선을 형성하는 단계를 포함하는 유기전계발광표시소자의 제조방법.
  4. 제3 항에 있어서, 상기 회절 노광마스크인 제1 마스크를 이용하여 상기 소스/드레인전극용 금속층, 제2 반도체층 및 제1 반도체층의 일부를 패터닝하여, 소스/드레인전극, 오믹콘택층 및 액티브층을 형성하는 단계는
    상기 소스/드레인전극용 금속층 상에 제1 포토레지스트 패턴을 형성한 후, 상기 제1 포토레지스트 패턴을 식각 마스크로 소스/드레인전극용 금속층, 제2 반도체층 및 제1 반도체층을 식각하여 패터닝하는 단계와,
    상기 제1 포토레지스트 패턴을 에싱하여 제2 포토레지스트 패턴을 형성하는단계와,
    상기 제2 포토레지스트 패턴을 식각 마스크로 패터닝된 소스/드레인전극용 금속층, 제2 반도체층 및 제1 반도체층의 일부를 식각하는 단계를 포함하는 유기전계발광표시소자의 제조방법.
  5. 제3 항에 있어서, 상기 회절 노광마스크인 제4 마스크를 이용하여 상기 화소전극용 투명금속층 및 저항감소용 금속층을 패터닝하여 화소전극 및 저항감소용 배선을 형성하는 단계는
    상기 저항감소용 금속층 상에 제3 포토레지스트 패턴을 형성한 후, 제3 포토레지스트 패턴을 식각 마스크로 화소전극용 투명금속층 및 저항감소용 금속층을 식각하여 화소전극 및 저항감소용 금속패턴을 형성하는 단계와,
    상기 제3 포토레지스트 패턴을 에싱하여 제4 포토레지스트 패턴을 형성하는 단계와,
    상기 제4 포토레지스트 패턴을 식각 마스크로 상기 저항감소용 금속패턴을 식각하는 단계를 포함하는 유기전계발광표시소자의 제조방법.
  6. 제3 항에 있어서, 상기 저항감소용 배선은
    Mo, Al, AlNd 및 Cu 중 어느 하나를 사용하는 것을 특징으로 하는 유기전계발광표시소자의 제조방법.
  7. 제3 항에 있어서, 상기 제1 및 제2 반도체층은
    비정질 실리콘을 고상결정화(SPC; Solid Phase Crystallization)방법, ELC(Excimer Laser Crystallization) 방법, 엑시머 레이저 어닐링(ELA ; Eximer Laser Annealing),금속유도결정화(MIC; Metal Induced Crystallization)방법 및 교번자기장결정화 방법(AMFC; Alternating Magnetic Field crystallization) 중 어느 하나를 사용하여 결정화하여 형성한 것을 특징으로 하는 유기전계발광표시소자의 제조방법.
KR1020080102801A 2008-10-20 2008-10-20 유기전계발광표시소자 및 그의 제조방법 KR20100043679A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080102801A KR20100043679A (ko) 2008-10-20 2008-10-20 유기전계발광표시소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102801A KR20100043679A (ko) 2008-10-20 2008-10-20 유기전계발광표시소자 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20100043679A true KR20100043679A (ko) 2010-04-29

Family

ID=42218616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102801A KR20100043679A (ko) 2008-10-20 2008-10-20 유기전계발광표시소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20100043679A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741905A (zh) * 2010-09-29 2012-10-17 松下电器产业株式会社 El显示面板、el显示装置及el显示面板的制造方法
KR20140029144A (ko) * 2012-08-28 2014-03-10 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20190030906A (ko) * 2017-09-15 2019-03-25 엘지디스플레이 주식회사 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741905A (zh) * 2010-09-29 2012-10-17 松下电器产业株式会社 El显示面板、el显示装置及el显示面板的制造方法
KR20140029144A (ko) * 2012-08-28 2014-03-10 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20190030906A (ko) * 2017-09-15 2019-03-25 엘지디스플레이 주식회사 표시 장치

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101383712B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100741967B1 (ko) 평판표시장치
KR101188999B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US20170194416A1 (en) Array substrate, method for manufacturing the same and display device
KR101899878B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
JP2006201765A (ja) 薄膜トランジスタ表示板
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US20080197357A1 (en) Display panel and manufacturing method
KR100635061B1 (ko) 평판 표시 장치 및 그의 제조 방법
US11177453B2 (en) Display device
KR20140084603A (ko) 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR20240032702A (ko) 디스플레이 기판 및 디스플레이 장치
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR20100062235A (ko) 유기 발광표시 장치 및 그 제조 방법
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
KR20100133725A (ko) 유기발광다이오드 표시장치와 그의 제조방법
KR102234318B1 (ko) 표시 장치의 제조 방법
KR20100043679A (ko) 유기전계발광표시소자 및 그의 제조방법
KR20080077775A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR100899428B1 (ko) 유기전계발광표시장치 및 그의 제조 방법
KR101735833B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101663743B1 (ko) 유기전계발광 표시장치
KR101373491B1 (ko) 유기전계발광표시장치 및 그 제조 방법
KR101750562B1 (ko) 유기전계발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application