KR20100038234A

KR20100038234A - 부분 복소 변조 필터 뱅크

Info

Publication number: KR20100038234A
Application number: KR1020107004227A
Authority: KR
Inventors: 페르 엑스트란드; 라르스 빌레뫼스; 하이코 푸른하겐
Original assignee: 돌비 스웨덴 에이비
Priority date: 2005-09-16
Filing date: 2006-08-18
Publication date: 2010-04-13
Also published as: JP2011090317A; HK1103935A1; CN101819780A; CN101819779A; US8180819B2; HK1147836A1; HK1147837A1; CN101819779B; US8180818B2; KR20070088550A; TWI325684B; TW200715707A; CN101777348A; JP5209032B2; EP1789954A1; KR101359360B1; HK1147838A1; KR101304963B1; DE602006000399T2; CN101819780B

Abstract

본 발명은 제1 실수치 부대역 신호와 제2 실수치 부대역 신호를 가진 다수의 실수치 부대역 신호를 처리하는 장치로서, 다중 대역 필터가 실수치 중간 부대역 신호를 제공하고, 계산부가 다수의 실수치 부대역 신호로부터의 실수치 부대역 신호와 중간 부대역 신호를 결합하여 복소치 부대역 신호를 제공함으로써 적어도 하나의 복소치 부대역 신호를 제공하는 장치에 관한 것이다.

Description

부분 복소 변조 필터 뱅크{PARTIALLY COMPLEX MODULATED FILTER BANK}

본 발명은 다수의 복소치 부대역 신호를 처리하는 장치 및 방법에 관한 것이고, 특히 오디오 신호를 인코딩 및 디코딩하는 분야에서 다수의 실수치 부대역 신호를 처리하는 장치 및 방법에 관한 것이다.

복소 지수함수적 변조 필터 뱅크가 오디오 신호의 스펙트럼 포락선 조절에 있어서 효율적인 툴이라는 것이, 피. 에크스트랜드 (P. Ekstrand)의 논문, "스펙트럼 대역 복제에 의한 오디오 신호의 대역 확장" ("Bandwidth extension of audio signals by spectral band replication", Proc. 1st IEEE Benelux Workshop on Model based Processing and Coding of Audio (MPCA-2002), pp. 53-58, Leuven, Belgium, 2002)에 개시되어 있다. 이러한 특성의 하나의 응용으로서, 스펙트럼 대역 복제(SBR; spectral band replication)에 기초하는 오디오 코딩이 있다. 다른 유용한 응용으로서, 파라메트릭 스테레오를 위한 주파수 선택 패닝(panning)과 공간화를 포함하는 복소 필터 뱅크가 있으며, 이는 이. 쉬이저스(E. Schuijers), 제이. 브리버트(J. Breebart), 에이치. 펀하젠(H. Purnhagen), 제이. 잉데가드(J. Engdegard)의 논문, "낮은 복잡도 파라메트릭 스테레오 코딩" ("low complexity parametric stereo coding", Proc. 116th AES convention, 2004, paper 6073)에 개시되어 있다. 또 다른 유용한 응용으로서, 파라메트릭 다중 채널 코딩이 있으며, 이는 제이. 헤드(J. Herre)등의 논문, "MPEG 공간적 오디오 코딩을 위한 참조 모델 아키텍처" ("reference model architecture for MPEG spatial audio coding", Proc. 118th AES convention, 2005, paper 6447)에 개시되어 있다. 이들 응용에서, 복소 필터 뱅크의 주파수 분해능은 서브-부대역 필터에 의해 저주파수 영역에서 더욱 향상된다. 이에 따라, 결합된 하이브리드형 뱅크는 입체음향 청취 시스템의 스펙트럼 분해능에 거의 근접하는 스펙트럼 분해능에서 공간적 큐(cue)를 처리할 수 있도록 하는 주파수 분해능을 얻을 수 있게 된다. 이러한 추가적인 필터링은 어떤 변형이 가해질지라도, 그 자체로는 앨리어싱(aliasing)을 유발하지 않기 때문에, 하이브리드형 필터 뱅크의 성능은 제1 필터 뱅크의 앨리어싱에 의해 판단된다.

계산 복잡도에 관한 제약조건이 복소 지수함수적 변조 필터 뱅크의 이용을 어렵게 하고 코사인 변조(실수치)의 구현만을 허락한다면, 이 필터 뱅크를 스펙트럼 포락선 조절에 이용할 때에 심각한 앨리어싱이 일어나게 된다. 오. 사미다(O. Shamida)등의 문헌, "MPEG-4 오디오 표준을 위한 저전력 SBR 알고리즘 및 그의 DSP 구현"("low power SBR algorithm for the MPEG-4 audio standard and its DSP implementation", Proc. 116th AES convention, 2004, paper 6048)에 개시된 바와 같이, 적응적 부대역 이득 그룹핑(또는 이득 로킹)에 의해 이러한 앨리어싱은 어느 정도 완화시킬 수 있다. 하지만, 이러한 방법은, 신호의 고주파 성분만이 변형되어야 하는 경우에만 최적의 작용을 발휘할 수 있다. 파라메트릭 다중 채널 코딩에서 패닝을 목적으로, 저주파수 영역에서의 앨리어싱이 청취되지 않게 하는데 필요한 이득 로킹의 량은 필터 뱅크 둘의 주파수 선택도를 매우 감소시키고, 실제로 하이브리드형 필터 뱅크의 추가적인 주파수 선택도를 성취 불가능하게 한다. 그 결과, 사운드 임프레션이 더욱 좁아지고, 정확한 음원 배치에 문제를 야기한다. 복소 신호 처리가 지각적인 측면에서 더욱 중요한 저주파 영역에서만 유지된다면, 성능과 복잡도간의 훨씬 더 좋은 절충이 이루어질 것이다.

본 발명의 목적은, 더 향상된 성능을 가진 조작을 가능케 하는 신호를 제공하기 위한 더욱 효율적인 기술적 사상과, 더욱 적은 왜곡을 가진 신호를 제공하기 위한 더욱 효율적인 기술적 사상을 제공하는 것이다.

본 발명의 상기 목적은, 청구항 1에 따른 장치, 청구항 16에 따른 장치, 청구항 33에 따른 시스템, 청구항 35에 따른 방법, 청구항 36에 따른 방법, 및 청구항 37에 따른 컴퓨터 프로그램에 의해 성취될 수 있다.

본 발명의 일 태양에 따르면, 복소치 부대역 신호를 얻기 위해 제1 실수치 부대역 신호와 제2 실수치 부대역 신호를 포함하는 다수의 실수치 부대역 신호를 처리하는 장치에 있어서, 제1 필터링된 부대역 신호를 얻기 위해 상기 제1 실수치 부대역 신호를 필터링하고, 제2 필터링된 부대역 신호를 얻기 위해 상기 제2 실수치 부대역 신호를 필터링하고, 실수치 중간 부대역 신호를 얻기 위해 상기 제1 필터링된 부대역 신호와 상기 제2 필터링된 부대역 신호를 결합하여 상기 실수치 중간 부대역 신호를 공급하는 다중 대역 필터; 및 상기 복소치 부대역 신호의 실수부로서 상기 다수의 실수치 부대역 신호로부터의 상기 실수치 부대역 신호를, 상기 복소치 부대역 신호의 허수부로서 상기 중간 부대역 신호에 기초하는 신호와 결합하여 상기 복소치 부대역 신호를 제공하는 계산부를 포함하는 장치가 제공된다.

본 발명의 제2의 태양에 따르면, 실수치 부대역 신호를 얻기 위해 제1 복소치 부대역 신호와 제2 복소치 부대역 신호를 각각 포함하는 다수의 복소치 부대역 신호를 처리하는 장치에 있어서, 상기 제1 복소치 부대역 신호로부터 제1 허수부를 추출하고, 상기 제2 복소치 부대역 신호로부터 제2 허수부를 추출하며, 상기 다수의 복소치 부대역 신호중 상기 제1, 상기 제2, 또는 제3 복소치 부대역 신호로부터 실수부를 추출하는 추출기; 제1 필터링된 허수부 신호를 얻기 위해 상기 제1 허수부를 필터링하고, 제2 필터링된 허수부 신호를 얻기 위해 상기 제2 허수부를 필터링하고, 중간 부대역 신호를 얻기 위해 상기 제1 필터링된 허수부 신호와 상기 제2 필터링된 허수부 신호를 결합하여 상기 중간 부대역 신호를 제공하는 다중 대역 필터; 및 상기 실수부와 상기 중간 부대역 신호를 결합하여 상기 실수치 부대역 신호를 제공하는 계산부를 포함하는 장치가 제공된다.

본 발명은, 다수의 실수치 부대역 신호가 그 다수의 실수치 부대역 신호의 조작 보다 더 좋은 성능으로 조작할 수 있게 하는 적어도 하나의 복소치 부대역 신호를 제공하도록 처리될 수 있고 그 다수의 실수치 부대역 신호의 처리의 계산 복잡도가 약간 증가한다는 것에 기초하여 이루어진다. 좀더 구체적으로 말하면, 본 발명은, 다수의 실수치 부대역 신호를 직접 조작하는 것과 비교하여 최소의 앨리어싱과 상당한 량의 왜곡없이 용이하게 조작될 수 있는 복소치 부대역 신호를 얻기 위해 다중 대역 필터와 계산부에 의해 다수의 실수치 부대역 신호가 처리될 수 있다는 것에 기초하여 이루어진다.

본 발명의 일 실시예에서, 다수의 실수치 부대역 신호를 처리하는 본 발명의 특징적 장치가 개시되며, 이는 다수의 실수치 부대역 신호의 서브 세트로부터 다수의 복소치 부대역 신호를 제공하고, 그 다수의 실수치 부대역 신호의 제2 서브 세트는 대응하는 개수의 복소치 부대역 신호로 처리됨이 없이 다른 다수의 실수치 부대역 신호로서 제공된다. 따라서, 본 실시예는 부분 복소 변조 분석 필터 뱅크를 개시하고, 그 복소치 부대역 신호는 레벨 조절 및 필터링과 같은 선형 시불변 변형으로부터 생기는 최소한의 앨리어싱과 에너지 안정성의 평가 측면에서 복소 지수함수적 변조 필터 뱅크로부터 대응하는 부대역 신호와 동일한 이점을 가지게 된다. 또한, 추가적인 이점으로서, 복소치 신호를 처리하는 복소 필터 뱅크와 비교하여 계산 복잡도가 상당히 감소된다.

후술하는 바와 같이, 본 발명의 다른 실시예에서는, 시변 조작 및/또는 비선형 조작을 구현하는 변형 내지 변형기를 더 포함할 수 있다. 이러한 실시예의 예로서는, 고성능 SBR, 공간적 파라미터의 응용, 및 그 밖의 응용이 있다. 이들 실시예에서는, 대응하는 복소 뱅크의 조작기의 모든 이점이 본 발명의 실시예의 부분 복소 필터 뱅크의 복소수부에 나타난다.

본 발명의 다른 실시예에서는, 다수의 실수치 부대역 신호를 처리하는 본 발명의 특징적인 장치에 의해 통과된 다른 다수의 실수치 부대역 신호가, 본 발명의 특징적 장치에서 출력된 복소치 부대역 신호에 대해 시간 동기를 확보하기 위해, 지연기에 의해 지연된다.

본 발명의 제2 태양은, 추출기를 이용하여 적어도 2개의 복소치 부대역 신호로부터 그 적어도 2개의 복소치 부대역 신호의 실수 허수부를 추출하고 제1, 제2, 또는 제3 복소치 부대역 신호로부터 실수부를 추출하고, 다중 대역 필터를 이용하여 그 허수부에 기초하여 중간 신호를 제공하고, 계산부를 이용하여 그 실수부 신호와 그 중간 신호를 결합하여 실수치 부대역 신호를 제공함으로써 다수의 복소치 부대역 신호가 적어진 왜곡과 최소의 앨리어싱을 가진 실수치 부대역 신호로 더욱 효율적으로 환원될 수 있다는 것이 기초하여 이루어진다. 좀더 구체적으로 말하면, 본 발명은, 선택사항인 실수 합성을 수행하기 전에, 또 다른 다중 대역 필터가 복소치 부대역 신호를 실수치 부대역 신호로 다시 변환시키고, 재현 및 신호처리의 전체적인 성능이 복소 필터 뱅크의 성능에 필적하게 된다는 것에 기초하여 이루어진다.

본 발명의 구체적인 실시예에 따라는, 예를 들어 2개 이상의 실수치 부대역 신호가 제공된다면, 추출기는 분리기로서 구현될 수 있다. 이 경우에, 모든 복소치 부대역 신호로부터 이들의 적절한 실수부 및 허수부를 추출하는 처리를 하는 것이 유용하다.

반대로, 하나의 실수치 부대역 신호가 3개 이상의 서로 다른 복소치 부대역 신호에 기초하여 얻어진다면, 추출기는, 각각의 복소치 부대역 신호를 실수부와 허수부로 분리하는 분리기로 구현될 수 있다. 이 경우에, 이 추가적인 처리에 요구되지 않은 허수부 신호와 실수부 신호는 무시될 수 있다. 따라서, 용어 "분리기" 및 "추출기"는 본 발명에서 동의어로 사용될 수 있다.

또한, 본 발명에 있어서, 실수부 및 실수부 신호뿐만 아니라 허수부 및 허수부 신호도 복소치 부대역 신호의 값의 허수부 또는 실수부에 대응하는 값들을 가진 신호 모두를 의미할 수도 있다. 또한, 원리적으로, 허수부 신호, 실수부 신호, 또는 이들 모두는 실수치 내지 복소치일 수 있다.

본 발명의 일 실시예에서는, 다수의 복소치 부대역 신호를 처리하는 본 발명의 특징적인 장치는 또한 다수의 실수치 부대역 신호가 제공되고, 그 다수의 복소치 부대역 신호는 상술한 바와 같이 처리되고, 그 다수의 실수치 부대역 신호는 상기 장치의 출력측에서 필터링되지 않은 형식으로 제공된다. 따라서, 본 실시예는 부분 복소 변조 합성 필터 뱅크를 구성한다. 본 실시예의 주요한 이점은, 재현 및 신호처리의 전체적 성능이 다수의 복소치 부대역 신호에 대한 복소 필터 뱅크의 성능에 필적하고, 다수의 실수치 부대역 신호에 의해 표현되는 나머지 주파수 범위에서 실수 필터 뱅크의 성능에 필적한다는 것이다. 본 실시예의 추가적인 이점은, 실수치 필터 뱅크와 비교하여 계산 복잡도가 약간만 증가한다는 것이다. 또한, 본 실시예의 추가적인 이점은, 다수의 복소치 부대역 신호와 다수의 실수 부대역 신호에 의해 표현되는 두 주파수 범위 간의 심리스 천이가 특별한 경계 대역 처리에 구현된다는 것이다. 또한, 본 실시예의 추가적인 이점은, 복소치 신호를 처리하는 다수 필터 뱅크와 비교하여 계산 복잡도가 상당히 감소한다는 것이다.

본 발명의 다른 실시예에서는, 다수의 실수치 부대역 신호를 처리하는 본 발명의 특징적인 장치와 다수의 복소치 부대역 신호를 처리하는 본 발명의 특징적인 장치를 포함하고, 이들 본 발명의 특징적인 장치가 또한 다른 다수의 실수치 부대역 신호를 통과시키는 시스템을 제공한다. 본 발명의 특징적인 이들 두 장치 사이에서, 제1 조작기와 제2 조작기는 다수의 실수치 부대역 신호를 처리하는 본 발명의 특징적인 장치에 의해 출력된 다수의 복소치 부대역 신호와 다른 다수의 실수치 부대역 신호를 각각 변형한다. 제1 조작기와 제2 조작기는 포락선 조절 또는 필터링과 같은 선형 시불변 변형을 수행할 수 있다. 따라서, 상기의 시스템에서, 재현 및 신호 처리의 성능은, 다수의 복소치 부대역 신호에 의해 표현되는 주파수 범위에서는 복소 필터 뱅크의 성능에 필적하고, 다른 다수의 실수치 부대역 신호에 의해 표현되는 주파수 범위에서는 실수 필터 뱅크의 성능에 필적하게 되어, 다수의 실수치 부대역 신호를 직접 변형하는 경우와 비교하여, 계산 복잡도는 약간은 증가되지만, 더 좋은 성능으로 신호를 조작할 수 있다. 개략적으로 전술하고 상세히 후술하는 바와 같이, 다른 실시예에서의 조작기들이 선형 및/또는 시불변 조작기에만 제한되는 것은 아니다.

다수의 복소치 부대역 신호를 처리하는 본 발명의 특징적인 장치의 또 다른 실시예에서는, 다른 다수의 실수치 부대역 신호는, 다수의 복소치 부대역 신호를 처리하는 본 발명의 특징적인 장치에서 출력된 실수치 부대역 신호에 대해 시간 동기를 확보하기 위해 지연기를 이용하여, 지연된 형식으로 통과된다.

본 발명은 첨부한 도면을 참조하여 예시적인 실시예를 통하여 설명될 것이며, 이 실시예는 본 발명의 범위 내지 요지를 제한하지 아니한다. 본 발명의 바람직한 실시예는 다음의 도면을 참조하여 설명된다.
도 1은 부분 복소 신호 처리를 도시하는 도면;
도 2는 부분 복소 분석 필터 뱅크를 도시하는 도면;
도 3은 부분 복소 합성 필터 뱅크를 도시하는 도면;
도 4는 다중 대역 필터링을 도시하는 도면;
도 5는 다수의 정현파 성분을 포함하는 원시 신호의 스펙트럼을 도시하는 도면;
도 6은 본 발명에 개시된 바에 따라 심리스 천이 특징을 채용하지 않은 부분 복소 필터 뱅크에서 부대역 변형없이 분석 및 합성을 수행하여 얻어진 신호의 스펙트럼을 도시하는 도면;
도 7은 복소 필터 뱅크의 부대역 도메인의 변형에 의해 얻어진 신호의 스펙트럼을 도시하는 도면;
도 8은 실수 필터 뱅크의 부대역 도메인의 변형에 의해 얻어진 신호의 스펙트럼을 도시하는 도면;
도 9는 본 발명에 개시된 바와 같이 부분 복소 필터 뱅크의 부대역 도메인의 변형에 의해 얻어진 신호의 스펙트럼을 도시하는 도면;
도 10은 공간적 오디오 코딩에서의 시간/주파수 변환을 위한 하이브리드형 QMF 분석 뱅크를 도시하는 도면;
도 11은 공간적 오디오 코딩에서의 시간/주파수 변환을 위한 하이브리드형 QMF 합성 뱅크를 도시하는 도면;
도 12은 실수치 분석 QMF 뱅크의 플로우차트;
도 13은 본 발명에 따른 다수의 실수치 부대역 신호들 실수-복소수 컨버터로 처리하는 장치의 일 실시예를 도시하는 도면; 및
도 14는 본 발명에 따른 다수의 복소치 부대역 신호들 복소수-실수 컨버터로 처리하는 장치의 일 실시예를 도시하는 도면이다.

이하, 본 발명에 따른 부분 복소 변조 필터 뱅크의 원리를 예시적으로 설명하기 위한 실시예가 개시되어 있다. 여기에 설명된 구성들 및 그 내용들의 변형 (modification: 수정, 변경, 변화, 등의 복합적 의미를 가진 용어로 사용한다) 및 변경이 가능하다는 것은 당해 기술분야의 전문가라면 이해될 것이다. 본 발명은, 본 발명의 청구의 범위의 범위에 의해서만 제한되며 상세한 설명에서의 구체적 내용에 의해 제한되지 아니하는 것으로 의도한다.

도 1은 부분 복소 분석 필터 뱅크(101) 및 부분 복소 합성 필터 뱅크(104)에 기초하는 부분 복소 신호 처리의 원리를 도시한다. 디지털 오디오 입력 신호가 부분 복소 분석 필터 뱅크(101)에 인가된다. 전체의 L개의 부대역 신호들 중에서, 분석 뱅크는 K개의 복소치 부대역 신호와 (L-K)개의 실수치 부대역 신호를 출력하며, 여기서 K와 L은 양의 정수이고 K≤L의 관계를 가진다. 제1 변형 처리(102)가 실수치 부대역 신호에 대해 수행되고, 제2 변형 처리(103)가 복소치 부대역 신호에 대해 수행된다. 이들 변형 처리의 목적은 시간 및 주파수 영역에서의 오디오 신호를 정형(shaping)하는 것이다. 계속하여, 변조된 부대역 신호들은, 상기 처리된 디지털 오디오 신호를 출력으로서 생성하는 부분 복소 합성 필터 뱅크(104)에 인가된다.

도 2는 본 발명에 개시된 바와 같은 부분 복소 분석 필터 뱅크(101)의 일 실시예의 구성요소를 도시하고 있다. 디지털 오디오 입력 신호는, 그 출력단에서 L개의 실수치 부대역 신호를 2개의 그룹으로 분할하는 L-대역 코사인 변조 필터 뱅크(201)에 의해 분석된다. K개의 실수치 부대역 신호를 포함하는 제1 그룹은 다중 대역 필터(204)에 의해 필터링되고, 그 출력은 승산기(205)에 의해 음의 허수단위가 승산되고, 지연기(203)에 의해 지연된 K개의 실수치 부대역 신호에 가산기(206)에 의해 가산되어, K개의 복소치 부대역 신호가 얻어진다. 부대역 신호는 고정 실수 이득 조절기(207)에 의해 그 이득이 조절되고, 이는 부분 복소 분석의 K개의 다수 부대역 신호로서 출력된다. (L-K)개의 실수치 부대역 신호를 포함하는 제2 그룹은, 부분 복소 분석의 실수 부대역을 구성하는 출력을 가진 지연기(202)에 공급된다. 지연기(202 및 203)에서의 지연량은, 다중 대역 필터(204)에 의해 도입된 지연을 보상하기 위해 조절된다. 지연기(202), 지연기(203), 다중 대역 필터(204), 승산기(205), 가산기(206), 및 고정 실수 이득 조절기(207)는 실수-복소 컨버터(210)를 구성하고, 이에는 K개의 실수치 부대역 신호가 공급되고, 또한 K개의 복소치 부대역 신호와 (L-K)개의 실수치 부대역 신호를 제공하는 (L-K)개의 실수치 부대역 신호가 공급된다. 또한, 승산기(205)와 가산기(206)는 계산부(215)를 구성하고, 이 것은 복소치 부대역 신호의 실수부 신호로서 적어도 하나의 실수치 부대역 신호에 기초하고 그리고 복소치 부대역 신호의 허수부 신호로서 적어도 하나의 실수치 부대역 신호에 기초한 적어도 하나의 복소치 부대역 신호를 공급한다.

도 3은 본 발명에 따른 부분 복소 합성 필터 뱅크(104)의 일 실시예를 도시한다. (L-K)개의 실수치 부대역 신호가 지연기(304)에 의해 지연되고, L-대역 코사인 변조 합성 필터 뱅크(308)의 (L-K)개의 입력에 공급된다. K개의 복소 부대역 신호들은 고정 실수 이득 조절기(301)에 의해 그 제1 이득이 조절된다. 복소치 부대역 신호의 실수부와 허수부가 각각 실수부 추출기(302)와 허수부 추출기(303)에 의해 추출된다. 복소치 부대역 신호의 허수부는 다중 대역 필터(306)에 의해 필터링되고, 그 출력은 지연기(305)에 의해 지연된 부대역 신호의 실수부에 가산기(307)에 의해 가산된다. 지연기(304)와 지연기(305)에서의 지연량은 다중 대역 필터(306)에 의해 도입된 지연을 보상하기 위해 조절된다. 가산기(307)의 출력은 L-대역 코사인 변조 합성 필터 뱅크(308)의 나머지 K개의 입력에 공급된다. 실수부 추출기(302)는 허수부 추출기(303)와 함께, 복소치 부대역 신호를 실수치 실수부 신호와 실수치 허수부 신호로 분리하는 분리기(309)를 구성한다. 좀더 구체적으로 말하면, 실수부 추출기(302)는 실수부 신호를, 허수부 추출기(303)는 허수부 신호를 제공한다. 도 3에 도시된 실시예에서는, 분리기(309)가 K개의 복소치 부대역 신호를 K개의 실수치 실수부 신호와 K개의 실수치 허수부 신호로 분리 내지 처리한다.

하지만, 상술한 바와 같이, 분리기(309)는 추출기로 구현될 수도 있는데, 이 경우 모든 복소치 부대역 신호를 실수부 신호와 허수부 신호로 분리하는 구성은 채용되지 않는다. 그래서, 분리기(309)도, 복소치 부대역 신호로부터 실수부 신호와 허수부 신호를 추출하기 위한 추출기(309)와 같은 의미로 사용된다.

고정 실수 이득 조절기(301), 실수부 추출기(302)와 허수부 추출기(303)을 포함하는 분리기(309), 지연기(304), 지연기(305), 다중 대역 필터(306), 및 가산기(307)는 본 발명의 특징인 복소-실수 컨버터(310)를 구성한다. 이 복소-실수 컨버터(310)는 K개의 복소치 부대역 신호를 K개의 실수치 부대역 신호로 변환하고, (L-K)개의 실수치 부대역 신호를 지연된 형식으로 복소-실수 컨버터(310)의 출력단에 공급한다.

도 4는 K개의 실수치 부대역 신호를 입력 (0,1,2,...,(K-1))로서 취하고 K개의 실수치 부대역 신호를 출력 (0,1,2,..., (K-1))으로 제공하는 다중 대역 필터(401)의 동작을 도시한다. 선형 시스템 표현 방식에서 있어서, 이것은 선형 시불변 이산 시간 다중입력 다중출력(MIMO; multiple input multiple output) 시스템으로 단순화된다. m번째 출력은, 구성요소(402m)에서 필터

에 의해 각각 (q(m)+p(m)+1)개의 입력 (m-q(m)),..., m,..., (n+p(m))을 필터링하고 그 결과를 구성요소(403m)에서 합산함으로써, 생성된다. 제약 조건 (m-q(m))≥0과 (m+p(m))≤(K-1)은 유지되어야 한다. 상술한 바와 같이, 본 발명에 따르면, 다음과 같은 낮은 계산 복잡도를 가진 다중 대역 필터(204 및 306)를 이용하여 복소 표현을 얻는 방법이 개시된다.

(1)

(2)

또한, 필터 F_m _,- ₁와 필터 F_m _,1의 유사도는 계산 복잡도를 더욱 감소시키는 데에 이용될 수 있다. 수학식 1과 2로 표현된 q(m)과 p(m)의 특히 작은 값은, 코사인 변조 필터 뱅크의 표준적 필터가 충분히 높은 차단(stop) 대역 감쇄도를 가지는 경우에, 이용될 수 있다. 이러한 내포된 조건은 표준적 필터의 최소 길이를 요구한다. 길이가 더 짧은 표준적 필터를 위해, q(m) 값과 p(m)값은 증가되어야 한다. 하지만, 필터 F_m _,r의 길이는 표준적 필터의 길이에 비례하기 때문에, 본 발명에 따른 방법은 여전히 계산 효율을 유지한다.

다중 대역 필터(401)에 구현된 필터는 원리적으로 모든 필터 특성을 지닌 모든 종류의 필터일 수 있다. 도 4에 도시된 실시예에서는, 부대역 지수 m을 가진 부대역 신호를 동일한 부대역 지수 m을 가진 부대역 신호로 매핑하는 다중 대역 필터 F_m _, ₀는 전형적으로 π/2에서 중심 주파수를 가진 대역 통과 필터이다. 3개의 부대역 신호를 필터 뱅크 신호로서 1개의 부대역 신호로 결합하는 다중 대역 필터의 경우에, 다른 2개의 다중 대역 필터 F_m _,-q(m)와 F_m _,+p(m)는 전형적으로 고역 통과 필터 내지 저역 통과 필터이며, 이들 필터의 정확한 종류는 부대역 지수 m에 의존한다. "경계" 부대역 신호가 아닌 부대역 지수 m을 가진 필터 부대역 신호를 얻기 위해 3개보다 많은 부대역 신호를 결합하는 데에 다중 대역 필터(401)가 채용되는 경우에, 대응하는 다중 대역 필터의 종류는 대역 통과 필터, 고역 통과 필터, 저역 통과 필터, 대역 차단 필터, 또는 통과 필터일 수 있다.

도 1 내지 도 3에 도시된 실시예들은, 이산 시간 오디오 신호를 변형하는 방법으로서,

코사인 변조 분석 필터 뱅크에 의해 상기 이산 시간 오디오 신호를 필터링하는 단계;

다중 대역 필터링에 의해 부대역 서브 세트를 위한 복소 부대역 샘플을 생성하는 단계;

실수 부대역 샘플 및 복소 부대역 샘플을 변형하는 단계;

다중 대역 필터링에 의해 상기 복소 샘플을 실수 샘플로 변환하는 단계; 및

코사인 변조 합성 필터 뱅크를 통하여 상기 실수 부대역 샘플을 필터링하는 단계를 포함하는 것을 특징으로 하는 방법을 개시한다.

도 5는 다수의 정현파 성분을 포함하는 원시 신호(original signal)의 크기 스펙트럼의 일부를 나타낸다. 이 스펙트럼은 윈도우형 이산 푸리에 변환을 이용하여 얻어진다. 주파수 지수 n은 주파수(nπ/L)(여기서, L=64)에 대응하도록 주파수 축이 정규화된다. 디지털 오디오 신호의 샘플링 주파수가 f _s 이면, 도 5에 도시된 주파수 범위는 (5/64)f _s/2로부터 (11/64)f _s/2까지로 된다. 정규화 과정에서, L개의 부대역을 가진 복소 또는 실수 변조 필터 뱅크의 주파수 지수 n의 부대역은 주파수 지수 n부터 주파수 지수 (n+1)까지의 범위 내에 그 메인 로브(main lobe)의 중심이 위치하는 응답을 가진다. 이러한 규칙은 도 5 내지 도 9에서 동일하게 유지된다.

다시 말하면, 각각의 부대역 내지 부대역 신호는 지수 n 또는 지수 m 및 대응하는 부대역의 중심 주파수에 연계되어 있다. 부대역 신호 내지 부대역은, 예로서 더 높은 주파수에 더 큰 지수가 대응하도록, 부대역 신호와 연계된 중심 주파수에 따라 구성된다.

도 6은 본 발명에 따른 심리스 천이(seamless transition)를 채용하지 않는 부분 복소 필터 뱅크에서 부대역 변형 없이 분석 및 합성에 의해 얻어진 신호의 스펙트럼을 도시한다. 특히, 더욱 기본적인 구성으로서, 부분 복소 분석필터 뱅크(101)가 L=64인 부대역을 가진 2개의 필터 뱅크로 구성되고, 제1 뱅크가 복소 지수 함수적 변조형이고, 제2 뱅크가 코사인 변조형인 것이 고려된다. 이들 필터 뱅크는, 개별적으로 이용되는 경우에도 거의 완전한 재현성을 나타낸다. 여기서 고려된 구성에서는, 제1 복소 뱅크로부터 K=8인 제1 부대역을, 제2 실수 뱅크로부터 나머지 부대역을 채택한다. 입력 신호는 도 5에 도시된 신호와 동일하고, 도 5와 비교하여, 앨리어싱 성분이 다수 부대역과 실수 부대역 사이의 천이 주파수를 나타내는 주파수 지수 8 근처에서 도입되어 있음을 알 수 있다. 이 기본적 구성의 복잡도가 단순 복소 뱅크보다 높다는 것은 무시하면, 이들 예는 복소 부대역과 실수 부대역 사이의 천이를 특별하게 처리할 필요가 있다. 제1 변형 처리(102)와 제2 변형 처리(103)에서 변형이 전혀 수행되지 않는 경우에는, 복소 합성 필터 뱅크(104)로부터의 디지털 오디오 출력을 생성하여야 한다. 이 출력은 부분 복소 분석 필터 뱅크(101)에의 출력과 감각적으로 구별되지 않는다. 도 2 및 도 3에 도시된 본 발명에 따른 부분 복소 분석 필터 뱅크 및 부분 복소 합성 필터 뱅크는 동일한 구성을 가진다. 특히, 처리된 신호의 대응하는 크기 스펙트럼은 도 5와 동일하다. 따라서, 다중 대역 분석 필터, 분석 필터 뱅크와 합성 다중 대역 필터, 또는 합성 필터 뱅크의 연쇄 구조, 즉, 다중 대역 분석 필터링과 다중 대역 합성 필터링의 연쇄 구조는 근사적 완전 재현성, 예를 들면, 부호 변경을 나타낼 수 있다.

도 7은 복소 지수함수적 변조 필터 뱅크의 부대역 도메인에서의 변형에 의해 얻어진 신호의 스펙트럼을 도시한다. 변형은 이득

을 지수 n을 가진 부대역에 인가하는 것을 포함한다. 여기서, 이득

은 n에 대한 감소함수이다. 도 5와 비교하여, 정현파 성분은 단순하게 변화하는 크기를 가진다. 이는 원시 신호의 포락선 조절 내지 등화(equalization)의 원하는 형태를 설명하고 있다. 실수 코사인 변조 필터 뱅크로써 동일한 변형을 수행하면, 도 8에 도시된 주파수 분석에 따른 출력 신호를 얻을 수 있다. 추가적으로 앨리어싱된 정현파 성분은 도 7에 도시된 바와 같은 원하는 형태와 상당히 다른 결과를 얻게 되고, 그 왜곡은 청취가능하게 된다. 각각의 개별적 필터에 대해 11개의 필터 탭으로 도 4에 도시된 바와 같이 다중 대역 필터에 의해 구현되고 도 2 및 도 3에 도시된 부분 복소 필터 뱅크에서 동일한 이득 변형을 적용하면, 도 9의 크기 스펙트럼이 얻어진다. 다시, K=8이 선택되면, 도시된 바와 같이, 복소 필터 뱅크 처리(도 7 참조)의 성능이 주파수 지수(K-0.5 = 7.5) 이하이고, 실수 필터 뱅크 처리(도 8 참조)의 성능이 이 주파수 지수 이상인 것을 알 수 있다.

따라서, 본 발명에 따른 시스템은, 다운샘플링된 실수치 부대역 필터 뱅크를 이용하여 오디오 신호의 주파수 선택적 공간화, 주파수 선택 패닝, 스펙트럼 포락선 조절, 또는 등화를 포함한다. 그에 따라, 대응하는 부대역 신호의 서브 세트를 복소치 부대역 신호로 변환함으로써 선택 주파수 범위에서의 앨리어싱을 억제할 수 있다. 선택 주파수 범위 밖의 앨리어싱이 거의 검출되지 않거나 다른 방법으로 완화될 수 있다는 가정하에서, 본 발명은 복소치 필터 뱅크를 이용하는 경우와 비교하여 계산 량을 크게 감소시키는 효과가 있다.

변조 필터 뱅크

계산을 용이하게 위해, 다수 지수함수적 변조형 L-대역 필터 뱅크가 다음의 합성 파형을 이용하는 연속 시간 윈도우형 변환에 의해 모델화된다.

(3)

(여기서, n과 k는 n≥0인 정수임)

(4)

윈도우 함수 ν(t)는 실수함수로 가정한다. 파형 e_n(t)=C_n(t)+is_n(t)을 실수부와 허수부로 분리하면, 코사인 변조 필터 뱅크와 사인 변조 필터 뱅크에 대한 합성 파형이 얻어진다.

(5)

이산 시간 신호에 대한 L개의 부대역을 가진 필터 뱅크의 결과는, 간격 1/L로 t-변수의 적절한 샘플링을 함으로써 얻어진다. 신호들간의 내적은 다음과 같이 정의한다.

(6)

여기서, 별표는 공액(켤레) 복소수를 의미한다. 이산 시산 신호에 대해서는, 적분이 합산으로 대체된다. 신호 x(t)의 코사인 변조 필터 뱅크 분석 및 사인 변조 필터 뱅크 분석의 연산은 다음과 같이 표현된다.

(7)

주어진 부대역 신호

에 대해, 대응하는 합성 연산은 다음과 같다.

(8)

이산 시간 신호에 대해서는, 부대역 지수n에 대한 합산은 (L-1)로 제한된다. 코사인/사인 변조 필터 뱅크 및 랩(lap) 변환의 이론에 따르면, 분석 연산과 합성 연산의 결합에 의해 어떤 비변형 부대역 신호

에 대한 완전한 재현성

을 얻을 수 있도록 윈도우 함수 ν(t)가 설계될 수 있다는 것이 잘 알려져 있다. 근사적 완전 재현성의 설계에서는, 이러한 동등성이 근사성으로 대체될 것이다.

특허문헌(PCT/SE02/00626 "복소 지수함수적 변조 필터 뱅크를 이용한 앨리어싱의 감소")에 개시된 복소 지수함수적 변조 필터 뱅크의 연산은 다음의 복소 분석으로 표현될 수 있다.

(9)

여기서, g_a는 고정 실수 분석 이득 인수이다. 복소치 부대역 신호

로부터 합성은 다음과 같이 정의된다.

(10)

여기서, g_s는 고정 실수 합성부 이득 인수이다. 복소치 부대역 신호가 비변형

이고 코사인 변조 뱅크와 사인 변조 뱅크가 완전 재현성을 가진다고 가정하면, 수학식 8과 수학식 9로부터 다음이 얻어진다.

(11)

여기서, 완전 재현성은 다음의 조건하에서 얻어진다.

(12)

특히 바람직한 실시예에서는, 복소 부대역 표현의 에너지 보존을 구현하는 고정 이득은

이다.

복소의 경우에, 수학식 9와 수학식 10의 복소치 부대역 신호의 변형은 생략될 수 있기 때문에, 각각의 부대역에 대한 고정 위상 인자로 수학식 4에서 표현된 특정의 변조와 다른 것도 재현성을 변화시키지 아니하면 허용될 수 있다. 복소 지수함수적 변조 필터 뱅크는 2배로 오버샘플링된다. 적절한 윈도우 설계를 하면, 특허문헌(PCT/SE02/00626 "다수 지수함수적 변조 필터 뱅크를 이용한 앨리어싱의 감소")에 도시된 바와 같은 가상적 앨리어싱-제거 포락선 조절을 구현할 수 있다. 이러한 설계는 종종, 근사적 완전 재현성 구현을 이용하여 상술한 바와 같은 엄격한 완전 재현성 프레임워크의 구현을 포기함으로써, 용이하게 얻어질 수 있다.

다중 대역 필터링

수학식 7의 코사인 변조 뱅크 분석

만이 가능하다고 가정하면, 대응하는 사인 변조 뱅크 분석

은 코사인 뱅크 합성 단계와 사인 뱅크 분석 단계의 결합에 의해 얻어진다. 이에 따라, 다음이 얻어진다.

(13)

여기서, 내적의 시간 변수의 변화는 다음과 같이 정의된다.

(14)

따라서, 식 13의 변수 k에 대한 합산은 필터링에 대응하고, 전체적인 구조는 도 4에 도시된 무수히 많은 대역을 가진 다중 대역 필터링의 버전으로서 이해된다. 복소 파형으로서 다시 기술하면 다음이 얻어진다.

(15)

과 같이 대체하면, 수학식 15의 제1항은 다음과 같이 전개될 수 있다.

(16)

대칭 윈도우

를 가진 수학식 16의 적분은 소멸되고, 따라서 다음이 얻어진다.

(17)

여기서,

(18)

이 수학식은 μ와 λ에 대한 우함수이다. 적절한 윈도우를 설계하면, h_μ가 ｜μ｜>1 에서 소멸되도록 가정할 수 있다. 이산 시간의 경우에, 수학식 18의 적분은 변수 t=(ν+θ)/L를 가지면 정수 ν'에 대한 합산으로 대체될 수 있다. 여기서, L은 부대역의 개수이고, θ는 0 또는 1/2인 오프셋 값이다. 수학식 18에서 이산 시간 대응부분은 θ=0 에서 주기 2L인 주기함수이고, θ=1/2 에서 주기 2L인 비주기함수이다. 수학식 15에 n=m+r을 대입하면, 다음이 얻어진다.

(19)

도 4의 구성요소(402m)을 참조하면, 상술한 계산에서 L=K를 대입하여, f_m,r(λ)=<c_m _+r,s_m _,λ>는 필터 F_m _,r의 임펄스 응답으로서 이용될 수 있다. h_μ 가 μ=2Kκ+σ의 경우를 제외하고 소멸되면(여기서, κ는 정수이고 σ∈{-1,0,1}, 수학식 19의 제2항은 m=0 및 m=(K-1)에 대해서만 기여를 한다. 이들 경계부분은, 다중 대역 필터(401)의 근사적 반전성(near invertability)에의 일종의 키(key)를 제공하기 때문에, 중요하다. 수학식 19의 단순한 변형과 달리, 두 개의 표준적 필터 h₀ 및 h₁ 만이 고려되어야 하고, 수학식 19를 검토하면, 표준적 필터 h₀ 의 기함수 샘플만이 기여를 하게 된다. 또한, 수학식 19에 표현된 특별한 변형과 필터 f_m _+1,-1 및 f_m _-1,1의 유사성에 의하면 다중 위상 형태로 다중 대역 필터를 매우 효율적으로 구현할 수 있다는 것은 당업자에게 분명히 이해될 것이다. 본 발명의 이러한 실시예는 이들의 응용을 통해서 더욱 상세히 설명될 것이다.

실용적 설계에서는, 표준적 필터의 설계를 위해 수학식 18의 이산적 내적을 포기하는 것이 효과적이다. 대신에, 주어진 정수 N에 대해, 필터 f_m _,r는 다음과 같은 최적의 근사식으로 설계된다.

(20)

이에 따라, 사인 변조 뱅크분석으로의 제2의 직접적인 경로가 제공된다.

(21)

여기서, 별표는 콘볼루션을 의미한다. 수학식 8의 사인 합성 연산을 전개하여 수학식 20에 대입하고 코사인 항들을 묶으면, 다음이 얻어진다.

(22)

따라서, 합성부 다중 대역 필터(306)는 또한 임펄스 응답 G_m _,r(λ)=f_m _+r,-r(-λ)을 가진 G_m _,r로 대체된 필터를 구비한 다중 대역 필터(401)의 구조를 가진다. 동일한 결과가, 상술한 유도 과정에서 코사인 변조 및 사인 변조의 역할을 서로 교체함으로써 얻어진 것이다.

다중 대역 필터의 전체적인 계산 복잡도는 부대역 샘플 주기당 연산 N*K의 개수, 즉, 디지털 오디오 샘플당 N*K/L 연산의 수에 비례한다. K << L이면, 완전 복소 변조 필터 뱅크에 요구되는 추가적인 사인 변조에 비해, 상당한 계산 량을 감소시킬 수 있다.

순 실수 또는 순 허수 변조 필터 뱅크의 응용과 비교하면, N개의 부대역 샘플의 추가적인 지연이 분석 단계 및 합성 단계에서 다중 대역 필터에 의해 도입된다. 이것은, 지연기(202, 203, 304, 및 305)에서 N개의 부대역 샘플의 지연으로서 다중 대역 필터를 통과하지 못한 모든 부대역 샘플을 지연시킴으로써 보상될 수 있다. 변형 처리(103)가 문헌(E. Schuijers, J. Breebart, H. Purnhagen, J. Engdegard: "낮은 복잡도 파라메트릭 스테레오 코딩", Proc. 116th AES convention, 2004, paper 6073)에 개시된 바와 같은 서브-부대역 필터링을 포함하는 경우에, 결합된 임펄스 응답을 근사화하여 전체적인 지연을 감소시키기 위해 서브-부대역 필터링을 다중 대역 필터(204)에 결합시킬 수 있다.

선택된 K개의 복소 부대역이 전체 L개의 부대역의 제1의 K개의 부대역인 경우에, 다중 대역 필터가 K개의 부대역을 가진 필터 뱅크의 합성의 효과를 원시 샘플링 주파수의 K/L 배의 시간 도메인으로 에뮬레이팅하고, K개의 부대역을 가진 필터 뱅크로 분석을 수행한다. 이러한 우회적인 연산은, 본 발명에 따른 설계 방법에 의해 얻어질 수 있는 것보다 다중 대역 필터가 더 길어진다는 문제점이 있다. 분석 오디오 채널의 개수가 합성 채널의 개수보다 매우 작은 응용에서는, L개의 부대역을 가진 순허수 변조 필터 뱅크 분석에 의해 부분 복소 분석(101)을 수행하고 마지막 (L-K)개의 부대역을 가진 허수부를 제거함으로써, 계산 복잡도는 증가되지만, 다중 대역 필터의 분석 지연이 회피될 수 있다. 하지만, 비변경 부대역의 경우에 근사 완전 재현성을 구현하는 도 3의 합성을 결합시키기 위해서, 지수(K-1)를 가진 경계 부대역의 분석을, 인수 L의 서브-샘플링이 후속하는 특별한 직접형 필터로 대체하는 것이 필요하다. 따라서, 이러한 필터는, 지수(K-1)를 가진 경계 부대역이 비제로(nonzero) 샘플을 포함하고 그 밖의 부대역은 제로인 경우에, 도 3의 부분 복소 합성을 조사함으로써 얻어질 수 있다. 복잡도의 감소 측면에서 더 유용함에도 불구하고, 다중 필터 대역의 합성 지연은, 지수(K-1)를 가진 입력 부대역이 인수L인 업샘플링으로 구성된 별도의 합성 연산으로 다시 보내지는 L개의 부대역을 가진 순허수 변조 필터 뱅크 합성에 의해 부분 복소 합성(104)를 수행하고 이러서 특별한 직접형 필터링을 행함으로써 마찬가지로 회피될 수 있다. (L-1)개의 대역에 대한 복소 뱅크 합성과 별도 대역의 합성의 결과가 시간 도메인에 가산된다.

본 발명에 따른 시스템은, 다운샘플링된 실수치 부대역 필터 뱅크를 이용하여 오디오 신호의 주파수 선택 공간화, 주파수 선택 패닝, 스펙트럼 포락선 조절, 또는 등화를 포함한다. 그에 따라, 대응하는 부대역 신호의 서브 세트를 복소치 부대역 신호로 변환함으로써 선택 주파수 범위에서의 앨리어싱을 억제할 수 있다. 선택 주파수 범위 밖의 앨리어싱이 거의 검출되지 않거나 다른 방법으로 완화될 수 있다는 가정하에서, 본 발명은 복소치 필터 뱅크를 이용하는 경우와 비교하여 계산 량을 크게 감소시키는 효과가 있다.

본 발명은 실수 필터 뱅크의 계산 복잡도보다 약간 큰 계산 복잡도로 어떤 선택 주파수 범위의 신호에 대한 복소 표현을 얻는 방법을 개시한다. 효과적인 다중 대역 필터가, 부대역 신호의 허수부를 생성하기 위해 실수 필터 뱅크 분석의 선택된 부대역에 적용된다. 그 결과가 부분 복소 변조 필터 뱅크 분석이다. 복소치 부대역 신호는, 포락선 조절 및 필터링과 같은 선형 시불변 변형으로부터 생기는 최소한의 앨리어싱과 에너지 안정성의 평가 측면에서 복소 지수함수적 변조 필터 뱅크로부터 대응하는 부대역과 동일한 이점을 가지게 된다. 실수 합성을 수행하기 전에, 또 다른 다중 대역 필터가 복소 부대역 샘플을 실수 부대역 샘플로 다시 변환시킨다. 재현 및 신호 처리의 전체적 성능은 복소화된 주파수 범위 내에서의 복소 필터 뱅크의 성능에 필적하며, 또한 나머지 주파수 범위에서의 실수 필터 뱅크의 성능에 필적하게 된다. 두 주파수 범위 간의 심리스 천이는, 본 발명에 개시된 특별한 경계 대역 처리에 의해 내재적으로 구현된다.

변형기 내지 조작기(102 및 103)의 프레임 워크에 있어서, 시간적 내삽 이득 또는 매트릭스를 통한 공간적 파라미터의 시변적 응용(예로서, MEPG 서라운드 내지 파라메트릭 스테레오)을 언급할 필요가 있다. 시불변 변형 또는 조작의 경우에, 앨리어싱의 도입을 방지하기 위한 특징부로서 포락선 조절 내지 등화에의 응용이 중요하다. 따라서, 시불변 경우에 있어서, 앨리어싱의 도입에 관한 정의가 주요한 관심대상이 된다.

하지만, 도 1에 도신된 조작기 내지 변형기(102 및 103)의 프레임 워크에 시변적 구성을 도입하는 것은, 앨리어싱의 도입을 방지하기 위한 특징부를 정의하는 것을 어렵게 한다. 실제로, 신호의 긴 주요 부분들은 MEPG 서라운드의 프레임 워크에서도 국지적인 시불변 방식으로 처리될 것이다. 추가적인 단계로서, 고성능 SBR과 같은 향상된 천이 방법을 가진 프레임 워크에서 비선형 조작이 또한 고려되며, 이는 매우 중요하다. 이러한 향상된 천이 방법은 시변 조작 및/또는 비선형 조작을 포함하고 있지만, 제1 단계에서는 시불변 변형 및 조작이 고려 되어야 한다.

요약하면, 변형기 내지 조작기(102 및 103)의 프레임 워크에서, 결과적인 (부분 복소) 필터 뱅크의 시간 주파수 분해능을 가능하면 길게 하면, 어떠한 조작이라도 확실히 가능하게 된다. 대응하는 복소 뱅크의 조작(103)의 이점들은 모두, 부분 복소 필터 뱅크의 복소수부에 나타나게 된다.

도 1 내지 도 3에 도시된 본 발명의 실시예는 다음의 특징을 포함하고 있다.

이산 시간 오디오 신호를 변형하는 방법으로서,

실수 부대역 샘플 및 복소 부대역 샘플을 변형하는 단계;

변형된 이산 시간 오디오 신호를 얻기 위해 코사인 변조 합성 필터 뱅크를 통하여 상기 실수 부대역 샘플을 필터링하는 단계를 포함하는 것을 특징으로 방법.

이하, 공간적 오디오 툴의 저전력 버전의 구현을 간략히 설명한다. 저전력 공간적 오디오 툴은 K번째 QMF 부대역(QMF = quadrature mirror-filter) 이상의 실수치 부대역 도메인 신호를 처리한다. 여기서, K는 양의 정수이다. 정수 K는 의도하는 구성의 특정의 요구 및 사항에 따라 선택된다. 다시 말하면, 비트스트림 정보와 같은 의도하는 구성의 세부사항에 의해 주어진다. 실수치 QMF 필터 뱅크가 본 발명의 특징인 실수-복소 컨버터와 함께 이용되어, 부분 복소 부대역 도메인 표현이 얻어진다. 또한, 저전력 공간적 오디오 툴은, 실수치 처리과정에서 도입되는 앨리어싱을 감소시키기 위한 추가적인 모듈을 포함할 수도 있다.

이러한 간단한 도입에 후속하여, 저전력 공간적 오디오 코딩 시스템은 도 10에 따르는 시간/주파수 변환기를 포함한다. 공간적 오디오 코딩 시스템의 시간/주파수 변환기는 도 10에 도시된 하이브리드형 QMF 분석 뱅크를 포함한다. 하이브리드형 QMF 분석 뱅크는 실수치 QMF 분석 뱅크(500)의 처리를 위해 선택사항인 스위치(510)을 통해 본 발명의 특징인 실수-복소 컨버터(520)에 연결되어 있다. 실수-복소 컨버터(520)는 하나 이상의 니퀴스트분석 뱅크(530)에 연결되어 있다.

실수치 QMF 분석 뱅크(500)는 그 입력으로서 시간 도메인 입력 신호

를 제공받아, 그 출력으로서 실수치 QMF 신호

를 실수-복소 컨버터(520)에 제공한다. 실수-복소 컨버터(520)는 QMF 신호를 부분 복소 샘플

^n,m로 전환하고, 이들은 니퀴스트 분석 뱅크(530)에 제공되며, 이들 뱅크는 하이브리드형 부대역 도메인 신호 x ⁿ ^,m를 생성한다.

시간/주파수 변환기의 동작의 통상적인 모드와 별개로, 공간적 오디오 디코더에는 시간 도메인 샘플

가 설정되고, (중간) 실수치(QMF) 부대역 도메인 샘플

가 예로서 낮은-복잡도 HE-AAC 디코더로부터 취해질 수 있다. 좀더 구체적으로 말하면, 문헌(ISO/IEC 14496-3:2001/AND1: 2003)에 개시된 바와 같이, 부대역 도메인 샘플이 HE-AAC QMF 합성전에 취해지는 경우가 이에 해당한다. 이들 QMF 입력 신호

가 본 발명의 특징인 실수-복소 컨버터(520)에 공급되도록 하기 위해, 선택사항인 스위치(510)가 도 10에 도시된 시간/주파수 변환기에 통합되어 스위칭 동작을 한다.

QMF 입력 신호의 형식으로 또는 실수 QMF 분석 뱅크(500)를 통하여 제공된 실수치 QMF 샘플은 도 13을 참조하여 이하에서 설명하는 실수-복소 컨버터(520)에 의해 부분 복소 샘플

^n,m로 변환된다. 또한, 가능하다면 추가적인 선택사항으로, 도 10에 도시되지 아니한 잔여 디코딩 모듈이 부대역 도메인 샘플

를 QMF 잔여 입력 신호로서 제공할 수 있다. 하이브리드형 부대역 도메인 신호 xⁿ ^,m를 형성하는 하이브리드형 도메인으로 변환되기 전에, 이들 QMF 잔여 신호는 또한 선택사항인 지연기(540)를 통하여 니퀴스트 분석 뱅크(530)로 통과되고, 한편 이들 QMF 잔여 입력 신호는 또한 실수-복소 컨버터(520)의 기인하는 지연을 보상하기 위해 지연된 형식으로 통과될 필요가 있다.

도 11은 공간적 오디오 코딩 시스템에 있어서 주파수/시간 변환 내지 시간/주파수 변환을 수행하기 위한 하이브리드형 QMF 합성 뱅크를 도시한다. 하이브리드형 QMF 합성 뱅크는, 하이브리드형 부대역 도메인 신호 yⁿ ^,m가 입력에 제공되는 하나 이상의 니퀴스트 합성 뱅크(550)를 포함한다. 좀더 구체적으로 말하면, 니퀴스트 합성측에서, 하이브리드형 부대역 도메인 샘플 yⁿ ^,m가 니퀴스트합성 뱅크(550)에 의해 부분 복소 QMF 부대역 도메인 샘플

^n,m로 변환된다. 부분 복소 QMF 부대역 도메인 샘플은, 부분 복소 QMF 부대역 도메인 샘플을 실수치 내지 실수 QMF 샘플

로 변환하는 본 발명의 특징인 복소-실수 컨버터(560)에 제공된다. 본 발명의 특징인 복소-실수 컨버터(560)는 도 14를 참조하여 더욱 상세히 설명될 것이다. 이들 실수치 QMF 샘플은 실수치 QMF 합성 뱅크(570)에 제공되어, 시간 도메인 샘플 내지 시간 도메인 출력 신호

의 형태로 시간 도메인으로 다시 변환된다.

이하, 필터 뱅크, 좀더 구체적으로 말하면, 실수치 QMF 분석 뱅크(500) 및 실수치 QMF 합성 뱅크(570)를 더욱 상세히 설명한다. 예로서, 저전력 MPEG 서라운드 시스템을 위해 실수치 QMF 필터 뱅크가 이용된다. 이 경우에, 이하 설명하는 바와 같이, 분석 필터 뱅크(500)는 64개의 채널을 이용한다. 합성 필터 뱅크(570)도 또한 64개의 채널을 가지며, 낮은 복잡도 HE-AAC 시스템에서 이용된 필터 뱅크와 동등하며, 이들은 문헌(ISO/IEC 14496-3의 섹션 4.6.18.8.2.3)에 개시되어 있다. 이하, 64개의 채널(정수 L = 64)에 기초하여 설명하지만, 본 발명 및 실시예는 64개의 채널 및 특정의 적절한 개수의 실수치 내지 복소치 부대역 신호만을 이용하는 것에 한정되지 않는다. 원리적으로, 임의의 개수의 채널 또는 실수치 내지 복소치 부대역 신호가 본 발명의 실시예에서 이용될 수 있다. 하지만, 다른 개수의 채널이 이용되면, 본 실시예의 적절한 파라미터 또한 변경되어야 할 것이다. 도 10에 도시된실수치 QMF 분석 뱅크(500)는 코어 디코더로부터의 시간 도메인 신호

를 64개의 부대역 신호로 분할하는 데에 이용된다. 필터 뱅크 내지 실수치 QMF 뱅크(500)로부터의 출력은 실수치이며 부대역 샘플의 형식으로 임계적으로 샘플링된 신호이다.

도 12는 C/C++ 의사 코드(pseudocode)의 형식으로 실수치 분석 QMF 뱅크(500)에 의해 수행되는 동작의 흐름도를 도시한다. 다시 말하면, 실수치 QMF 분석 뱅크(500)에 의해 수행되는 방법이 도 12에 도시되어 있다. 필터링은 다음과 같은 단계와 관계되어 있고, 여기서 배열 x는 0부터 639까지의 범위내의 지수에 의해 지시된 640개의 시간 도메인 입력 샘플을 포함한다. 도 12에서, 배열 내지 벡터의 지수는 사각형 괄호 내에 표시되어 있다. 시간 도메인 입력 샘플의 배열 x에 대한 지수가 높으면, 더 오래된 샘플을 의미한다.

도 12는 QMF 부대역 샘플 1에 대해 실수치 QMF 분석 뱅크(500)에 의해 수행된 방법을 도시한다. 단계(S100)의 방법을 개시한 후에, 배열 x 내의 샘플은 단계(S110)에서 64개의 위치만큼 쉬프트된다. 지수가 575부터 639(n = 575,..., 639)까지의 범위내인 가장 오래된 64개의 샘플은 제거된다. 다음, 단계(S120)에서64개의 신규의 샘플이 배열 x에서 지수 0 내지 63으로 지시된 위치에 저장된다.

단계(S130), 배열 x의 샘플은 윈도우 내지 윈도우 함수c의 계수의 세트에 승산된다. 윈도우 c는 또한 n = 0,..., 639 범위의 지수로 지시된 640개의 성분을 가진 배열 c로 구현된다. 이러한 승산은, 단계(S130)에서 640개의 성분을 가진 신규의 중간적 배열 z를 다음과 같이 도입함으로써 수행된다.

z(n) = x(n)*c(n) (여기서, n = 0, ..., 639) (23)

여기서, 윈도우 계수 c[0],..., c[639]는 문헌(ISO/IEC 14496-3)의 표 4.A.87에 도시되어 있다.

다음의 단계(S140)에서는, 중간적 배열 z로 표현된 샘플을 다음과 같이 합산한다.

(24)

이로써, 128개의 성분을 가진 신규의 중간적 배열 u 가 생성된다. 수학식 24는 또한 수학식 24를 나타내는 니모닉(mnemonic) 코드로서 도 12의 흐름도에 도시된다.

다음의 단계(S150)에서, 64개의 신규의 부대역 샘플이 다음과 같이 정의되는 행렬 M을 이용하는 행렬 연산 M*u 에 의해 계산된다.

(25)

이는, 단계(S160)에서의 필터링 방법을 수행하기 전에 수행된다.

이로써, 도 12의 흐름도에 도시된 방법의 매 루프마다, 각각이 필터 뱅크 부대역으로부터의 출력을 나타내는 64개의 부대역 샘플이 생성된다. 도 12의 흐름도에서 상술한 바와 같이, X_real[m][l]는 QMF 부대역 m의 부대역 샘플 I에 대응한다. 여기서, m, l, 및 n은 모두 정수이다. 따라서, 출력 X_real[m][n]는 실수치 부대역 샘플

와 동일하다

도 12는 실수치 분석 QMF 뱅크(500)의 흐름도를 도시하고, 도 13은 도 10에 도시된 본 발명의 특징인 실수-복소 컨버터(520)를 좀더 상세히 도시한다. 도 13에 도시된 실수-복소 컨버터(520)는, K개의 실수 부대역의 서브세트와(64-K)의 실수 부대역의 서브세트의 2개의 구별되는 서브세트를 형성하는 64개의 실수치 부대역 신호를 수신한다. 여기서, K는 1부터 64까지의 범위내의 양의 정수이다. K개의 실수치 부대역 신호 내지 부대역의 서브세트는 다수의 실수치 부대역 신호를 형성하고, (64-K)개의 실수 부대역의 제2의 서브세트는 다른 다수의 실수치 부대역 신호를 형성한다.

K개의 실수치 부대역 신호의 서브세트는 다중 대역 필터(600) 및 선택사항인 제1 지연기(610) 모두에 제공된다. 다중 대역 필터(600)는 출력단에서 K개의 실수치 중간 부대역 신호의 일 세트를 제공하고, 이는 실수치 중간 부대역 신호의 각각에 음의 허수 단위(-i)를 승산하는 승산기(620)에 제공된다. 승산기(620)의 출력은, 지연기(610)로부터 K개의 실수치 부대역 신호를 지연된 형식으로 수신하는 가산기(630)에 제공된다. 가산기(630)의 출력은 또한 고정 이득 조절기(640)에 제공된다. 고정 이득 조절기(640)는, 대응하는 부대역 신호에 실수치 상수를 승산함으로써 입력측에 제공되는 각각의 부대역 신호의 레벨을 조절한다. 고정 이득 조절기(640)는 선택사항인 구성요소이고, 본 발명의 특징인 실수-복소 컨버터(520)에의 필수 구성요소가 아님은 주목되어야 한다. 고정 이득 조절기(640)가 구비되어 있다면, 그 고정 이득 조절기의 출력에서, 즉, 가산기(630)의 출력에서, 실수-복소 컨버터(520)는 K개의 복소치 부대역 신호 내지 K개의 복소 부대역을 제공한다.

가산기(630)는 승산기(620)와 함께, 계산부(650)를 구성하고, 계산부는 복소치 부대역 신호를 제공하고, 그 이득이 선택사항인 고정 이득 조절기(640)에 의해 조절된다. 좀더 구체적으로 말하면, 계산부(650)는 복소치 부대역 신호의 실수부로서 계산부(650)에 의해 출력된 실수치 부대역 신호와 복소치 부대역 신호의 허수부로서 다중 대역 필터(600)에 의해 출력된 중간 신호를 결합한다.

여기서, 제1 지연기(610)도 선택사항인 구성요소이라는 것이 주목되어야 하며, 이는 계산부(650)가 다중 대역 필터(600)에 의해 출력된 중간 신호와 실수-복소 컨버터(520)에 제공된 실수치 부대역 신호를 결합하기 전에, 다중 대역 필터(600)에 기인하는 가능성 있는 시간 지연을 정확히 고려하는 것을 보장한다.

선택사항인 구성요소로서, 실수-복소 컨버터(520)는 또한 제2 지연기(660)를 포함하며, 이 제2 지연기는 다중 대역 필터(600)에 기인하는 가능성 있는 시간 지연이 다수의 실수치 부대역 신호의 (64-K)개의 실수치 부대역 신호에 나타나지 않도록 하는 것을 보장한다. 이를 위하여, 제2 지연기(660)는, 변경되지 않은 형식으로 실수-복소 컨버터(520)를 통과하는(64-K)개의 실수치 부대역 신호들 사이에 연결되어 있다. 여기서, 실수-복소 컨버터(520)가 변경되지 않은 형식으로 또는 단지 지연된 형식으로 전송되는 실수치 부대역 신호를 반드시 포함할 필요는 없고, 따라서 어떠한 실수치 부대역 신호도 실수-복소 컨버터(520)를 상술한 형식으로 통과하지 않을 수 있다는 것에 주목하는 것은 중요하다. 여기서, 정수 K도 또한 K=64로 가정할 수 있다.

그 실수치 QMF 부대역 신호들은 도 1에 도시된 실수-복소 컨버터(520)에 의해 부분 복소 QMF 부대역 신호들로 변환된다. 제1 그룹의 K개의 실수치 부대역 신호는 다중 대역 필터(600)에 의해 필터링되고, 승산기(620)에 의해 음수의 허수단위(-i)가 승산되고, 가산기(630)에 의해 K개의 지연된 실수치 부대역 신에 가산되어, K개의 복소치 부대역 신호가 얻어진다. 상술한 바와 같이, 가산기(630)에 의해 처리되기 전에, K개의 실수치 부대역 신호를 지연시키는 지연기(610)은 선택사항으로서 구비될 수 있다. 가산기(630) 또는 계산부(65)에 의해 출력된 K개의 복소치 부대역 신호는 고정 실수 이득 조절기(640)에 의해 그 이득이 조절되고, 실수-복소 컨버터(320) 및 그 실수-복소 컨버터를 포함하는 부분 복소 분석 필터 뱅크의 K개의 복소 부대역으로서 출력된다.

(64-K)개의 실수치 부대역 신호를 포함하는 제2 그룹은 선택사항으로서의 제2 지연기(660)가 구비되어 있다면 그 제2 지연기(660)에 의해 지연될 수도 있다. 선택사항으로서의 지연기(610) 및 지연기(660)는 다중 대역 필터(600)에 의해 도입되는 가능성 있는 지연을 보상하는 역할을 한다. 전형적으로, 지연 길이는 다중 대역 필터(600)에 포함된 다중 대역 필터 세트의 차수(order)에 관련된다. 표준적인 지연 길이는 표준적인 대중 대역 필터의 차수의 반에 해당한다. 이는, 이하에서 더욱 상세한 설명하는 본 발명에 따른 선택사항으로서의 두 지연기(610 및 660)에 의해 부여된 지연이 5개의 부대역 샘플에 해당하는 것으로 의미한다. 상술한 바와 같이, 특히 도 4에 도시된 다중 대역 필터에 대한 설명에서와 같이, 그 다중 대역 필터는 K개의 제1 QMF 부대역 신호에 대해 다음과 같은 계산을 수행한다. 여기서,

는 계산부(650)에 의해 출력된 복소치 부대역 신호의 허수부인, 다중 대역 필터(600)의 출력을 나타낸다.

(26)

여기서, f_m _,r[ν]항은 필터 또는 필터 함수를 나타내고,

는 다중 대역 필터에 입력되는 실수치 부대역 신호를 나타낸다. 또한, QMF 부대역의 합산의 상한과 하한은 다음과 같이 정의된다.

(27)

(28)

필터 f_m _,r[ν]는, 2개의 표준적인 다중 대역 필터(600)로부터 도출되며, 이들은 대체로 2개의 표준적인 다중 대역 필터 a^ν[n](여기서, ν = 0,1)에 의해 결정된다. 좀더 구체적으로 말하면, 그들 필터 또는 필터 함수들은 다음과 같은 관계를 수행한다.

(29)

여기서, 표준적인 다중 대역 필터 계수 a⁰[ν]는 다음의 표 1에 주어진 관계를 가진다.

0.003 ≤a⁰[0]≤0.004

｜a⁰[1]｜≤0.001

-0.072 ≤a⁰[2]≤-0.071

｜a⁰[3]｜≤0.001

0.567≤a⁰[4]≤0.568

｜a⁰[5]｜≤0.001

0.567≤a⁰[6]≤0.568

｜a⁰[7]｜≤0.001

-0.072≤a⁰[8]≤-0.071

｜a⁰[9]｜≤0.001

0.003≤a⁰[10]≤0.004

또한, 표준적인 다중 대역 필터 계수 a¹[ν]는 다음의 표2에 주어진 관계를 가진다.

0.0008 ≤a¹[0]≤0.0009

0.0096 ≤a¹[1]≤0.0097

0.0467 ≤a¹[2]≤0.0468

0.1208 ≤a¹[3]≤0.1209

0.2025 ≤a¹[4]≤0.2026

0.2388 ≤a¹[5]≤0.2389

0.2025 ≤a¹[6]≤0.2026

0.1208 ≤a¹[7]≤0.1209

0.0467 ≤a¹[8]≤0.0468

0.0096 ≤a¹[9]≤0.0097

0.0008 ≤a¹[10]≤0.0009

다시 말하면, 필터 f_m _,r[ν]는 표 1 및 2로 주어진 표준적인 필터들로부터 수학식 29를 통하여 도출된다.

계산부(650)에 의해, 다중 대역 필터(600)의 출력

은 지연된 실수치 QMF 부대역 샘플

와 결합되어, 도 13에 도시된 부분 복소 QMF 부대역 샘플

를 형성한다.. 좀더 구체적으로 말하면, 출력

는 다음과 같은 관계를 가진다.

(30)

여기서, 실수치 QMF 부대역 샘플

의 위첨자(n-5)는, 두 지연기(610 및 660)의 영향을 나타낸다. 상술한 바와 같이, 표준적인 지연 길이는 표 1 및 2로 주어진 표준적인 다중 대역 필터 계수 a^ν[n]의 차수의 절반에 해당한다. 또한, 이는 5개의 부대역 샘플에 해당한다.

본 발명의 다른 실시예에서는, 표준적인 다중 대역 필터 또는 표준적인 다중 대역 필터 계수 a^ν[n](여기서, ν = 0,1)는 다음의 표 3 및 표 4로 주어진 관계를 가진다.

0.00375672984183 ≤a⁰[0]≤0.00375672984185

｜a⁰[1]｜≤0.00000000000010

-0.07159908629243 ≤a⁰[2]≤-0.07159908629241

｜a⁰[3]｜≤0.00000000000010

0.56743883685216 ≤a⁰[4]≤0.56743883685218

｜a⁰[5]｜≤0.00000000000010

0.56743883685216 ≤a⁰[6]≤0.56743883685218

｜a⁰[7]｜≤0.00000000000010

-0.07159908629243 ≤a⁰[8]≤-0.07159908629241

｜a⁰[9]｜≤0.00000000000010

0.00375672984183 ≤a⁰[10]≤0.00375672984185

0.00087709635502 ≤a¹[0]≤0.00087709635504

0.00968961250933 ≤a¹[1]≤0.00968961250935

0.04670597747405 ≤a¹[2]≤0.04670597747407

0.12080166385304 ≤a¹[3]≤0.12080166385306

0.20257613284429 ≤a¹[4]≤0.20257613284431

0.23887175675671 ≤a¹[5]≤0.23887175675673

0.20257613284429 ≤a¹[6]≤0.20257613284431

0.12080166385304 ≤a¹[7]≤0.12080166385306

0.04670597747405 ≤a¹[8]≤0.04670597747407

0.00968961250933 ≤a¹[9]≤0.00968961250935

0.00087709635502 ≤a¹[10]≤0.00087709635504

본 발명의 또 다른 실시예에서, 표준적인 다중 대역 필터 계수 a^ν[n](여기서, ν = 0,1)는 다음의 표 5로 주어진 값들을 포함한다.

n	a⁰[n]	a¹[n]
0	0.00375672984184	0.00087709635503
1	0	0.00968961250934
2	-0.07159908629242	0.04670597747406
3	0	0.12080166385305
4	0.56743883685217	0.20257613284430
5	0	0.23887175675672
6	0.56743883685217	0.20257613284430
7	0	0.12080166385305
8	-0.07159908629242	0.04670597747406
9	0	0.00968961250934
10	0.00375672984184	0.00087709635503

수학적 배경에서 개략적으로 설명한 바와 같이, 특히 수학식 18 내지 수학식 20과 관련하여 설명한 바와 같이, 계수 a^ν[n]의 구조는 결과적으로 대칭성을 가지게 된다. 좀더 명확히 표현하면, 상술한 표 5로 주어진 계수 a^ν[n]은 다음과 같은 대칭관계를 가진다.

a^ν[10-n] = a^ν[n] (30a)

여기서, ν= 0, 1이고, n = 0,..., 10 이고,

a⁰[2n+1] = 0 (30b)

여기서, n = 0,..., 4 이다

도 11을 참조하면, 실수치 QMF 합성부(570)의 전 단계에서, 부분 복소 부대역 QMF 신호가 복소-실수 컨버터(560)에 의해 실수치 QMF 신호로 변환되며, 이는 도 14에 더욱 상세히 도시되어 있다.

도 14에 도시된 복소-실수 컨버터(560)는, K개의 복소치 부대역 신호 및 (64-K)개의 실수치 부대역 신호를 포함하는 64개의 부대역 신호를 포함한다. 다수의 K개의 복소치 부대역 신호 또는 다른 K개의 복소 부대역들이, 다수-실수 컨버터(560)의 선택적 구성요소인 고정 이득 조절기(700)에 제공된다. 상술한 바와 같이, K는 1부터 64까지의 범위내의 양의 정수를 나타낸다. 또한, 본 발명은 64개의 부대역 신호로 제한되지 아니하고, 64개 이상 또는 그 이하의 부대역 신호를 처리할 수 있다. 이 경우에, 다음에 개시된 본 실시예의 파라미터들도 적절히 변형될 수 있다.

고정 이득 조절기(700)는 분리기(710) 내지 추출기(710)에 연결되며, 상술한 바와 같이, 추출기(710)은 고정 이득 조절기(700)의 출력을 그 입력으로 수신하는 실수부 추출기(720)와 허수부 추출기(730)를 구비한다. 하지만, 선택사항인 고정 이득 조절기(700)가 구현되어 있지 아니하면, 분리기(710) 내지 추출기(710)는 K개의 복소치 부대역 신호를 직접 수신한다. 실수부 추출기((720)는 선택사항인 제1 지연기(740)에 연결되고, 허수부 추출기(730)는 다중 대역 필터(750)에 연결된다. 제1 지연기(740)와 다중 대역 필터(750)는, K개의 실수치 부대역 신호를 본 발명의 특징인 복소-실수 컨버터(560)의 출력으로서 제공하는 계산부(760)에 연결된다.

또한, 복소-실수 컨버터(560)에는, 도 14에서 실수 부대역으로 기재되어 있는 (64-K)개의 실수치 부대역 신호가 제공되며, 이들은 선택적 구성요소인 제2 지연기(770)에도 제공된다. 복소-실수 컨버터(560)의 출력에는, (64-K)개의 실수치 부대역 신호는 지연된 형식으로 제공된다. 하지만, 제2 지연기(770)가 구비되어 있지 아니하면, (64-K)개의 실수치 부대역 신호는 변형이 없이 통과된다.

도 14에 도시된 실시예에서, 부분 복소 QMF 부대역 신호

즉, K개의 복소치 부대역 신호의 복소부는 고정 이득 조절기(700)에 의해 그 이득이 조절된다. 고정 이득 조절기(700)는 입력되는 모든 복소치 부대역 신호에 실수치 인수(factor), 즉, 1/√2를 승산한다. 다음에, 분리기(710)는 실수부 추출기(72)과 허수부 추출기(730)을 이용하여 다음의 수학식에 따라 그 이득 조절된 신호를 실수부 신호

와 허수부 신호

로 분리한다.

(31)

도 13에 도시된 실시예에서, 복소치 부대역 신호

의 앞에 기재된 인수인 1/√2는 고정 이득 조절기(700)에 의해 제공된다.

다중 대역 필터(750)는 실수치 신호인 허수부 신호

에 대해 다음과 같은 수학적 동작을 수행한다.

(32)

다중 대역 필터(750)는 K개의 실수치 중간 부대역 신호

의 일 세트를 제공한다. 수학식 32에서, QMF 부대역 합산의 상한 p(m)과 하한 q(m)은 각각 상술한 수학식 27과 28에 의해 정의된다. 또한, 필터 내지 필터 함수 g_m _,r[ν]는 표 2, 표 3, 및 표 4, 또는 표 5에 도시된 표준적인 필터 내지 필터 계수로부터 다음과 같은 관계식을 통하여 도출된다.

(33)

분리기(710) 또는 추출기(710) 및 다중 대역 필터(750)에 의해 처리된 K개의 복소치 부대역 신호에 대한 QMF 신호

를 얻기 위하여, 계산부(760)는 다중 대역 필터(750)로부터 출력되는 중간 부대역 신호와 분리기(710)로부터 지연된 형식으로 출력되는 실수부 신호를 합산한다.

나머지 (64-K)개의 실수치 부대역 신호는 제2 지연기(770)의 영향으로 지연된 형식으로 통과된다. 요약하면, 도 11에 도시된 실수치 QMF 합성 뱅크(570)에 공급될 QMF 신호

가 다음과 같은 연산을 수행하여 얻어진다.

(34)

수학식 30과 관련하여 상술한 바와 같이, 실수부 신호

및 실수치 부대역 신호

의 위첨자는 제1 지연기(740) 및 제2 지연기(670)에 기인하는 것이고, 이들의 지연 길이는 전형적으로 표 1 내지 5에 주어진 표준적 다중 대역 필터(a^ν[n])의 차수의 절반에 해당한다. 상술한 바와 같이, 이는 5개의부대역 샘플에 해당한다.

도 13과 관련하여 상술한 바와 같이, 본 발명은 64개의 부대역 신호 내지 K개의 복소치 부대역 신호에만 제한되지 아니한다. 실제로, 복소치 부대역 신호의 개수 K가 모든 부대역 신호의 개수와 동일하다면 (K = 64), 제2 지연기(770)도 또한 도 13의 제2 지연기(660)과 같이 생략될 수 있다. 따라서, 전체적인 부대역 신호의 개수(정수 L = 64)도 제한되지 아니하며 필수적사항도 아니다. 도 14에 도시된 구성요소의 파라미터를 적절히 조절하면, 원리적으로, 부대역 신호의 임의의 개수(L)가 복소-실수 컨버터(560)에의 입력으로 이용될 수 있다.

본 발명은, 부대역에 걸쳐 지수 m과 연계된 부대역 신호를 대칭적으로 분포시키는 동작을 하는 다중 대역 필터(204, 306, 401, 600, 및 750)로 제한되지 아니한다. 다시 말하면, 본 발명은, 다중 대역 필터에 의해 출력된 중간 부대역 신호의 지수에 대해 대칭으로 분포하는 지수를 가진 부대역 신호 내지 그 밖의 신호와 결합하는, 예를 들면, 지수 m과 정수 m'을 가진 부대역으로부터 지수 m, (m+m'), 및 (m-m')을 가진 부대역을 이용하여 시작하는, 다중 대역 필터에만 제한되지 아니한다. 그 지수가 작거나 또는 커서 부대역 신호가 대칭적으로 선택될 수 없는 그러한 지수를 가진 부대역 신호에 대한 명백한 제약과는 별개로, 다중 대역 필터는, 그 다중 대역 필터에서 출력되는 각각의 중간 부대역 신호에 대한 부대역 신호들의 개개의 조합을 이용하도록 설계될 수 있다. 다시 말하면, 중간 부대역 신호를 얻기 위해 처리된 부대역 신호의 개수도 3개가 아닐 수도 있다. 예를 들면, 서로 다른 필터 계수를 가진 서로 다른 필터가 선택되면, 상술한 바와 같이, 총 개수가 3개보다 많은 부대역 신호를 이용하는 것이 바람직하다. 또한, 다중 대역 필터는, 그 다중 대역 필터에 제공된 부대역 신호의 지수에 대응하지 않는 지수를 가진 중간 부대역 신호를 제공 내지 출력하도록 설계될 수 있다. 다시 말하면, 다중 대역 필터가 지수 m을 가진 중간 부대역 신호를 출력한다면, 그 다중 대역 필터에 제공되는 어떤 부대역 신호로서 동일한 지수를 가진 부대역 신호가 반드시 요구될 필요는 없다.

또한, 컨버터(520 및 560)중의 어느 하나 또는 모두를 포함하는 시스템은 추가적인 앨리어싱 검출기 및/또는 앨리어싱 등화기 내지 앨리어싱 등화 수단을 포함할 수 있다.

바람직한 실시예로, 상기 장치(210; 520)는 상기 실수치 부대역 신호를 상기 계산부(215; 650)에 지연된 형식으로 제공하기 위해 상기 실수치 부대역 신호를 지연시키는 지연기(203; 610)를 포함한다.

바람직한 실시예로, 상기 장치(310; 560)는 상기 실수부 신호를 지연시키고, 상기 실수부 신호를 지연된 형식으로 상기 다중 대역 필터(306; 750)으로 통과시키는 지연기(305; 740)을 더 포함하는 장치이다.

본 발명의 특징적인 방법의 구현시의 요구사항에 따라서는, 본 발명의 방법은 하드웨어적으로 또는 소프트웨어적으로 구현될 수 있다. 본 발명은 디지털 저장 매체를 이용하여 구현될 수 있으며, 특히, 전자적으로 판독 가능한 제어 신호를 저장하고 있는 CD, DVD 등의 디스크와 본 발명의 특정적인 방법을 수행하는 프로그램 가능한 컴퓨터 시스템을 연동하여 구현될 수 있다. 일반적으로, 본 발명은 기계적 판독 반송체에 기록된 프로그램 코드를 구비한 컴퓨터 프로그램 제품으로 제공되며, 이 컴퓨터 프로그램 제품이 컴퓨터 상에서 실행되면 본 발명의 특징적인 방법을 그 프로그램 코드가 수행하게 된다. 다시 말하면, 본 발명의 특징적인 방법은, 컴퓨터 프로그램이 컴퓨터 상에서 실행되면 본 발명의 특징적인 방법중의 적어도 하나를 수행하는 프로그램 코드를 가진 컴퓨터 프로그램일 수 있다.

본 발명은 특정의 실시예의 설명을 통하여 개시되어 있지만, 당해기술 분야의 지식을 가진 전문가라면, 그 형태 및 구체적 내용에서 다양한 변경이 본 발명의 요지 및 범위를 벗어나지 아니하고도 가능하다는 것은 이해할 수 있을 것이다. 또한, 다음에 기재된 청구의 범위에 개시된 것 또는 이로부터 도출되는 발명의 사상을 벗어나지 아니하고 다양한 실시예를 채용하여 본 발명의 다양한 변경이 이루어질 수 있다는 것이 이해되어야 한다.

Claims

복소치 부대역 신호를 얻기 위해 제1 실수치 부대역 신호와 제2 실수치 부대역 신호를 포함하는 다수의 실수치 부대역 신호를 처리하는 장치(210; 520)에 있어서,
제1 필터링된 부대역 신호를 얻기 위해 상기 제1 실수치 부대역 신호를 필터링하고, 제2 필터링된 부대역 신호를 얻기 위해 상기 제2 실수치 부대역 신호를 필터링하고, 실수치 중간 부대역 신호를 얻기 위해 상기 제1 필터링된 부대역 신호와 상기 제2 필터링된 부대역 신호를 결합하여 상기 실수치 중간 부대역 신호를 공급하는 다중 대역 필터(204; 401; 600);
상기 복소치 부대역 신호의 실수부로서 상기 다수의 실수치 부대역 신호로부터의 상기 실수치 부대역 신호를, 상기 복소치 부대역 신호의 허수부로서 상기 중간 부대역 신호에 기초하는 신호와 결합하여 상기 복소치 부대역 신호를 제공하는 계산부(215; 650); 및
상기 실수치 부대역 신호를 상기 계산부(215; 650)에 지연된 형식으로 제공하기 위해 상기 실수치 부대역 신호를 지연시키는 지연기(203; 610)를 포함하는 장치.
제 1 항에 있어서,
상기 장치(210; 520)는 상기 계산부(215; 650)로부터 상기 복소치 부대역 신호를 수신하고 상기 복소치 부대역 신호의 값을 조절하는 이득 조절기(207; 640)를 포함하는 장치.
제 1 항에 있어서,
상기 다수의 실수치 부대역 신호는 실수치 QMF 분석 뱅크(500)에 의해 출력되는 것인 장치.
제 1 항에 있어서,
상기 다중 대역 필터(204; 401; 600)가 상기 제1 실수치 부대역 신호를 필터링하고 상기 제2 실수치 부대역 신호를 필터링하기 위하여, 저역 통과 필터 특성, 고역 통과 필터 특성, 또는 대역 통과 필터 특성을 채용하여 동작하는 것인 장치.
제 1 항에 있어서,
상기 장치(210; 520)는 상기 실수치 부대역 신호와 관련된 중심 주파수에 따라 실수치 부대역 신호의 각각에 지수 m을 할당하도록 동작하여, 증가하는 지수 m을 가진 상기 실수치 부대역 신호가 상기 실수치 부대역 신호에 관련된 중심 주파수에 따라 배열되고,
상기 다수의 실수치 부대역 신호는 K개의 실수치 부대역 신호를 포함하고,
상기 K는 양의 정수이고, 상기 m은 0부터 (K-1)까지의 범위 내의 정수인 것인, 장치.
제 5 항에 있어서,
상기 다중 대역 필터(204; 401; 600)는 상기 제1 실수치 부대역 신호와 연계된 지수 m에 대응하여 상기 실수치 중간 부대역 신호에 상기 지수 m을 제공하도록 동작하는 것인 장치.
제 6 항에 있어서,
상기 다중 대역 필터(204; 401; 600)는 상기 제2 실수치 부대역 신호로서 지수 (m+1) 또는 지수 (m-1)과 연계된 상기 다수의 실수치 부대역 신호로부터 실수치 부대역 신호를 이용하도록 동작하는 것인, 장치.
제 6 항 또는 제 7 항에 있어서,
상기 다중 대역 필터(204; 401; 600)는 제3 실수치 부대역 신호를 필터링하여 제3 필터링된 부대역 신호를 얻고, 실수치 중간 부대역 신호를 얻기 위해 상기 제1 필터링된 부대역 신호, 상기 제2 필터링된 부대역 신호, 및 상기 제3 필터링된 부대역 신호를 결합하여 상기 실수치 중간 부대역 신호를 제공하도록 동작하고,
상기 제2 실수치 부대역 신호의 지수가 (m-m')이고 상기 제3 실수치 부대역 신호의 지수가 (m+m')이거나, 또는 상기 제2 실수치 부대역 신호의 지수가 (m+m')이고 상기 제3 실수치 부대역 신호의 지수가 (m-m')이고,
상기 m'은 양의 정수이고, 상기 m은 상기 제1 실수치 부대역 신호의 지수인 것인 장치.
제 8 항에 있어서,
상기 다중 대역 필터(204; 401; 600)는, 지수 m-q(m)를 가진 다수의 실수치 부대역 신호로부터 상기 제1 실수치 부대역 신호로서 각각의 실수치 부대역 신호에 대한 실수치 중간 부대역 신호를 제공하도록 동작하고,
상기 제2 실수치 부대역 신호의 상기 지수는 m이고, 상기 제3 실수치 부대역 신호의 상기 지수는 m+q(m)인 장치.
제 5 항에 있어서,
상기 다중 대역 필터(204; 401; 600)는 값
을 가진 K개의 중간 실수치 부대역 신호를 제공하도록 동작하고, 상기 n과 m은 양의 정수이고, 0부터 (K-1)까지의 범위 내의 상기 지수 m을 가진 상기 K개의 실수치 부대역 신호 각각에 대해 다음의 수학식이 정의되고,

상기 ν는 0부터 10까지의 범위 내의 정수이고,

상기 a⁰[ν] 및 a¹[ν]는 표준적 필터의 계수이고,
상기 표준적 필터의 계수 a⁰[ν] 및 a¹[ν]의 각각은 다음 표 6 및 7의 관계를 따르는 것인, 장치.
[표 6]

및
[표 7]
제 10 항에 있어서,
상기 다중 대역 필터(204; 401; 600)는 상기 표준적 필터의 상기 계수 a⁰[ν] 및 a¹[ν]는 다음 표 8 및 9의 관계를 따르도록 설계되는 것인, 장치.
[표 8]

및
[표 9]
제 5 항에 있어서,
상기 계산부(215; 650)는 지수 m과 값
을 가진 K개의 복소치 부대역 신호를 다음의 수학식에 기초하여 제공하도록 동작하고,
상기 k, n, 및 m은 정수이고,
상기 m은 0부터 (K-1)까지의 범위내의 정수이고,

상기
은 실수치 부대역 신호의 값을 나타내고, 상기
은 실수치 중간 부대역 신호의 값을 나타내고, 상기 i는
로 정의된 허수 단위를 나타내는 것인, 장치.
제 5 항에 있어서,
상기 장치(210; 520)는 (L-K)개의 실수치 부대역 신호를 포함하는 다른 다수개의 실수치 부대역 신호를 수신하도록 동작하고, 상기 다른 다수의 실수치 부대역 신호를 실수치 부대역 신호로서 제공하도록 동작하고,
상기 L은 양의 정수이고, 상기 L은 K보다 크거나 같은 것인, 장치.
제 13 항에 있어서,
상기 장치(210; 520)는 상기 양의 정수 L이 64가 되도록 설계되는 것인, 장치.
제 13 항 또는 제 14 항에 있어서,
상기 장치(210; 520)는 상기 다른 다수의 실수치 부대역 신호의 상기 실수치 부대역 신호를 지연시키는 지연기(202; 660)을 더 포함하고,
상기 장치(210; 520)는 상기 다른 다수의 실수치 부대역 신호를 지연된 형식으로 제공하도록 동작하는 것인, 장치.
실수치 부대역 신호를 얻기 위해 제1 복소치 부대역 신호와 제2 복소치 부대역 신호를 각각 포함하는 다수의 복소치 부대역 신호를 처리하는 장치(310; 560)에 있어서,
상기 제1 복소치 부대역 신호로부터 제1 허수부를 추출하고, 상기 제2 복소치 부대역 신호로부터 제2 허수부를 추출하며, 상기 다수의 복소치 부대역 신호중 상기 제1, 상기 제2, 또는 제3 복소치 부대역 신호로부터 실수부를 추출하는 추출기(309; 710);
제1 필터링된 허수부 신호를 얻기 위해 상기 제1 허수부를 필터링하고, 제2 필터링된 허수부 신호를 얻기 위해 상기 제2 허수부를 필터링하고, 중간 부대역 신호를 얻기 위해 상기 제1 필터링된 허수부 신호와 상기 제2 필터링된 허수부 신호를 결합하여 상기 중간 부대역 신호를 제공하는 다중 대역 필터(306; 750);
상기 실수부와 상기 중간 부대역 신호를 결합하여 상기 실수치 부대역 신호를 제공하는 계산부(307; 760); 및
상기 실수부 신호를 지연시키고, 상기 실수부 신호를 지연된 형식으로 상기 다중 대역 필터(306; 750)으로 통과시키는 지연기(305; 740)를 포함하는 장치.
제 16 항에 있어서,
상기 장치(310; 560)는 상기 다수의 복소치 부대역 신호의 복소치 부대역 신호의 값
을 조절하는 이득 조절기(301; 700)을 포함하는 장치.
제 16 항에 있어서,
상기 추출기(309; 710)는 상기 제1 복소치 부대역 신호로부터 제1 실수부를 추출하도록 동작하고 상기 제2 복소치 부대역 신호로부터 제2 실수부를 추출하도록 동작하는 것인, 장치.
제 16 항에 있어서,
상기 다중 대역 필터(306; 750)가 상기 제1 허수부 신호를 필터링하고 상기 제2 허수부 신호를 필터링하기 위한 저역 통과 필터 특성, 고역 통과 필터 특성, 또는 대역 통과 필터 특성을 채용하여 동작하는 것인, 장치.
제 16 항에 있어서,
상기 장치(310; 560)는 상기 복소치 부대역 신호와 관련된 중심 주파수에 따라 상기 다수의 복소치 부대역 신호의 각각의 복소치 부대역 신호에 지수 m을 할당하도록 동작하여, 증가하는 지수 m을 가진 상기 복소치 부대역 신호가 상기 복소치 부대역 신호와 관련된 중심 주파수에 따라 배열되고, 상기 다수개의 복소치 부대역 신호는 K개의 복소치 부대역 신호를 포함하고, 상기 K는 양의 정수이고, 상기 m은 0부터 (K-1)까지의 범위내의 정수인 것인, 장치.
제 20 항에 있어서,
상기 추출기(309; 710)는, 0부터 (K-1)까지의 범위내의 지수 m을 가진 상기 다수의 복소치 부대역 신호중의 값
를 가진 각 복소치 부대역 신호에 대하여
값 을 가진 실수치 실수부 신호 및 값
을 가진 실수치 허수부 신호를 공급하도록 동작하고,
상기
,
, 및
는 다음의 수학식에 기초하는 관계를 수행하는 것인, 장치.
제 20 항에 있어서,
상기 추출기(309; 710)는, 각각의 허수부 신호 및/또는 실수부 신호를 상기 허수부 신호 및/또는 상기 실수부 신호로 분리되는 상기 복소수 부대역 신호의 지수 m와 연계시키도록 동작하는 것인, 장치.
제 22 항에 있어서,
상기 다중 대역 필터(306; 750)는, 상기 제1 허수부 신호의 상기 지수 m에 대응하는 상기 중간 부대역 신호와 상기 지수 m을 연계시키도록 동작하는 것인, 장치.
제 23 항에 있어서,
상기 다중 대역 필터(306; 750)는, 상기 제2 허수부 신호로서 지수 (m+1) 또는 지수 (m-1)을 가진 허수부 신호를 이용하도록 동작하고, 상기 지수 m은 상기 제1 허수부 신호의 상기 지수인 것인, 장치.
제 23 항에 있어서,
상기 다중 대역 필터(306; 750)는, 제3 필터링된 허수부 신호를 얻기 위해 상기 다수의 복소치 부대역 신호의 제3 복소치 부대역 신호의 허수부에 대응하여 상기 추출기(309; 710)으로부터 수신된 제3 허수부 신호를 더 필터링하도록 동작하고, 상기 중간 부대역 신호를 얻기 위해 상기 제1 필터링된 허수부 신호, 상기 제2 필터링된 허수부 신호, 및 상기 제3 필터링된 허수부 신호를 결합하도록 동작하고, 상기 제2 허수부 신호가 상기 지수 (m-m')에 연계되고 상기 제3 허수부 신호가 지수 (m+m')에 연계되거나, 또는 상기 제2 허수부 신호가 상기 지수 (m+m')에 연계되고 상기 제3 허수부 신호가 상기 지수 (m-m')에 연계되고, 상기 m은 상기 제1 허수부 신호의 지수이고, 상기 m'은 양의 정수인 것인, 장치.
제 25 항에 있어서,
상기 다중 대역 필터(306; 750)는, 지수 m을 가진 상기 제1 중간 부대역 신호로서 중간 부대역 신호의 각각에 대해 실수치 중간 부대역 신호를 제공하도록 동작하는 것인, 장치.
제 23 항에 있어서,
상기 다중 대역 필터(306; 750)는 값
을 가진 K개의 중간 실수치 부대역 신호를 제공하도록 동작하고, 상기 n 및 m은 정수이고, 0부터 (K-1)까지의 범위내의 상기 지수 m을 가진 상기 K개의 실수치 허수부 신호 각각에 대해 다음의 수학식이 정의되고,

상기 ν는 0부터 10까지의 범위내의 정수이고,
상기 g^m ^,r[n]는 다음의 수학식으로 정의되고,

상기 a⁰[ν] 및 a¹[ν]는 표준적 필터의 계수이고,
상기 표준적 필터의 계수 a⁰[ν] 및 a¹[ν]의 각각은 다음 표 10 및 11의 관계를 따르는 것인, 장치.
[표 10]

및
[표 11]
제 27 항에 있어서,
상기 표준적 필터의 계수 a⁰[ν] 및 a¹[ν]는 다음 표 12 및 13의 관계를 따르는 것인, 장치.
[표 12]

및
[표 13]
제 20 항에 있어서,
상기 계산부(307; 760)는 상기 실수치 부대역 신호
의 값에 기초하는 값
을 가지고 다음의 수학식에 기초하는 중간 신호
의 값을 가진 상기 실수치 부대역 신호를 제공하도록 동작하고,

상기 m은 0부터 (K-1)까지의 범위 내인 상기 부대역 신호의 상기 지수인 것인, 장치.
제 20 항에 있어서,
상기 장치(310; 560)는 (L-K)개의 부대역 신호를 포함하는 다른 다수의 실수치 부대역 신호를 수신하도록 동작하고, 상기 장치(310; 560)는 상기 다른 다수의 실수치 부대역 신호를 출력하도록 동작하고, 상기 L은 양의 정수이고, 상기 L은 K와 같거나 큰 것인, 장치.
제 30 항에 있어서,
상기 장치(310; 560)는 상기 정수 L이 64가 되도록 지정되어 있는 것인, 장치.
제 30 항에 있어서,
상기 장치(310; 560)는 상기 다수의 실수치 부대역 신호를 지연시키고 상기 실수치 부대역 신호를 지연된 형식으로 통과시키기 위한 지연기(670)를 더 포함하는 장치.
오디오 입력 신호를 다수의 실수치 부대역 신호로 처리하는 분석 필터 뱅크(500);
제 1 항 내지 제 15 항 중의 어느 한 항에 따른 장치로서, 복소치 부대역 신호를 얻기 위해 상기 다수의 실수치 부대역 신호를 처리하는 장치(210; 520);
상기 복소치 부대역 신호를 수신하고 상기 복소치 부대역 신호를 변형된 형식으로 제공하는 변형기(103);
제 16 항 내지 제 32 항 중의 어느 한 항에 따른 장치로서, 실수치 부대역 신호를 얻기 위한 장치(310; 560); 및
상기 실수치 부대역 신호를 오디오 출력 신호로 처리하는 합성 필터 뱅크(570)를 포함하는 시스템.
제 33 항에 있어서,
상기 분석 필터 뱅크(500)는 상기 다수의 실수치 부대역 신호가 L개의 실수치 부대역 신호를 포함하도록 설계되고,
상기 L는 양의 정수이고, 상기 다수의 실수치 부대역 신호를 처리하는 상기 장치(210; 520)는 상기 장치(210; 520)가 다수의 복소치 부대역 신호 및 다른 다수의 복소치 부대역 신호를 제공하도록 설계되고,
상기 다수의 복소치 부대역 신호는 K개의 복소치 부대역 신호를 포함하고, 상기 다른 다수의 실수치 부대역 신호는 (L-K)개의 실수치 부대역 신호를 포함하고,
상기 K는 1부터 L까지의 범위내의 정수이고,
상기 변형기(103)는, K개의 복소치 부대역 신호를 변형된 형식으로 제공하기 위해 상기 다수의 복소치 부대역 신호중의 상기 K개의 복소치 부대역 신호를 변형하도록 동작하고,
상기 시스템은, 상기 다른 다수의 실수치 부대역 신호를 변형하고 상기 다른 다수의 실수치 부대역 신호를 변형된 형식으로 제공하는 변형기(102)를 더 포함하고,
상기 장치(310; 560)는, 최종의 다수의 실수치 부대역 신호를 얻기 위해 K개의 실수치 부대역 신호를 포함하는 상기 다수의 복소치 부대역 신호 및
(L-K)개의 실수치 부대역 신호를 포함하는 상기 다른 복소치 부대역 신호를 처리하도록 설계되고,
상기 최종의 다수의 실수치 부대역 신호는 L개의 실수치 부대역 신호를 포함하고,
상기 합성 필터 뱅크(570)는 상기 최종의 다수의 실수치 부대역 신호가 오디오 출력 신호로 처리되도록 설계되는 것인, 시스템.
복소치 부대역 신호를 얻기 위해 제1 실수치 부대역 신호와 제2 실수치 부대역 신호를 각각 포함하는 다수의 실수치 부대역 신호를 처리하는 방법에 있어서,
제1 필터링된 부대역 신호를 얻기 위해 상기 제1 실수치 부대역 신호를 필터링하는 단계;
제2 필터링된 부대역 신호를 얻기 위해 상기 제2 실수치 부대역 신호를 필터링하는 단계;
실수치 중간 부대역 신호를 얻기 위해 상기 제1 필터링된 부대역 신호와 상기 제2 필터링된 부대역 신호를 결합하는 단계; 및
상기 복소치 부대역 신호의 실수부로서 상기 다수의 실수치 부대역 신호로부터의 실수치 부대역 신호를, 상기 복소치 부대역 신호의 허수부로서 상기 중간 부대역 신호에 기초하는 신호와 결합하는 단계를 포함하는 방법.
실수치 부대역 신호를 얻기 위해 제1 복소치 부대역 신호와 제2 복소치 부대역 신호를 각각 포함하는 다수의 복소치 부대역 신호를 처리를 하는 방법에 있어서,
상기 제1 복소치 부대역 신호로부터 제1 허수부를 추출하는 단계;
상기 제2 복소치 부대역 신호로부터 제2 허수부를 추출하는 단계;
상기 다수의 복소치 부대역 신호중 제1, 제2, 또는 제3 복소치 부대역 신호로부터 실수부를 추출하는 단계;
제1 필터링된 허수부 신호를 얻기 위해 상기 제1 허수부를 필터링하는 단계;
제2 필터링된 허수부 신호를 얻기 위해 상기 제2 허수부를 필터링하는 단계;
중간 부대역 신호를 얻기 위해 상기 제1 필터링된 허수부 신호와 상기 제2 필터링된 허수부 신호를 결합하는 단계; 및
상기 실수치 신호를 얻기 위해 상기 실수부와 상기 중간 부대역 신호를 결합하는 단계를 포함하는 방법.
제 35 항 또는 제 36 항의 방법을 컴퓨터로 실행하기 위한 컴퓨터 프로그램.