KR20100030971A - 발광 다이오드 및 그 제조방법 - Google Patents

발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR20100030971A
KR20100030971A KR1020080089969A KR20080089969A KR20100030971A KR 20100030971 A KR20100030971 A KR 20100030971A KR 1020080089969 A KR1020080089969 A KR 1020080089969A KR 20080089969 A KR20080089969 A KR 20080089969A KR 20100030971 A KR20100030971 A KR 20100030971A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
light emitting
sapphire substrate
emitting diode
Prior art date
Application number
KR1020080089969A
Other languages
English (en)
Inventor
유민기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080089969A priority Critical patent/KR20100030971A/ko
Publication of KR20100030971A publication Critical patent/KR20100030971A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로서, 특히 n전극이 n형 반도체층의 측면에 형성되어 발광 시에 전류 분포의 균일성이 최대화되고, n전극과 연결되는 와이어가 도전성 반사컵에 본딩되어 와이어 본딩에 요구되는 n전극의 면적을 고려하지 않아도 되며 와이어가 발광 영역을 가리는 면적이 최소화된 발광 다이오드 및 그 제조 방법에 관한 것이다. 이러한 본 발명은, 내부에 공간이 마련된 도전성 반사컵; 상기 도전성 반사컵 내부에 형성된 사파이어 기판; 상기 사파이어 기판 상에 형성된 제 1 반도체층; 적어도 상기 제 1 반도체층의 측면을 감싸도록 형성된 제 1 전극; 상기 제 1 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제 2 반도체층; 상기 제 2 반도체층 상에 형성된 제 2 전극; 적어도 상기 활성층의 측면과 제 2 전극의 측면에 형성된 보호막; 상기 사파이어 기판의 배면 전체와 도전성 반사컵의 내부면 사이에 형성되고 사파이어 기판의 측면 전체 및 적어도 제 1 전극의 일부 영역에 도포되도록 형성된 도전성 페이스트; 상기 도전성 반사컵에 본딩되어 도전성 반사컵 및 도전성 페이스트를 통해 제 1 전극에 전기적으로 연결된 제 1 와이어; 및 상기 제 2 전극에 본딩된 제 2 와이어; 에 의해 달성된다.
발광 다이오드, 전류, 와이어 본딩

Description

발광 다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF}
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로서, 특히 n전극이 n형 반도체층의 측면에 형성되어 발광 시에 전류 분포의 균일성이 최대화되고, n전극과 연결되는 와이어가 도전성 반사컵에 본딩되어 와이어 본딩에 요구되는 n전극의 면적을 별도로 고려하지 않아도 되며 와이어가 발광 영역을 가리는 면적이 최소화된 발광 다이오드 및 그 제조 방법에 관한 것이다.
일반적으로 발광 다이오드는 극소형, 저소비 전력구동, 빠른 반응속도 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 발광 다이오드는 액정표시장치용 백라이트를 비롯하여 대형 전광판, 교통 신호등, 가전 제품, 의료 및 수술장비 등에 널리 이용되고 있다.
이러한 발광 다이오드는 전류 주입에 의해 전자와 정공이 결합되고 이로 인해 빛이 발생되며 발생된 빛을 외부로 방출시키는 발광 소자이다. 상기 발광 다이오드에서 발광되는 빛의 파장은 발광 다이오드를 구성하는 반도체 재료의 밴드갭(bandgap)에 의해 결정된다. 따라서, 발광 다이오드의 제조 시에 원하는 빛의 파 장에 따라 반도체 재료를 적절히 선택하게 된다.
이하, 첨부한 도면을 참조하여 종래의 일반적인 발광 다이오드에 대하여 설명하면 다음과 같다.
도 1을 참조하면, 종래의 일반적인 발광 다이오드는 내부에 공간이 마련된 반사컵(1)과, 페이스트(9)를 통해 상기 반사컵(1) 내부에 부착된 사파이어 기판(2)과, 사파이어 기판(2) 상에 형성된 n형 반도체층(3)과, 상기 n형 반도체층(3)의 모서리 영역의 일부가 노출되도록 패터닝된 활성층(4)과, 상기 n형 반도체층(3) 중에서 상기 활성층(4)에 의해 노출된 영역에 형성된 n전극(6)과, 상기 활성층(4) 상에 형성된 p형 반도체층(5)과, 상기 p형 반도체층(5) 상에 형성된 p전극(7)과, 상기 n전극(6)에 본딩된 n와이어(10) 및 상기 p전극(7)에 본딩된 p와이어(11)로 구성된다. 여기서, 상기 n형 반도체층(3)과 p형 반도체층(5)은 질화물계(GaN) 반도체로 형성된다.
상기와 같은 구성을 가지는 종래의 일반적인 발광 다이오드에 있어서, 정공의 이동 속도가 전자의 이동 속도보다 낮아서 n전극(6)의 주변 영역(도 2의 A영역)에 전류가 집중되므로 해당 영역의 전기적인 특성이 변경되어 소자 신뢰성이 낮아지는 문제가 있다. 따라서, 발광 시에 균일한 전류 분포를 달성할 수 있는 구조를 가지는 발광 다이오드의 필요성이 증대되었다.
또한, 상기와 같은 구성을 가지는 종래의 일반적인 발광 다이오드에 있어서, n와이어(10)가 n전극(6)에 직접 본딩되므로 n와이어(10)를 본딩하기 위한 충분한 n전극(6)의 면적을 확보하여야 하며 p와이어(11)가 p전극(7)에 직접 본딩되므로 p와 이어(11)를 본딩하기 위한 충분한 n전극(6)의 면적을 확보해야한다. 따라서, n와이어(10) 또는 p와이어(11)를 n전극(6) 및 p전극(7)에 직접 본딩하지 않는 구조를 가지는 발광 다이오드의 필요성이 증대되었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 발광 시의 전류 분포의 균일성이 최대화되고, 와이어 본딩에 요구되는 n전극의 면적을 고려하지 않아도 되는 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 발광다이오드는, 내부에 공간이 마련된 도전성 반사컵; 상기 도전성 반사컵 내부에 형성된 사파이어 기판; 상기 사파이어 기판 상에 형성된 제 1 반도체층; 적어도 상기 제 1 반도체층의 측면을 감싸도록 형성된 제 1 전극; 상기 제 1 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제 2 반도체층; 상기 제 2 반도체층 상에 형성된 제 2 전극; 적어도 상기 활성층의 측면과 제 2 전극의 측면에 형성된 보호막; 상기 사파이어 기판의 배면 전체와 도전성 반사컵의 내부면 사이에 형성되고 사파이어 기판의 측면 전체 및 적어도 제 1 전극의 일부 영역에 도포되도록 형성된 도전성 페이스트; 상기 도전성 반사컵에 본딩되어 도전성 반사컵 및 도전성 페이스트를 통해 제 2 전극에 전기적으로 연결된 제 1 와이어; 및 상기 제 2 전극에 본딩된 제 2 와이어; 를 포함하여 구성된 것을 특징으로 한다.
그리고, 상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 발광 다이오드의 제조 방법은, 사파이어 기판을 준비하는 단계; 상기 사파이어 기판 상에 제 1 반도체층, 활성층, 제 2 반도체층을 차례로 형성하는 단계; 상기 제 2 반도체층의 테두리 영역과 활성층의 테두리 영역을 제거하여 n형 반도체층의 테두리 영역을 노출하는 단계; 적어도 상기 활성층의 측면과 제 1 반도체층의 측면을 감싸는 보호막을 형성하는 단계; 적어도 상기 제 1 반도체층의 측면을 감싸는 제 1 전극을 형성하고, 상기 제 2 반도체층 상에 제 2 전극을 형성하는 단계; 도전성 반사컵을 준비하고, 상기 도전성 반사컵 내부에 도전성 페이스트를 도포하는 단계; 상기 도전성 페이스트 상에 상기 사파이어 기판의 배면이 닿도록 하고 소정 압력을 가하여 도전성 페이스트가 사파이어 기판의 측면 전체와 적어도 제 1 전극의 일부 영역에 위치하도록 하는 단계; 및 상기 도전성 반사컵에 제 1 와이어를 본딩하고, 제 2 전극에 제 2 와이어를 본딩하는 단계; 를 포함하여 이루어지는 것을 특징으로 한다.
상기와 같은 구성 및 제조 방법을 가지는 본 발명의 바람직한 실시예에 따른 발광다이오는, n전극이 n형 반도체층의 둘레를 감싸서 띠 형상을 이루도록 형성되므로, 발광 시에 전류 분포의 균일성이 최대화되는 장점이 있다.
또한, 상기와 같은 구성 및 제조 방법을 가지는 본 발명의 바람직한 실시예에 따른 발광 다이오드는, 도전성 페이스트 및 도전성 반사컵을 통해 n전극이 n와이어와 전기적으로 연결을 이루게 되므로 n와이어 본딩을 위해 n전극의 면적을 별도로 고려하는 작업을 하지 않아도 되며, n와이어가 발광 영역을 가리는 면적이 최소화되는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 발광 다이오드 및 그 제조 방법에 대하여 상세히 설명하겠다.
먼저, 도 3과 4를 참조하여 본 발명의 바람직한 실시예에 따른 발광 다이오드의 구성에 대하여 설명하겠다.
도 3과 도 4에 도시한 바와 같이 본 발명의 바람직한 실시예에 따른 발광 다이오드는, 내부에 공간이 마련된 도전성 반사컵(101); 상기 도전성 반사컵(101) 내부에 형성된 사파이어 기판(102); 상기 사파이어 기판(102) 상에 형성된 제 1 반도체층; 적어도 상기 제 1 반도체층의 측면을 감싸도록 형성된 제 1 전극; 상기 제 1 반도체층 상에 형성된 활성층(104); 상기 활성층(104) 상에 형성된 제 2 반도체층; 상기 제 2 반도체층 상에 형성된 제 2 전극; 적어도 상기 활성층(104)의 측면과 제 2 전극의 측면에 형성된 보호막(108); 상기 사파이어 기판(102)의 배면 전체와 도전성 반사컵(101)의 내부면 사이에 형성되고 사파이어 기판(102)의 측면 전체 및 적어도 제 1 전극의 일부 영역에 도포되도록 형성된 도전성 페이스트(109); 상기 도전성 반사컵(101)에 본딩되어 도전성 반사컵(101) 및 도전성 페이스트(109)를 통해 제 1 전극에 전기적으로 연결된 제 1 와이어; 및 상기 제 2 전극에 본딩된 제 2 와이어; 를 포함하여 구성된다.
이하 본 발명의 바람직한 실시예에 따른 발광 다이오드를 설명함에 있어서, 상기 제 1 반도체층은 n형 반도체층(103)이고 제 2 반도체층은 p형 반도체 층(105)이며, 제 1 전극은 n전극(106)이고 제 2 전극은 p전극(107)이며, 제 1 와이어는 n와이어(110)이고 제 2 와이어는 n와이어(111)인 것을 그 예로 한다. 하지만, 본 발 명이 이에 한정되는 것은 아니며, 필요에 따라 변경이 가능할 것이다.
이와 같은 구성을 갖는 본 발명의 바람직한 실시예에 따른 발광 다이오드의 각 구성요소에 대하여 상세히 설명하면 다음과 같다.
도 3을 참조하면, 상기 사파이어 기판(102) 상에는 n형 반도체층(103), 활성층(104) 및 p형 반도체층(105)이 차례로 형성된다.
상기 n형 반도체층(103), p형 반도체층(105)은 질화물계(GaN) 반도체로 형성되며, 도면에는 상세히 도시하지 않았지만 상기 사파이어 기판(102)과 n형 반도체 층(103) 사이에는 불순물이 도핑되지 않은 u-GaN(undopped-GaN)층이 추가로 형성될 수 있다.
도 3을 참조하면, 상기 n형 반도체층(103)의 측면은 사파이어 기판(102)의 상면을 기준으로 하여 소정의 기울기를 가지도록 형성되어 사파이어 기판(102)의 상면과는 90˚보다 작은 각도를 이룬다. 이는, n형 반도체층(103)의 측면에 형성되는 n전극(110)의 형성 면적을 최대화하기 위한 것으로서, 상세한 설명은 아래의 n전극(110)에 대한 설명에서 하기로 한다.
도 3 및 상기의 설명에는 상기 n형 반도체층(103)의 측면이 소정의 기울기를 가지도록 형성되어 사파이어 기판(102)의 상면과는 90˚보다 작은 각도를 이루는 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며, 상기 n형 반도체층(103)의 측면은 n형 반도체 층(103)의 측면에 형성되는 n전극(106)의 형성 면적을 최대화할 수 있는 범위 내에서 곡면을 이루도록 형성되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능하다.
그리고, 도면에는 상세히 도시하지 않았지만, 상기 p형 반도체층(105) 상에는 인듐틴옥사이드(indium tin oxide ; ITO) 등을 재료로 한 투명 전극(미도시)이 형성될 수 있는데, 이와 같은 투명 전극은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 구동하는 과정에서 전류의 확산 저항을 줄이기 위한 것으로서, p형 반도체층(105)의 큰 저항을 보상해주게 된다.
도 3을 참조하면, 상기 활성층(104)은 발광 다이오드에 있어서 빛을 방출하는 부분으로서 다중양자우물(multi-quantum well; MQW)구조를 가지며, n전극(106)과 p전극(107) 사이에 순방향 전압이 인가되면 n전극(106)으로부터 n형 반도체층(103)을 통해 활성층에 전자가 주입되고 p전극(107)으로부터 p형 반도체층(105)을 통해 활성층(104)에 정공이 주입되며, 이로써 활성층(104)에 주입된 전자와 정공이 재결합함으로써 활성층의 밴드갭 또는 에너지 레벨 차이에 해당하는 빛을 방출하게 된다.
도 3과 도 4를 참조하면, 상기 n형 반도체층(103)의 기울어진 측면에는 n전극(106)이 형성된다.
상기 n전극(106)은 적어도 n형 반도체층(103)의 측면을 감싸도록 띠 형상으로 형성되는데, 상기 n형 반도체층(103)의 측면은 사파이어 기판(102)의 상면과는 90˚보다 작은 각도를 이루도록 형성되어 소정의 기울기를 가지므로 n전극(106)은 n형 반도체층(103)의 측면이 사파이어 기판(102)의 상면과 90˚를 가지도록 형성되었을 경우에 비교하여 넓은 면적을 가지게 된다.
이에 더하여, 상기 n형 반도체층(103)의 측면이 상기에 언급한 바와 같이 곡 면을 이루도록 형성된 경우에도 n전극(106)은 n형 반도체층(103)의 측면이 사파이어 기판(102)의 상면과 90˚를 가지도록 형성되었을 경우에 비교하여 넓은 면적을 가지게 된다.
이와 같은 상기 n전극(106)은 막대 형상이나 도트(dot) 형상이 아닌 띠 형상을 이루도록 형성되어 n형 반도체층(103)의 둘레를 감싸므로, 발광 시에 전류 분포의 균일성이 최대화되게 된다.
그리고, 도 3과 도 4를 참조하면, 상기 p형 반도체층(105) 상에는 p전극(107)이 형성되는데, 이와 같은 p전극(107)은 p형 반도체층(105)의 상면의 중앙 영역에 형성된다.
도 3을 참조하면, 상기 활성층(104)의 측면과 p전극(107)의 측면에는 보호막(108)이 형성된다.
상기 보호막(108)은 실리콘 산화막(SiO2)으로 형성될 수 있는데, 이와 같은 상기 보호막(108)은 이후에 형성될 n전극(106)이나 도전성 페이스트(109)가 활성층(104) 혹은 p형 반도체층(105)에 전기적으로 접속되는 것을 방지하는 기능을 하게 된다.
도면 및 상기의 설명에 있어서 상기 보호막(108)은 활성층(104)의 측면과 p전극(107)의 측면에 형성된 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며, 상기 보호막(108)은 활성층(104)의 측면에만 형성되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능할 것이다.
상술한 바와 같이 n형 반도체층(103), 활성층(104), p형 반도체층(105), n전극(106) 및 p전극(107)을 포함하여 이루어진 발광 다이오드는 도전성 페이스트(109)를 통해 도전성 반사컵(101)의 내부에 부착됨으로써 패키지를 이루게 된다. 상기 도전성 반사컵(101)은 적어도 내부 면에 반사 특성이 부여되는 것은 물론이고, 도전성 페이스트(109)를 통해 n전극(106)과 전기적으로 연결되기 위하여 도전 특성이 부여되는 것이 바람직하다.
도 3을 참조하면, 상기 도전성 페이스트(109)는 사파이어 기판(102)의 배면과 도전성 반사컵(101)의 내부면 사이에 위치함으로써 사파이어 기판(102)이 도전성 반사컵(101)의 내부면에 부착되도록 하며, 사파이어 기판(102)의 배면은 물론이고 측면 및 적어도 n전극(106)의 일부 영역에 도포되도록 형성됨으로써 도전성 반사컵(101)과 n전극(106)을 전기적으로 연결하게 된다.
도 3을 참조하면, 상기 도전성 반사컵(101)의 내부면에는 n와이어(110)가 본딩되며, p전극(107)의 상면에는 p와이어(111)가 본딩된다.
상기 n와이어(110)는 도전성 반사컵(101) 및 도전성 페이스트(109)를 통해 n전극(106)에 연결되게 되며, p와이어(111)는 본딩을 통해 p전극(107)과 직접 연결된다.
이하, 도 5a 도 5g를 참조하여 본 발명의 바람직한 실시예에 따른 발광다이오드의 제조 방법에 대하여 설명하면 다음과 같다.
먼저, 사파이어 기판(102)을 준비한다.
다음으로, 도 5a에 도시한 바와 같이 상기 사파이어 기판(102) 상에 n형 반 도체층(103), 활성층(104), p형 반도체층(105)을 차례로 형성한다. 여기서, 상기 n형 반도체층(103)과 p형 반도체층(105)은 질화물계(GaN) 반도체를 재료로 하여 형성되며, 유기 금속 화학 증착법(metal organic chemical vapor deposition ; MOCVD) 등 다양한 방법을 이용하여 형성될 수 있다.
도면에는 상세히 도시하지 않았지만, 상기 사파이어 기판(102) 상에 n형 반도체층(103)을 형성하기 전에 사파이어 기판(102) 상에는 불순물이 도핑되지 않은 u-GaN(undopped-GaN)층이 추가로 형성될 수 있다.
다음으로, 도 5b에 도시한 바와 같이 상기 활성층(104)과 p형 반도체층(105)의 테두리 영역을 제거하여 n전극(106)의 테두리 영역, 즉 n형 반도체층(103)의 상면의 테두리 영역을 노출한다.
이와 같이 활성층(104)의 테두리 영역과 n형 반도체층(103)의 테두리 영역을 제거하는 과정은, 도면에는 상세히 도시하지 않았지만, p형 반도체층(105) 상에 제 1 감광막(미도시)을 형성한 후에, 노출 영역과 차단 영역이 마련된 마스크(마스크)를 이용한 포토리소그라피(photolithography)를 수행하여 제 1 감광막 패턴(미도시)을 형성하고, 상기 제 1 감광막 패턴을 마스크로 하여 활성층(104)의 테두리 영역과 p형 반도체층(105)의 테두리 영역을 선택적으로 제거함으로써 수행된다. 이때, 상기 제 1 감광막은 이후의 단계를 위하여 제거하지 않는다.
다음으로, 도 5c에 도시한 바와 같이 상기 n형 반도체층(103)의 일부를 제거하여 n형 반도체층(103)의 측면이 사파이어 기판(102)의 상면에 대하여 90˚보다 작은 각도를 이루도록 형성한다. 이에 따라, 이후에 n형 반도체층(103)의 측면에 형성되게 될 n전극(106)의 형성 면적을 충분히 확보할 수 있게 된다.
이와 같이 n형 반도체층(103)의 측면이 사파이어 기판(102)의 상면에 대하여 소정의 기울기를 가지도록 형성하는 과정은, 도면에는 상세히 도시하지 않았지만, 이전 단계에서 이용한 제 1 감광막 패턴(미도시)을 마스크로 하여 상기 n형 반도체층(103)의 테두리 영역을 등방성 식각에 의해 테이퍼 에칭(taper etch)한 후에 상기 제 1 감광막 패턴을 제거함으로써 형성된다.
도 3 및 상기의 설명에는 상기 n형 반도체층(103)의 측면이 소정의 기울기를 가지도록 형성되어 사파이어 기판(102)의 상면과는 90˚보다 작은 각도를 이루는 평면인 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며, 상기 n형 반도체층(103)의 측면은 n형 반도체층(103)의 측면에 형성되는 n전극(106)의 형성 면적을 최대화할 수 있다면 곡면을 이루도록 형성되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능할 것이다.
다음으로, 도면에는 상세히 도시하지 않았지만, 상기 p형 반도체층(105) 상에는 인듐틴옥사이드(indium tin oxide ; ITO) 등을 재료로 한 투명 전극(미도시)이 추가로 형성될 수 있다. 상기 투명전극은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 완성한 후에 구동하는 과정에서 전류의 확산 저항을 줄이기 위한 것으로서, p형 반도체층(105)의 큰 저항을 보상해주게 된다.
다음으로, 도 5d에 도시한 바와 같이 적어도 상기 활성층(104)의 측면과 p형 반도체층(105)의 측면을 감싸는 보호막(108)을 형성한다. 이때, 보호막(108)은 실 리콘 산화막(SiO2)으로 형성된다.
상기 보호막(108)은 이후에 형성되게 될 n전극(106)이나 도전성 페이스트(109)가 활성층(104) 혹은 p형 반도체층(105)과 전기적으로 접속되는 것을 방지하는 기능을 하게 된다.
다음으로, 도 5e에 도시한 바와 같이, 적어도 상기 n형 반도체층(103)의 경사진 측면을 감싸는 n전극(106)을 형성하고, 상기 p형 반도체층(105)의 상면의 중앙 영역에 p전극(107)을 형성한다.
이와 같이 n전극(106) 및 p전극(107)을 형성하는 과정은, 도면에는 상세히 도시하지 않았지만, 상기 p형 반도체층(105)과 n형 반도체층(103) 상에 전극 형성용 층(미도시)과 제 2 감광막(미도시)을 차례로 형성한 후에, 노출 영역과 차단 영역이 마련된 마스크(미도시)를 이용한 포토리소그라피를 수행하여 제 2 감광막 패턴(미도시)을 형성하고, 상기 제 2 감광막 패턴을 마스크로 하여 전극 형성용 층을 선택적으로 제거하고 제 2 감광막 패턴을 제거함으로써 수행된다.
이때, 상기 n전극(106)은 n형 반도체층(103)의 측면의 최하부 영역에서 시작하여 보호막(108)의 외부면에 접촉되도록 형성되며, 이로 인해 상기 n전극(106)은 n형 반도체층(103)의 최대면적을 감싸도록 형성될 수 있다. 이에 따라, 본 발명의 바람직한 실시예에 따른 발광 다이오드는 제조가 완료된 후에 발광 시에 전류 분포의 균일성이 최대화되게 된다.
다음으로, 도전성 반사컵(101)을 준비하고, 상기 도전성 반사컵(101)의 내부 의 바닥면의 일부에 도전성 페이스트(109)를 도포한다.
다음으로, 상기 도전성 페이스트(109) 상에 상기 사파이어 기판(102)의 배면이 닿도록 배치한 후에 하부 방향으로 소정 압력을 가하여 도전성 페이스트(109)의 형상 변경을 유도하여 도 5f에 도시한 바와 같이 도전성 페이스트(109)가 사파이어기판(102)의 배면과 측면은 물론 적어도 n전극(106)의 일부 영역에까지 위치하도록 한다. 이와 같이 도전성 페이스트(109)가 형상이 변경되는 것은 점성을 가지기 때문이다.
이로써, 상기 도전성 페이스트(109)는 사파이어 기판(102)을 도전성 반사컵(101)의 내부에 부착하여 고정함과 동시에 도전성 반사컵(101)과 n전극(106)을 전기적으로 연결한다.
다음으로, 도 4g에 도시한 바와 같이 상기 도전성 반사컵(101)의 내부면에 n와이어(110)를 본딩하고 p전극(107)의 상면에 p와이어(111)를 본딩한다.
이로써, 상기 n전극(106)은 도전성 페이스트(109) 및 도전성 반사컵(101)을 통해 n와이어(110)와 전기적으로 연결을 이루게 되므로, n와이어(110) 본딩을 위한 n전극(106)의 면적을 별도로 고려하지 않아도 되며, n와이어(110)가 발광 영역을 가리는 면적이 최소화되게 된다.
도 1은 종래의 일반적인 발광 다이오드를 도시한 단면도.
도 2는 도 1의 발광 다이오드를 도시한 평면도.
도 3은 본 발명의 바람직한 실시예에 따른 발광 다이오드를 도시한 단면도.
도 4는 도 3의 발광 다이오드의 모습을 도시한 도면으로서, 설명의 편의상 n와이어, p와이어 및 도전성 반사컵을 제외하고 도시한 평면도.
도 5a 내지 도 5g는 도 3의 발광 다이오드를 제조하는 순서를 도시한 단면도.
**도면의 주요 부분에 대한 부호의 설명**
101 : 도전성 반사컵 102 : 사파이어 기판
103 : n형 반도체층 104 : 활성층
105 : p형 반도체층 106 : n전극
107 : p전극 108 : 보호막
109 : 도전성 페이스트 110 : n와이어
111 : p와이어

Claims (12)

  1. 내부에 공간이 마련된 도전성 반사컵;
    상기 도전성 반사컵 내부에 형성된 사파이어 기판;
    상기 사파이어 기판 상에 형성된 제 1 반도체층;
    적어도 상기 제 1 반도체층의 측면을 감싸도록 형성된 제 1 전극;
    상기 제 1 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제 2 반도체층;
    상기 제 2 반도체층 상에 형성된 제 2 전극;
    적어도 상기 활성층의 측면과 제 2 전극의 측면에 형성된 보호막;
    상기 사파이어 기판의 배면 전체와 도전성 반사컵의 내부면 사이에 형성되고 사파이어 기판의 측면 전체 및 적어도 제 1 전극의 일부 영역에 도포되도록 형성된 도전성 페이스트;
    상기 도전성 반사컵에 본딩되어 도전성 반사컵 및 도전성 페이스트를 통해 제 1 전극과 연결된 제 1 와이어; 및
    상기 제 2 전극에 본딩된 제 2 와이어;
    를 포함하여 구성된 것을 특징으로 하는 발광 다이오드.
  2. 제 1 항에 있어서, 상기 제 1 반도체층의 측면은 사파이어 기판의 상면에 대하여 소정의 기울기를 가지도록 형성된 것을 특징으로 하는 발광 다이오드.
  3. 제 1 항에 있어서, 상기 제 1 반도체층의 측면은 곡면을 이루도록 형성된 것을 특징으로 하는 발광 다이오드.
  4. 제 1 항에 있어서, 상기 보호막은 내부면이 활성층 및 제 2 반도체층에 접촉되고 외부면이 제 1 전극에 접촉되도록 형성된 것을 특징으로 하는 발광 다이오드.
  5. 제 1 항에 있어서, 상기 제 1 반도체층은 n형 반도체층이고, 제 2 반도체층은 p형 반도체층이며,
    상기 제 1 전극은 n전극이고, 제 2 전극은 p전극인 것을 특징으로 하는 발광 다이오드.
  6. 제 1 항에 있어서, 상기 제 1 반도체층과 제 2 반도체층은 질화물계(GaN) 반도체인 것을 특징으로 하는 발광 다이오드.
  7. 사파이어 기판을 준비하는 단계;
    상기 사파이어 기판 상에 제 1 반도체층, 활성층, 제 2 반도체층을 차례로 형성하는 단계;
    상기 제 2 반도체층의 테두리 영역과 활성층의 테두리 영역을 제거하여 n형 반도체층의 테두리 영역을 노출하는 단계;
    적어도 상기 활성층의 측면과 제 1 반도체층의 측면을 감싸는 보호막을 형성하는 단계;
    적어도 상기 제 1 반도체층의 측면을 감싸는 제 1 전극을 형성하고, 상기 제 2 반도체층 상에 제 2 전극을 형성하는 단계;
    도전성 반사컵을 준비하고, 상기 도전성 반사컵 내부에 도전성 페이스트를 도포하는 단계;
    상기 도전성 페이스트 상에 상기 사파이어 기판의 배면이 닿도록 하고 소정 압력을 가하여 도전성 페이스트가 사파이어 기판의 측면 전체와 적어도 제 1 전극의 일부 영역에 위치하도록 하는 단계; 및
    상기 도전성 반사컵에 제 1 와이어를 본딩하고, 제 2 전극에 제 2 와이어를 본딩하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  8. 제 7 항에 있어서, 상기 제 2 반도체층의 테두리 영역과 활성층의 테두리 영역을 제거하는 단계 후에,
    상기 제 1 반도체층의 테두리 영역의 일부를 제거하여 제 1 반도체층의 측면이 소정의 기울기를 가지도록 하는 단계가 추가로 이루어지는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  9. 제 7 항에 있어서, 상기 제 2 반도체층의 테두리 영역과 활성층의 테두리 영 역을 제거하는 단계 후에,
    상기 제 1 반도체층의 테두리 영역의 일부를 제거하여 제 1 반도체층의 측면이 곡면을 이루도록 하는 단계가 추가로 이루어지는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  10. 제 7 항에 있어서, 상기 제 1 전극 및 제 2 전극을 형성하는 단계에서,
    상기 제 1 전극은 보호막의 외부면에 접촉되도록 형성되는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  11. 제 7 항에 있어서, 상기 제 1 반도체층은 n형 반도체층이고, 제 2 반도체층은 p형 반도체층이며,
    상기 제 1 전극은 n전극이고, 제 2 전극은 p전극인 것을 특징으로 하는 발광 다이오드의 제조 방법.
  12. 제 7 항에 있어서, 상기 제 1 반도체층과 제 2 반도체층은 질화물계(GaN) 반도체인 것을 특징으로 하는 발광 다이오드의 제조 방법.
KR1020080089969A 2008-09-11 2008-09-11 발광 다이오드 및 그 제조방법 KR20100030971A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080089969A KR20100030971A (ko) 2008-09-11 2008-09-11 발광 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080089969A KR20100030971A (ko) 2008-09-11 2008-09-11 발광 다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100030971A true KR20100030971A (ko) 2010-03-19

Family

ID=42180783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080089969A KR20100030971A (ko) 2008-09-11 2008-09-11 발광 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20100030971A (ko)

Similar Documents

Publication Publication Date Title
JP5290342B2 (ja) 発光素子
US8324649B2 (en) Light emitting device
KR100652133B1 (ko) 플립칩 구조의 발광 소자
JP5709778B2 (ja) 発光素子
US8710520B2 (en) Light emitting diode having multi-cell structure and method of manufacturing the same
US8680560B2 (en) LED and LED package
KR100991939B1 (ko) 발광다이오드 및 그의 제조방법
JP5628064B2 (ja) 光半導体素子
TWI381552B (zh) 發光二極體以及其製造方法
US11916168B2 (en) Light emitting device
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
JP5628056B2 (ja) 半導体発光素子
JP6385680B2 (ja) 発光素子
US10418510B1 (en) Mesa shaped micro light emitting diode with electroless plated N-contact
JP2006148059A (ja) アレイ型発光ダイオード
KR102465400B1 (ko) 발광 소자 및 이의 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR20160136070A (ko) 발광 소자
US8049241B2 (en) Light emitting device fabrication method thereof, and light emitting apparatus
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
EP3852154A1 (en) Light-emitting element
KR20100030971A (ko) 발광 다이오드 및 그 제조방법
US9130123B2 (en) Light emitting device and light emitting device package
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid