KR20100025088A - 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터 - Google Patents

기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터 Download PDF

Info

Publication number
KR20100025088A
KR20100025088A KR1020080083707A KR20080083707A KR20100025088A KR 20100025088 A KR20100025088 A KR 20100025088A KR 1020080083707 A KR1020080083707 A KR 1020080083707A KR 20080083707 A KR20080083707 A KR 20080083707A KR 20100025088 A KR20100025088 A KR 20100025088A
Authority
KR
South Korea
Prior art keywords
test
dut
data
board
motherboard
Prior art date
Application number
KR1020080083707A
Other languages
English (en)
Other versions
KR101018683B1 (ko
Inventor
이상식
이인엽
함병구
이인철
이유용
김건
Original Assignee
주식회사이은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사이은 filed Critical 주식회사이은
Priority to KR1020080083707A priority Critical patent/KR101018683B1/ko
Publication of KR20100025088A publication Critical patent/KR20100025088A/ko
Application granted granted Critical
Publication of KR101018683B1 publication Critical patent/KR101018683B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 소자의 실장 테스터에 관한 것으로, 특히 기준 DUT 보드를 마더 보드의 후면에 설치하고, 기록 데이터 및 기준 데이터를 테스트 신호 분배부를 통해 하나 이상의 테스트 수행부에 각각 분배하여 전송함으로써 하나 이상의 DUT를 외부의 신호의 간섭없이 신속하게 테스트할 수 있는 반도체 소자의 실장 테스터에 관한 것이다.
본 발명에 따른 마더 보드를 포함하는 반도체 소자의 실장 테스터에 있어서, 상기 마더 보드의 후면에 설치되며, 기준 DUT가 장착되는 기준 DUT 보드; 기록 데이터를 생성하여 상기 기준 DUT에 기록하며, 상기 기준 DUT에 저장된 기준 데이터를 판독하는 제어부; 상기 제어부로부터 수신한 상기 기록 데이터 및 상기 제어부가 판독한 상기 기준 데이터를 분배하는 테스트 신호 분배부; 및 상기 테스트 신호 분배부가 분배한 상기 기록 데이터 및 상기 기준 데이터를 수신하여 하나 이상의 DUT를 테스트하는 하나 이상의 테스트 수행부를 포함하는 것을 특징으로 한다.

Description

기준 ＤＵＴ 보드 및 이를 이용한 반도체 소자의 실장 테스터{REFERENCE DEVICE UNDER TEST BOARD AND SEMICONDUCTOR DEVICE APPLICATION TESTER USING THE SAME}
본 발명은 반도체 소자의 실장 테스터에 관한 것으로, 특히 기준 DUT 보드를 마더 보드의 후면에 설치하고, 기록 데이터 및 기준 데이터를 테스트 신호 분배부를 통해 하나 이상의 테스트 수행부에 각각 분배하여 전송함으로써 하나 이상의 DUT를 외부의 신호의 간섭없이 신속하게 테스트할 수 있는 반도체 소자의 실장 테스터에 관한 것이다.
반도체 소자의 테스트를 위해서는 ATE(Automatic Test Equipment)를 사용한다.
ATE는 반도체 소자에 특정한 신호 패턴을 인가한 후 반도체 소자로부터 출력되는 신호를 분석함으로써 반도체 소자의 양호/불량 여부를 판단하는 테스터이다.
그러나 이러한 ATE와 같은 테스터는 고가이므로 반도체 소자당 테스트 비용이 증가하여 가격 경쟁력을 약화시킨다는 단점이 있다. 또한, ATE는 반도체 소자가 실제로 설치되어 사용되는 환경이 아니라 별도의 실험 환경에서 테스트를 수행하므 로 실제 사용 환경에서 발생할 수 있는 각종 신호의 잡음 등에 대한 환경을 구현하지 못하여 테스트의 정확도가 떨어지는 문제점이 있다.
결과적으로, 반도체 소자에 대한 양호/불량 여부를 정확하게 판단하기 어렵다는 단점이 있다.
이러한 문제점을 개선하기 위하여 반도체 소자의 실제 사용 환경, 즉, 실장 환경에서 테스트를 수행하는 실장 테스터가 사용된다.
예컨대, PC에 사용되는 DRAM 모듈의 테스트를 수행하는 경우, 테스트하고자 하는 DRAM 모듈을 메인 보드에 삽입하고 테스트 프로그램을 구동하여 테스트 결과에 따라 양품과 불량품을 선별한다.
구체적으로는, 도 1에 도시된 바와 같이, 메인 보드(11)에 구비된 슬롯(13)에 확장 카드(21)를 삽입하고, 확장 카드(21)에 구비된 소켓(23)에 기준이 되는 반도체 소자(30)를 삽입한다. 제어부(미도시)는 반도체 소자(30)로부터 테스트에 필요한 신호를 기록 및 판독하며, 확장 카드(21)와 연결되는 케이블(40)을 통해 상기 테스트에 필요한 신호를 테스트부(50)로 전송하여 테스트하고자 하는 반도체 소자(미도시)의 테스트를 수행한다.
그러나, 도 1에 도시된 반도체 소자의 실장 테스터는 확장 카드(21)가 메인 보드(11)의 수직 방향으로 삽입되므로 PCB(Printed-Circuit Board)의 트레이스 길이(trace length)가 길어져 타임 딜레이를 발생시킬 뿐만 아니라, 슬롯(13)과 소켓(23)의 사용에 따른 임피던스(impedance)의 미스매치(mismatch)에 의한 신호 왜곡 및 외부의 신호 간섭이 발생한다는 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로 기준 DUT 보드를 마더 보드의 후면에 설치하고, 기록 데이터 및 기준 데이터를 테스트 신호 분배부를 통해 하나 이상의 테스트 수행부에 각각 분배하여 전송함으로써 하나 이상의 DUT를 외부의 신호의 간섭없이 신속하게 테스트할 수 있는 반도체 소자의 실장 테스터를 제공하는 것을 그 목적으로 한다.
본 발명에 따른 마더 보드를 포함하는 반도체 소자의 실장 테스터에 있어서, 상기 마더 보드의 후면에 설치되며, 기준 DUT가 장착되는 기준 DUT 보드; 기록 데이터를 생성하여 상기 기준 DUT에 기록하며, 상기 기준 DUT에 저장된 기준 데이터를 판독하는 제어부; 상기 제어부로부터 수신한 상기 기록 데이터 및 상기 제어부가 판독한 상기 기준 데이터를 분배하는 테스트 신호 분배부; 및 상기 테스트 신호 분배부가 분배한 상기 기록 데이터 및 상기 기준 데이터를 수신하여 하나 이상의 DUT를 테스트하는 하나 이상의 테스트 수행부를 포함하는 것을 특징으로 한다.
본 발명에 따른 상기 하나 이상의 테스트 수행부 각각은, 상기 하나 이상의 DUT에 상기 기록 데이터를 기록하고, 상기 하나 이상의 DUT에 저장된 상기 기록 데이터에 대응하는 테스트 데이터를 판독하는 테스트 수행 제어부; 및 상기 제어부가 판독한 상기 기준 데이터 및 상기 테스트 수행 제어부가 판독한 상기 테스트 데이터를 비교하는 비교부를 포함할 수 있다.
또한, 상기 하나 이상의 테스트 수행부 각각은 제1 내지 제n 테스트 수행부를 포함하며, 상기 제1 내지 제n 테스트 수행부 각각은 제1 내지 제n 테스트 수행 제어부 및 제1 내지 제n 비교부를 포함하는 것이 바람직하다(n은 자연수).
본 발명에 따른 상기 하나 이상의 테스트 수행부 각각은 제1 내지 제n 테스트 수행부 사이에 개재되는 버퍼 드라이버를 더 포함하는 것이 바람직하다.
본 발명에 따른 마더 보드를 포함하는 반도체 소자의 실장 테스터는 커넥터 단자부와 상기 테스트 신호 분배부를 전기적으로 연결하는 동축 케이블을 더 포함할 수 있다. 또한, 상기 테스트 신호 분배부 및 상기 하나 이상의 테스트 수행부 각각은 FPGA을 포함하는 것이 바람직하다.
본 발명에 따른 실장 테스터에 포함된 마더 보드에 장착되는 기준 DUT 보드에 있어서, 기준 DUT가 장착되는 소켓; 상기 소켓이 장착되며, 상기 마더 보드와 평행하게 설치되는 확장 보드; 및 상기 확장 보드와 마더 보드의 후면 사이에 개재되는 포고 블럭을 포함하는 것을 특징으로 한다.
본 발명에 따른 상기 포고 블럭은, 상기 마더 보드의 후면에 설치되는 그라운드 플레이트; 상기 그라운드 플레이트를 관통하며, 상기 확장 보드와 상기 마더 보드를 전기적으로 연결하는 하나 이상의 포고 핀; 및 상기 그라운드 플레이트 및 하나 이상의 포고 핀 사이에 개재되는 유전 부재를 포함하는 것이 바람직하다.
또한, 상기 확장 보드는 상기 소켓이 구비하는 하나 이상의 핀에 각각 접촉되는 하나 이상의 소켓 접촉단 및 상기 하나 이상의 포고 핀과 각각 접촉되는 하나 이상의 포고 핀 접촉단을 더 포함할 수 있다.
본 발명에 따른 상기 하나 이상의 소켓 접촉단은 리셉터클인 것이 바람직하며, 상기 하나 이상의 포고 핀 접촉단은 패드인 것이 바람직하다.
상기 하나 이상의 소켓 접촉단 및 상기 하나 이상의 포고 핀 접촉단은 서로 대응되는 위치에 설치되는 것이 바람직하다.
본 발명에 따른 상기 기준 DUT 보드는 상기 확장 보드에 설치되어 상기 확장 보드와 테스트 신호 분배부를 전기적으로 연결하는 커넥터 단자부를 더 포함할 수 있으며, 상기 커넥터 단자부와 상기 테스트 신호 분배부를 전기적으로 연결하는 동축 케이블을 더 포함하는 것이 바람직하다.
또한, 본 발명에 따른 상기 유전 부재는 테프론을 포함할 수 있으며, 상기 포고 블럭은 동축 구조인 것이 바람직하다.
본 발명에 따른 반도체 소자의 실장 테스터는 전면에 구비된 소켓을 제거한 마더 보드의 후면에 기준 DUT 보드를 설치하여 확장 보드의 트레이스 길이를 최소화시킴으로써 그에 따른 신호의 간섭 및 지연을 방지할 수 있다는 장점이 있다.
또한, 기준 DUT 보드를 상기 마더 보드와 평행하게 설치함으로써, 확장 보드 상부에 구비되는 버퍼 드라이버부 및 커넥터 등을 효율적으로 배치할 수 있다는 장점이 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
도 2 및 도 3은 각각 본 발명에 따른 반도체 소자의 실장 테스터를 도시한 블럭도 및 개략도이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 반도체 소자의 실장 테스터는 제어부(100), 기준 DUT 보드(200), 테스트 신호 분배부(300) 및 테스트 수행부(400)를 포함한다. 또한, 본 발명에 따른 반도체 소자의 실장 테스터는 동축 케이블(500)을 더 포함할 수 있다.
제어부(100)는 기록 데이터를 생성하여 기준 DUT(700)에 기록하며, 기준 DUT(700)에 저장된 기준 데이터를 판독한다.
여기서, 본원 발명에 따른 기준 DUT(Device Under Test)(700)는 DUT(800)와 동일한 사양(specification)의 소자로써, 양품으로 판정된 소자를 의미하며, 하나 이상의 DUT(800)는 테스트 대상 소자로써, 상기 실장 테스터를 이용하여 양품 여부를 판단하는 소자를 의미한다.
바람직하게는, 기준 DUT(700) 및 하나 이상의 DUT(800) 각각은 메모리 모듈이거나 또는 메모리 컴포넌트일 수 있다.
구체적으로는, 제어부(100)는 기준 DUT(700)에 기록하기 위한 상기 기록 데이터를 생성하고, 생성된 상기 기록 데이터와 어드레스 정보를 기준 DUT(700) 및 테스트 신호 분배부(300)로 전송한다.
제어부(100)는 상기 어드레스 정보에 대응되는 셀에 상기 기록 데이터를 기록하고, 기준 DUT(700)는 제어부(100)의 판독 명령에 따라 상기 셀에 저장된 데이터를 기준 데이터로써 판독하여 테스트 신호 분배부(300)로 전송한다.
바람직하게는, 제어부(100)는 상기 기록 데이터를 생성하기 위한 ALPG(ALgorithmic Pattern Generator)를 포함할 수 있으며, 생성된 상기 기록 데이터는 기준 DUT 보드(200)를 통해 기준 DUT(700)로 전송된다. 상기 ALPG는 FPGA(Field-Programmable Gate Array)로 구성할 수 있다.
제어부(100)는 예컨대, 마더 보드(150)(도 4 참조) 상에 구현되는 것이 바람직하다.
기준 DUT 보드(200)는 마더 보드(150)(도 4 참조)의 후면에 설치되어 기준 DUT(700)가 장착된다. 바람직하게는, 기준 DUT(700)는 전면에 구비된 소켓(153)(도 4 참조)을 제거한 마더 보드(150)(도 4 참조)의 후면에 설치된다.
기준 DUT 보드(200)는 제어부(100)가 생성한 상기 기록 데이터, 상기 어드레스 정보, 기준 DUT(700)의 구동에 필요한 전원 등을 기준 DUT(700)로 인가한다. 기준 DUT 보드(200)는 제어부(100)의 판독 명령에 따라 기준 DUT(700)가 출력하는 상기 기준 데이터를 테스트 신호 분배부(300)로 전송한다.
도 4는 본 발명에 따른 기준 DUT 보드(200)의 구조를 도시한 단면도이다.
도 4를 참조하면, 본 발명에 따른 기준 DUT 보드(200)는 포고 블럭(210), 확장 보드(230) 및 소켓(250)을 포함할 수 있다. 또한, 기준 DUT 보드(200)는 버퍼 드라이버부(270) 및 커넥터 단자부(290)를 더 포함할 수 있다.
포고 블럭(210)은 확장 보드(230)와 마더 보드(150) 사이에 개재되며, 마더 보드(150)의 후면에 설치된다. 바람직하게는, 포고 블럭(210)은 마더 보드(150)의 전면에 구비된 소켓(153)을 제거한 후에 설치된다.
포고 블럭(210)은 확장 보드(230)와 전기적으로 접속되어, 상기 기록 데이터 등을 확장 보드(230)로 전송한다.
포고 블럭(210)은 그라운드 플레이트(211), 하나 이상의 포고 핀(213) 및 유전 부재(215)를 포함한다.
그라운드 플레이트(211)는 마더 보드(150)의 후면에 설치되며, 하나 이상의 포고 핀(213)과 동일한 금속으로 구성하는 것이 바람직하다.
하나 이상의 포고 핀(213)은 그라운드 플레이트(211)를 관통하며, 확장 보드(230)와 마더 보드(150)를 전기적으로 연결한다.
구체적으로는, 하나 이상의 포고 핀(213)은 확장 보드(230)에 구비된 하나 이상의 포고 핀 접촉단(233)과 전기적으로 접속되어 상기 기록 데이터 등을 확장 보드(230)로 전송한다.
하나 이상의 포고 핀(213)은 예컨대, 금 등의 금속으로 구성하는 것이 바람직하다.
유전 부재(215)는 그라운드 플레이트(211) 및 하나 이상의 포고 핀(213) 사이에 개재된다. 유전 부재(215)는 하나 이상의 포고 핀(213)에 대한 절연 및 임피던스 매칭을 위하여 테프론으로 구성하는 것이 바람직하다.
즉, 포고 블럭(210)은 하나 이상의 포고 핀(213)이 유전 부재(215)와 그라운드 플레이트(211)에 둘러싸인 구조임을 알 수 있다.
확장 보드(230)는 소켓(250) 및 포고 블럭(210) 사이에 개재되며, 상부에 소켓(250)이 장착된다.
확장 보드(230)는 상부에 소켓(250)에 구비된 하나 이상의 핀(251)을 접촉하기 위한 하나 이상의 소켓 접촉단(231)을 포함할 수 있으며, 하부에 하나 이상의 포고 핀(213)을 접촉하기 위한 하나 이상의 포고 핀 접촉단(233)을 포함할 수 있다.
바람직하게는, 하나 이상의 소켓 접촉단(231) 및 하나 이상의 포고 핀 접촉단(233)은 각각 하나 이상의 핀(251) 및 하나 이상의 포고 핀(213)과 전기적으로 접속된다. 또한, 하나 이상의 소켓 접촉단(231) 및 하나 이상의 포고 핀 접촉단(233)은 서로 대응되는 위치에 설치되어 전기적으로 접속되는 것이 바람직하다.
구체적으로는, 상기 기록 데이터 등은 하나 이상의 포고 핀(213)과 전기적으로 접속되는 하나 이상의 포고 핀 접촉단(233) 및 하나 이상의 소켓 접촉단(231)을 통해 기준 DUT(700)에 인가된다. 제어부(100)의 판독 명령에 따라 기준 DUT(700)로부터 판독된 상기 기준 데이터는 동축 케이블(coaxial cable)(500)을 통해 테스트 신호 분배부(300)로 전송된다.
하나 이상의 소켓 접촉단(231)은 리셉터클(receptacle)일 수 있으며, 하나 이상의 포고 핀 접촉단(233)은 패드(pad)인 것이 바람직하다.
버퍼 드라이버부(270)는 제어부(100)가 판독한 상기 기준 데이터를 테스트 신호 분배부(300)로 전송한다.
커넥터 단자부(290)는 동축 케이블(500)과 전기적으로 접속되어 동축 케이블(500)을 통해 상기 기록 데이터 및 상기 기준 데이터 등을 테스트 신호 분배부(300)로 전송한다.
다시 도 2 및 도 3을 참조하면, 테스트 신호 분배부(300)는 제어부(100)가 전송한 상기 기록 데이터 및 기준 DUT(700)가 전송한 상기 기준 데이터 등을 테스트 수행부(400)로 각각 분배한다.
바람직하게는, 테스트 신호 분배부(300)는 FPGA를 포함하며, 상기 FPGA에 저장된 프로그램의 실행을 통해 상기 기록 데이터 및 상기 기준 데이터 등을 테스트 수행부(400)로 각각 분배할 수 있다.
테스트 수행부(400)는 테스트 신호 분배부(300)가 분배한 상기 기록 데이터 및 상기 기준 데이터 등을 수신하여 하나 이상의 DUT(800)를 테스트한다.
이하에서는, 테스트 수행부(400)에 대하여 상세히 설명한다.
테스트 수행부(400)는 도 3에 도시된 바와 같이, 제1 테스트 수행부(400-1) 내지 제n 테스트 수행부(400-n)를 포함할 수 있다(n은 자연수).
또한, 제1 테스트 수행부(400-1) 내지 제n 테스트 수행부(400-n) 각각은 테스트 수행 제어부(미도시) 및 비교부(미도시)를 포함한다.
상기 테스트 수행 제어부는 상기 기록 데이터를 기록하기 위한 어드레스 정보에 대응되는 셀에 상기 기록 데이터를 기록하고, 상기 테스트 수행부의 판독 명령에 따라 하나 이상의 DUT(800)에 저장된 테스트 데이터를 판독할 수 있다.
바람직하게는, 상기 테스트 수행 제어부는 FPGA를 포함하여 상기 FPGA에 저장된 프로그램을 통해 상기 어드레스 정보애 대응되는 셀에 상기 기록 데이터를 기록할 수 있으며, 상기 판독 명령을 생성하여 하나 이상의 DUT(800)로부터 상기 테스트 데이터를 판독할 수 있다.
상기 비교부는 테스트 신호 분배부(300)를 통해 기준 DUT(700)로부터 수신한 상기 기준 데이터와 상기 테스트 수행 제어부가 판독한 상기 테스트 데이터를 비교한다. 상기 테스트 수행 제어부는 상기 비교부의 비교 결과를 수신하여 하나 이상의 DUT(800)의 양품 여부를 판단한다. 하나 이상의 DUT(800)의 테스트 결과는 외부의 저장 장치(미도시) 등에 저장될 수 있다.
제1 테스트 수행부(400-1) 내지 제n 테스트 수행부(400-n) 사이에 버퍼 드라이버(430)가 구비된다.
버퍼 드라이버(430)는 도 3에 도시된 바와 같이, 제1 버퍼 드라이버(430-1) 내지 제(n-1) 버퍼 드라이버(430-(n-1))를 포함할 수 있다(n은 자연수).
테스트 신호 분배부(300)로부터 입력되는 상기 기록 데이터 및 상기 기준 데이터 등은 각각 제1 버퍼 드라이버(430-1) 내지 제(n-1) 버퍼 드라이버(430-(n-1))를 통해 제2 테스트 수행부(400-2) 내지 제n 테스트 수행부(400-n)로 전송된다.
예를 들어, 하나 이상의 테스트 수행부(400)가 제1 테스트 수행부(400-1) 내지 제6 테스트 수행부(400-6)를 포함하는 경우, 즉, n=6인 경우, 제1 테스트 수행부(400-1)와 제2 테스트 수행부(400-2), 제2 테스트 수행부(400-2) 및 제3 테스트 수행부(400-3), 제3 테스트 수행부(400-3) 및 제4 테스트 수행부(400-4), 제4 테스트 수행부(400-4) 및 제5 테스트 수행부(400-5), 제5 테스트 수행부(400-5) 및 제6 테스트 수행부(400-6) 사이에는 각각 제1 버퍼 드라이버(430-1) 내지 제5 버퍼 드라이버(430-5)가 구비된다.
테스트 신호 분배부(300)는 동축 케이블(500)을 통해 수신한 상기 기록 데이 터 및 상기 기준 데이터 등을 제1 테스트 수행부(400-1)로 전송하며, 제2 테스트 수행부(400-2) 내지 제6 테스트 수행부(400-6)는 테스트 신호 분배부(300)로부터 상기 기록 데이터 및 상기 기준 데이터 등을 제1 버퍼 드라이버(430-1) 내지 제5 버퍼 드라이버(430-5)를 통해 전송받을 수 있다.
제1 테스트 수행부(400-1) 내지 제6 테스트 수행부(400-6)는 수신한 상기 기록 데이터를 제1 테스트 수행부(400-1) 내지 제6 테스트 수행부(400-6)와 각각 연결된 하나 이상의 DUT(800)로 전송한다.
제1 테스트 수행부(400-1) 내지 제6 테스트 수행부(400-6)는 어드레스 정보에 대응하는 셀에 상기 기록 데이터를 기록하고, 상기 테스트 수행 제어부의 판독 명령에 따라 상기 셀에 저장된 데이터를 테스트 데이터로써 판독하여, 상기 기록 데이터와 상기 테스트 데이터를 비교하여 하나 이상의 DUT(800)의 양품 여부를 판단한다.
동축 케이블(500)은 커넥터 단자부(290)와 테스트 신호 분배부(300)를 전기적으로 연결한다.
구체적으로는, 동축 케이블(500)은 확장 보드(230)에 구비된 커넥터 단자부(290)에 연결되어 상기 기록 데이터 및 상기 기준 데이터 등을 테스트 신호 분배부(300)로 전송한다.
이상에서 본 발명에 따른 바람직한 실시예를 설명하였으나, 이는 예시적인 것에 불과하며 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 여타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 보호 범 위는 이하의 특허청구범위에 의해서 정해져야 할 것이다.
따라서 본 명세서에 개시된 실시예들은 본 발명을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 사상과 범위가 한정되는 것은 아니다. 본 발명의 범위는 아래의 청구범위에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래 기술에 따른 반도체 소자의 실장 테스터를 도시한 개략도.
도 2는 본 발명에 따른 반도체 소자의 실장 테스터를 도시한 블럭도.
도 3은 본 발명에 따른 반도체 소자의 실장 테스터를 도시한 개략도.
도 4는 본 발명에 따른 기준 DUT 보드의 구조를 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
100 : 기준 DUT 보드 150 : 마더 보드
200 : 제어부 210 : 포고 블럭
211 : 그라운드 플레이트 213 : 포고 핀
215 : 유전 부재 230 : 확장 보드
231 : 소켓 접촉단 233 : 포고 핀 접촉단
250 : 소켓 251 : 핀
270 : 버퍼 드라이버부 290 : 커넥터 단자부
300 : 테스트 신호 분배부 400 : 테스트 수행부
430 : 버퍼 드라이버 500 : 동축 케이블
700 : 기준 DUT 800 : DUT

Claims (14)

  1. 마더 보드를 포함하는 반도체 소자의 실장 테스터에 있어서,
    상기 마더 보드의 후면에 설치되며, 기준 DUT가 장착되는 기준 DUT 보드;
    기록 데이터를 생성하여 상기 기준 DUT에 기록하며, 상기 기준 DUT에 저장된 기준 데이터를 판독하는 제어부;
    상기 제어부로부터 수신한 상기 기록 데이터 및 상기 제어부가 판독한 상기 기준 데이터를 분배하는 테스트 신호 분배부; 및
    상기 테스트 신호 분배부가 분배한 상기 기록 데이터 및 상기 기준 데이터를 수신하여 하나 이상의 DUT를 테스트하는 하나 이상의 테스트 수행부
    를 포함하는 것을 특징으로 하는 반도체 소자의 실장 테스터.
  2. 제1항에 있어서,
    상기 하나 이상의 테스트 수행부 각각은,
    상기 하나 이상의 DUT에 상기 기록 데이터를 기록하고, 상기 하나 이상의 DUT에 저장된 상기 기록 데이터에 대응하는 테스트 데이터를 판독하는 테스트 수행 제어부; 및
    상기 제어부가 판독한 상기 기준 데이터 및 상기 테스트 수행 제어부가 판독한 상기 테스트 데이터를 비교하는 비교부를 포함하는 것을 특징으로 하는 반도체 소자의 실장 테스터.
  3. 제2항에 있어서,
    상기 하나 이상의 테스트 수행부 각각은 제1 내지 제n 테스트 수행부(n=자연수)를 포함하며, 상기 제1 내지 제n 테스트 수행부 각각은 제1 내지 제n 테스트 수행 제어부 및 제1 내지 제n 비교부를 포함하는 것을 특징으로 하는 반도체 소자의 실장 테스터.
  4. 제3항에 있어서,
    상기 하나 이상의 테스트 수행부는 제1 내지 제n 테스트 수행부(n=자연수) 사이에 각각 개재되는 버퍼 드라이버를 더 포함하는 것을 특징으로 하는 반도체 소자의 실장 테스터.
  5. 제1항에 있어서,
    커넥터 단자부와 상기 테스트 신호 분배부를 전기적으로 연결하는 동축 케이블을 더 포함하는 것을 특징으로 하는 반도체 소자의 실장 테스터.
  6. 제1항에 있어서,
    상기 테스트 신호 분배부 및 상기 하나 이상의 테스트 수행부 각각은 FPGA을 포함하는 것을 특징으로 하는 반도체 소자의 실장 테스터.
  7. 반도체 소자의 실장 테스터에 포함된 마더 보드에 장착되는 기준 DUT 보드에 있어서,
    기준 DUT가 장착되는 소켓;
    상기 소켓이 장착되며, 상기 마더 보드와 평행하게 설치되는 확장 보드; 및
    상기 확장 보드와 상기 마더 보드의 후면 사이에 개재되는 포고 블럭을 포함하는 것을 특징으로 하는 기준 DUT 보드.
  8. 제7항에 있어서,
    상기 포고 블럭은,
    상기 마더 보드의 후면에 설치되는 그라운드 플레이트;
    상기 그라운드 플레이트를 관통하며, 상기 확장 보드와 상기 마더 보드를 전기적으로 연결하는 하나 이상의 포고 핀; 및
    상기 그라운드 플레이트 및 하나 이상의 포고 핀 사이에 개재되는 유전 부재를 포함하는 것을 특징으로 하는 기준 DUT 보드.
  9. 제8항에 있어서,
    상기 확장 보드는 상기 소켓이 구비하는 하나 이상의 핀에 각각 접촉되는 하나 이상의 소켓 접촉단 및 상기 하나 이상의 포고 핀과 각각 접촉되는 하나 이상의 포고 핀 접촉단을 더 포함하는 것을 특징으로 하는 기준 DUT 보드.
  10. 제9항에 있어서,
    상기 하나 이상의 소켓 접촉단은 리셉터클인 것을 특징으로 하는 기준 DUT 보드.
  11. 제9항에 있어서,
    상기 하나 이상의 포고 핀 접촉단은 패드인 것을 특징으로 하는 기준 DUT 보드.
  12. 제9항에 있어서,
    상기 하나 이상의 소켓 접촉단 및 상기 하나 이상의 포고 핀 접촉단은 서로 대응되는 위치에 설치되는 것을 특징으로 하는 기준 DUT 보드.
  13. 제7항에 있어서,
    상기 기준 DUT 보드는 상기 확장 보드에 설치되어 상기 확장 보드와 테스트 신호 분배부를 전기적으로 연결하는 커넥터 단자부를 더 포함하는 것을 특징으로 하는 기준 DUT 보드.
  14. 제8항에 있어서,
    상기 유전 부재는 테프론을 포함하는 것을 특징으로 하는 기준 DUT 보드.
KR1020080083707A 2008-08-27 2008-08-27 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터 KR101018683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080083707A KR101018683B1 (ko) 2008-08-27 2008-08-27 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083707A KR101018683B1 (ko) 2008-08-27 2008-08-27 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터

Publications (2)

Publication Number Publication Date
KR20100025088A true KR20100025088A (ko) 2010-03-09
KR101018683B1 KR101018683B1 (ko) 2011-03-04

Family

ID=42176686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083707A KR101018683B1 (ko) 2008-08-27 2008-08-27 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터

Country Status (1)

Country Link
KR (1) KR101018683B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111239584A (zh) * 2019-12-31 2020-06-05 视航机器人（佛山）有限公司 应用于无人叉车的主板测试装置、系统及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030017053A (ko) * 2001-08-23 2003-03-03 주식회사 실리콘 테크 피씨 마더보드를 이용한 반도체 테스트 장치
KR100683041B1 (ko) * 2005-06-17 2007-02-15 주식회사 유니테스트 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
KR100816796B1 (ko) * 2007-03-21 2008-03-25 주식회사 아이티엔티 반도체 디바이스 테스트 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111239584A (zh) * 2019-12-31 2020-06-05 视航机器人（佛山）有限公司 应用于无人叉车的主板测试装置、系统及方法

Also Published As

Publication number Publication date
KR101018683B1 (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
US7356742B2 (en) Method and apparatus for testing a memory device in quasi-operating conditions
KR20060084362A (ko) 프로브 카드의 전기기계적 테스트 및 유효화를 위한 장치및 방법
CN101932943B (zh) 半导体器件测试系统
KR20020038597A (ko) 반도체 병렬 테스터
US20060214679A1 (en) Active diagnostic interface for wafer probe applications
GB2493234A (en) Integrated circuit with Land Grid Array
US20120013346A1 (en) Signal test device for motherboards
US7106081B2 (en) Parallel calibration system for a test device
CN104950235A (zh) 基板检查装置
KR101212253B1 (ko) 리드라이버(Ｒｅｄｒｉｖｒ)를 이용하는 ＤＵＴ(Ｄｅｖｉｃ ｕｎｄｅ Ｔｅｓｔ) 테스트 장치
US8564322B2 (en) Receiver signal probing using a shared probe point
US10962565B2 (en) Substrate inspection apparatus
KR101018683B1 (ko) 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터
KR100683041B1 (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
JP4955891B2 (ja) タイミング用クロックを出力する集積回路チップの試験方法及び装置
US8103927B2 (en) Field mounting-type test apparatus and method for testing memory component or module in actual PC environment
KR20030017053A (ko) 피씨 마더보드를 이용한 반도체 테스트 장치
US7725783B2 (en) Method and apparatus for repeatable drive strength assessments of high speed memory DIMMs
US20240027523A1 (en) Automatic test equipment
US20240027520A1 (en) Automatic test equipment
US20240027521A1 (en) Automatic test equipment
KR100921222B1 (ko) 반도체 테스트 헤드 장치
US20240027522A1 (en) Automatic test equipment
US7821254B2 (en) Method and apparatus for improving load time for automated test equipment
KR20060029724A (ko) 반도체 소자의 실장 테스트를 위한 소켓 인터페이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee