KR20100017358A - 충전 펌프 제어기를 형성하는 방법 및 그러한 방법을 위한 구조 - Google Patents

충전 펌프 제어기를 형성하는 방법 및 그러한 방법을 위한 구조 Download PDF

Info

Publication number
KR20100017358A
KR20100017358A KR1020097024565A KR20097024565A KR20100017358A KR 20100017358 A KR20100017358 A KR 20100017358A KR 1020097024565 A KR1020097024565 A KR 1020097024565A KR 20097024565 A KR20097024565 A KR 20097024565A KR 20100017358 A KR20100017358 A KR 20100017358A
Authority
KR
South Korea
Prior art keywords
mos transistor
gate
capacitor
resistance
transistor
Prior art date
Application number
KR1020097024565A
Other languages
English (en)
Other versions
KR101360810B1 (ko
Inventor
하싼 차오위
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20100017358A publication Critical patent/KR20100017358A/ko
Application granted granted Critical
Publication of KR101360810B1 publication Critical patent/KR101360810B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

일 실시예에서, 충전 펌프 제어기는 적어도 2가지 상이한 선택가능한 온-저항 값들을 갖는 트랜지스터들을 갖게 구성되고, 펌프 커패시터를 충전하기 위해 사용될 수 있다.

Description

충전 펌프 제어기를 형성하는 방법 및 그러한 방법을 위한 구조{METHOD OF FORMING A CHARGE PUMP CONTROLLER AND STRUCTURE THEREFOR}
본 발명은 일반적으로 전자 기기에 관한 것으로서, 특히 반도체 디바이스들 및 구조들을 형성하는 방법에 관한 것이다.
과거에 반도체 산업은 부하에 큰 전압을 인가하기 위하여, 전압원으로부터의 전압 값을 증가시키기 위해 커패시터들을 이용한 충전 펌프 제어기(charge pump controller)들을 구성하는 여러 다양한 방법들 및 구조들을 이용하였다. 전형적으로, 트랜지스터들이, 부하에 더 높은 전압을 공급하기 위해 펌프 커패시터를 충전하기 위한 전압원에 펌프 커패시터를 교대로 커플링하고 그 다음 전압원에 직렬로 펌프 커패시터를 커플링한 스위치들로서 사용되었다. 충전 펌프 제어기의 예는 2007년 1월 28일자 공개된 발명자 Remi Gerber의 PCT 특허 공개 WO/2007/008202에 개시되어 있다.
스위칭된 커패시터 제어기가 먼저 펌프 커패시터에 전력을 인가하였을 때, 처음에 커패시터를 목적하는 전압으로 충전하기 위하여 큰 전류가 요구되었다. 이러한 전류는 종종 "돌입 전류(in-rush current)"로 지칭되었다. 돌입 전류는 일반적으로 매우 크고 종종 커패시터를 충전하기 위해 사용된 전압원의 최대 전류 용량 을 초과하였다.
또한, 만약 제어기의 출력이 접지에 단락되면, 단락 회로 조건은 종종 큰 단락-전류가 흐르게 하였고, 이것은 종종 제어기에 손상을 주었다.
따라서, 돌입 전류의 값을 제한하고 단락-회로 조건들 하에서 손상을 최소화하는 스위칭된 커패시터 제어기를 갖는 것이 바람직하다.
도 1은 본 발명의 따라, 스위칭된 커패시터 제어기를 이용하는 전력 공급 시스템의 예시적인 형태의 일부에 대한 실시예를 개략적으로 도시하는 도면.
도 2는 본 발명에 따라, 스위칭된 커패시터의 동작 동안에 형성된 소정 신호들을 도시하는 플롯들을 갖는 그래프를 도시하는 도면.
도 3은 본 발명에 따라 도 1의 제어기를 포함하는 반도체 디바이스의 확대된 평면도를 개략적으로 도시하는 도면.
도 4는 본 발명에 따라 도 1의 제어기의 대안적인 실시예인 또 다른 스위칭된 커패시터 제어기의 예시적인 형태의 일부에 대한 실시예를 개략적으로 도시하는 도면.
도 5는 본 발명에 따라 또 다른 스위칭된 커패시터 제어기를 이용하는 또 다른 전력 공급 시스템의 예시적인 형태의 일부에 대한 실시예를 개략적으로 도시하는 도면.
설명의 간략화 및 명료성을 위하여, 도면들의 엘리먼트들은 반드시 실제 치 수를 나타내는(Scale) 것은 아니며, 상이한 도면들에서의 동일한 참조 번호들은 동일한 엘리먼트들을 지시한다. 또한, 공지된 단계들 및 엘리먼트들의 설명들 및 세부 사항들은 설명의 간략화를 위하여 생략된다. 본 명세서에서 사용될 때, 전류 운반 전극은 MOS 트랜지스터의 소스 또는 드레인 또는 양극 트랜지스터의 콜렉터 또는 이미터 또는 다이오드의 캐소드 또는 애노드와 같은 디바이스를 통해 전류를 운반하는 디바이스의 엘리먼트를 의미하며, 제어 전극은 MOS 트랜지스터의 게이트 또는 양극 트랜지스터의 베이스와 같은 디바이스를 통한 전류를 제어하는 디바이스의 엘리먼트를 의미한다. 디바이스들이 특정 N-채널 또는 P-채널 디바이스들로서 본 명세서에서 설명되나, 본 기술분야의 당업자들은 본 발명에 따라 상보적인 디바이스들이 또한 가능하다는 것을 인지할 것이다. 본 기술분야의 당업자들은 본 명세서에서 사용되는 "~동안", "~하면서", "~시" 등의 단어들이 작동을 개시할 때 즉시 동작이 발생하지만, 최초 동작에 의하여 개시되는 반응 사이에 전파 지연과 같은 얼마간의 작지만 적당한 지연이 존재할 수 있다는 것을 의미하는 정확하지 않은 용어라는 것을 인지할 것이다. 도면들의 명확성을 위하여, 장치 구조들의 도핑된 영역들은 대체로 직선인 에지들 및 정확한 각도의 코너들을 갖는 것으로 도시된다. 그러나 당업자는 도펀트들의 확산 및 활성화로 인하여, 도핑된 영역들의 에지들이 대체로 직선이 아닐 수도 있고 코너들이 정확한 각을 갖지 않을 수 있음을 이해한다.
부가하여, 본 발명의 장치는 셀형 설계(트랜지스터의 바디 영역들이 복수 개의 셀 영역들인 경우) 또는 단일 바디 설계(바디 영역이 길쭉한 패턴으로, 전형적 으로, 구불구불한 패턴(serpentine pattern)으로 형성된 단일 영역으로 구성된 경우)를 보여주도록 예시될 것이다. 본 발명의 장치는 용이한 이해를 위하여 설명 전반에 걸쳐 단일 바디 설계로서 기술될 것이지만, 본 발명은 셀형 설계 및 단일 바디 설계 모두를 망라함을 의도한 것임이 이해되어야 한다.
도 1은 발광 다이오드(LED)(15)와 같은 부하에 출력 전압을 공급하기 위해 스위칭된 커패시터 제어기(20)를 이용하는 전력 공급 시스템(10)의 예시적인 형태의 일부에 대한 실시예를 개략적으로 도시한다. 시스템(10)은 전력 입력 단자(12)와 전력 반환 단자(power return terminal)(13) 사이에서 배터리(11)와 같은 전압원으로부터 전력을 받고, 출력부(27)와 반환 단자(13) 사이에서 출력 전압을 형성한다. 펌프 커패시터(14)가 LED(15)로 출력 전압 및 부하 전류(17)를 제공하기 위하여 배터리(11)로부터 받은 전압의 값을 증가시키도록 이용된다. 커패시터(16)는 LED(15)에 제공된 출력 전압의 값을 안정화시키기 위하여 출력부(27)와 반환 단자(13) 사이에 연결될 수 있다.
스위칭된 커패시터 제어기(20)는, 처음의 시동 단계(start-up phase) 동안 커패시터(14)를 충전하고 시동 단계 이후에 충전 커패시터(14)로 더 큰 값의 전류(45)를 공급하기 위해 사용된 충전 전류(45)의 값을 제한하도록 구성된다. 이하의 설명으로부터 더 알 수 있듯이, 제어기(20)는 2개의 상이한 온-저항(on-resistance) 값들을 가진 트랜지스터들을 이용한다. 제 1 온-저항은 펌프 커패시터(14)로 공급된 전류의 값을 제한하기 위하여 시동 단계 동안 선택적으로 사용되고, 더 낮은 온-저항이 시동 단계 이후에 선택적으로 사용된다.
제어기(20)는 전력 입력부(21) 및 전력 반환부(22)를 갖고, 상기 전력 입력부(21) 및 전력 반환부(22)는 제어기(20)를 동작시키기 위한 전력을 받아들이기 위하여 단자들(12 및 13) 사이에 연결된다. 제어기(20)는 커패시터(14)를 제어기(20)에 연결하기 위한 펌프 커패시터 입력부들(24 및 25), 부하로 출력 전압을 공급하는 출력부(27), 및 부하 전류(17)의 값을 제어하기 위해 사용된 제어 입력부(29)를 포함한다. 제어기(20)의 스위치 행렬은 트랜지스터들(56 및 57)과 같은 2개의 스위치들에 부가하여, MOS 트랜지스터(41), 또 다른 MOS 트랜지스터(46)를 포함한다. 스위치 행렬은 배터리(11)로부터 받은 입력 전압으로부터 커패시터(14)를 충전하기 위해 이용되는 충전 구성과, LED(15)로 그리고 커패시터(16)로 전류(40)를 공급하기 위해 배터리(11)와 함께 커패시터(14)가 이용되는 방전 구성 간에 커패시터(14)를 교대로 연결하기 위해 이용된다.
제어기(20)의 제어 회로(31)가 스위치 행렬을 동작시키는데 이용되는 클록 신호들 및 제어 신호들을 형성하기 위해 이용된다. 전류원(55)이 전류(17)의 값을 제어하기 위해 이용된다. 제어 회로(31)는 다중위상 클록 발생기(multiphase clock generator) 또는 클록(32), NAND 게이트(34), AND 게이트(37), 비교기(50) 및 인버터들(33, 36, 39 및 54)을 포함한다. 회로(31)의 대부분의 엘리먼트들은 동작 전력을 받기 위하여 입력부(21)와 반환부(22) 사이에 연결된다. 비교기(50)는 인버터(54)와 함께, 제어기(20)가 동작의 시동 단계에서 동작하고 있음을 나타내는 시동(S) 신호를 형성하기 위해, 그리고 동작의 시동 단계가 완료됨을 나타내기 위해 사용된다. 클록(32)은 충전 클록(C) 및 방전 클록(D)로서 라벨링된 2개의 비중첩 클록들을 생성한다. 게이트들(34 및 37)은 충전 시동(CS) 및 방전 시동(DS)으로서 언급되는 각각의 제어 신호들을 형성하기 위하여 시동(S) 신호에 부가하여 C 및 D 신호를 사용한다. CS 및 DS 신호들은 트랜지스터들(41 및 46)의 온-저항을 선택적으로 변경하기 위해 사용된다. 인버터들(36 및 39)은 각각 제어 신호들
Figure 112009072453655-PCT00001
및
Figure 112009072453655-PCT00002
를 형성하고, 상기 제어 신호들
Figure 112009072453655-PCT00003
및
Figure 112009072453655-PCT00004
은 각각 충전 및 방전 구성들에서 커패시터(14)를 연결하는 것을 보조하기 위해 사용된다.
도 2는 제어기(20)의 동작 동안에 형성된 소정의 신호들을 도시하는 플롯들을 갖는 그래프이다. 가로좌표는 시간을 나타내고, 세로좌표는 도시된 신호의 증가하는 값을 나타낸다. 플롯(58)은 충전 클록(C) 신호를 도시하고, 플롯(59)은 방전 클록(D) 신호를 도시하며, 플롯(60)은 시동(S) 신호를 도시하며, 플롯(61)은 충전 시동(CS) 신호를 도시하고, 플롯(62)은 방전 시동(DS) 신호를 도시한다. 이러한 설명은 도 1 및 도 2를 참조한다. 전력이 처음 인가될 때, 커패시터들(14 및 16)은 방전된다. 비교기(50)는 커패시터(16)의 전압을 입력부(21) 상의 입력 전압 값과 비교한다. 만약 커패시터(16) 상의 전압 값이 기준 전압보다 작으면, 비교기(50) 및 인버터(54)는, 커패시터들(16 및 14)이 충전되지 않고 제어기(20)가 시동 단계에서 동작하고 있음을 나타내도록 시동(S) 신호를 낮게 강제한다.
트랜지스터(41)는 2개의 트랜지스터 부분들(42 및 43)을 갖도록 형성되고, 각각의 트랜지스터 부분들은 개별 트랜지스터들로서 동작한다. 트랜지스터 부분들(42 및 43)은 공통의 소스 영역 및 공통의 드레인 영역을 가지나, 별개의 게이트들 및 채널 영역들을 가지므로, 트랜지스트 부분들(42 및 43)은 별개의 게이트들에 별개의 신호들을 인가함으로써 독립적으로 인에이블 및 디스에이블될 수 있다. 제 1 트랜지스터 부분(42)은 제 2 트랜지스터 부분(43)보다 더 좁은 채널 폭을 갖도록 형성된다. 그리하여, 신호가 트랜지스터 부분(43)을 디스에이블하고 트랜지스터 부분(42)을 인에이블하도록 트랜지스터 부분(42)의 게이트에 인가된 때, 트랜지스터(41)는 제 1 온-저항을 갖는다. 트랜지스터 부분(43)이 인에이블되고 트랜지스터 부분(42)이 디스에이블될 때, 트랜지스터(41)는 제 2 온-저항을 갖고, 제 2 온-저항은 제 1 온-저항보다 더 낮은데, 그 이유는 트랜지스터 부분(43)의 채널 폭이 트랜지스터 부분(42)의 채널 폭보다 더 넓기 때문이다. 트랜지스터 부분들(42 및 43)은 병렬로 연결되기 때문에, 트랜지스터 부분들(42 및 43) 양쪽을 인에이블시키는 신호들을 트랜지스터 부분들(42 및 43)의 게이트들에 인가하는 것은 트랜지스터(41)에 대하여, 트랜지스터 부분(42) 또는 트랜지스터 부분(43) 단독의 온-저항보다 더 낮은 온-저항을 형성한다. 트랜지스터(46)는 전형적으로 트랜지스터(41)와 유사하게 제 1 부분(47) 및 제 2 부분(48)을 갖도록 형성되고, 상기 제 1 부분(47) 및 제 2 부분(48)은 각각 부분들(42 및 43)과 유사하게 형성된다. 트랜지스터들(41 및 46)은 도 3에 도시된 바와 같이, 단일 바디 영역으로서 형성되거나, 다수의 바디 영역들을 갖는 셀 기반 구조들로서 형성될 수도 있다. 셀 기반 트랜지스터 구조들은 당업자들에게 널리 알려져 있다.
제어기(20)의 동작을 이해하기 위한 목적으로, 시간 T0(도 2)에서 커패시터들(14 및 16)이 이전에 방전되었음을 가정한다. 클록(32)은 플롯들(58 및 59)에 의해 도시된 바와 같이, 충전 클록(C) 신호를 하이로 강제하고 방전 클록(D)이 로 우임을 보장한다. 커패시터(16)가 방전되기 때문에, 커패시터(16)는 단락 회로로서 나타나고, 그리하여, 트랜지스터(51)의 게이트는 커패시터(16)를 통해 로우가 되며, 그에 의해 트랜지스터(51)를 인에이블시킨다. 트랜지스터(51)가 인에이블된 상태에서, 트랜지스터(51)는 노드(53)를 전력 입력부(21)의 값으로 만들고, 그리하여, 노드(53)는 하이가 되고, 인버터(54)의 출력부 상의 시동 신호(S)는 로우가 된다. 로우인 D 신호는 트랜지스터(41)의 부분(42)을 디스에이블시키기 위하여 인버터(33)의 출력을 하이가 되도록 강제한다. 낮은 S 신호는 트랜지스터(41)의 부분(43)을 디스에이블시키기 위하여 게이트(34)의 출력을 하이로 강제한다. 낮은 D 신호는 또한 트랜지스터(57)를 디스에이블시키기 위하여 인버터(36)의 출력을 하이로 강제한다. 로우인 시동(S) 신호는 게이트(37)의 출력을 로우로 강제하고 하이인 C 신호가 트랜지스터(46)의 부분(48)을 인에이블시키는 것을 차단한다. 그러나, 하이인 C 신호는 트랜지스터(46)의 부분(47)을 인에이블시키고, 트랜지스터(46)의 부분(47)은 입력부(25)에 연결된 커패시터(14)의 단자를 반환부(22)에 커플링시킨다. 하이인 C 신호는 또한 인버터(39)의 출력을 로우로 강제하고, 그것은 트랜지스터(56)가 입력부(21)로부터 전압을 받아들이기 위해 그리고 충전 전류(45)를 받아들이기 위해 입력부(24)로부터 커패시터(14)의 나머지 단자를 커플링하도록 인에이블시키고, 그에 의해 커패시터(14)를 충전한다. 단지 트랜지스터(46)의 부분(47)만이 인에이블되기 때문에, 트랜지스터(46)의 온-저항이 하이가 되고, 그에 의해 충전 전류(45)의 값을 제한한다. 바람직하게, 부분(47)에 의해 형성된 트랜지스터(46)의 온-저항은 시동 단계 동안의 전류(45)의 값이 배터리(11)에 의해 공 급될 수 있는 전류의 최대값보다 더 작음을 보장하도록 선택된다.
후속적으로, 시간 T1(도 2)에서, C 신호는 로우 상태로 가고, 그 후에 D 신호는 하이 상태로 간다. 로우인 C 신호는 커패시터(14)를 충전 전류(45) 및 배터리(11)로부터의 전압을 받아들이는 것으로부터 디커플링하도록 트랜지스터들(46 및 56)을 디스에이블시킨다. S은 로우 상태로 남아 있기 때문에, 게이트(34)는 하이인 D 신호가 트랜지스터(41)의 부분(43)에 영향을 주는 것을 차단한다. 그러나, 하이인 D 신호는 트랜지스터(41)의 부분(42)을 인에이블시키기 위하여 인버터(33)의 출력을 로우로 강제하고, 그에 의해 하이인 온-저항에 있는 트랜지스터(41)를 인에이블시켜 커패시터(14)의 제 1 단자를 입력부(21) 상에서 받은 배터리(11)로부터의 전압과 직렬인 입력부(25)로부터 커플링한다. 하이인 D 신호는 또한 인버터(36)의 출력을 로우로 강제하고, 그에 의해, LED(15)의 부하에 전류(40)를 공급하고 커패시터(16)를 충전하기 위하여 트랜지스터(57)를 인에이블시켜 커패시터(14)의 제 2 단자를 출력부(27)에 커플링한다. 단지 트랜지스터(41)의 부분(42)만이 인에이블되기 때문에, 트랜지스터(41)의 온-저항은 하이가 되고 전류(40)의 값은 로우가 된다. 부분(42)의 온-저항은 보통, 전류(40)가 배터리(11)에 의해 공급될 수 있는 전류의 최대값보다 작음을 보장하도록 선택된다. 부가적으로, S 신호가 로우이기 때문에, 전류원(55)은 디스에이블되고, 이것은 전류(40)가 전류원(55)을 통해 반환부(22)로 흐르는 것을 차단하고, 그에 의해 커패시터(14)는 커패시터(16)를 충전하기 위해 사용된다. 클록(32)은 계속하여 충전 클록(C) 신호 및 방전 클록(D) 신호를 형성한다. 시동(S) 신호가 로우(low)로 남아있는 한, 제 어기(20)는 계속하여 커패시터(14)를 충전하기 위해 트랜지스터들(41 및 46)의 제 1 부분만을 이용하고, 그에 의해 충전 전류(45) 및 방전 전류(40)의 값을 제한한다.
후속적으로 시간 T2에서, 커패시터(16)는 비교기(50)에 인가된 기준 전압보다 더 큰 값으로 충전되고, 이것은 S 신호가 하이(high)가 되게 강제한다. 비교기(50)의 바람직한 실시예에서, 동작의 시동 단계는 커패시터(16) 상의 전압이 배터리(11)로부터의 전압 마이너스 트랜지스터(51)의 임계 전압(Vth)보다 작지 않은 값으로 충전됨으로써 트랜지스터(51)를 디스에이블시킬 때 완료된다. 다른 실시예들에서, 비교기(50)는 별개의 기준 전압을 가진 차동 비교기(differential comparator)를 포함하는 다른 실시예들을 가질 수 있다. 인버터(54)의 출력부 상의 높은 S 신호는 게이트들(37 및 34)을 인에이블시키고, 그 결과 C 신호 및 D 신호는 각각 트랜지스터(46)의 양쪽 부분들(47 및 48) 및 트랜지스터(41)의 부분들(42 및 43)을 인에이블시키도록 이용되고, 그에 의해 트랜지스터들(46 및 41)에 대해 더 낮은 온-저항을 형성한다. 다수의 온-저항들은, 시동 단계 동안 낮은 값을 갖고 시동 단계가 완료된 이후에 더 높은 전류 값을 갖는 전류(45)를 형성하게 한다. 전류(45)의 더 높은 값은 커패시터(14) 상에 더 큰 충전을 저장하고, 그 결과 전류(40)는 전류원(55)에 의해 제어되는 대로 LED(15)에 부하 전류를 공급하는 것에 부가하여 커패시터(16)를 충전된 상태로 유지할 수 있다. 이것은 커패시터(14)가, 충전 구성에 연결되는 시간 간격들 동안 전류원(55)에 의해 제어되는 대로 전류(17)를 공급하는 것을 허용한다. 바람직하게, 제 1 부분(47)에 의해 형성 된 온-저항은 트랜지스터(46)의 제 2 부분(48)에 의해 형성된 온-저항에 비해 적어도 10배 이상 더 크다. 유사하게, 제 1 부분(42)에 의해 형성된 온-저항은 일반적으로 트랜지스터(41)의 제 2 부분(43)에 의해 형성된 온-저항보다 적어도 10배 이상 더 크다. 전형적으로, 트랜지스터들(56 및 57)은 트랜지스터들(41 및 46)의 양쪽 부분들에 의해 형성된 더 낮은 온-저항과 동일 차수의 크기에 있는 온-저항을 갖는다.
제어기(20)의 동작 동안에, 만약 출력부(27)가 반환 단자(13)에 단락된다면, 출력부(27) 상의 출력 전압은 입력부(21) 상의 전압 마이너스 비교기(50)의 기준 전압보다 작게 될 것이고, 그리하여 S 신호는 다시 로우 상태로 갈 것이며, 그에 의해 트랜지스터들(41 및 46)의 제 2 부분들(43 및 48)을 각각 디스에이블시킬 것이다. 제어기(20)는 계속하여 동작하여 커패시터(14)를 충전하기 위해 트랜지스터(46)의 제 1 부분(47)를 사용하고 커패시터(14)를 방전하기 위하여 트랜지스터(41)의 제 1 부분(42)을 사용할 것이다. 부분들(42 및 47)의 높은 온-저항 때문에, 출력부(27)를 통해 공급된 전류는 제한될 것이고, 이것은 출력부(27) 상의 단락 회로 조건이 제어기(20)를 파괴하는 것을 방지한다.
제어기(20)의 이러한 동작을 촉진하기 위하여, C 신호를 생성하는 클록(32)의 출력부는 통상 인버터(39)의 입력부, 트랜지스터(46)의 제 1 부분(47)의 게이트 및 게이트(37)의 제 1 입력부에 연결된다. 게이트(37)의 제 2 입력부는 통상 게이트(34)의 제 1 입력부, 전류원(55)의 제어 입력부 및 인버터(54)의 출력부에 연결된다. 인버터(54)의 입력부는 노드(53)에 연결된다. 게이트(37)의 출력부는 통상 트랜지스터(46)의 부분(48)의 게이트에 연결된다. 인버터(39)의 출력부는 트랜지스터(56)의 게이트에 연결된다. D 신호를 형성하는 클록(32)의 출력은 인버터(36)의 입력부, 게이트(34)의 제 2 입력부 및 인버터(33)의 입력부에 연결된다. 인버터(33)의 출력부는 트랜지스터(41)의 부분(42)의 게이트에 연결된다. 게이트(34)의 출력부는 통상 트랜지스터(41)의 부분(43)의 게이트에 연결된다. 인버터(36)의 출력부는 트랜지스터(57)의 게이트에 연결된다. 부분들(43 및 42)의 소스가 입력부(21)에 연결되고 그리하여 트랜지스터(41)의 소스가 입력부(21)에 연결된다. 부분들(43 및 42)의 드레인이 입력부(25)에 연결되고 그리하여 트랜지스터(41)의 드레인이 입력부(25)에 연결된다. 부분들(47 및 48)의 드레인이 입력부(25)에 연결되고, 그리하여 트랜지스터(46)의 드레인이 입력부(25)에 연결된다. 부분들(47 및 48)의 소스가 반환부(22)에 연결되고, 그리하여 트랜지스터(46)의 소스가 반환부(22)에 연결된다. 트랜지스터(51)의 소스는 통상 입력부(21) 및 트랜지스터(56)의 소스에 연결된다. 트랜지스터(51)의 드레인은 노드(53) 및 저항기(52)의 제 1 단자에 연결된다. 트랜지스터(51)의 게이트는 출력부(27)에 연결된다. 저항기(52)의 제 2 단자는 통상 반환부(22) 및 전류원(55)의 반환부에 연결된다. 전류원(55)의 입력부는 입력부(29)에 연결된다. 트랜지스터(57)의 드레인은 출력부(27)에 연결된다. 트랜지스터(57)의 소스는 통상 입력부(24) 및 트랜지스터(56)의 드레인에 연결된다. 커패시터(14)의 제 1 단자는 입력부(25)에 연결되고, 제 2 단자는 입력부(24)에 연결된다.
도 3은 반도체 다이(66) 상에 형성된 반도체 디바이스 또는 집적 회로(65)의 실시예의 일 부분에 대한 확대된 평면도를 개략적으로 도시한다. 제어기(20)는 다이(66) 상에 형성된다. 다이(66)는 또한 도면의 단순화를 위하여 도 3에 도시되지 않은 다른 회로들을 포함할 수 있다. 제어기(20) 및 장치 또는 집적 회로(65)는 당업자들에게 널리 공지된 반도체 제조 기술들에 의해 다이(66) 상에 형성된다. 상기 평면도는 트랜지스터 부분들(42 및 43)이 공통 소스 영역(common source region)(68) 및 분리된 공통 드레인 영역(common drain region)(69)을 가짐을 도시한다. 또한, 트랜지스터 부분들(47 및 48)은 공통 소스 영역(71) 및 분리된 공통 드레인 영역(72)을 갖는다.
도 4는 도 1의 설명에서 기술된 시스템(10)의 대안적인 실시예인 전력 공급 시스템(100)의 예시적인 형태의 일 부분에 대한 실시예를 개략적으로 도시한다. 시스템(100)은 도 1의 설명에서 기술되었던 제어기(20)의 대안적인 실시예인 스위칭된 커패시터 제어기(102)를 포함한다. 제어기(102)는, 회로(103)가 시동 단계가 완료한 적절한 시점을 결정하기 위해 펌프 커패시터(14) 상에 저장된 전압을 이용한다는 점을 제외하고는, 도 1의 설명에서 기술되는 제어 회로(31)의 대안적인 실시예인 제어 회로(103)를 포함한다. 제어기(103)는 부하 커패시터 상의 전압을 기준 전압과 비교하는 대신에 커패시터(14) 상에 저장된 전압을 기준 전압과 비교한다. 회로(103)는 C 신호가 높을 때 커패시터(14) 상의 전압을 샘플링하는 샘플홀드(S/H) 회로(sample-and-hold circuit)(105)를 포함한다. 샘플홀드(S/H) 회로(105)는 커패시터(14) 상에 저장된 전압의 값을 나타내는 신호를 형성한다.
도 5는 도 1의 설명에서 기술되었던 시스템(10)의 대안적인 실시예인 전력 공급 시스템(110)의 예시적인 형태의 일 부분에 대한 실시예를 개략적으로 도시한다. 시스템(110)은 도 1의 설명에서 기술되었던 제어기(20)의 대안적인 실시예인 스위칭된 커패시터 제어기(111)를 포함한다. 제어기(111)는, 회로(112)가 높은 온-저항 값에서 트랜지스터들(114 및 115)을 인에이블시키도록 동작가능하게 커플링되고 커패시터(16) 상의 전압이 증가함에 따라 온-저항을 점진적으로 감소시킨다는 점을 제외하고는, 도 1의 설명에서 기술되었던 제어 회로(31)의 대안적인 실시예인 제어 회로(112)를 포함한다. 제어기(112)는, 트랜지스터들(114 및 115)이 높은 온-저항 값을 갖도록 하여 온-저항을 감소시키기 위해 Vg들을 점진적으로 증가시키는 게이트-대-소스 전압(Vgs) 값으로 트랜지스터들(114 및 115)을 인에이블시키도록 구성된다. 버퍼(117)는 입력부(21)와 아날로그 합산기(120)의 출력부 사이의 동작 전압을 받아들이도록 연결된다. 버퍼(117)의 출력부 상에 형성된 출력 신호의 값은 입력부(21) 상의 전압의 값과, 입력부(21) 상의 전압의 값 마이너스 합산기(120)에 의해 형성된 출력 전압의 값 사이에서 스윙한다. 버퍼(118)는 합산기(120)의 출력부와 반환부(22) 사이의 동작 전압을 받아들이도록 연결된다. 커패시터(16) 상의 전압 값이 증가함에 따라, 합산기(120)의 출력은 증가하여, 결과적으로 트랜지스터들(114 및 115)에 인가되는 Vgs를 증가시킨다. 트랜지스터(115)는 충전 전류(45)의 값을 제어하는 가변 저항기 또는 가변 전류원으로서 간주될 수 있다. 유사하게, 트랜지스터(114)는 방전 전류(40)의 값을 제어하는 가변 저항기 또는 가변 전류원으로서 간주될 수 있다.
전술한 모든 것의 관점에서, 신규한 장치 및 방법이 개시되었음이 명백하다. 다른 특징들 가운데, 트랜지스터들에 대한 다수의 온-저항들을 선택적으로 형성하기 위하여 상이한 개수의 다수 게이트들을 인에이블시킬 수 있게 하는 다수의 게이트들을 갖도록 스위치 트랜지스터들을 형성하는 것이 포함된다. 스위칭된 커패시터 제어기의 펌프 커패시터를 제 1 전압 값으로 충전하기 위하여 제 1 온-저항을 선택적으로 형성하도록, 그리고 또한 펌프 커패시터 상의 전압을 유지하기 위해 더 낮은 온-저항을 선택적으로 사용하도록 트랜지스터들을 사용한다. 상이한 동작 단계들에 대한 상이한 온-저항 값들을 선택적으로 사용하는 것은 적어도 동작의 시동 단계 동안의 돌입 전류를 감소시키는 것을 촉진한다. 다수의 온-저항을 사용하는 것은 또한 펌프 커패시터로 전력을 공급하기 위해 사용된 배터리의 수명을 개선하고, 스위칭된 커패시터 제어기의 비용을 줄인다.
본 발명의 대상은 특정 바람직한 실시예들로 기술되었지만, 다수의 변경예들 및 변형예들이 반도체 분야의 당업자들에게 자명할 것임이 명백하다. 더욱 상세히, 본 발명의 대상은 상이한 온-저항 값들로 MOS 트랜지스터들을 선택적으로 인에이블시키는 것을 촉진하는 다수의 게이트들 및 채널 영역들을 갖는 MOS 트랜지스터들에 대해 기술되었다. 비록 MOS 트랜지스터들이 2개의 상이한 게이트들 및 채널 영역들을 갖는 것으로 예시되었지만, 임의 개수의 게이트 및 채널 영역들이 사용될 수 있다. 부가적으로, 2가지 상이한 온-저항들을 사용하는 대신에, 시간 간격에 걸쳐 다수의 단계들에서 온-저항을 변화시키기 위해 점진적인 방식으로 게이트 및 채널 영역들을 인이에블시키는 것과 같은 다양한 알고리즘들을 사용하여 다수의 게이트 및 채널 영역들이 선택적으로 인에이블될 수 있다. 부가하여, 단일 게이트 트랜지스터들이 트랜지스터들의 Vg들을 점진적으로 가변시킴으로써 온-저항을 가변시키기 위해 점진적으로 인에이블될 수 있다. 부가하여, 단어 "연결된(connected)"이 전반에 걸쳐 설명의 명확성을 위해 사용되었으나, 단어 "커플링된(coupled)"과 동일한 의미를 갖는 것으로 의도된다. 따라서, "연결된"은 직접적인 연결 또는 간접적인 연결을 포함하는 것으로서 해석되어야 한다.

Claims (20)

  1. 스위칭된 커패시터 제어기에 있어서,
    제 1 게이트를 포함하는 제 1 부분 및 제 2 게이트를 포함하는 제 2 부분을 갖는 제 1 MOS 트랜지스터 - 상기 제 1 게이트는 상기 제 1 MOS 트랜지스터의 제 1 온-저항(on-resistance)을 형성하도록 구성되고, 상기 제 2 게이트는 상기 제 1 MOS 트랜지스터에 대하여 상기 제 1 온-저항보다 작은 제 2 온-저항을 형성하도록 구성되며, 상기 제 1 MOS 트랜지스터는 펌프 커패시터(pump capacitor)를 충전하기 위하여 제 1 전류를 받아들이기 위해 상기 펌프 커패시터를 커플링하도록 구성되는, 상기 제 1 MOS 트랜지스터;
    제 1 게이트를 포함하는 제 1 부분 및 제 2 게이트를 포함하는 제 2 부분을 갖는 제 2 MOS 트랜지스터 - 상기 제 1 게이트는 상기 제 2 MOS 트랜지스터의 제 1 온-저항을 형성하도록 구성되고, 상기 제 2 게이트는 상기 제 2 MOS 트랜지스터에 대하여 상기 제 1 온-저항보다 작은 제 2 온-저항을 형성하도록 구성되며, 상기 제 2 MOS 트랜지스터는 제 2 전류를 부하에 제공하기 위해 상기 펌프 커패시터를 커플링하도록 구성되는, 상기 제 2 MOS 트랜지스터; 및
    제 1 값 이하인 상기 펌프 커패시터 또는 부하 커패시터 중 하나 상의 제 1 전압에 응답하여 상기 펌프 커패시터를 충전하기 위하여, 상기 제 1 MOS 트랜지스터의 상기 제 1 부분은 인에이블시키나 상기 제 1 MOS 트랜지스터의 상기 제 2 부분은 인에이블시키지 않도록 구성된 제 1 회로;
    를 포함하고,
    상기 제 1 회로는 상기 제 1 값 이하인 상기 제 1 전압에 응답하여 상기 부하에 상기 제 2 전류를 제공하기 위하여 상기 제 2 MOS 트랜지스터의 상기 제 1 부분은 인에이블시키나 상기 제 2 MOS 트랜지스터의 상기 제 2 부분은 인에이블시키지 않도록 구성되고,
    상기 제 1 회로는 상기 제 1 값 이상인 상기 제 1 전압에 응답하여 상기 제 1 MOS 트랜지스터의 상기 제 1 및 제 2 부분들을 인에이블시키도록 구성되고,
    상기 제 1 회로는 상기 제 1 값 이상인 상기 제 1 전압에 응답하여 상기 제 2 MOS 트랜지스터의 상기 제 1 및 제 2 부분들을 인에이블시키도록 구성되는,
    스위칭된 커패시터 제어기.
  2. 제 1 항에 있어서,
    상기 제 1 회로는 상기 펌프 커패시터 또는 상기 부하 커패시터 중 하나 상의 상기 전압과 기준 전압을 비교하도록 구성된 비교기를 포함하는,
    스위칭된 커패시터 제어기.
  3. 제 1 항에 있어서,
    상기 제 1 회로가 상기 제 1 MOS 트랜지스터의 상기 제 1 부분을 인에이블시키도록 구성되는 것은, 상기 제 1 회로가 상기 제 1 MOS 트랜지스터의 상기 제 1 부분은 인에이블시키나, 상기 제 1 MOS 트랜지스터의 상기 제 2 부분은 인에이블시 키지 않도록 구성되는 것을 포함하는,
    스위칭된 커패시터 제어기.
  4. 제 1 항에 있어서,
    상기 제 1 회로는 서로 위상이 다른(out of phase) 상기 제 1 MOS 트랜지스터 및 상기 제 2 MOS 트랜지스터를 인에이블시키도록 구성되는,
    스위칭된 커패시터 제어기.
  5. 제 1 항에 있어서,
    상기 제 1 MOS 트랜지스터를 인에이블시키는 것에 응답하여 인에이블되는 제 3 트랜지스터를 더 포함하고,
    상기 제 3 트랜지스터는 상기 펌프 커패시터의 일 단자를 충전 전압으로 커플링하도록 구성되고, 상기 제 1 MOS 트랜지스터는 상기 펌프 커패시터의 제 2 단자를 전압 반환부(voltage return)에 커플링하도록 구성되는,
    스위칭된 커패시터 제어기.
  6. 제 1 항에 있어서,
    상기 제 2 MOS 트랜지스터를 인에이블시키는 것에 응답하여 인에이블되는 제 4 트랜지스터를 더 포함하고,
    상기 제 4 트랜지스터는 상기 펌프 커패시터의 일 단자를 상기 스위칭된 커 패시터 제어기의 출력부에 커플링하도록 구성되고, 상기 제 2 MOS 트랜지스터는 상기 스위칭된 커패시터 제어기의 입력 전압을 받아들이기 위해 상기 펌프 커패시터의 제 2 단자를 커플링하도록 구성되는,
    스위칭된 커패시터 제어기.
  7. 제 1 항에 있어서,
    상기 제 1 MOS 트랜지스터의 상기 제 1 온-저항은 상기 제 1 MOS 트랜지스터의 상기 제 2 온-저항보다 대략 10배 더 큰,
    스위칭된 커패시터 제어기.
  8. 제 1 항에 있어서,
    상기 제 2 MOS 트랜지스터의 상기 제 1 온-저항은 상기 제 2 MOS 트랜지스터의 상기 제 2 온-저항보다 대략 10배 더 큰,
    스위칭된 커패시터 제어기.
  9. 제 1 항에 있어서,
    상기 제 1 MOS 트랜지스터의 상기 제 1 부분 및 제 2 부분은 공통 소스 및 공통 드레인 영역들을 공유하고 별개의 게이트 및 채널 영역들을 갖는,
    스위칭된 커패시터 제어기.
  10. 제 1 항에 있어서,
    상기 제 1 MOS 트랜지스터는 셀 기반 트랜지스터로서 형성되는,
    스위칭된 커패시터 제어기.
  11. 스위칭된 커패시터 제어기를 위한 스위치를 형성하는 방법에 있어서,
    제 1 게이트를 가진 제 1 부분 및 제 2 게이트를 가진 제 2 부분을 갖는 제 1 MOS 트랜지스터를 형성하는 단계 - 상기 제 1 게이트는 상기 제 1 부분을 인에이블시키는 것에 응답하여 상기 제 1 MOS 트랜지스터에 제 1 온-저항을 제공하고, 상기 제 2 게이트는 상기 제 2 부분을 인에이블시키는 것에 응답하여 상기 제 1 MOS 트랜지스터에 제 2 온-저항을 제공하는, 상기 제 1 MOS 트랜지스터를 형성하는 단계; 및
    펌프 커패시터를 충전하기 위하여 제 1 전류를 받아들이기 위해 상기 펌프 커패시터를 동작가능하게 스위칭하도록 상기 제 1 MOS 트랜지스터를 커플링하는 단계;
    를 포함하는,
    스위치 형성 방법.
  12. 제 11 항에 있어서,
    제 1 값 이하인 상기 펌프 커패시터 또는 부하 커패시터 중 하나 상의 전압에 응답하여, 상기 제 1 MOS 트랜지스터의 상기 제 1 부분은 인에이블시키고 상기 제 1 MOS 트랜지스터의 상기 제 2 부분은 인에이블시키지 않도록 제어 회로를 구성하는 단계;
    를 더 포함하는,
    스위치 형성 방법.
  13. 제 11 항에 있어서,
    제 1 게이트를 가진 제 1 부분 및 제 2 게이트를 가진 제 2 부분을 갖는 제 2 MOS 트랜지스터를 형성하는 단계 - 상기 제 1 게이트는 상기 제 1 부분을 인에이블시키는 것에 응답하여 상기 제 2 MOS 트랜지스터에 제 1 온-저항을 제공하고, 상기 제 2 게이트는 상기 제 2 부분을 인에이블시키는 것에 응답하여 상기 제 2 MOS 트랜지스터에 제 2 온-저항을 제공하는, 상기 제 2 MOS 트랜지스터를 형성하는 단계; 및
    상기 펌프 커패시터로부터 부하로 제 2 전류를 제공하기 위해 상기 펌프 커패시터를 동작가능하게 스위칭하도록 상기 제 2 MOS 트랜지스터를 커플링하는 단계;
    를 더 포함하는,
    스위치 형성 방법.
  14. 제 11 항에 있어서,
    제 1 값 이하인 상기 펌프 커패시터 또는 부하 커패시터 중 하나 상의 전압 에 응답하여, 상기 제 1 MOS 트랜지스터의 상기 제 1 부분 및 상기 제 2 MOS 트랜지스터의 상기 제 1 부분은 인에이블시키나, 상기 제 1 MOS 트랜지스터의 상기 제 2 부분은 인에이블시키지 않고 상기 제 2 MOS 트랜지스터의 상기 제 2 부분도 인에이블시키지 않도록 제어 회로를 구성하는 단계;
    를 더 포함하는,
    스위치 형성 방법.
  15. 제 11 항에 있어서,
    상기 제 1 부분을 가진 상기 제 1 MOS 트랜지스터를 형성하는 단계는 공통 소스 영역 및 공통 드레인 영역을 가지나 별개의 채널 및 게이트 영역들을 갖는 상기 제 1 부분 및 상기 제 2 부분을 형성하는 단계를 포함하고, 상기 제 2 온-저항의 적어도 10배가 되도록 상기 제 1 온-저항을 형성하는 단계를 더 포함하는,
    스위치 형성 방법.
  16. 스위칭된 커패시터 제어기를 위한 스위치를 형성하는 방법에 있어서,
    펌프 커패시터를 충전하기 위하여 제 1 전류를 받아들이기 위해 상기 펌프 커패시터를 동작가능하게 스위칭하도록 제 1 MOS 트랜지스터를 커플링하는 단계;
    부하 커패시터에 제 2 전류를 공급하기 위해 상기 펌프 커패시터를 동작가능하게 스위칭하도록 제 2 MOS 트랜지스터를 커플링하는 단계; 및
    상기 펌프 커패시터 또는 상기 부하 커패시터 중 하나 상에 저장된 전압에 응답하여 상기 제 1 MOS 트랜지스터 및 상기 제 2 MOS 트랜지스터의 온-저항을 가변시키도록 제 1 회로를 구성하는 단계;
    를 포함하는,
    스위치 형성 방법.
  17. 제 16 항에 있어서,
    상기 제 1 전류를 받아들이기 위해 상기 펌프 커패시터를 동작가능하게 커플링하기 위하여 제 3 트랜지스터를 커플링하는 단계, 및 상기 펌프 커패시터로부터 상기 부하 커패시터로 상기 제 2 전류를 공급하기 위하여 제 4 트랜지스터를 커플링하는 단계를 더 포함하는,
    스위치 형성 방법.
  18. 제 16 항에 있어서,
    상기 온-저항을 가변시키도록 상기 제 1 회로를 구성하는 단계는 상기 커패시터 상에 저장된 전압 또는 상기 부하 커패시터 상에 저장된 전압 중 하나를 나타내는 제어 신호를 받아들이고 응답하여 출력 전압을 형성하도록 아날로그 합산기를 구성하는 단계, 및 상기 제어 신호에 응답하여 상기 제 1 MOS 트랜지스터 및 상기 제 2 MOS 트랜지스터의 게이트-대-소스 전압을 증가시키도록 상기 아날로그 합산기의 출력부를 커플링하는 단계를 포함하는,
    스위치 형성 방법.
  19. 제 18 항에 있어서,
    상기 아날로그 합산기를 구성하는 단계는 제 1 버퍼 및 제 2 버퍼의 공급 전압을 증가시키기 위하여 상기 아날로그 합산기의 출력부를 커플링하는 단계를 포함하고, 여기서 상기 제 1 버퍼의 출력은 상기 제 1 MOS 트랜지스터의 상기 게이트-대-소스 전압을 제어하고, 상기 제 2 버퍼의 출력은 상기 제 2 MOS 트랜지스터의 상기 게이트-대-소스 전압을 제어하는,
    스위치 형성 방법.
  20. 제 18 항에 있어서,
    상기 제 1 MOS 트랜지스터를 커플링하는 단계는 제 1 게이트를 갖는 제 1 부분 및 제 2 게이트를 갖는 제 2 부분을 갖는 상기 제 1 MOS 트랜지스터를 형성하는 단계를 포함하고, 상기 제 1 게이트는 상기 제 1 부분을 인에이블시키는 것에 응답하여 상기 제 1 MOS 트랜지스터에 제 1 온-저항을 제공하고, 상기 제 2 게이트는 상기 제 2 부분을 인에이블시키는 것에 응답하여 상기 제 1 MOS 트랜지스터에 제 2 온-저항을 제공하는,
    스위치 형성 방법.
KR1020097024565A 2007-04-30 2007-04-30 스위칭된 커패시터 제어기 및 스위칭된 커패시터 제어기를 위한 스위치 형성 방법 KR101360810B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/067790 WO2008133690A1 (en) 2007-04-30 2007-04-30 Method of forming a charge pump controller and structure therefor

Publications (2)

Publication Number Publication Date
KR20100017358A true KR20100017358A (ko) 2010-02-16
KR101360810B1 KR101360810B1 (ko) 2014-02-11

Family

ID=38705031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024565A KR101360810B1 (ko) 2007-04-30 2007-04-30 스위칭된 커패시터 제어기 및 스위칭된 커패시터 제어기를 위한 스위치 형성 방법

Country Status (6)

Country Link
US (1) US7902908B2 (ko)
KR (1) KR101360810B1 (ko)
CN (1) CN101636910B (ko)
HK (1) HK1139524A1 (ko)
TW (1) TWI443950B (ko)
WO (1) WO2008133690A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9491151B2 (en) * 2015-01-07 2016-11-08 Ememory Technology Inc. Memory apparatus, charge pump circuit and voltage pumping method thereof
US9819260B2 (en) * 2015-01-15 2017-11-14 Nxp B.V. Integrated circuit charge pump with failure protection
US11599760B2 (en) * 2020-06-25 2023-03-07 Samsung Electronics Co., Ltd. Bi-directional voltage converter of smart card and smart card including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592370A (en) * 1994-09-19 1997-01-07 Sun Microsystems, Inc. Regulated complementary charge pump circuit
US6124755A (en) * 1997-09-29 2000-09-26 Intel Corporation Method and apparatus for biasing a charge pump
DE19929234B4 (de) * 1999-06-25 2006-12-21 Infineon Technologies Ag Ladungspumpenschaltung, insbesondere für eine elektrische Phasenregelschleife
KR100721545B1 (ko) * 2001-12-31 2007-05-23 주식회사 하이닉스반도체 펄스폭 미스매치 감지기
US6965263B2 (en) * 2002-10-10 2005-11-15 Micron Technology, Inc. Bulk node biasing method and apparatus
JP2005057972A (ja) * 2003-08-07 2005-03-03 Sanyo Electric Co Ltd リングオシレータに利用される定電流回路およびチャージポンプ回路
JP4024814B2 (ja) * 2005-02-24 2007-12-19 シャープ株式会社 チャージポンプ方式ｄｃ／ｄｃコンバータ回路
CN101167237B (zh) * 2005-07-11 2011-10-05 半导体元件工业有限责任公司 开关电容控制器及其方法
WO2007084115A1 (en) * 2006-01-17 2007-07-26 Semiconductor Components Industries, L.L.C. Regulated charge pump and method therefor
CN101536298B (zh) * 2007-01-25 2013-11-20 半导体元件工业有限责任公司 具有优化的负载暂态响应的dc-dc变换器控制器及其方法

Also Published As

Publication number Publication date
CN101636910A (zh) 2010-01-27
TWI443950B (zh) 2014-07-01
US7902908B2 (en) 2011-03-08
CN101636910B (zh) 2012-04-04
US20100141331A1 (en) 2010-06-10
WO2008133690A1 (en) 2008-11-06
KR101360810B1 (ko) 2014-02-11
TW200845545A (en) 2008-11-16
HK1139524A1 (en) 2010-09-17

Similar Documents

Publication Publication Date Title
JP4756138B2 (ja) 低電圧トランジスタを使用する高電圧電力スイッチ
TWI312226B (en) Step-up type dc-dc converter and method for controlling step-up type dc-dc converter
KR101202204B1 (ko) 전력 ｍｏｓｆｅｔ 구동기 및 이를 위한 방법
US7741884B2 (en) Load drive circuit
US9236796B2 (en) Charge pump and method of having negative output voltage tracking positive output voltage thereof
US9136836B2 (en) Converter including a bootstrap circuit and method
EP2426820B1 (en) Circuit controlling HS-NMOS power switches with slew-rate limitation
TWI410771B (zh) 形成電力供應控制器的方法
CN102208898A (zh) 差动放大电路
KR101360810B1 (ko) 스위칭된 커패시터 제어기 및 스위칭된 커패시터 제어기를 위한 스위치 형성 방법
CN105610425B (zh) 上电保护电路
EP2672617B1 (en) A buck converter with reverse current protection, and a photovoltaic system
US20100271117A1 (en) Voltage converter
CN112133238B (zh) 驱动电路与电子设备
US20070085598A1 (en) Integrated semiconductor circuit comprising a voltage pump and method for operating an integrated semiconductor circuit comprising a voltage pump
CN101980445B (zh) 高可靠零功耗复位电路
CN212627663U (zh) 功率电路和包括半桥驱动器的电路
CN112260370B (zh) 一种电池保护电路板
JP2008061390A (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
KR101500961B1 (ko) 전하 펌프 컨버터 및 그 제작 방법
Singh et al. Transient response and dynamic power dissipation comparison of various Dickson charge pump configurations based on charge transfer switches
EP3566109B1 (en) Fast start-up bias circuits
JP6040801B2 (ja) 半導体集積回路装置およびスイッチングレギュレータ
CN115694455A (zh) 半导体装置
JP2010004641A (ja) 昇圧回路

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 6