KR20100003837A - Method for manufacturing of semiconductor device - Google Patents

Method for manufacturing of semiconductor device Download PDF

Info

Publication number
KR20100003837A
KR20100003837A KR1020080063855A KR20080063855A KR20100003837A KR 20100003837 A KR20100003837 A KR 20100003837A KR 1020080063855 A KR1020080063855 A KR 1020080063855A KR 20080063855 A KR20080063855 A KR 20080063855A KR 20100003837 A KR20100003837 A KR 20100003837A
Authority
KR
South Korea
Prior art keywords
forming
layer
device isolation
ion implantation
mask
Prior art date
Application number
KR1020080063855A
Other languages
Korean (ko)
Inventor
신용철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080063855A priority Critical patent/KR20100003837A/en
Publication of KR20100003837A publication Critical patent/KR20100003837A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PURPOSE: A method for manufacturing a semiconductor device is provided to simplify a process using a mask for an etching process as the mask for an ion implantation process. CONSTITUTION: A tunnel insulation layer(101) and a charge storage layer(102) are formed on a semiconductor substrate(100). A device isolation trench(104) is formed by etching the charge storage layer, the tunnel insulation layer, and the semiconductor substrate. A device isolation layer(105) is formed by filing the trench with the insulation layer. An etching mask is formed to expose the upper side of the device isolation layer. The height of an effective field oxidation layer is controlled by performing an etching process using an etching mask. An ion implantation area is formed on an active region of the semiconductor substrate using the etching mask as the mask for an ion implantation process.

Description

반도체 소자의 제조 방법{Method for manufacturing of semiconductor device}Method for manufacturing a semiconductor device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 이온 주입 영역을 형성하기 위한 이온 주입 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device including an ion implantation step for forming an ion implantation region.

일반적으로 반도체 소자 간의 분리를 위해서 반도체 기판을 활성영역과 필드영역으로 정의한 다음 활성영역에는 워드라인을 형성하고, 필드영역에는 소자간의 분리를 위한 소자 분리막을 형성한다.In general, a semiconductor substrate is defined as an active region and a field region for separation between semiconductor devices, and a word line is formed in the active region, and an isolation layer for separation between the elements is formed in the field region.

반도체 소자의 소자 분리막 형성을 위한 공정으로는, STI구조의 트렌치를 형성하여 소자간의 분리를 위한 소자 분리막을 형성하게 되었다. STI 구조의 트렌치를 형성하여 소자간의 분리를 실시하는 방법을 간략히 설명하면 다음과 같다.As a process for forming a device isolation film of a semiconductor device, a trench of an STI structure is formed to form a device isolation film for separation between devices. A method of forming the trenches of the STI structure and separating the devices is briefly described as follows.

필드영역의 실리콘 기판은 약 3500Å 깊이로 식각하여 트렌치를 형성한 다음 고밀도 플라즈마(High Density Plasma; HDP) 산화막을 증착한다. 다음으로, 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)를 실시하여 평탄화함으로써 소자 간의 분리를 이룰 수 있게 된다.The silicon substrate in the field region is etched to a depth of about 3500 microns to form a trench, and then a high density plasma (HDP) oxide film is deposited. Next, chemical mechanical polishing (CMP) is performed to planarize, thereby achieving separation between the devices.

이때, 상기 반도체 기판에는 상기 소자분리막 형성 공정 이전에 이온주입 공정을 통해 문턱전압 조절을 위한 이온주입을 실시한다.In this case, the semiconductor substrate is subjected to ion implantation for adjusting the threshold voltage through an ion implantation process before the device isolation layer forming process.

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1A and 1B are cross-sectional views of a device for explaining a method of manufacturing a semiconductor device according to the prior art.

도 1a를 참조하면, 반도체 기판(10) 상에 셀 영역이 오픈되도록 이온 주입 공정용 마스크(11)를 형성한다. 이 후, 문턱 전압 조절 및 채널 영역을 형성하기 위한 이온 주입 공정을 실시하여 이온 주입 영역(12)을 형성한다.Referring to FIG. 1A, a mask 11 for an ion implantation process is formed to open a cell region on a semiconductor substrate 10. Thereafter, an ion implantation process 12 is performed to adjust the threshold voltage and form the channel region to form the ion implantation region 12.

도 1b를 참조하면, 이온 주입 영역(12)을 포함한 반도체 기판(11) 상에 터널 절연막(13) 및 플로팅 게이트용 도전막(14)을 형성한다. 이 후, 플로팅 게이트용 도전막(14), 터널 절연막(13), 및 반도체 기판(10)의 소자 분리 영역을 식각하여 소자 분리용 트렌치(15)를 형성하고 이를 절연막으로 채워 소자 분리막(14)을 형성한다. 이 후, 소자 분리막(14)의 유효 필드 산화막 높이(EFH;Effective Field oxide Height)를 제어하기 위하여 식각 공정을 실시하기 위한 식각 마스크(17)를 형성한다.Referring to FIG. 1B, the tunnel insulating film 13 and the floating gate conductive film 14 are formed on the semiconductor substrate 11 including the ion implantation region 12. Subsequently, the isolation gate conductive film 14, the tunnel insulation film 13, and the device isolation region of the semiconductor substrate 10 are etched to form a trench 15 for device isolation and filled with an insulation film to fill the device isolation film 14. To form. Thereafter, an etching mask 17 for performing an etching process is formed to control the effective field oxide height (EFH) of the device isolation layer 14.

본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 소자 분리막의 유표 필드 산화막 높이를 제어하기 위한 식각 공정시 사용되는 마스크를 후속 채널 영역 형성을 위한 이온 주입 공정 마스크로 활용함으로써, 공정 단계를 단순화시킬 수 있는 반도체 소자의 제조 방법을 제공하는 데 있다.The technical problem to be achieved by the present invention is to use a mask used in the etching process for controlling the height of the oxide field oxide of the device isolation layer of the semiconductor device as an ion implantation process mask for forming the subsequent channel region, thereby simplifying the process steps There is provided a method for manufacturing a semiconductor device.

본 발명의 일실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 터널 절연막, 및 전하 저장층을 형성하는 단계와, 상기 전하 저장층, 상기 터널 절연막, 및 상기 반도체 기판을 식각하여 소자 분리용 트렌치를 형성하는 단계와, 상기 트렌치를 절연막으로 채워 소자 분리막을 형성하는 단계와, 상기 소자 분리막의 상단부가 노출되는 식각 마스크를 형성하는 단계와, 상기 식각 마스크를 이용한 식각 공정을 실시하여 상기 소자 분리막의 유효 필드 산화막 높이를 제어하는 단계, 및 상기 식각 마스크를 이온 주입 공정 마스크로 이용하여 상기 반도체 기판의 액티브 영역에 이온 주입 영역을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention includes forming a tunnel insulating film and a charge storage layer on a semiconductor substrate, and etching the charge storage layer, the tunnel insulating film, and the semiconductor substrate to separate the device. Forming a trench, forming an isolation layer by filling the trench with an insulating layer, forming an etching mask at which an upper end of the isolation layer is exposed, and performing an etching process using the etching mask. Controlling the effective field oxide thickness of the semiconductor substrate; and forming an ion implantation region in an active region of the semiconductor substrate using the etching mask as an ion implantation process mask.

상기 전하 저장층을 형성한 후, 상기 전하 저장층을 포함한 전체 구조 상에 하드 마스크막을 형성하는 단계를 더 포함한다.After the charge storage layer is formed, the method may further include forming a hard mask layer on the entire structure including the charge storage layer.

상기 소자 분리막을 형성하는 단계는 상기 소자 분리용 트렌치를 포함한 전체 구조 상에 절연막을 형성하는 단계와, 상기 하드 마스크막이 노출되도록 화학기 계연마 (chemical mechanical polishing, CMP ) 공정을 실시하는 단계, 및 상기 하드 마스크막을 제거하는 단계를 포함한다.The forming of the device isolation film may include forming an insulating film on the entire structure including the device isolation trench, performing a chemical mechanical polishing (CMP) process to expose the hard mask film, and Removing the hard mask layer.

상기 식각 마스크는 상기 소자 분리막 및 상기 반도체 기판의 액티브 영역이 오픈되도록 형성한다. 상기 식각 마스크는 포토 레지스트 패턴으로 형성한다.The etching mask is formed to open the active region of the device isolation layer and the semiconductor substrate. The etching mask is formed of a photoresist pattern.

상기 이온 주입 영역을 형성하는 단계는 사입 입사 이온 주입 공정을 이용하여 실시한다. 상기 이온 주입 영역을 형성하는 단계는 P형 불순물을 도핑하여 형성한다.The forming of the ion implantation region is performed by using a incident incident ion implantation process. The ion implantation region is formed by doping P-type impurities.

본 발명의 일실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 터널 절연막, 전하 저장층, 및 하드 마스크막을 형성하는 단계와, 상기 하드 마스크막, 상기 전하 저장층, 상기 터널 절연막, 및 상기 반도체 기판을 식각하여 소자 분리용 트렌치를 형성하는 단계와, 상기 하드 마스크막을 이온 주입 공정 마스크로 이용하여 상기 반도체 기판의 액티브 영역에 이온 주입 영역을 형성하는 단계, 및 상기 트렌치를 절연막으로 채워 소자 분리막을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention includes the steps of forming a tunnel insulating film, a charge storage layer, and a hard mask film on a semiconductor substrate, the hard mask film, the charge storage layer, the tunnel insulating film, and the Forming a device isolation trench by etching the semiconductor substrate, forming an ion implantation region in an active region of the semiconductor substrate using the hard mask layer as an ion implantation process mask, and filling the trench with an insulating film Forming a step.

상기 소자 분리막을 형성한 후, 상기 소자 분리막의 상단부가 노출되는 식각 마스크를 형성하는 단계, 및 상기 식각 마스크를 이용한 식각 공정을 실시하여 상기 소자 분리막의 유효 필드 산화막 높이를 제어하는 단계를 더 포함한다.After forming the device isolation layer, forming an etching mask at which an upper end portion of the device isolation layer is exposed, and performing an etching process using the etching mask to control the effective field oxide height of the device isolation layer. .

상기 소자 분리막을 형성하는 단계는 상기 소자 분리용 트렌치를 포함한 전체 구조 상에 절연막을 형성하는 단계와, 상기 하드 마스크막이 노출되도록 화학기계연마 (chemical mechanical polishing, CMP ) 공정을 실시하는 단계, 및 상기 하 드 마스크막을 제거하는 단계를 포함한다.The forming of the isolation layer may include forming an insulating layer on the entire structure including the isolation isolation trench, performing a chemical mechanical polishing (CMP) process to expose the hard mask layer, and Removing the hard mask layer.

상기 식각 마스크는 상기 소자 분리막 및 상기 반도체 기판의 액티브 영역이 오픈되도록 형성한다. 상기 식각 마스크는 포토 레지스트 패턴으로 형성한다.The etching mask is formed to open the active region of the device isolation layer and the semiconductor substrate. The etching mask is formed of a photoresist pattern.

상기 이온 주입 영역을 형성하는 단계는 사입 입사 이온 주입 공정을 이용하여 실시하며, 상기 이온 주입 영역을 형성하는 단계는 P형 불순물을 도핑하여 형성한다.The forming of the ion implantation region is performed by using an incident incident ion implantation process, and the forming of the ion implantation region is formed by doping P-type impurities.

본 발명의 일실시 예에 따르면, 반도체 소자의 소자 분리막의 유표 필드 산화막 높이를 제어하기 위한 식각 공정시 사용되는 마스크를 후속 채널 영역 형성을 위한 이온 주입 공정 마스크로 활용함으로써, 공정 단계를 단순화시킬 수 있다.According to an embodiment of the present invention, by using a mask used in an etching process for controlling the height of the oxide field oxide of the device isolation layer of the semiconductor device as an ion implantation process mask for forming subsequent channel regions, the process step can be simplified. have.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2a 내지 도 2e는 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.2A through 2E are cross-sectional views of devices for describing a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(100) 상에 터널 절연막(101), 전하 저장층(102), 하드 마스크막(103)을 순차적으로 형성한다. 터널 절연막(101)은 산화막으로 형성하는 것이 바람직하다. 전하 저장층은(102)은 폴리 실리콘막 또는 전하를 트랩할 수 있는 질화막으로 형성하는 것이 바람직하다. 전하 저장층(102)을 폴리 실리콘막으로 형성할 경우 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성하는 것이 바람직하다. 하드 마스크막은 질화막과 산화막으로 형성하는 것이 바람직하다.Referring to FIG. 2A, the tunnel insulating layer 101, the charge storage layer 102, and the hard mask layer 103 are sequentially formed on the semiconductor substrate 100. The tunnel insulating film 101 is preferably formed of an oxide film. The charge storage layer 102 is preferably formed of a polysilicon film or a nitride film capable of trapping charge. When the charge storage layer 102 is formed of a polysilicon film, it is preferable to form a double film made of an amorphous polysilicon film containing no impurities and a polysilicon film containing impurities. The hard mask film is preferably formed of a nitride film and an oxide film.

도 2b를 참조하면, 하드 마스크막(103)을 패터닝하여 하드 마크스 패턴을 형성한다. 이 후, 하드 마크스 패턴(103)을 식각 마스크로 이용하는 식각 공정을 실시하여 전하 저장층(102), 및 터널 절연막(101)을 식각하여 반도체 기판(100)의 소자 분리 영역을 노출시킨다.Referring to FIG. 2B, the hard mask film 103 is patterned to form a hard mark pattern. Thereafter, an etching process using the hard mark pattern 103 as an etching mask is performed to etch the charge storage layer 102 and the tunnel insulating layer 101 to expose the device isolation region of the semiconductor substrate 100.

노출된 반도체 기판(100)을 식각하여 소자 분리용 트렌치(104)를 형성한다.The exposed semiconductor substrate 100 is etched to form an isolation trench 104.

도 2c를 참조하면, 트렌치(104)를 포함한 전체 구조 상에 절연막을 형성한 후, 하드 마스크 패턴이 노출되도록 화학기계연마 (chemical mechanical polishing, CMP ) 공정을 실시한다.Referring to FIG. 2C, after forming an insulating film on the entire structure including the trench 104, a chemical mechanical polishing (CMP) process is performed to expose a hard mask pattern.

이 후, 식각 공정을 실시하여 하드 마스크 패턴을 제거한다. 이로 인하여 전하저장층(102) 보다 돌출된 소자 분리막(105)을 형성한다.Thereafter, an etching process is performed to remove the hard mask pattern. As a result, the device isolation layer 105 protruding from the charge storage layer 102 is formed.

도 2d를 참조하면, 소자 분리막(105)의 상단부를 식각하여 위하여 셀 영역이 오픈되는 식각 마스크(106)를 형성한다. 식각 마스크(106)는 포토 레지스트 패턴으로 형성가능하다. 이 후, 식각 마스크(106)을 이용하여 소자 분리막(105)의 상단부를 식각하여 유효 필드 산화막 높이(EFH;Effective Field oxide Height)를 제어한다.Referring to FIG. 2D, an etch mask 106 is formed in which the cell region is opened to etch the upper end of the device isolation layer 105. The etching mask 106 may be formed of a photoresist pattern. Thereafter, the upper end of the device isolation layer 105 is etched using the etching mask 106 to control the effective field oxide height (EFH).

도 2e를 참조하면, 식각 마스크(106)를 이온 주입 마스크로 활용하여 셀 영역의 반도체 기판(100)의 액티브 영역에 이온 주입 영역(107)을 형성한다. 이때 이온 주입 공정은 사입 이온 주입 공정을 이용하여 실시하는 것이 바람직하다. 이온 주입 영역(107)은 P형 불순물을 도핑하여 형성하는 것이 바람직하다.Referring to FIG. 2E, an ion implantation region 107 is formed in the active region of the semiconductor substrate 100 in the cell region by using the etching mask 106 as an ion implantation mask. At this time, it is preferable to perform an ion implantation process using the implantation ion implantation process. The ion implantation region 107 is preferably formed by doping P-type impurities.

상술한 바와 같이 소자 분리막(105)의 유효 필드 산화막 높이를 제어하기 위한 식각 공정용 식각 마스크를 후속 이온 주입 공정의 이온 주입 마스크로 활용함으로써, 공정을 단순화하여 공정 효율을 개선할 수 있다.As described above, by using an etching process etching mask for controlling the effective field oxide layer height of the device isolation layer 105 as an ion implantation mask of a subsequent ion implantation process, the process efficiency can be improved by simplifying the process.

본 발명에서는 이온 주입 공정을 소자 분리막의 유효 필드 산화막 높이 제어를 위한 식각 공정 이 후 실시하였으나, 본원 발명의 도2b 단계 이후에 패터닝된 하드 마스크막을 이온 주입 마스크로 활용하여 반도체 기판의 액티브 영역에 이온 주입 영역을 형성할 수 있다.In the present invention, the ion implantation process is performed after the etching process for controlling the effective field oxide layer height of the device isolation layer. However, by using the hard mask layer patterned after the step of FIG. An injection region can be formed.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1A and 1B are cross-sectional views of a device for explaining a method of manufacturing a semiconductor device according to the prior art.

도 2a 내지 도 2e는 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.2A through 2E are cross-sectional views of devices for describing a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 101 : 터널 절연막100 semiconductor substrate 101 tunnel insulating film

102 : 플로팅 게이트용 도전막 103 : 하드 마스크 패턴102 conductive film for floating gate 103 hard mask pattern

104 : 소자 분리용 트렌치 105 : 소자 분리막104: trench for device isolation 105: device isolation film

106 : 식각 마스크 107 : 이온 주입 영역106: etching mask 107: ion implantation region

Claims (14)

반도체 기판 상에 터널 절연막, 및 전하 저장층을 형성하는 단계;Forming a tunnel insulating film and a charge storage layer on the semiconductor substrate; 상기 전하 저장층, 상기 터널 절연막, 및 상기 반도체 기판을 식각하여 소자 분리용 트렌치를 형성하는 단계;Etching the charge storage layer, the tunnel insulating layer, and the semiconductor substrate to form a trench for device isolation; 상기 트렌치를 절연막으로 채워 소자 분리막을 형성하는 단계;Filling the trench with an insulating layer to form an isolation layer; 상기 소자 분리막의 상단부가 노출되는 식각 마스크를 형성하는 단계;Forming an etching mask at which an upper end of the device isolation layer is exposed; 상기 식각 마스크를 이용한 식각 공정을 실시하여 상기 소자 분리막의 유효 필드 산화막 높이를 제어하는 단계; 및Controlling an effective field oxide height of the device isolation layer by performing an etching process using the etching mask; And 상기 식각 마스크를 이온 주입 공정 마스크로 이용하여 상기 반도체 기판의 액티브 영역에 이온 주입 영역을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.Forming an ion implantation region in an active region of the semiconductor substrate by using the etching mask as an ion implantation process mask. 제 1 항에 있어서,The method of claim 1, 상기 전하 저장층을 형성한 후, 상기 전하 저장층을 포함한 전체 구조 상에 하드 마스크막을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.And forming a hard mask film on the entire structure including the charge storage layer after forming the charge storage layer. 제 2 항에 있어서,The method of claim 2, 상기 소자 분리막을 형성하는 단계는Forming the device isolation layer 상기 소자 분리용 트렌치를 포함한 전체 구조 상에 절연막을 형성하는 단계;Forming an insulating film on the entire structure including the device isolation trench; 상기 하드 마스크막이 노출되도록 화학기계연마 (chemical mechanical polishing, CMP ) 공정을 실시하는 단계; 및Performing a chemical mechanical polishing (CMP) process to expose the hard mask film; And 상기 하드 마스크막을 제거하는 단계를 포함하는 반도체 소자의 제조 방법.And removing the hard mask layer. 제 1 항에 있어서,The method of claim 1, 상기 식각 마스크는 상기 소자 분리막 및 상기 반도체 기판의 액티브 영역이 오픈되도록 형성하는 반도체 소자의 제조 방법.The etching mask is a method of manufacturing a semiconductor device is formed so that the active region of the device isolation layer and the semiconductor substrate is open. 제 1 항에 있어서,The method of claim 1, 상기 식각 마스크는 포토 레지스트 패턴으로 형성하는 반도체 소자의 제조 방법.The etching mask is a semiconductor device manufacturing method of forming a photoresist pattern. 제 1 항에 있어서,The method of claim 1, 상기 이온 주입 영역을 형성하는 단계는Forming the ion implantation region is 사입 입사 이온 주입 공정을 이용하여 실시하는 반도체 소자의 제조 방법.The manufacturing method of the semiconductor element implemented using the incident incident ion implantation process. 제 1 항에 있어서,The method of claim 1, 상기 이온 주입 영역을 형성하는 단계는Forming the ion implantation region is P형 불순물을 도핑하여 형성하는 반도체 소자의 제조 방법.A method for manufacturing a semiconductor device formed by doping with P-type impurities. 반도체 기판 상에 터널 절연막, 전하 저장층, 및 하드 마스크막을 형성하는 단계;Forming a tunnel insulating film, a charge storage layer, and a hard mask film on the semiconductor substrate; 상기 하드 마스크막, 상기 전하 저장층, 상기 터널 절연막, 및 상기 반도체 기판을 식각하여 소자 분리용 트렌치를 형성하는 단계;Etching the hard mask layer, the charge storage layer, the tunnel insulation layer, and the semiconductor substrate to form a device isolation trench; 상기 하드 마스크막을 이온 주입 공정 마스크로 이용하여 상기 반도체 기판의 액티브 영역에 이온 주입 영역을 형성하는 단계; 및Forming an ion implantation region in an active region of the semiconductor substrate using the hard mask film as an ion implantation process mask; And 상기 트렌치를 절연막으로 채워 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.Forming a device isolation layer by filling the trench with an insulating layer. 제 8 항에 있어서,The method of claim 8, 상기 소자 분리막을 형성한 후,After forming the device isolation layer, 상기 소자 분리막의 상단부가 노출되는 식각 마스크를 형성하는 단계; 및Forming an etching mask at which an upper end of the device isolation layer is exposed; And 상기 식각 마스크를 이용한 식각 공정을 실시하여 상기 소자 분리막의 유효 필드 산화막 높이를 제어하는 단계를 더 포함하는 반도체 소자의 제조 방And controlling an effective field oxide height of the device isolation layer by performing an etching process using the etching mask. 제 8 항에 있어서,The method of claim 8, 상기 소자 분리막을 형성하는 단계는Forming the device isolation layer 상기 소자 분리용 트렌치를 포함한 전체 구조 상에 절연막을 형성하는 단계;Forming an insulating film on the entire structure including the device isolation trench; 상기 하드 마스크막이 노출되도록 화학기계연마 (chemical mechanical polishing, CMP ) 공정을 실시하는 단계; 및Performing a chemical mechanical polishing (CMP) process to expose the hard mask film; And 상기 하드 마스크막을 제거하는 단계를 포함하는 반도체 소자의 제조 방법.And removing the hard mask layer. 제 9 항에 있어서,The method of claim 9, 상기 식각 마스크는 상기 소자 분리막 및 상기 반도체 기판의 액티브 영역이 오픈되도록 형성하는 반도체 소자의 제조 방법.The etching mask is a method of manufacturing a semiconductor device is formed so that the active region of the device isolation layer and the semiconductor substrate is open. 제 9 항에 있어서,The method of claim 9, 상기 식각 마스크는 포토 레지스트 패턴으로 형성하는 반도체 소자의 제조 방법.The etching mask is a semiconductor device manufacturing method of forming a photoresist pattern. 제 8 항에 있어서,The method of claim 8, 상기 이온 주입 영역을 형성하는 단계는Forming the ion implantation region is 사입 입사 이온 주입 공정을 이용하여 실시하는 반도체 소자의 제조 방법.The manufacturing method of the semiconductor element implemented using the incident incident ion implantation process. 제 8 항에 있어서,The method of claim 8, 상기 이온 주입 영역을 형성하는 단계는Forming the ion implantation region is P형 불순물을 도핑하여 형성하는 반도체 소자의 제조 방법.A method for manufacturing a semiconductor device formed by doping with P-type impurities.
KR1020080063855A 2008-07-02 2008-07-02 Method for manufacturing of semiconductor device KR20100003837A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080063855A KR20100003837A (en) 2008-07-02 2008-07-02 Method for manufacturing of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080063855A KR20100003837A (en) 2008-07-02 2008-07-02 Method for manufacturing of semiconductor device

Publications (1)

Publication Number Publication Date
KR20100003837A true KR20100003837A (en) 2010-01-12

Family

ID=41813538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080063855A KR20100003837A (en) 2008-07-02 2008-07-02 Method for manufacturing of semiconductor device

Country Status (1)

Country Link
KR (1) KR20100003837A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747535A (en) * 2024-02-21 2024-03-22 合肥晶合集成电路股份有限公司 Shallow trench isolation structure, semiconductor structure and preparation method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747535A (en) * 2024-02-21 2024-03-22 合肥晶合集成电路股份有限公司 Shallow trench isolation structure, semiconductor structure and preparation method
CN117747535B (en) * 2024-02-21 2024-05-28 合肥晶合集成电路股份有限公司 Shallow trench isolation structure, semiconductor structure and preparation method

Similar Documents

Publication Publication Date Title
KR100729911B1 (en) Method of manufacturing a semiconductor device
WO2016164213A1 (en) Three-dimensional integration schemes for reducing fluorine-induced electrical shorts
EP2455967B1 (en) A method for forming a buried dielectric layer underneath a semiconductor fin
KR101002474B1 (en) Method of forming isolation film of semiconductor memory device
JP2009164597A (en) Method for manufacturing semiconductor device
KR101060619B1 (en) A device isolation film manufacturing method for a semiconductor device and a nonvolatile memory device manufacturing method using the same
KR100680429B1 (en) Method for fabricating semiconductor device
CN108878361A (en) Semiconductor devices and its manufacturing method
KR101085620B1 (en) Manufacturing method of gate pattern for nonvolatile memory device
KR101070317B1 (en) Non-volatile memory device and method for fabricating the same
KR20100003837A (en) Method for manufacturing of semiconductor device
KR20090074536A (en) Method for manufacturing a nonvolatile memory device
CN107706110B (en) Manufacturing method of FinFET device
KR100670748B1 (en) Method for fabricating the same of semiconductor device with recess gate
KR20120003692A (en) Method for manufacturing semiconductor device with buried gate
KR20030001179A (en) Method for forming isolation layer in semiconductor device
CN114724953A (en) Manufacturing method of semiconductor device, semiconductor device and three-dimensional storage device
KR100842507B1 (en) Method for manufacturing device isolation layer of semiconductor device
CN114709175A (en) Method for manufacturing semiconductor device
KR20100074678A (en) Method for fabrication of flash memory device
KR20090000346A (en) Method of forming isolation film of semiconductor device
KR101145386B1 (en) Method for fabricating buried gate in semiconductor device
JP2012059826A (en) Method of manufacturing semiconductor device
KR20110077496A (en) Method for improving step coverage of cell and peri region of semiconductor device
KR20090056263A (en) Isolation layer in semiconductor device and forming method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination